KR20070000216A - Nonvolatile memory cell and method for manufacturing the same - Google Patents
Nonvolatile memory cell and method for manufacturing the same Download PDFInfo
- Publication number
- KR20070000216A KR20070000216A KR1020050055757A KR20050055757A KR20070000216A KR 20070000216 A KR20070000216 A KR 20070000216A KR 1020050055757 A KR1020050055757 A KR 1020050055757A KR 20050055757 A KR20050055757 A KR 20050055757A KR 20070000216 A KR20070000216 A KR 20070000216A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- layer
- device isolation
- isolation layer
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Abstract
Description
본 발명은 비휘발성(Non-volatile) 메모리 셀 및 그 제조방법에 관한 것으로, 특히, 플래시(FLASH) 메모리 셀 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to non-volatile memory cells and methods of manufacturing the same, and more particularly, to flash memory cells and methods of manufacturing the same.
반도체 메모리 소자는 휘발성 메모리 소자 및 비휘발성 메모리 소자로 구분할 수 있다. 휘발성 메모리 소자는 전원공급이 차단되면, 메모리 소자의 데이타를 소실하는 메모리 소자로서, DRAM(Dynamic Random Access Memory) 소자 및 SRAM(Static RAM) 소자 등이 있다. 비휘발성 메모리 소자는 전원공급이 차단되더라도 메모리 소자의 데이타를 유지하는 기억소자, 예컨대 EEPROM 소자, 플래시(FLASH) 소자 등이 있다. The semiconductor memory device may be classified into a volatile memory device and a nonvolatile memory device. Volatile memory devices lose their data when their power supplies are interrupted, such as DRAM (Dynamic Random Access Memory) devices and static RAM (SRAM) devices. Nonvolatile memory devices include memory devices that retain data of the memory device even when a power supply is cut off, such as EEPROM devices and flash devices.
EEPROM 소자 및 플래시 메모리 소자와 같은 비휘발성 메모리 소자의 셀 구조는 단순 적층 구조의 ETOX(EPROM Tunnel Oxide) 셀과 1셀당 2개의 트랜지스터 구조의 채널분리(split gate)형 셀로 구분된다. 이러한 셀 구조를 갖는 비휘발성 메모리 소자에서 프로그램(program) 동작은 F-N 터널링(Fowler-nordheim tunneling) 방식과 열전자 주입(hot electron injection) 방식에 의해 이루어진다. F-N 터널링 방식은 터널 산화막으로 고전계를 인가하여 전자가 기판으로부터 플로팅 게이트로 주입됨으로써 프로그램 동작이 수행되도록 하는 방식이다. 열전자 주입방식은 드레인 부근의 채널영역에서 발생한 열전자(hot electron)가 플로팅 게이트에 주입됨으로써 프로그램 동작이 수행되도록 하는 방식이다. 한편, 비휘발성 메모리 소자의 소거(erase) 동작은 프로그램 동작을 통해 플로팅 게이트에 주입된 전자를 기판 또는 소오스로 방출시킴으로써 이루어진다. The cell structures of nonvolatile memory devices such as EEPROM devices and flash memory devices are divided into ETOX (EPROM Tunnel Oxide) cells having a simple stacked structure and split gate type cells having two transistor structures per cell. Program operation in a nonvolatile memory device having such a cell structure is performed by F-N tunneling (Fowler-nordheim tunneling) method and hot electron injection (hot electron injection) method. The F-N tunneling method is a method in which a program operation is performed by applying a high electric field to a tunnel oxide film by injecting electrons into a floating gate from a substrate. The hot electron injection method is a method in which a hot electron generated in a channel region near a drain is injected into a floating gate to perform a program operation. Meanwhile, an erase operation of the nonvolatile memory device is performed by emitting electrons injected into the floating gate to a substrate or a source through a program operation.
그러나, 상기와 같은 종래기술에 따른 비휘발성 메모리 소자의 셀 구조에서는 고집적화에 따라 플로팅 게이트와 컨트롤 게이트 간의 접촉면적이 감소하여 플로팅 게이트와 컨트롤 게이트 간의 커플링비(coupling ratio)가 감소되는 문제점이 발생한다. 따라서, 낮은 전압에서는 프로그램 동작이 이루어지지 않는 문제점을 유발한다.However, in the cell structure of the conventional nonvolatile memory device as described above, the contact area between the floating gate and the control gate decreases due to high integration, thereby reducing the coupling ratio between the floating gate and the control gate. . Therefore, a problem occurs that the program operation is not performed at a low voltage.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 비휘발성 메모리 소자의 플로팅 게이트와 컨트롤 게이트 간의 접촉면적을 증대시켜 커플링비를 증가시킬 수 있는 비휘발성 메모리 셀 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been proposed to solve the above problems of the prior art, and a nonvolatile memory cell and a method of manufacturing the same, which can increase the coupling ratio by increasing the contact area between the floating gate and the control gate of the nonvolatile memory device. The purpose is to provide.
상기에서 설명한 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판과, 상기 기판에 형성된 소자분리막과, 상기 소자분리막 사이의 상기 기판에 형성된 터널 산화막과, 상기 터널 산화막 상에 요(凹)부 형태로 형성된 플로팅 게이트와, 상기 플로팅 게이트 및 상기 소자분리막 상부의 단차를 따라 형성된 유전체막과, 상기 유전체막 상부에 형성된 컨트롤 게이트를 포함하는 비휘발성 메모리 셀을 제공한다.According to an aspect of the present invention, there is provided a substrate, a device isolation film formed on the substrate, a tunnel oxide film formed on the substrate between the device isolation films, and a recess portion on the tunnel oxide film. A nonvolatile memory cell including a floating gate formed in a shape, a dielectric layer formed along a step between an upper portion of the floating gate and the device isolation layer, and a control gate formed on the dielectric layer, is provided.
또한, 상기 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판 상에 패드 산화막 및 패드 질화막을 형성하는 단계와, 상기 패드 질화막, 상기 패드 산화막 및 상기 기판을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되는 소자분리막을 형성하는 단계와, 상기 패드 질화막을 제거하는 단계와, 상기 패드 산화막 상부로 돌출된 상기 소자분리막의 양측벽과 상기 패드 산화막의 표면을 따라 플로팅 게이트를 형성하는 단계를 포함하는 비휘발성 메모리 셀 제조방법을 제공한다. According to another aspect of the present invention, there is provided a method of forming a pad oxide film and a pad nitride film on a substrate, etching the pad nitride film, the pad oxide film, and the substrate to form a trench; Forming a device isolation film in which the trench is buried, removing the pad nitride film, and forming a floating gate along both sidewalls of the device isolation film protruding above the pad oxide film and the surface of the pad oxide film. It provides a nonvolatile memory cell manufacturing method comprising the.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호는 표시된 부분은 동일한 구성요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. Also, throughout the specification, the same reference numerals denote the same components.
실시예Example
도 1은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 셀을 도시한 단면도이다.1 is a cross-sectional view illustrating a nonvolatile memory cell according to a preferred embodiment of the present invention.
도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 셀은 기판(10)과, 기판(10)에 형성된 소자분리막(15)과, 소자분리막(15) 사이의 기판(10)에 형성된 터널 산화막(11, 여기서는 패드 산화막으로 형성됨)과, 터널 산화막(11) 상에 요(凹)부 형태로 형성된 플로팅 게이트(19a)와, 플로팅 게이트(19a) 및 소자분리막(15) 상부의 단차를 따라 형성된 유전체막(21)과, 유전체막(21) 상부에 형성된 컨트롤 게이트(22)를 포함한다.Referring to FIG. 1, a nonvolatile memory cell according to a preferred embodiment of the present invention may be formed on a substrate 10, a device isolation film 15 formed on the substrate 10, and a substrate 10 between the device isolation film 15. The formed tunnel oxide film 11 (here, formed as a pad oxide film), the floating gate 19a formed in the form of a recess on the tunnel oxide film 11, and the steps between the floating gate 19a and the device isolation film 15. And a control gate 22 formed over the dielectric film 21.
여기서, 소자분리막(15)은 상부 양측부가 측면방향으로 일정 두께 리세스(recessed)되어 형성되고, 이때 플로팅 게이트(19a)는 리세스된 부분의 소자분리막(15) 상부와 터널 산화막(11) 상에 걸쳐 형성된다. 이로써, 플로팅 게이트(19a)의 면적이 측면방향으로 증가된다.Here, the device isolation layer 15 is formed by recessing the upper both sides in a lateral direction, and the floating gate 19a is formed on the upper portion of the device isolation layer 15 and the tunnel oxide layer 11 in the recessed portion. Formed over. As a result, the area of the floating gate 19a is increased in the lateral direction.
즉, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 셀은 기판(10)에 형성된 터널 산화막(11) 상에 요부 형태의 플로팅 게이트(19a)를 형성함으로써, 플로팅 게이트(19a)의 노출 면적을 증가시킨다. 이에 따라, 컨트롤 게이트(22)와 플로팅 게이트(19a) 간의 접촉면적이 증가되므로, 이들 간의 커플링비를 증가시킬 수 있다.That is, in the nonvolatile memory cell according to the preferred embodiment of the present invention, the floating gate 19a having the recessed portion is formed on the tunnel oxide film 11 formed on the substrate 10, thereby increasing the exposed area of the floating gate 19a. Let's do it. Accordingly, since the contact area between the control gate 22 and the floating gate 19a is increased, the coupling ratio between them can be increased.
도 2 내지 도 10은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 셀의 제조공정을 도시한 공정단면도들이다.2 to 10 are process cross-sectional views illustrating a manufacturing process of a nonvolatile memory cell according to an exemplary embodiment of the present invention.
먼저, 도 2에 도시된 바와 같이, 반도체 기판(10) 상에 기판(10) 상부 표면의 결정 결함 억제 또는 표면처리를 위하여 패드 산화막(11)을 형성한다. 패드 산화막(11)은 건식 또는 습식 산화 방식으로 형성한다. 예컨대, 건식 산화 방식을 이용하는 경우에는 순수한 산소를 산화기체로 사용하여 기판(10)을 약 1200℃의 온도에서 가열하고, 습식 산화 방식을 이용하는 경우에는 수증기와 같은 산화기체 내에서 기판(10)을 대략 900 내지 1000℃의 온도에서 가열한다.First, as shown in FIG. 2, the pad oxide film 11 is formed on the semiconductor substrate 10 for suppressing crystal defects or surface treatment of the upper surface of the substrate 10. The pad oxide film 11 is formed by dry or wet oxidation. For example, when dry oxidation is used, the substrate 10 is heated at a temperature of about 1200 ° C. using pure oxygen as an oxidizing gas, and when the wet oxidation method is used, the substrate 10 is placed in an oxidizing gas such as water vapor. Heat at a temperature of approximately 900 to 1000 ° C.
이어서, 패드 산화막(11) 상에 패드 질화막(12)을 증착한다. 패드 질화막(12)은 저압화학기상증착방식(LPCVD : Low Pressure Chemical Vapor Deposition)을 이용하여 증착한다. Subsequently, a pad nitride film 12 is deposited on the pad oxide film 11. The pad nitride film 12 is deposited using a low pressure chemical vapor deposition (LPCVD) method.
이어서, 도 3에 도시된 바와 같이, 패드 질화막(12) 상에 소정의 포토레지스트 패턴(13)을 형성하여, 이를 식각마스크로 이용한 식각공정을 실시함으로써, 패드 질화막(12), 패드 산화막(11) 및 기판(10)을 식각한다. 이로써, 기판(10)의 일부 영역을 노출시키는 트렌치(14)가 형성된다. 이때, 포토레지스트 패턴(13)은 포토리소그래피(photolithography) 공정을 통해 형성하는데, 식각공정시 포토레지스트 패턴(13)을 식각마스크로 이용하는 대신 하드마스크 스킴(scheme)을 통해 형성된 하드마스크 패턴(미도시)을 식각마스크로 이용할 수도 있다.3, the pad nitride film 12 and the pad oxide film 11 are formed by forming a predetermined photoresist pattern 13 on the pad nitride film 12 and performing an etching process using the same as an etching mask. And the substrate 10 are etched. As a result, a trench 14 exposing a portion of the substrate 10 is formed. In this case, the photoresist pattern 13 is formed through a photolithography process, and instead of using the photoresist pattern 13 as an etching mask during an etching process, a hard mask pattern formed through a hard mask scheme (not shown). ) Can be used as an etching mask.
이어서, 도 4에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 포토레지스트 패턴(13, 도 3 참조)을 제거한다.Subsequently, as shown in FIG. 4, a strip process is performed to remove the photoresist pattern 13 (see FIG. 3).
이어서, 트렌치(14, 도 3 참조)가 매립되도록 HDP(High Density Plasma) 산화막을 증착한다. 이때, HDP 산화막은 트렌치(14) 내부를 충분히 매립하면서 패드 질화막(12)의 상부 표면 위까지 충분히 증착되는 정도의 두께로 증착하고 트렌치(14) 내에 보이드(void)가 발생되지 않도록 매립한다. Subsequently, an HDP (High Density Plasma) oxide film is deposited to fill the trench 14 (see FIG. 3). At this time, the HDP oxide film is deposited to a thickness that is sufficiently deposited on the upper surface of the pad nitride film 12 while sufficiently filling the inside of the trench 14, and is buried so that voids are not generated in the trench 14.
이어서, CMP(Chemical Mechanical Polishing) 공정을 실시하여 HDP 산화막을 평탄화함으로써, 트렌치(14)가 매립되는 소자분리막(15)이 형성된다. 이때, CMP 공정은 패드 질화막(12)이 노출될 때까지 진행하는 것이 바람직하다.Subsequently, a chemical mechanical polishing (CMP) process is performed to planarize the HDP oxide film, whereby an isolation layer 15 in which the trench 14 is embedded is formed. In this case, the CMP process may be performed until the pad nitride film 12 is exposed.
이어서, 도 5에 도시된 바와 같이, 패드 질화막(12, 도 4 참조)을 제거한다. 일례로, 인산(H3PO4)용액을 사용한 스트립 공정을 이용하여 제거한다. 패드 질화막(12)의 제거로 인해 소자분리막(15)과 패드 산화막(11) 간에는 단차가 발생한다.Subsequently, as shown in FIG. 5, the pad nitride film 12 (see FIG. 4) is removed. In one example, the stripping process is performed using a phosphoric acid (H 3 PO 4 ) solution. Due to the removal of the pad nitride film 12, a step occurs between the device isolation film 15 and the pad oxide film 11.
이어서, 도 6에 도시된 바와 같이, 습식식각공정(17)을 실시하여 소자분리막(15) 상부의 양측부를 측면 방향으로 일정 두께 리세스시킨다. 이로써, 소자분리막(15) 간의 간격이 도 5의 W1에 비하여 W2로 넓어진다. 이는 결국, 후속공정을 통해 형성될 플로팅 게이트(19a, 도 8 참조)의 형성 폭을 증가시킨다.Subsequently, as shown in FIG. 6, a wet etching process 17 is performed to recess both side portions of the upper portion of the device isolation layer 15 in a lateral direction. As a result, the distance between the device isolation films 15 is widened to W 2 as compared to W 1 in FIG. 5. This, in turn, increases the formation width of the floating gate 19a (see FIG. 8) to be formed through subsequent processing.
이어서, 도 7에 도시된 바와 같이, 양측부가 리세스된 소자분리막(15)과 패드 산화막(11) 상부의 단차를 따라 플로팅 게이트용 전극물질(19)로 폴리 실리콘을 증착한다. 이때, 폴리 실리콘은 SiH4 또는 Si2H6와 PH3 가스를 이용하여 LPCVD 방식으로 증착한다.Subsequently, as shown in FIG. 7, polysilicon is deposited with the floating gate electrode material 19 along the stepped portions of the recessed device isolation layer 15 and the pad oxide layer 11. At this time, polysilicon is deposited by LPCVD using SiH 4 or Si 2 H 6 and PH 3 gas.
또한, 여기서 패드 산화막(11)을 제거한 후 습식산화공정을 실시하여 별도로 터널 산화막(미도시)을 형성할 수도 있다. 그러나, 여기서는 별도의 터널 산화막 형성공정을 생략하고 패드 산화막(11)을 터널 산화막으로 사용한다.In addition, after the pad oxide film 11 is removed, a wet oxidation process may be performed to form a tunnel oxide film (not shown) separately. However, a separate tunnel oxide film forming step is omitted here and the pad oxide film 11 is used as the tunnel oxide film.
이어서, 도 8에 도시된 바와 같이, 플로팅 게이트용 전극물질(19, 도 7 참조) 상부에 감광막(20)을 도포한다. Subsequently, as shown in FIG. 8, a photosensitive film 20 is coated on the floating gate electrode material 19 (see FIG. 7).
이어서, 에치백(etch-back) 공정을 실시하여 감광막(20) 및 플로팅 게이트용 전극물질(19)을 식각한다. 이때, 에치백 공정은 소자분리막(15)이 노출될 때까지 실시하여, 소자분리막(15) 상부로 노출된 플로팅 게이트용 전극물질(19) 및 감광막(20)을 제거한다. 이로써, 패드 산화막(11)을 포함한 소자분리막(15)의 일부영역 상에 요부 형태의 분리된 플로팅 게이트(19a)가 형성된다.Subsequently, an etch-back process is performed to etch the photoresist film 20 and the floating gate electrode material 19. In this case, the etch back process is performed until the device isolation layer 15 is exposed to remove the floating gate electrode material 19 and the photoresist layer 20 exposed to the device isolation layer 15. As a result, a separate floating gate 19a having a recessed shape is formed on a portion of the device isolation film 15 including the pad oxide film 11.
이어서, 도 9에 도시된 바와 같이, 스트립 공정을 실시하여 잔류하는 감광막(20, 도 8 참조)을 제거한다. Subsequently, as shown in FIG. 9, a stripping process is performed to remove the remaining photoresist film 20 (see FIG. 8).
이어서, 습식식각공정을 실시하여 플로팅 게이트(19a) 사이로 돌출된 소자분리막(15)을 일정 깊이 리세스시킨다. 이로써, 소자분리막(15)의 돌출부와 접하던 플로팅 게이트(19a)의 측벽이 노출되면서 플로팅 게이트(19a)의 노출면적이 증가하여 커플링비를 증가시킬 수 있다.Subsequently, a wet etching process is performed to recess the device isolation layer 15 protruding between the floating gates 19a to a predetermined depth. As a result, the exposed area of the floating gate 19a is increased while the sidewall of the floating gate 19a that is in contact with the protrusion of the device isolation layer 15 is increased, thereby increasing the coupling ratio.
이어서, 도 10에 도시된 바와 같이, 요부 형태의 플로팅 게이트(19a)를 포함한 전체 구조 상부의 단차를 따라 유전체막(21)을 형성한다. 이때, 유전체막(21)은 산화막/질화막/산화막 형태의 구조, 즉 ONO(SiO2/Si3N4/SiO2) 구조로 형성하는 것이 바람직하다. 유전체막(21)의 산화막은 우수한 내아과 TDDB(Time Dependent Dilectric Breakdown) 특성이 우수한 SiH2Cl2(dichlorosilane; DCS)와 H2O 가스를 소스가스로 이용하여 고온산화막(HTO; High Temperature Oxide)으로 형성한다. 또한, 유전체막(21)의 질화막은 반응가스로서 NH3와 SiH2Cl2가스를 이용하여 형성한다.Subsequently, as shown in FIG. 10, the dielectric film 21 is formed along the stepped portion of the entire structure including the floating gate 19a having the recessed portion. At this time, the dielectric film 21 is preferably formed of an oxide film / nitride film / oxide film structure, that is, an ONO (SiO 2 / Si 3 N 4 / SiO 2 ) structure. The oxide film of the dielectric film 21 is a high temperature oxide film (HTO) using SiH 2 Cl 2 (dichlorosilane; DCS) and H 2 O gas having excellent internal resistance and TDDB (Time Dependent Dielectric Breakdown) characteristics as a source gas. To form. The nitride film of the dielectric film 21 is formed using NH 3 and SiH 2 Cl 2 gas as reaction gases.
이어서, 유전체막(21) 상부에 컨트롤 게이트(22)를 형성한다.Subsequently, the control gate 22 is formed on the dielectric film 21.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
이상에서 설명한 바와 같이, 본 발명에 의하면, 비휘발성 메모리 셀의 터널 산화막 상에 요부 형태의 플로팅 게이트를 형성함으로써, 플로팅 게이트의 노출 면적을 증가시킨다. 이에 따라, 컨트롤 게이트와 플로팅 게이트 간의 접촉면적이 증가되므로, 이들 간의 커플링비(coupling ratio)를 증가시킬 수 있다. 따라서, 저전압에서도 프로그램(program) 동작이 용이하게 이루어질 수 있게 된다.As described above, according to the present invention, an exposed area of the floating gate is increased by forming a floating gate in the form of a recess on the tunnel oxide film of the nonvolatile memory cell. Accordingly, the contact area between the control gate and the floating gate is increased, thereby increasing the coupling ratio between them. Therefore, a program operation can be easily performed even at a low voltage.
도 1은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 셀을 도시한 단면도.1 is a cross-sectional view illustrating a nonvolatile memory cell according to a preferred embodiment of the present invention.
도 2 내지 도 10은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 셀 제조공정을 도시한 공정단면도.2 to 10 are process cross-sectional views illustrating a nonvolatile memory cell manufacturing process according to a preferred embodiment of the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
10 : 반도체 기판 11 : 패드 산화막10 semiconductor substrate 11 pad oxide film
12 : 패드 질화막 13 : 포토레지스트 패턴12 pad nitride film 13 photoresist pattern
14 : 트렌치 15 : 소자분리막14 trench 15 element isolation film
17 : 습식식각공정 19 : 플로팅 게이트용 전극물질17: wet etching process 19: electrode material for the floating gate
19a : 플로팅 게이트 20 : 감광막19a: floating gate 20: photosensitive film
21 : 유전체막 22 : 컨트롤 게이트21 dielectric film 22 control gate
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055757A KR20070000216A (en) | 2005-06-27 | 2005-06-27 | Nonvolatile memory cell and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055757A KR20070000216A (en) | 2005-06-27 | 2005-06-27 | Nonvolatile memory cell and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060136186A KR20060136186A (en) | 2007-01-02 |
| KR20070000216A true KR20070000216A (en) | 2007-01-02 |
Family
ID=37868202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050055757A KR20070000216A (en) | 2005-06-27 | 2005-06-27 | Nonvolatile memory cell and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070000216A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885383B1 (en) * | 2007-09-27 | 2009-02-23 | 주식회사 동부하이텍 | Semiconductor device and method for fabricating the same |
| US7968405B2 (en) | 2007-02-15 | 2011-06-28 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods of manufacturing the same |
| CN102209917A (en) * | 2008-11-14 | 2011-10-05 | Lg化学株式会社 | Laminate |
-
2005
- 2005-06-27 KR KR1020050055757A patent/KR20070000216A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968405B2 (en) | 2007-02-15 | 2011-06-28 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods of manufacturing the same |
| KR100885383B1 (en) * | 2007-09-27 | 2009-02-23 | 주식회사 동부하이텍 | Semiconductor device and method for fabricating the same |
| CN102209917A (en) * | 2008-11-14 | 2011-10-05 | Lg化学株式会社 | Laminate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100649974B1 (en) | Flash memory device with recessed floating gate and method for manufacturing the same | |
| KR100375231B1 (en) | Method of fabricating non-volatile memory device | |
| US7872296B2 (en) | Semiconductor memory device | |
| KR100505714B1 (en) | Method for fabricating splite gate flash memory device | |
| KR20080099460A (en) | Nonvolatile memory device and method for fabricating the same | |
| KR100753134B1 (en) | Method for manufacturing semiconductor device | |
| KR20070000216A (en) | Nonvolatile memory cell and method for manufacturing the same | |
| KR20060136186A (en) | Nonvolatile memory cell and method for manufacturing the same | |
| US7554150B2 (en) | Non-volatile memory device and method of manufacturing the same | |
| KR100829612B1 (en) | Method for forming a thin film and method for manufacturing a charge trap type non-volatile memory device | |
| KR20080004945A (en) | Method for trench isolation, method of forming a gate structure using the method for trench isolation and method of forming a non-volatile memory device using the method for trench isolation | |
| JP2006253623A (en) | Method of fabricating flash memory device | |
| US7205194B2 (en) | Method of fabricating a flash memory cell | |
| KR20060135221A (en) | Method for manufacturing a cell of flash memory device | |
| KR100832024B1 (en) | Method for planarization of dielectric layer in semiconductor device | |
| KR100600955B1 (en) | Nonvolatile memory device cell and method for manufacturing the same | |
| KR100602126B1 (en) | Flash memory cell and method for manufacturing the same | |
| KR20070064759A (en) | Method of manufacturing a non-volatile semiconductor device | |
| KR100663608B1 (en) | Method for manufacturing cell of flash memory device | |
| KR100695430B1 (en) | Method for forming floating gate in nonvolatile memory device | |
| KR100623339B1 (en) | Method for manufacturing nonvolatile memory device | |
| KR20040100688A (en) | non-volatile memory cell and method of fabricating the same | |
| KR100912961B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR101051810B1 (en) | Cells of Nonvolatile Memory Devices and Manufacturing Method Thereof | |
| KR20080060347A (en) | Method for manufacturing non-volatile memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |