KR20060136179A - 퓨즈박스의 제조 방법 - Google Patents
퓨즈박스의 제조 방법 Download PDFInfo
- Publication number
- KR20060136179A KR20060136179A KR1020050055745A KR20050055745A KR20060136179A KR 20060136179 A KR20060136179 A KR 20060136179A KR 1020050055745 A KR1020050055745 A KR 1020050055745A KR 20050055745 A KR20050055745 A KR 20050055745A KR 20060136179 A KR20060136179 A KR 20060136179A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- insulating film
- interlayer insulating
- metal line
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 230000001681 protective Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 4
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006011 modification reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000000875 corresponding Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Abstract
본 발명은 퓨즈박스의 제조방법에 관한 것으로서, 퓨즈 상부의 절연막 두께의 불균일에 의한 퓨즈의 손상 및 리페어 페일을 방지하는 기술을 개시한다. 이를 위해, 반도체 기판상의 제 1 층간절연막 상부에 소정 크기의 퓨즈를 형성하고 퓨즈의 상부에 제 2 및 제 3 층간절연막을 증착하는 제 1 공정과, 상기 퓨즈 상부 및 상기 반도체 기판에 접속되는 제 1 메탈라인을 형성하고, 전면에 제 4 층간절연막을 형성하는 제 2 공정과, 상기 제 4 층간절연막을 통해 상기 제 1 메탈라인에 접속되는 제 2 메탈라인을 형성하고 그 전면에 보호막을 증착하는 제 3 공정과, 제 1차 식각공정을 통해 상기 보호막 및 상기 제 4 층간절연막의 일부를 제거하여 상기 퓨즈오픈영역의 제 3 층간절연막을 노출시키는 제 4 공정과, 제 2차 식각공정을 통해 상기 퓨즈오픈영역 내의 상기 제 3 층간절연막 및 소정 두께의 제 2 층간절연막을 식각하는 제 5공정을 포함함을 특징으로 한다.
Description
도 1a 및 도 1b는 종래의 퓨즈박스의 문제점을 설명하기 위한 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 퓨즈 박스의 공정단면도.
본 발명은 퓨즈박스의 제조방법에 관한 것으로서, 보다 상세하게는 퓨즈 상부에 서로 다른 식각비를 갖는 절연막을 이중으로 증착하여 퓨즈 상부의 절연막의 두께를 일정하게 형성함으로써, 퓨즈 상부의 절연막 두께의 불균일에 의한 퓨즈의 손상 및 리페어 페일을 방지함으로써, 리페어 효율을 증가시켜 반도체 소자의 수율 향상 및 신뢰성을 향상시키는 기술이다.
일반적으로, 반도체 메모리 장치를 구성하고 있는 수 많은 미세 셀 중에서 어느 한 개라도 결함이 발생하게 되면 그 반도체 메모리 장치는 제 기능을 수행할 수 없게 되므로 페일 셀을 다른 정상의 메모리 셀로 대체하는 리페어를 수행하여야 한다.
이와같이, 반도체 메모리 장치는 리페어를 수행하기 위해 페일 셀 여부를 판단하기 위한 퓨즈박스를 구비한다. 퓨즈박스는 복수개의 퓨즈를 구비하고 그 연결 상태에 따라 페일셀의 어드레스 정보를 저장한 후, 외부 어드레스가 입력되면 반도체 메모리 장치는 외부 어드레스와 퓨즈박스의 페일셀의 어드레스 정보를 비교하여 일치하면 외부 어드레스에 해당하는 셀을 페일셀로 판단하고 다른 정상셀로 대체하도록 한다.
도 1a 및 도 1b는 종래의 퓨즈박스의 단면도이다.
종래의 퓨즈박스는 층간절연막(11)의 상부 일측에 소정 크기의 퓨즈(12)가 형성되고 그 전면에 층간절연막(14)가 형성되고, 퓨즈(12)의 상부 및 층간절연막(11)의 타측에 메탈라인 콘택(13)이 형성되고 그 상부에 메탈라인(15)이 형성된 후, 그 전면에 층간절연막(15)이 증착된다. 이어서, 메탈라인(16)의 상부에 메탈라인콘택(16), 메탈라인(17), 및 메탈패드(19)가 형성되고, 그 전면에 보호막(20)이 형성된다. 그 후, 퓨즈박스내에 퓨즈(12)를 오픈시키기 위한 퓨즈오픈영역(21)과 메탈패드(19)를 오픈하기 위한 메탈오픈영역(22)이 형성된다.
상기와 같이 형성된 종래의 퓨즈박스는 퓨즈오픈영역(21)을 형성시에 식각공정을 통해 퓨즈(12) 상부의 보호막(20) 및 층간절연막(15)을 제거하고 퓨즈(12) 바로 위의 층간절연막(14)을 일정두께 남겨야 하는데, 이를 조절하는 것이 쉽지 않다. 특히, 반도체 소자 제조의 마지막 공정인 퓨즈 오픈영역과 외부에 연결되는 패드오픈영역을 식각하는 공정에서 식각 속도를 웨이퍼 내에서 균일하게 맞추는 것이 어렵다.
즉, 도 1a의 "A"부분에 도시한 바와같이, 퓨즈(12) 상부의 층간절연막(14)을 너무 두껍게 형성하면 리페어 공정시에 레이저를 이용하여 퓨즈(12)를 컷팅해야 하 는 경우 퓨즈(12)의 컷팅이 제대로 되지 않아 리페어 페일이 발생하는 문제점이 있다.
또한, 도 1b의 "B" 부분에 도시한 바와 같이, 퓨즈(12) 상부의 층간절연막(14)을 과도하게 식각하는 경우 층간절연막(14)의 두께가 너무 얇아져 퓨즈(12)가 손상을 입기 쉬어 리페어가 아닌데도 리페어가 된 것으로 오판하여 반도체 메모리 장치의 오동작을 유발하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 퓨즈의 상부에 서로 다른 식각비를 갖는 절연막을 이중으로 증착하여 리페어 오픈 식각 공정시 퓨즈 상부의 절연막의 두께를 일정하게 유지할 수 있도록 함으로써, 퓨즈 상부의 절연막의 두께의 불균일로 인한 퓨즈 손상 및 리페어 페일을 방지할 수 있도록 하는데 있다.
상기 과제를 달성하기 위한 본 발명의 퓨즈박스의 제조방법은, 반도체 기판상의 제 1 층간절연막 상부에 소정 크기의 퓨즈를 형성하고 퓨즈의 상부에 제 2 및 제 3 층간절연막을 증착하는 제 1 공정과, 상기 퓨즈 상부 및 상기 반도체 기판에 접속되는 제 1 메탈라인을 형성하고, 전면에 제 4 층간절연막을 형성하는 제 2 공정과, 상기 제 4 층간절연막을 통해 상기 제 1 메탈라인에 접속되는 제 2 메탈라인을 형성하고 그 전면에 보호막을 증착하는 제 3 공정과, 제 1차 식각공정을 통해 상기 보호막 및 상기 제 4 층간절연막의 일부를 제거하여 상기 퓨즈오픈영역의 제 3 층간절연막을 노출시키는 제 4 공정과, 제 2차 식각공정을 통해 상기 퓨즈오픈영 역 내의 상기 제 3 층간절연막 및 소정 두께의 제 2 층간절연막을 식각하는 제 5공정을 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 퓨즈 박스의 공정단면도이다.
먼저, 도 2a를 참조하면, 층간절연막(101)의 상부 일측에 소정 크기의 퓨즈(102)가 형성되고 그 전면에 층간절연막(103, 104)이 순차적으로 증착된다.
도 2b를 참조하면, 퓨즈(102)의 상부에 메탈라인 콘택이 형성되며, 층간절연막(101)의 타측에 메탈라인 콘택(105) 및 메탈라인(106)이 형성된 후, 그 전면에 층간절연막(108)이 증착된다. 이어서, 메탈라인(106)의 상부에 메탈라인콘택(107), 메탈라인(109), 및 메탈패드(110)가 형성되고, 그 전면에 보호막(110)이 형성된다. 이때, 층간절연막(104)은 층간절연막(108)에 비하여 그 식각비가 높은 물질을 사용하여 증착되도록 하는 것이 바람직하다.
예를 들면, 층간절연막(104)은 질화물을 사용하여 증착하고 층간절연막(108)은 HDP 옥사이드물질 및 옥사이드 질화물을 사용하여 증착한다. 또한, 층간절연막(104)은 100~2000Å 두께로 형성하는 것이 바람직하다.
도 2c를 참조하면, 포토 레지스터 패턴(미도시) 등을 이용한 식각공정을 통해 퓨즈(102)를 오픈 시키기 위한 퓨즈오픈영역(112)과 메탈 패드(113)를 오픈하기 위한 메탈패드 오픈영역(113)을 형성한다.
이때, 퓨즈오픈영역(112)은 퓨즈박스내에 형성되되, 층간절연막(108)과 보호 막(111)의 일부를 제거하여 층간절연막(104)이 노출되도록 한다. 즉, 층간절연막(105, 108)의 식각비가 달라 퓨즈 오픈영역(112)의 식각 공정시에 층간절연막(104)에 비하여 식각비가 낮은 층간절연막(108)만 제거되고 층간절연막(104)만 남게 된다.
도 2d를 참조하면, 포토 레지스터 패턴(미도시) 등을 이용한 식각공정을 통해 층간절연막(103, 104)의 일부를 제거한다. 이때, 퓨즈오픈영역(112)의 식각공정시에 층간절연막(104)은 0~2000Å 범위내의 두께를 남기는 것이 바람직하고, 층간절연막(104, 103)의 전체 두께가 100~6000Å 범위 내에 해당하도록 하고, 더욱 정확하게는 2000~3000Å의 두께로 남기는 것이 바람직하다.
이와같이, 본 발명은 퓨즈(102)와 그 상부의 층간절연막(108) 사이에 식각비가 서로 다른 층간절연막(104)을 추가하여, 퓨즈오픈영역(112)을 형성하기 위한 식각공정시에 1차 식각을 통해 보호막(111) 및 층간절연막(108)을 먼저 제거한 후, 2차 식각을 통해 층간절연막(104, 103)을 제거함으로써, 퓨즈(102) 상부의 층간절연막(103)의 두께를 일정하게 형성할 수 있다.
상기와 같은 본 발명은 웨이퍼내의 증착 및 식각 균일도의 분포도가 증가하는 300m 웨이퍼에 적용하는 것이 바람직하다.
이상에서 살펴본 바와 같이, 본 발명은 퓨즈 상부에 서로 다른 식각비를 갖는 절연막을 이중으로 증착하여 퓨즈 상부의 절연막의 두께를 일정하게 형성함으로써, 퓨즈 상부의 절연막 두께의 불균일에 의한 퓨즈의 손상 및 리페어 페일을 방지 함으로써, 리페어 효율을 증가시켜 반도체 소자의 수율 향상 및 신뢰성을 향상시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
Claims (7)
- 반도체 기판상의 제 1 층간절연막 상부에 소정 크기의 퓨즈를 형성하고 퓨즈의 상부에 제 2 및 제 3 층간절연막을 증착하는 제 1 공정;상기 퓨즈 상부 및 상기 반도체 기판에 접속되는 제 1 메탈라인을 형성하고, 전면에 제 4 층간절연막을 형성하는 제 2 공정;상기 제 4 층간절연막을 통해 상기 제 1 메탈라인에 접속되는 제 2 메탈라인을 형성하고 그 전면에 보호막을 증착하는 제 3 공정;제 1차 식각공정을 통해 상기 보호막 및 상기 제 4 층간절연막의 일부를 제거하여 상기 퓨즈오픈영역의 제 3 층간절연막을 노출시키는 제 4 공정; 및제 2차 식각공정을 통해 상기 퓨즈오픈영역 내의 상기 제 3 층간절연막 및 소정 두께의 제 2 층간절연막을 식각하는 제 5공정을 포함함을 특징으로 하는 퓨즈박스의 제조방법.
- 제 1항에 있어서, 상기 제 1 공정의 제 3 층간절연막과 100~2000Å 두께의 질화막으로 형성됨을 특징으로 하는 퓨즈박스의 제조방법.
- 제 1항에 있어서, 상기 제 1 공정의 제 2 층간절연막과 상기 제 3 층간절연막은 식각선택비 차이를 갖는 것을 특징으로 하는 퓨즈박스의 제조방법.
- 제 1항에 있어서, 상기 제 2 공정의 제 3 층간절연막과 상기 제 4 층간절연막은 식각선택비 차이를 갖는 것을 특징으로 하는 퓨즈박스의 제조방법.
- 제 4항에 있어서, 상기 제 2 공정의 상기 제 3 층간절연막은 질화물질로 증착되고, 상기 제 3 공정의 상기 제 4 층간절연막은 옥사이드 계열의 물질로 증착됨을 특징으로 하는 퓨즈박스의 제조방법.
- 제 5항에 있어서, 상기 제 4 층간절연막은 HDP 산화막이나 산화질화막으로 형성하는 것을 특징으로 하는 퓨즈박스의 제조방법.
- 제 1항에 있어서, 상기 제 5 공정의 상기 제 3 및 제 2 층간절연막 식각공정은 상기 제 3 및 제 2 층간절연막의 전체 두께가 적어도 100~6000Å 범위내의 두께로 남겨짐을 특징으로 하는 퓨즈박스의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055745A KR100702314B1 (ko) | 2005-06-27 | 2005-06-27 | 퓨즈박스의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055745A KR100702314B1 (ko) | 2005-06-27 | 2005-06-27 | 퓨즈박스의 제조 방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| KR20070000209A KR20070000209A (ko) | 2007-01-02 |
| KR20060136179A true KR20060136179A (ko) | 2007-01-02 |
| KR100702314B1 KR100702314B1 (ko) | 2007-03-30 |
Family
ID=37868195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050055745A KR100702314B1 (ko) | 2005-06-27 | 2005-06-27 | 퓨즈박스의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100702314B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100303317B1 (ko) * | 1998-06-26 | 2001-10-19 | 박종섭 | 반도체 장치의 퓨즈박스 형성 방법 |
-
2005
- 2005-06-27 KR KR1020050055745A patent/KR100702314B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6168977B1 (en) | Method of manufacturing a semiconductor device having conductive patterns | |
| US7893465B2 (en) | Semiconductor device and method of manufacturing same | |
| KR100703025B1 (ko) | 반도체 장치에서 금속 배선 형성 방법. | |
| KR100702314B1 (ko) | 퓨즈박스의 제조 방법 | |
| KR20060136179A (ko) | 퓨즈박스의 제조 방법 | |
| US6518158B1 (en) | Method of manufacturing a semiconductor device including a fuse | |
| US7705419B2 (en) | Fuse box of semiconductor device formed using conductive oxide layer and method for forming the same | |
| KR20080088679A (ko) | 반도체 소자의 제조방법 | |
| KR100399062B1 (ko) | 반도체소자의 퓨즈구조 및 그 제조방법 | |
| KR20000010154A (ko) | 반도체 집적회로의 커패시터 제조방법 | |
| KR100356791B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR100285757B1 (ko) | 반도체장치및그제조방법 | |
| US9922876B1 (en) | Interconnect structure and fabricating method thereof | |
| KR20100005611A (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 | |
| KR100337262B1 (ko) | 다이나믹 랜덤 억세스 메모리의 제조 방법 | |
| KR20080004794A (ko) | 반도체 소자의 제조방법 | |
| US20110037130A1 (en) | Method and structure for self aligned contact for integrated circuits | |
| US20100258902A1 (en) | Method for forming fuse in semiconductor device | |
| KR20070078216A (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| KR20060132105A (ko) | 반도체 메모리 장치의 퓨즈박스 및 그 제조 방법 | |
| KR20020024919A (ko) | 반도체소자의 퓨즈박스 제조 방법 | |
| KR20000019250A (ko) | 반도체 장치의 퓨즈 형성방법 | |
| KR20070079804A (ko) | 반도체 소자의 제조방법 | |
| KR20060118783A (ko) | 반도체소자의 퓨즈박스 형성방법 | |
| KR20010038436A (ko) | 비트 라인 퓨즈 오픈 방법 |