KR20060131045A - 역처리된 동박 적층판 및 이를 이용한 인쇄 회로 기판 제조방법 - Google Patents

역처리된 동박 적층판 및 이를 이용한 인쇄 회로 기판 제조방법 Download PDF

Info

Publication number
KR20060131045A
KR20060131045A KR1020050051179A KR20050051179A KR20060131045A KR 20060131045 A KR20060131045 A KR 20060131045A KR 1020050051179 A KR1020050051179 A KR 1020050051179A KR 20050051179 A KR20050051179 A KR 20050051179A KR 20060131045 A KR20060131045 A KR 20060131045A
Authority
KR
South Korea
Prior art keywords
copper foil
laminated plate
manufacturing
laminate
insulation layer
Prior art date
Application number
KR1020050051179A
Other languages
English (en)
Inventor
고영주
이상훈
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020050051179A priority Critical patent/KR20060131045A/ko
Publication of KR20060131045A publication Critical patent/KR20060131045A/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄 회로 기판 제조 기술에 관한 것으로, 특히 동박 적층판에 레이저 가공을 통해 비아를 형성할 때에 잔존하는 절연 물질이 완전히 제거될 수 있도록 하는 인쇄 회로 기판 제조 방법 및 이를 위한 동박 처리 기술을 제공하는데 있다.
본 발명은 내층 동박 적층판을 거칠기가 고운면을 절연층에 접하도록 구성한 동박 적층판, 소위 역처리된 동박 적층판으로 구성함으로써, 비아 홀 형성을 위한 레이저 가공 단계에서 절연막 잔유물이 남아서 전기 통전을 방해하거나, 식각 과정에서 레이저 빔이 산란되는 현상을 방지하게 된다.
인쇄 회로 기판, 비아 홀, 빌드업, 표면 거칠기.

Description

역처리된 동박 적층판 및 이를 이용한 인쇄 회로 기판 제조 방법{REVERSE TREATED FOIL AND PCB MANUFACTURING METHOD THEREOF}
도1a 내지 도1e는 종래 기술에 따른 인쇄 회로 기판에 있어서의 통전 구조 형성 방법을 나타낸 도면.
도2는 종래기술에 따른 가공 단계에서 도1d의 도면 부호 20 부위를 확대한 도면.
도3은 종래기술에 따라 동박을 제조하는 방법을 개략적으로 나타낸 도면.
도4a는 종래 기술에 따른 동박 적층 판의 모습을 개략적으로 나타낸 도면
도4b는 본 발명에 따른 동박 적층판의 모습을 나타낸 도면.
도5a 내지 도5e는 본 발명에 따른 동박 적층판의 통전 구조 제조 방법을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
8 : 절연층
10 : 노출 위치
10' : 절연층
10" : 비아
11, 35 : 동박
23 : 도금층
30 : 롤러
본 발명은 인쇄 회로 기판 제조 기술에 관한 것으로, 특히 동박 적층판에 레이저 가공을 통해 비아(via)를 형성할 때에 잔존하는 절연 물질이 완전히 제거될 수 있도록 하는 인쇄 회로 기판 제조 방법 및 이를 위한 동박 처리 기술을 제공하는데 있다.
다층 인쇄 회로 기판을 제조하는데 있어서, 내층 동박 척층판 위에 레이저 가공을 통해서 비아를 제조한 후 전기를 통전하기 위하여 도금을 진행하는 빌드업 공법이 사용되고 있다.
도1a 내지 도1e는 종래 기술에 따른 인쇄 회로 기판에 있어서의 통전 구조 형성 방법을 나타낸 도면이다. 도1a를 참조하면, 종래 기술은 동박 적층판(Copper Cladded Layer; 통산 'CCL 층'이라 부름)를 시작으로 해서, 비아 구조를 생성하기 위한 위치만을 패턴 형성(10)한다. 여기서, 동박 적층판은 수지를 원료로 한 절연층(8)을 중심에 두고 양측 표면(9, 11)에 동박을 형성한 구조이다.
도1b에서 패턴 형성한 노출 위치(10)에 레이저 가공(예를 들어, CO2 레이저를 조사함)을 통해, 도1c에 나타낸 바와 같이 원하는 부위의 절연층(10')을 반대측 동박(11)이 노출될 때까지 제거하는 과정을 진행한다. 그리고 나면, 도1d에 도시한 바와 같은 형태의 비아(10")가 형성된다.
마지막으로, 도금을 통해서 도1e에 도시한 바와 같이 전기적으로 통전되도록 하는 구조를 생성하게 된다. 그런데, 도1d의 도면 부호 20으로 나타낸 부위를 살펴보면, 레이저 가공 시에 반대편 동박(11) 위에 절연 물질이 잔존하고 있음을 알 수 있다.
도2는 종래기술에 따른 가공 단계에서 도1d의 도면 부호 20 부위를 확대한 도면이다. 도2를 참조하면, 종래기술의 경우 동박 적층판(CCL)의 절연층(8)에 도포된 동박의 표면이 거칠어서(이를 '매트면'이라 부르기로 한다), 도1c 및 도1d의 레이저 가공 단계에서 동박 표면(11)에 절연층 잔존 물질(22)이 남게 되는 문제점이 있다.
더욱이, 레이저 가공 시에 동박 표면(11)의 표면 거칠기(surface roughness)는 레이저 빔을 산란시켜서 비아 형성을 정확히 하는 것을 방해할 수도 있다.
도2에 나타낸 가공면에 전기적 통전을 위해서 도1e 단계의 전기 도금을 실시하면, 도금층(23)과 동박 표면(11) 사이에 절연층 찌꺼기의 잔존으로 인하여 전기적 특성을 원활히 할 수 없으며 이로 인해 불량을 방생시킬 수 있다.
따라서, 본 발명의 목적은 동박 적층판에 비아를 형성하는 과정에서, 비아 홀에 잔존하는 절연 물질 찌꺼기를 완전히 제거함으로써 전기적 도통에 신뢰성과 안정성을 확보하는 공법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은 개선된 구조의 동박 적층판을 개시하고, 이를 이용하여 빌드업 공법을 진행함으로써 동박 적층판에 고신뢰성의 비아 홀 형성을 확보하도록 한다.
이하에서는 첨부 도면 도3 내지 도5를 참조하여 본 발명에 따른 인쇄 회로 기판 제조 방법을 상세히 설명한다.
도3은 종래기술에 따라 동박을 제조하는 방법을 개략적으로 나타낸 도면이다. 도3을 참조하면, 전해 도금액이 담겨있는 용기(40)에 회전하는 롤러(30)를 둘레로 하여 동박을 뽑아내는 공정을 나타내고 있다. 이 경우, 생성되는 동박(35)의 윗면과 아랫면을 확대(50)해서 살펴보면 윗면은 롤러면에 의해 압착되며 동박이 형성되므로 표면 거칠기가 매우 매끈하고("샤이니 면(shiny surface)"라 칭하기로 함), 반대측 용기 쪽에 담겨있는 면은 거칠기가 매우 커서 매트면이 된다.
본 발명의 경우, 내층 동박 적층판(CCL)은 절연층을 중심에 두고 샤이니 면을 절연층에 접하도록 하는 구조를 지니도록 적층시키는 것을 특징으로 한다.
도4a는 종래 기술에 따른 동박 적층 판의 모습을 개략적으로 나타낸 도면이도, 도4b는 본 발명에 따른 동박 적층판의 모습을 나타낸 도면이다. 도4b를 참조하면, 동박 적층판의 내층 절연막(8)의 상하면에 표면 거칠기가 매우 매끈한 샤이니 면이 접하도록 동박(9', 11')을 적층한 구조를 가지고 있다. 즉, 동박의 매끈한 면을 절연층(8)과 접합시키고 외부로 거칠은 면(매트면)이 노출되도록 한다.
도5a 내지 도5e는 본 발명에 따른 동박 적층판의 통전 구조 제조 방법을 나 타낸 도면이다. 도5a를 참조하면, 본 발명에 따른 동박 적층판(CCL) 구조는 절연층(38)을 가운데 두고 동박판(39, 41)을 상부면과 하부면에 두고 있다. 그런데, 본 발명의 특징적 요소는 상부면과 하부면의 동박판(39, 41)은 각각 거칠기가 고운면, 즉 샤이니 면(shiny surface; 39b, 41b)가 절연층(38)과 접하고 있다.
도5a에 도시한 본 발명에 따른 동박 적층판에 대해서 도5b에서와 같이 비아 홀이 만들어질 부위(50)에 대해 패턴 형성을 하고, 레이저 가공을 통해 절연막을 식각한다. 도5c를 참조하면, 바람직한 실시예로서 CO2 레이저를 이용해서 비아 홀 식각을 수행하고, 도5d에서와 같이 바닥면(41b)이 노출될 때까지 레이저 드릴링은 계속된다. 이 때에, 본 발명의 경우 바닥면(41b)이 거칠기가 고운면이므로, 종래기술과 달리 절연막 찌꺼기가 남는다거나, 레이저 빔이 산란되는 문제가 해소된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련 된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명은 내층 동박 적층판을 거칠기가 고운면을 절연층에 접하도록 구성한 동박 적층판(역처리된 동박 적층판)으로 구성함으로써, 비아 홀 형성을 위한 레이저 가공 단계에서 절연막 잔유물이 남아서 전기 통전을 방해하거나, 식각 과정에서 레이저 빔이 산란되는 현상을 방지하게 된다.

Claims (2)

  1. 인쇄 회로 기판을 제조하기 위한 동박 적층판에 있어서, 상기 동박 적층판은 절연막 층을 가운데 두고 상기 절연막 층의 상부면과 하부면에 각각 동박을 입힌 구조를 지니되, 상기 동박의 상하 양면 중에서 표면 거칠기(surface roughness)가 상대적으로 고운 면(shiny surface)이 상기 절연층에 각각 접하도록 구성하는 것을 특징으로 하는 동박 적층판.
  2. 인쇄 회로 기판의 동박 적층판에 비아 홀을 형성하여 상부면 동박과 하부면 동박을 선택적으로 통전시키는 비아 홀 형성 방법에 있어서, 상기 동박 적층판은 제1항에 따른 동박 적층판인 것을 특징으로 하고,
    (a) 상기 동박 적층판의 상부면 동박에 선택적으로 비아 홀이 형성될 위치를 패턴 형성하는 단계;
    (b) 노출된 절연막 부위를 레이저 빔으로 조사해서 상기 절연막을 하부면 동박이 노출될 때까지 식각 제거하는 단계; 및
    (c) 상기 상부면 동박과 노출된 하부면 동박을 도금을 통해 통전시키는 단계
    를 포함하는 인쇄 회로 기판 제조 방법.
KR1020050051179A 2005-06-15 2005-06-15 역처리된 동박 적층판 및 이를 이용한 인쇄 회로 기판 제조방법 KR20060131045A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050051179A KR20060131045A (ko) 2005-06-15 2005-06-15 역처리된 동박 적층판 및 이를 이용한 인쇄 회로 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051179A KR20060131045A (ko) 2005-06-15 2005-06-15 역처리된 동박 적층판 및 이를 이용한 인쇄 회로 기판 제조방법

Publications (1)

Publication Number Publication Date
KR20060131045A true KR20060131045A (ko) 2006-12-20

Family

ID=37811171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051179A KR20060131045A (ko) 2005-06-15 2005-06-15 역처리된 동박 적층판 및 이를 이용한 인쇄 회로 기판 제조방법

Country Status (1)

Country Link
KR (1) KR20060131045A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109219257A (zh) * 2018-11-23 2019-01-15 开平依利安达电子有限公司 一种应用反转铜箔材料的覆铜板及其生产工艺
CN110996565A (zh) * 2019-12-30 2020-04-10 东莞市若美电子科技有限公司 用于5g电路板的压合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109219257A (zh) * 2018-11-23 2019-01-15 开平依利安达电子有限公司 一种应用反转铜箔材料的覆铜板及其生产工艺
CN110996565A (zh) * 2019-12-30 2020-04-10 东莞市若美电子科技有限公司 用于5g电路板的压合方法

Similar Documents

Publication Publication Date Title
JP4405993B2 (ja) 高密度プリント回路基板の製造方法
JP4620713B2 (ja) プリント配線板の製造方法及びこの製造方法に用いられる電解エッチング処理液
WO2019102701A1 (ja) 電子部品の製造方法及び電子部品
JP5097763B2 (ja) プリント基板
JPH07176862A (ja) 印刷配線板の製造方法
CN104115569B (zh) 印刷电路板及其制造方法
KR20060131045A (ko) 역처리된 동박 적층판 및 이를 이용한 인쇄 회로 기판 제조방법
JP3785223B2 (ja) 多層プリント配線板の製造方法
JP2008235655A (ja) 基板及びこの基板の製造方法
JP4085925B2 (ja) プリント基板の製造方法
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP2002134918A (ja) 多層プリント配線板の製造方法
JP5214671B2 (ja) プリント配線基板の製造方法
KR20100109699A (ko) 인쇄회로기판의 제조방법
JP2004087697A (ja) 配線基板の製造方法
JPH1187886A (ja) プリント配線板の製造方法
JP2007095910A (ja) 配線基板の製造方法
JP2005327978A (ja) 湿式デスミア処理方法
JP2000124615A (ja) 多層プリント配線板及びその製造方法
JP2010262954A (ja) 配線基板の製造方法
JP2020123680A (ja) 印刷配線板及び印刷配線板の製造方法
KR101144573B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2014192482A (ja) 多層配線基板及びその製造方法
KR100771352B1 (ko) 인쇄회로기판의 제조방법
KR101085476B1 (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application