KR20060124315A - 금속 배선 상에 보호층을 형성하는 방법 - Google Patents

금속 배선 상에 보호층을 형성하는 방법 Download PDF

Info

Publication number
KR20060124315A
KR20060124315A KR1020050046164A KR20050046164A KR20060124315A KR 20060124315 A KR20060124315 A KR 20060124315A KR 1020050046164 A KR1020050046164 A KR 1020050046164A KR 20050046164 A KR20050046164 A KR 20050046164A KR 20060124315 A KR20060124315 A KR 20060124315A
Authority
KR
South Korea
Prior art keywords
metal
protective layer
insulating layer
layer
wires
Prior art date
Application number
KR1020050046164A
Other languages
English (en)
Inventor
안성식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050046164A priority Critical patent/KR20060124315A/ko
Publication of KR20060124315A publication Critical patent/KR20060124315A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속 배선 상에 보호층을 형성하는 방법을 제시한다. 본 발명에 따르면, 반도체 기판 상에 서로 다른 길이의 금속 배선들 및 어느 하나의 금속 배선의 끝단에 부착되되 금속 배선의 진행 방향에 대해 꺾여져 이웃하는 다른 금속 배선의 끝단에 측면이 대면하는 금속 탭(tab)을 함께 형성한다. 금속 배선들 및 금속 탭을 덮어 절연하는 절연층을 형성하되, 금속 배선들 사이에 발생되는 보이드(void)의 끝단 입구를 금속 탭 및 금속 탭의 측면이 대면되는 다른 금속 배선의 끝단을 덮는 절연층 부분으로 차폐하는 절연층을 형성한다. 보이드를 차폐하는 절연층 부분에 의해 보이드로의 흡입이 방지되며 절연층 상에 보호층을 형성한다. 이때, 더미(dummy) 금속 배선들을 더 형성할 수 있다.
패시베이션, 보호막 함몰, 보이드, 모세관 흡입, 금속 배선

Description

금속 배선 상에 보호층을 형성하는 방법{Method of fabricating passivation layer on metal layers}
도 1 내지 도 3은 종래의 금속 배선 상에 형성된 보호층에의 함몰 불량을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 4 및 도 5는 본 발명의 실시예에 따른 금속 배선 상에 보호층을 형성하는 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 6은 본 발명의 실시예에 따른 금속 배선 상에 보호층을 형성하는 방법의 효과를 설명하기 위해 도시한 광학 사진이다.
본 발명은 반도체 소자에 관한 것으로, 특히, 금속 배선 상에 보호층(passivation layer)을 형성할 때 하부의 금속 배선들의 구조에 의해서 보호층이 부분적으로 함몰하는 불량을 방지할 수 있는 보호층 형성 방법에 관한 것이다.
반도체 소자의 디자인 룰(design rule)이 감소됨에 따라, 금속 배선 선폭이 크게 감소되고 있다. 금속 배선의 선폭이 줄어듦에 따라, 금속 배선을 형성 후 금속 배선을 보호하기 위한 보호층을 형성할 때, 보호층이 부분적으로 함몰되는 불량 이 발생되고 있다. 이러한 보호층에의 함몰 현상은 주로 하부 금속 배선 라인(line)이 끝나는 말단 부분의 영역에서 발생되고 있다. 따라서, 이러한 보호층에의 함몰 현상은 하부 금속 배선들의 배치 또는 배열 구조에 따른 현상으로 이해될 수 있다.
도 1 내지 도 3은 종래의 금속 배선 상에 형성된 보호층에의 함몰 불량을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 1을 참조하면, 반도체 소자를 제조하기 위한 공정들이 반도체 기판(10) 상에 수행된 후 최종적으로, 반도체 기판(10) 상에 형성된 층간절연층(20) 상에 금속 배선(30)을 형성하고 금속 배선(30) 상에 반도체 칩을 보호하기 위한 보호층(50)을 형성하는 공정이 수행된다. 금속 배선(30)들은 데이터(data) 및 신호 전송 라인으로 이해될 수 있으며, 필요에 따라 그 연장되는 길이가 달라질 수 있다. 이때, 금속 배선(30)은 하부에 장벽 금속층(barrier metal layer: 31) 및 상부에 절연 캡층(capping layer: 33)을 수반하여 형성될 수 있다.
도 2에 제시된 바와 같이 금속 배선(30)의 끝단(35) 부분의 영역(37)에서 주로 도 1에 제시된 바와 같이 보호층(50)이 함몰되는 부분(51)이 발생되고 있다. 이러한 금속 배선(30)의 끝단 영역(37)은 금속 배선(30)이 연장되지 않아 금속 배선(30)들이 도입되지 않는 영역으로 이해될 수 있다. 이러한 금속 배선(30)의 끝단 영역(37)은 주로 반도체 소자의 주변회로(peripherical region)에 속하게 된다.
도 1을 다시 참조하면, 보호층(50)은 반도체 칩을 물리적, 화학적, 전기적 충격으로부터 보호하기 위해 형성되는 데, 주로 폴리이미드(polyimide) 재질로 형 성되고 있다. 이러한 보호층(50)은 하부에 금속 배선(30)을 덮게 폴리이미드를 도포한 후, 도포된 폴리이미드층을 경화하기 위해 대략 300℃ 정도 온도에서 열처리하여 형성될 수 있다. 이때, 하부의 금속 배선(30)들의 끝단 영역(37)에 도포된 보호층(50)이 부분적으로 함몰하는 현상(51)이 발생되고 있다.
이러한 보호층(50)의 부분적인 함몰 현상(51)은 보호층(50)을 열처리할 때 도포된 폴리이미드가 모세관 현상에 의해 다른 부분으로 흡입되거나 이동됨에 따라 발생되는 현상으로 이해될 수 있다.
도 1 및 도 3을 참조하면, 금속 배선(30)을 증착하고 패터닝한 후, 금속 배선(30)을 절연하기 위한 절연층(40)이 보호층(50)을 형성하는 공정에 선행되고 있다. 그런데, 이러한 절연층(40)은 주로 실리콘 질화물층을 포함하여 형성되고 있는 데, 실리콘 질화물층의 절연층(40)은 증착 특성, 예컨대, 단차 도포성(step coverage)이 매우 열악한 것으로 알려져 있다. 이때, 절연층(40)의 하부에는 절연층(40)의 증착 특성 개선을 위한 별도의 제2절연층(41), 예컨대, 실리콘 산화물층이 더 형성될 수 있다.
이에 따라, 금속 배선(30)들 간의 간격(gap)이 매우 줄어들 경우, 절연층(40)을 형성할 때 금속 배선(30)들 간의 갭의 입구가 먼저 절연층(40)으로 메워져 갭 내에 보이드(45)가 유발되게 된다. 그런데, 도 2 및 3에 제시된 바와 같이 금속 배선(30)의 끝단(35) 부위에서 이러한 보이드(45)는 외부로 열리게 되며, 이러한 열린 보이드(45) 내로, 보호층(50)을 열처리할 때 보호층(45)을 이루는 폴리이미드가 모세관 현상에 의해서 도 3의 점선의 화살표와 같이 흡입 또는 유입되게 된다. 이러한 폴리이미드의 유입에 의해서 보호층(50)에 함몰 부분(51)이 발생되게 된다.
이와 같이 폴리이미드가 함몰되는 부분(51)이 생기게 되면, 보호층(50)의 단차에 따른 오목 렌즈 효과, 즉, 굴절률 변화에 의해 하부 금속 배선(30)의 휘어짐 현상이 나타나게 된다. 이는 육안(visual) 검사 기준에 의거 불량으로 구분되고 외부 출하가 금지되어 폐기처분되게 된다. 특히, 저전력 SRAM 반도체 칩의 경우 판매 구조가 칩 패키지를 완료한 칩 단위 판매 뿐 아니라 웨이퍼 상태로의 판매가 이루어지고 있어, 육안 불량 검사 기준이 매우 크게 강화되고 있다. 따라서, 이러한 육안 검사 불량이 발견되면, 웨이퍼 전체의 폐기처분이 수반되게 된다.
따라서, 보호층(50)으로 이용되는 폴리이미드가 금속 배선 사이의 보이드로 흡입되어 함몰될 수 있는 취약 지점을 제거함으로써, 이로 인해 발생되는 육안 검사 시 불량을 개선하는 방법의 개발이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 금속 배선 상에 보호층을 형성할 때, 금속 배선들 간에 발생되는 보이드로 보호층을 이루는 물질이 모세관 흡입되어, 보호층에 원하지 않는 부분적 함몰 현상이 발생되는 것을 효과적으로 방지할 수 있는 금속 배선 상에 보호층을 형성하는 방법을 제시하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 서로 다른 길이의 금속 배선들 및 어느 하나의 상기 금속 배선의 끝단에 부착되되 상기 금속 배선의 진행 방향에 대해 꺾여져 이웃하는 다른 금속 배선의 끝단에 측면이 대면하는 금속 탭(tab)을 형성하는 단계, 상기 금속 배선들 및 상기 금속 탭을 덮어 절연하는 절연층을 형성하되, 상기 금속 배선들 사이에 발생되는 보이드(void)의 끝단 입구를 상기 금속 탭 및 상기 금속 탭의 측면이 대면되는 다른 금속 배선의 끝단을 덮는 상기 절연층 부분으로 차폐하는 상기 절연층을 형성하는 단계, 및, 상기 보이드를 차폐하는 상기 절연층 부분에 의해 상기 보이드로의 흡입이 방지되며 상기 절연층 상에 보호층을 형성하는 단계를 포함하는 금속 배선 상에 보호층을 형성하는 방법을 제시한다.
여기서, 상기 보호층 형성 방법은, 상기 금속 배선들의 끝단에 각각 이격되되 상기 금속 배선들이 연장되는 방향으로 연장되는 더미(dummy) 금속 배선들을 상기 금속 배선과 함께 형성하는 단계를 더 포함할 수 있다.
상기 금속 탭은 상기 금속 배선에 연결되어 상기 금속 배선의 끝단 형상이 'ㄱ자' 형상 또는 'ㄴ자' 형상이 되게 유도하게 형성될 수 있다.
상기 절연층은 상기 금속 배선들 사이에 상기 보이드를 유발하는 실리콘 질화물층을 포함하여 형성될 수 있다.
상기 보호층은 상기 실리콘 질화물층 상에 폴리이미드를 도포하는 단계, 및 상기 폴리이미드를 열처리하는 단계를 포함하여 형성될 수 있다.
본 발명에 따르면, 금속 배선들의 레이아웃(layout)을 변경하여, 금속 배선 상에 보호층을 형성할 때, 금속 배선들 간에 발생되는 보이드로 보호층을 이루는 물질이 모세관 흡입되는 것을 방지하여, 보호층에 원하지 않는 부분적 함몰 현상이 발생되는 것을 효과적으로 방지할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
본 발명의 실시예에서는, 금속 배선의 구조를 변경하여, 보호층을 이루는 재질인 폴리이미드가 금속 배선 사이의 보이드로 흡입되어 보호층이 부분적으로 함몰될 수 있는 취약 지점을 제거한다. 이에 따라, 보호층의 부분적인 함몰을 방지하여, 부분적 함몰에 따른 육안 불량을 개선할 수 있다.
구체적으로, 길이가 서로 다른 금속 배선들 사이의 보이드로, 고온 열처리 후 모세관 현상에 의해 보호층 재질인 폴리이미드가 흡입되는 현상을, 금속 배선 끝단에 금속 배선의 끝단 형태가 'ㄱ'자형 꺽음쇠 또는 'ㄴ'자형 꺽음쇠 형태를 이루게 금속 탭(tab)을 부착하여, 금속 배선들 사이의 보이드로 바람직하게 보호층을 구성하는 폴리이미드가 흡입되는 것을 효과적으로 방지할 수 있다.
이때, 금속 탭은 어느 하나의 금속 배선의 끝단에 연장 부착되되, 인접하는 다른 금속 배선과는 전기적으로 연결되지 않는다. 금속 탭은, 금속 배선 및 금속 탭을 덮게 형성되는 절연층을 바람직하게 구성하는 실리콘 질화물층 부분이 이웃하는 다른 금속 배선을 덮는 실리콘 질화물층 부분과 연결되어, 이러한 실리콘 질화물층이 보이드의 입구를 가리게 하는 유도하게 된다. 이에 따라, 금속 배선 끝단 영역에서 보이드의 입구는 절연층에 의해서 차폐되고, 절연층 상에 형성되는 보호층을 바람직하게 이루는 폴리이미드는 보호층을 열처리할 때 보이드 내로 유입되는 것이 방지되게 된다.
더욱이, 금속 배선들의 길이가 서로 달라서 생기는 빈 공간 영역에 더미(dummy) 금속 배선을 추가로 도입할 수 있다. 더미 금속 배선은 금속 배선 밀도를 균일하게 함으로써 보호층을 이루는 폴리이미드 단차에 따른 굴절률 변화를 효과적으로 감소시키게 한다. 이에 따라, 폴리이미드 단차에 따른 금속 배선 휘어짐 현상에 의한 육안 불량을 효과적으로 제거할 수 있다.
도 4 및 도 5는 본 발명의 실시예에 따른 금속 배선 상에 보호층을 형성하는 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 4를 참조하면, 반도체 기판 상에 SRAM과 같은 회로를 구성하는 소자를 형성한 후, 층간 절연층을 형성한다. 이후에, 층간 절연층 상에 데이터 및 신호 전송 라인으로서의 금속 배선을 형성한다. 금속 배선은 도 1 및 도 3에 제시된 바와 같이 하부에 장벽 금속층을 수반하고 상부에 절연 캡층을 수반하는 금속층, 예컨대, 알루미늄층을 증착한 후, 금속층을 사진 식각 공정 및 선택적 식각 공정 등을 이용하여 패터닝하여 형성될 수 있다.
이때, 도 4에 제시된 레이아웃과 같이 금속 배선(301)들의 끝단에 금속 배선(301)에 연장되는 금속 탭(303)을 금속 배선(301)을 형성하는 과정에 바람직하게 함께 형성한다. 금속 탭(301)은 금속 배선(301)의 끝단이 마치 'ㄱ자' 형태나 'ㄴ자' 형태로 구부러진 형태로 형성되게 유도하기 위해서 도입된다. 이러한 금속 탭 (301)은 금속 배선(301)을 패터닝하기 위한 사진 공정에 도입되는 포토 마스크(photo mask)의 레이아웃 상에 그 형상이 도입됨에 따라, 금속 배선(301)의 패턴 형성을 위해 금속층을 패터닝할 때 함께 패터닝되게 된다.
따라서, 이러한 금속 탭(305)은 금속 배선(301)에 연장되게 형성되되, 이웃하는 다른 길이의 다른 제2의 금속 배선의 끝단과는 전기적으로 단절되게 형성되되, 제2의 금속 배선의 끝단을 가리게 금속 배선(301)의 끝단에서 구부러진 형상으로 형성될 수 있다. 이러한 금속 탭(305)은 도 4에 제시된 바와 같이 서로 다른 길이로 금속 배선(301)들이 형성될 때, 어느 하나의 금속 배선(301)의 끝단에 다른 이웃하는 금속 배선의 끝단을 가리게 금속 배선(301)으로부터 구부러진 형상으로 연장된 형태로 형성된다.
이러한 금속 탭(305)은 도 5에 제시된 바와 같이, 금속 배선(301)을 절연하는 절연층(400)을 형성할 때, 이러한 절연층(400) 내에 유발되는 보이드(405)의 끝단 입구가 금속 탭(305)과 이웃하는 제2의 금속 배선(302)을 덮는 절연층 부분(403)에 의해 차폐되도록 절연층(400)이 형성되게 유도하는 역할을 한다.
도 1 및 도 3을 참조하여 설명한 바와 같이, 금속 배선(301), 즉, 제1의 금속 배선(301)과 제2의 금속 배선(302) 사이의 간격은 디자인 룰의 감소에 의해 매우 협소할 수 있으므로, 절연층(400)의 증착 시에 이러한 제1의 금속 배선(301)과 제2의 금속 배선(302) 사이에는 절연층(400)이 미처 채워지지 못하고 보이드(405)가 발생될 수 있다. 이러한 절연층(400)은 실리콘 질화물층을 포함할 수 있으며, 도 1 및 도 3에 제시된 바와 같이 하부에 실리콘 산화물층과 같은 다른 제2절연층 (41)을 더 수반하여 형성될 수 있다.
이러한 보이드(405)는 금속 배선들(301, 302)이 연장되는 방향을 따라 길게 연장되어 금속 배선들(301, 302)의 끝단에서 그 입구가 열릴 수 있다. 본 발명의 실시예에서는 이러한 보이드(405)의 입구가 절연층(400)의 증착 시 차폐되도록, 금속 탭(303)을 제1금속 배선(301)의 끝단에 부착한다. 이러한 금속 탭(303)은 제1금속 배선(301)의 끝단에서 연장되어 이웃하는 다른 길이의 제2금속 배선(302)의 끝단을 가리되 제2금속 배선(302)의 끝단과 이격되게 형성된다.
절연층(400)이 금속 배선(301, 302) 및 금속 탭(303)을 덮게 증착될 때, 금속 탭(303)과 제2금속 배선(302)의 끝단 사이의 갭 부분에 증착되는 절연층 부분(403)은 도 5에 제시된 바와 같이 발생된 보이드(405)의 입구를 차폐하게 증착된다. 금속 배선(301, 302)들을 덮게 증착되는 절연층들은 금속 배선들(301, 302) 사이에서 라인(401)을 형성하며 서로 마주치게 되고, 이에 따라, 금속 배선들(301, 302) 사이의 갭에 보이드(405)가 형성되게 된다.
그런데, 금속 탭(303) 상에 증착되는 절연층(400) 부분 또한 증착이 계속됨에 따라 제2금속 배선(302)쪽으로 성장하므로, 이러한 절연층(400)이 마주치는 라인(401)은 도시된 바와 같이 꺾여지게 된다. 이에 따라, 보이드(405)는 계속 연장되지 못하고 절연층 부분(403)에 의해 차단되어 그 입구가 차폐되게 된다. 이러한 금속 탭(303)과 제2금속 배선(302) 사이를 메우는 절연층 부분(403)에 의한 보이드(405)의 입구 차폐 효과는, 금속 탭(303)과 제2금속 배선(302) 사이의 갭이 그 갭 내에 보이드가 생성 또는 연장되지 않을 정도로 충분히 넓을 경우 보다 확실하게 구현될 수 있다.
이와 같이 금속 탭(303)의 도입에 의해서 금속 배선(301)들 사이의 갭 내에 발생되는 보이드(405)의 입구가 절연층(400)에 의해서 효과적으로 충분히 차단 차폐된다. 이에 따라, 절연층(400) 상에 반도체 칩의 보호를 위한 보호층을 도 1 및 도 3에 제시된 바와 마찬가지로 형성할 때, 보호층에 함몰 부위가 형성되는 것이 효과적으로 방지될 수 있다.
도 1 및 도 3을 참조하여 설명한 바와 같이, 보호층에의 함몰 부분의 생성은 보이드로의 모세관 현상에 의한 보호층을 이루는 폴리이미드의 흡입 현상이 보호층을 열처리하는 과정 중에 발생하기 때문이데, 본 발명의 실시예에서는 도 5에 제시된 바와 같이 보이드(405)의 입구가 금속 탭(303)과 제2금속 배선(302) 사이 부분을 채우는 절연층 부분(403)에 의해서 차폐되므로, 이러한 보이드(405)로의 폴리이미드의 유입 또는 흡입 현상은 효과적으로 방지되게 된다. 따라서, 부분적인 함몰 현상의 발생은 효과적으로 방지되게 된다.
한편, 도 4에 제시된 바와 같이 금속 배선(301)들이 단절된 후 금속 배선(301)들이 더 이상 연장되지 않는 영역(451)은 금속 배선(301)들이 밀집된 영역(455) 사이에서는 단차가 발생되며, 이러한 단차에 의해 보호층에 단차가 발생될 수 있다. 이러한 보호층에의 단차 발생을 방지하기 위해서, 금속 배선(301)들이 더 이상 연장되지 않는 영역(451)에 더미 금속 배선(305)들을 도입한다.
더미 금속 배선(305)들은 금속 배선(301)들이 형성될 때 함께 패터닝되어 형성될 수 있다. 단지, 이러한 더미 금속 배선(305)들은 금속 배선(301)들이 더 이상 연장되지 않는 영역(451)의 배선 밀도를 금속 배선(301)들이 밀집된 영역(455)의 배선 밀도와 유사하게 또는 실질적으로 대등하게 유도하기 위해서 도입된다. 이러한 더미 금속 배선(305)들의 도입에 의해 단차의 발생은 방지되므로, 보호층은 보다 높은 평탄도를 가지게 구현될 수 있다. 이에 따라, 보호층의 부분적인 함몰 현상은 보다 더 확실하게 방지될 수 있다.
도 6은 본 발명의 실시예에 따른 금속 배선 상에 보호층을 형성하는 방법의 효과를 설명하기 위해 도시한 사진이다.
도 6은 본 발명의 실시예에 따른 금속 배선 상에 보호층을 형성한 경우 얻어지는 효과를 입증하기 위한 사진으로, 보호층을 바람직하게 폴리이미드층을 포함하는 층으로 도포하고, 대략 300℃ 정도로 열처리 한 후의 광학 현미경에 의한 사진이다. 도 6에 도시된 바에 의해, 더미 금속 배선과 금속 탭의 도입에 따라 금속 배선의 끝단 부분에서 보호층이 함몰되는 현상이 효과적으로 방지될 수 있음이 입증된다.
상술한 본 발명에 따르면, 금속 배선의 레이아웃 구조를 변경하여 보호층인 폴리이미드가 열처리될 때, 폴리이미드가 모세관 현상에 의해 금속 배선 사이의 보이드로 흡입되는 현상을 방지할 수 있다. 이에 따라, 보호층이 부분적으로 함몰될 수 있는 취약 지점을 제거함으로써, 이로 인해 발생되는 육안 불량을 개선할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

Claims (4)

  1. 반도체 기판 상에 서로 다른 길이의 금속 배선들 및 어느 하나의 상기 금속 배선의 끝단에 부착되되 상기 금속 배선의 진행 방향에 대해 꺾여져 이웃하는 다른 금속 배선의 끝단에 측면이 대면하는 금속 탭(tab)을 형성하는 단계;
    상기 금속 배선들 및 상기 금속 탭을 덮어 절연하는 절연층을 형성하되,
    상기 금속 배선들 사이에 발생되는 보이드(void)의 끝단 입구를 상기 금속 탭 및 상기 금속 탭의 측면이 대면되는 다른 금속 배선의 끝단을 덮는 상기 절연층 부분으로 차폐하는 상기 절연층을 형성하는 단계; 및
    상기 보이드를 차폐하는 상기 절연층 부분에 의해 상기 보이드로의 흡입이 방지되며 상기 절연층 상에 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 금속 배선 상에 보호층을 형성하는 방법.
  2. 제1항에 있어서,
    상기 금속 배선들의 끝단에 각각 이격되되 상기 금속 배선들이 연장되는 방향으로 연장되는 더미(dummy) 금속 배선들을 상기 금속 배선과 함께 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 배선 상에 보호층을 형성하는 방법.
  3. 제1항에 있어서,
    상기 금속 탭은 상기 금속 배선에 연결되어 상기 금속 배선의 끝단 형상이 ' ㄱ자' 형상 또는 'ㄴ자' 형상이 되게 유도하게 형성되는 것을 특징으로 하는 금속 배선 상에 보호층을 형성하는 방법.
  4. 제1항에 있어서,
    상기 절연층은 상기 금속 배선들 사이에 상기 보이드를 유발하는 실리콘 질화물층을 포함하여 형성되고,
    상기 보호층은 상기 실리콘 질화물층 상에 폴리이미드를 도포하는 단계; 및
    상기 폴리이미드를 열처리하는 단계를 포함하여 형성되는 것을 특징으로 하는 금속 배선 상에 보호층을 형성하는 방법.
KR1020050046164A 2005-05-31 2005-05-31 금속 배선 상에 보호층을 형성하는 방법 KR20060124315A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050046164A KR20060124315A (ko) 2005-05-31 2005-05-31 금속 배선 상에 보호층을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050046164A KR20060124315A (ko) 2005-05-31 2005-05-31 금속 배선 상에 보호층을 형성하는 방법

Publications (1)

Publication Number Publication Date
KR20060124315A true KR20060124315A (ko) 2006-12-05

Family

ID=37729083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046164A KR20060124315A (ko) 2005-05-31 2005-05-31 금속 배선 상에 보호층을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR20060124315A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622364B2 (en) 2015-05-13 2020-04-14 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US10679940B2 (en) 2015-10-05 2020-06-09 Samsung Electronics Co., Ltd. Mask and metal wiring of a semiconductor device formed using the same
US10748906B2 (en) 2015-05-13 2020-08-18 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622364B2 (en) 2015-05-13 2020-04-14 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US10748906B2 (en) 2015-05-13 2020-08-18 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10756092B2 (en) 2015-05-13 2020-08-25 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US10777560B2 (en) 2015-05-13 2020-09-15 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10679940B2 (en) 2015-10-05 2020-06-09 Samsung Electronics Co., Ltd. Mask and metal wiring of a semiconductor device formed using the same

Similar Documents

Publication Publication Date Title
JP4801296B2 (ja) 半導体装置及びその製造方法
JP4619705B2 (ja) 半導体装置
US7728418B2 (en) Semiconductor device and manufacturing method thereof
TWI650844B (zh) 具有測試鍵結構的半導體晶圓
US8164185B2 (en) Semiconductor device, reticle used in fabricating method for the same and fabrication method thereof
JP2006165419A (ja) 半導体装置
JP2003084419A (ja) マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法
KR20060124315A (ko) 금속 배선 상에 보호층을 형성하는 방법
JP2010263145A (ja) 半導体装置及びその製造方法
JP2004134594A (ja) 半導体装置およびその製造方法
US6687973B2 (en) Optimized metal fuse process
US6660661B1 (en) Integrated circuit with improved RC delay
CN110718564B (zh) 半导体结构及其制造方法
US11901318B2 (en) Integrated circuit structure and fabrication method thereof
KR100399062B1 (ko) 반도체소자의 퓨즈구조 및 그 제조방법
KR100940665B1 (ko) 반도체 소자의 제조 방법
KR100790976B1 (ko) 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법
US7838443B2 (en) Method for minimizing the corner effect by densifying the insulating layer
JP4585656B2 (ja) 半導体装置及びその製造方法
KR20090067453A (ko) 반도체 소자 및 그의 제조 방법
KR100773687B1 (ko) 반도체 소자의 금속 배선 형성방법
US6133060A (en) Method of protecting light sensitive regions of integrated circuits
JP2016134544A (ja) 半導体装置の製造方法
KR20080010666A (ko) 반도체 소자의 레이아웃
US8815733B2 (en) Isolated wire structures with reduced stress, methods of manufacturing and design structures

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination