KR20060121567A - 반도체 소자의 펄스 특성 측정 시스템 및 측정 방법 - Google Patents

반도체 소자의 펄스 특성 측정 시스템 및 측정 방법 Download PDF

Info

Publication number
KR20060121567A
KR20060121567A KR1020050043812A KR20050043812A KR20060121567A KR 20060121567 A KR20060121567 A KR 20060121567A KR 1020050043812 A KR1020050043812 A KR 1020050043812A KR 20050043812 A KR20050043812 A KR 20050043812A KR 20060121567 A KR20060121567 A KR 20060121567A
Authority
KR
South Korea
Prior art keywords
pulse
current
voltage
semiconductor
probe
Prior art date
Application number
KR1020050043812A
Other languages
English (en)
Other versions
KR100674972B1 (ko
Inventor
히데키 호리이
하용호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050043812A priority Critical patent/KR100674972B1/ko
Priority to US11/361,412 priority patent/US7495456B2/en
Priority to TW095115739A priority patent/TWI319090B/zh
Publication of KR20060121567A publication Critical patent/KR20060121567A/ko
Application granted granted Critical
Publication of KR100674972B1 publication Critical patent/KR100674972B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

반도체 소자의 펄스 특성을 측정할 수 있는 측정 시스템 및 측정 방법이 제공된다. 본 발명에 따른 측정 시스템은, 반도체 소자의 단자들에 전기적 접촉이 가능한 적어도 한 쌍의 제 1 및 제 2 프로브들과, 제 1 프로브에 연결되고 펄스 신호를 출력할 수 있는 펄스 발생기와, 적어도 한 쌍의 제 1 및 제 2 채널들을 갖고, 제 1 채널은 펄스 전원을 제 1 프로브와 병렬로 공급받을 수 있고, 제 2 채널은 제 2 프로브에 연결될 수 있는 오실로스코프를 포함한다. 오실로스코프는 제 2 채널을 이용하여 반도체 저항 소자의 단자들을 흐르는 펄스 전류를 계산하고, 제 1 및 제 2 채널들을 이용하여 반도체 저항 소자의 다이나믹 저항을 측정한다.

Description

반도체 소자의 펄스 특성 측정 시스템 및 측정 방법{System and method of measuring pulse properties of semiconductor device}
도 1은 종래 측정 방법에 따른 펄스 전압에 대한 저항 메모리 소자의 프로그램 저항 값을 보여주는 그래프이고;
도 2는 종래 측정 방법에 따른 전류-전압 측정기를 이용한 전류-전압 특성을 보여주는 그래프이고,
도 3은 종래 측정 방법에 따른 직류 전류 인가 후 저항 메모리 소자의 프로그램 저항 값의 변화를 보여주는 그래프이고;
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 펄스 특성 측정 시스템이고;
도 5는 도 4의 시스템의 오실로스코프 채널의 회로도이고;
도 6은 본 발명의 다른 실시예에 따른 반도체 소자의 펄스 특성 측정 시스템이고;
도 7은 본 발명의 일 실시예에 따른 반도체 소자의 펄스 특성 측정 방법을 보여주는 순서도이고;
도 8은 본 발명의 다른 실시예에 따른 반도체 소자의 펄스 특성 측정 방법을 보여주는 순서도이고;
도 9는 본 발명의 실시예에 따라서 측정된 펄스 전류에 대한 반도체 소자의 프로그램 저항을 보여주는 그래프이고; 그리고
도 10은 본 발명의 실시예에 따라서 측정된 사이클 테스트 결과를 보여주는 그래프이다.
본 발명은 반도체 저항 소자에 대한 측정 시스템 및 측정 방법에 관한 것으로서, 특히 반도체 저항 소자의 펄스 특성을 측정하기 위한 시스템 및 측정 방법에 관한 것이다.
반도체 저항 소자의 동작 특성 또는 신뢰성을 측정하기 위한 방법들이 연구되고 있다. 예를 들어, 저항 변화를 이용하여 데이터 비트를 저장하는 저항 메모리(resistance RAM; RRAM) 및 저항 스위치(resistance switch)에 대해서 저항 변화 및 전류 변화를 측정하는 방법이 연구되고 있다. RRAM은 예컨대, 상전이 메모리(phase change RAM; PRAM), 자기 메모리(magnetic RAM; MRAM) 및 산화물 메모리(oxide RAM; OxRAM) 등이 있다. 이러한 RRAM들은 입력된 전압 또는 전류의 사이클에 따라서 저항 값이 동적으로 변할 수 있다. 저항 스위치에는 CuS의 마이그레이션(migration)을 이용하는 CuS 스위치, GeSbSe등의 칼코게나이드(chalcogenide) 물질을 이용하는 칼코게나이드 스위치 등이 있다.
따라서, 고속 동작 반도체 저항 소자에서는 고주파의 신호에 따른 RRAM 및 저항 스위치의 특성 측정이 필요하다. 예를 들어, 고주파의 펄스 발생기를 이용하여 RRAM의 특성을 측정하고 있다. 이러한 고주파 신호에 따른 특성을 펄스 특성이라고 한다. 예를 들어, 펄스 특성은 고주파 신호에 따른 저항 및 전류 특성이 될 수 있다.
예컨대, 도 1 내지 도 3은 펄스 전압 발생기와 전류-전압 측정기를 이용한 PRAM의 특성에 대한 측정 결과이다. 도 1을 참조하면, 펄스 전압(Vp) 변화에 따른 셋 또는 리셋 프로그램 후의 저항(이하, 프로그램 저항(Rp)라고 함) 값의 변화를 알 수 있다. 즉, PRAM에 대한 문턱 전압 및 리셋 전류 양이 구해질 수 있다. 하지만, 이들을 구하기 위해서는 먼저, PRAM에 펄스 전압을 인가하는 단계와, 이어서 도 2에 도시된 바와 같이 직류 전압(Vd)을 인가하여 직류 전류(Id)를 측정함으로써 프로그램 저항을 측정하는 2 단계의 과정을 거쳐야 한다.
특히, 하나의 장치를 이용하여, 펄스 전압과 직류 전류 또는 전압을 PRAM에 인가하기 위해서는 두 전원을 교대로 인가할 수 있도록 하는 스위칭 소자, 예컨대 RF 스위치가 필요하다. 따라서, 펄스 전압이 인가될 동안에 PRAM을 통해 흐르는 펄스 전류(Ip)의 양을 동적으로 측정할 수 없다. 이에 따라, PRAM의 리셋 전류를 결정하기 위해서는 전류-전압 측정기를 이용하여야 하며, 문턱 전압 이상의 고 전압, 예컨대 2 V 내외의 전압이 PRAM에 인가될 수 있다. 하지만, 도 3을 참조하면, PRAM에 고전압 스트레스 손상이 가해져 2차 측정 결과(□)가 1차 측정 결과(●)와 다른 결과를 보이는 문제가 발생할 수 있다.
또한, 펄스 전압을 인가하는 동안의 PRAM의 저항(이하, 다이내믹 저항(Rd)이라고 함), 즉 고체 내지 용융 상태의 저항을 측정할 수도 없다. 따라서, PRAM의 동작 중 인터페이스 등의 동적 변화를 알 수 없다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 저항 소자의 펄스 특성을 측정할 수 있는 측정 시스템을 제공하는 데 있으며 특히, 펄스 전류 및 다이내믹 저항을 실시간으로 측정할 수 있는 측정 시스템을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 반도체 저항 소자의 펄스 특성 측정 방법을 제공하는 데 있으며 특히, 펄스 전류를 이용한 한계 설정이 가능한 피드 백 측정 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따르면, 반도체 저항 소자의 단자들에 전기적 접촉이 가능한 적어도 한 쌍의 제 1 및 제 2 프로브들; 상기 제 1 프로브에 펄스 전원을 공급할 수 있는 펄스 발생기; 적어도 한 쌍의 제 1 및 제 2 채널들을 갖고, 상기 제 1 채널은 상기 펄스 전원을 상기 제 1 프로브와 병렬로 공급받을 수 있고, 상기 제 2 채널은 상기 제 2 프로브에 연결될 수 있는 오실로스코프를 포함하는 반도체 저항 소자의 펄스 특성 측정 시스템이 제공된다. 상기 오실로스코프는 상기 제 2 채널을 이용하여 상기 반도체 저항 소자의 단자들을 흐르는 펄스 전류를 계산하고, 상기 제 1 및 제 2 채널들을 이용하여 상기 반도 체 저항 소자의 다이나믹 저항을 측정한다.
상기 본 발명의 태양의 일 측면에 따르면, 상기 오실로스코프의 채널들은 내부 임피던스와 상기 내부 임피던스 양단에 연결된 전압계를 각각 포함할 수 있다.
상기 본 발명의 태양의 다른 측면에 따르면, 상기 제 1 프로브 및 제 2 프로브에 각각 연결되어 직류 전원을 공급하도록 한 쌍의 제 1 및 제 2 단자들을 갖는 전류-전압 측정기, 및 상기 전류-전압 측정기와 상기 펄스 발생기 사이의 신호의 전달을 차단하고, 상기 전류-전압 측정기 또는 상기 펄스 발생기와 상기 제 1 프로브를 연결시키는 선택 소자를 더 포함할 수 있다.
상기 본 발명의 태양의 또 다른 측면에 따르면, 상시 선택 소자는 바이어스 티 또는 적어도 하나 이상의 RF 스위치일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따르면, 반도체 저항 소자의 단자들에 전기적 접촉이 가능한 적어도 한 쌍의 제 1 및 제 2 프로브들; 상기 제 1 프로브에 펄스 전원을 공급할 수 있는 펄스 발생기; 적어도 한 쌍의 제 1 및 제 2 채널들을 갖고, 상기 제 1 채널은 상기 펄스 전원을 상기 제 1 프로브와 병렬로 공급받을 수 있고, 상기 제 2 채널은 상기 제 2 프로브에 연결될 수 있는 오실로스코프; 상기 제 1 프로브 및 제 2 프로브에 각각 연결되어 직류 전원을 공급하도록 한 쌍의 제 1 및 제 2 단자들을 갖는 전류-전압 측정기; 및 상기 전류-전압 측정기와 상기 펄스 발생기 사이의 신호의 전달을 차단하고, 상기 전류-전압 측정기 또는 상기 펄스 발생기와 상기 제 1 프로브를 연결시키는 선택 소자를 포함하는 반도체 저항 소자의 펄스 특성 측정 시스템이 제공된다. 상기 오실로스코 프는 상기 제 2 채널을 이용하여 상기 반도체 저항 소자의 단자들을 흐르는 펄스 전류를 계산하고, 상기 제 1 및 제 2 채널들을 이용하여 상기 반도체 저항 소자의 다이나믹 저항을 측정한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따르면, 상기 본 발명의 일 태양에 따른 시스템을 이용하고 다음의 단계들을 포함하는 반도체 저항 소자의 펄스 특성 측정 방법이 제공된다. 먼저, 상기 펄스 발생기를 이용하여 상기 반도체 저항 소자에 펄스 전압을 인가한다. 이어서, 상기 오실로스코프의 제 2 채널의 출력전압(V2)을 모니터링 한다. 그리고, 상기 오실로스코프의 내부 임피던스(Zo)와 상기 V2에 의해서 상기 반도체 저항 소자를 통해 흐르는 펄스 전류(Ip)를 계산한다.
상기 본 발명의 일 태양의 일 측면에 따르면, 상기 방법은 상기 반도체 저항 소자를 파괴하지 않는 문턱 전류(It)를 설정하여 상기 Ip와 상기 It를 비교하는 단계를 더 포함하고, Ip ≤ It 인 경우에는 상기 펄스 전압을 소정만큼 증가시켜 상기 Id를 다시 계산하는 것을 반복하고, Ip > It인 경우에는 상기 펄스 전압을 소정만큼 감소시켜 상기 Ip를 다시 계산하는 것을 반복할 수 있다.
상기 본 발명의 일 태양의 다른 측면에 따르면, 상기 펄스 전압을 소정만큼 감소시켜 상기 Ip를 다시 계산한 후, 상기 Ip를 종료 전류(Ie)와 비교하여 Ip < Ie인 경우에 측정을 종료시킬 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따르면, 상기 본 발명의 다른 태양에 따른 시스템을 이용하고 다음의 단계들을 포함하는 반도체 저항 소자의 펄스 특성 측정 방법이 제공된다. 먼저, 상기 펄스 발생기를 이용하여 상기 반도체 저항 소자에 펄스 전압을 인가한다. 이어서, 상기 오실로스코프의 제 1 채널의 출력전압(V1)을 모니터링한다. 이어서, 상기 오실로스코프의 제 2 채널의 출력전압(V2)을 모니터링한다. 이어서, 상기 오실로스코프의 내부 임피던스(Zo)와 상기 V1 및 V2에 의해서 상기 반도체 저항 소자를 통해 흐르는 펄스 전류(Ip) 및 상기 반도체 저항 소자의 다이내믹 저항(Rd)을 계산한다. 그리고, 상기 전류-전압 측정기에 직류 전압 또는 전류를 인가하여 상기 반도체 저항 소자의 프로그램 저항(Rp)을 측정한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장되어 있다.
도 4를 참조하여, 본 발명의 일 실시예에 따른 반도체 저항 소자의 펄스 특성 측정 시스템(100)을 설명한다. 시스템(100)은 펄스 발생기(130), 오실로스코프 (oscilloscope, 140), 프로브들(probes, 120a, 120b), 전류-전압 측정기(150), 바이어스 티(bias tee, 160), 및 스테이지(110)를 포함할 수 있다.
보다 구체적으로 보면, 반도체 저항 소자(50)는 스테이지(110) 상에 위치된다. 반도체 저항 소자(50)는 예컨대 저항 변화를 이용하여 정보를 저장하는 저항 메모리(RRAM) 또는 저항 변화를 이용하여 스위칭 특성을 갖는 저항 스위치일 수 있지만, 이에 제한되지는 않는다. 반도체 저항 소자(50)의 단자들(미도시)에 전기적 접촉이 가능한 적어도 한 쌍의 프로브들(120a, 120b)이 스테이지(110) 상에 구비된다. 프로브들(120a, 120b)은 전도성 있는 금속으로 형성될 수 있으며, 또한 미세한 패턴으로 형성된 단자들에 접촉이 가능하도록 끝이 뾰쪽하게 형성될 수 있다. 프로브들(120a, 120b)의 하나는 공통 접지 단자일 수도 있다. 한 쌍의 프로브들(120a, 120b) 외에 전압 또는 전류 모니터링을 위한 프로브들이 더 구비될 수도 있다.
펄스 발생기(130)는 펄스 신호, 예컨대 펄스 전압 또는 펄스 전류를 생성할 수 있는 장치이다. 고주파 펄스 신호의 경우로는 펄스 전압이 사용될 수 있다. 펄스 발생기(130)는 반도체 저항 소자(50)에 펄스 전류, 예컨대 펄스 전압을 인가하기 위해, 제 1 프로브(120a)에 연결될 수 있다. 펄스 발생기(130)는 또한 공통 접지부(170)에 연결될 수 있다.
오실로스코프(140)는 펄스 발생기(130)의 출력 전압 및 반도체 저항 소자(50)에서 전압 강하를 모니터하기 위한 것이다. 오실로스코프(10)는 적어도 두 채널들(142, 144)을 구비할 수 있다. 예를 들어, 제 1 채널(142)은 제 1 노드(n1)를 통해서 펄스 발생기(130) 및 제 1 프로브(120a)와 "T"형으로 연결될 수 있다. 즉, 펄스 발생기(130)로부터 출력된 펄스 전압은 제 1 노드(n1)를 통해서 제 1 프로브(120a) 및 제 1 채널(142)로 각각 전송될 수 있다. 제 2 채널(144)은 제 2 프로브(120b)와 연결될 수 있다. 채널들(142, 144)은 오실로스코프(140)의 내부 연결을 통해 공통 접지부(70)에 연결될 수도 있다.
즉, 펄스 발생기(130)와 프로브들(120a, 120b), 및 제 2 채널(144)을 통한 제 1 회로와, 펄스 발생기(130)와 제 1 채널(142)을 통한 제 2 회로가 형성될 수 있다. 펄스 전압을 인가하는 동안의 제 1 회로를 흐르는 전류가 반도체 저항 소자(50)를 통해 흐르는 펄스 전류(Ip)가 될 것이다.
도 5를 참조하면, 채널들(142, 144)의 내부 구조가 보다 상세하게 설명된다. 채널들(142, 144)은 서로 유사한 구조로서, 병렬로 연결된 내부 임피던스(Zo)와 전압계(148)를 각각 구비하고 있다. 전압계(148) 자체의 내부 저항(미도시)은 무한히 크다고 보기 때문에, 채널들(142, 144)로 유입된 전류는 Zo를 거쳐서 대부분 흐르게 된다. 이때, 전압계(148)는 Zo 양단에서의 전압 강하 양을 표시할 수 있다.
따라서, 제 1 채널(142)의 출력 전압을 V1이라고 하고, V1은 제 1 프로브(120a)에 인가되는 전압이 될 수 있다. 제 2 채널(144)의 출력 전압을 V2라고 하면, V1과 V2의 차가 반도체 저항 소자(50)에서의 전압 강하가 될 수 있다. 그러므로, 반도체 저항 소자(50)에 펄스 전압이 인가되는 동안의 Ip와 다이내믹 저항(Rd)은 각각 다음의 수학식들로부터 구할 수 있다.
Ip = V2 / Zo
Zo는 1000Ω 이하인 경우가 적당하고, 보다 바람직하게는 50Ω 내외일 수 있다.
Rd = (V1 - V2) / Ip
따라서, 본 발명의 시스템(100)을 이용하면, 펄스 전압의 인가와 동시에 실시간으로 Ip 및 Rd를 측정할 수 있다. 즉, Ip를 하나의 단계로 측정할 수 있어 종래의 2 단계 측정보다 측정 시간을 단축할 수 있어 경제적이다.
전류-전압 측정기(150)는 반도체 저항 소자(50)의 각 프로그램 상태, 예컨대 셋 또는 리셋 상태에서의 Rp를 측정하기 위한 부가적인 장치이다. 예를 들어, PRAM의 경우에, 셋 또는 리셋 동작을 위해서는 펄스 전압의 인가 후 냉각 시간이 필요하다. 즉, Rd 측정과는 별도로 Rp 측정이 필요하다. Rd는 펄스 전압이 인가되는 동안의 즉, 결정 상태에서 용융 상태의 고온 상태에서 저항 값을 나타낼 수 있다. 하지만, Ip와 Rd만을 측정하고자 할 때는, 전류-전압 측정기(150)가 필요 없을 수도 있다.
전류-전압 측정기(150)는 바이어스 티(bias tee, 160)를 통해서 제 1 프로브(120a)에 연결될 수 있다. 보다 구체적으로 보면, 바이어스 티(160)는 제 2 노드 (n2)에서 제 1 프로브(120a)와 펄스 발생기(130)와 "T"형으로 연결될 수 있다. 바이어스 티(16)는 펄스 발생기(130)와 연결 단에는 교류 패스 소자(166)를 구비하고, 전류-전압 측정기(150)와 연결 단에는 직류 패스 소자(163)를 구비할 수 있다. 예를 들어, 교류 패스 소자(166)는 커패시터가 될 수 있고, 직류 패스 소자(163)는 코일이 될 수 있다.
즉, 펄스 발생기(130)로부터의 펄스 전압은 교류 패스 소자(166)를 통과할 수 있으나, 전류-전압 측정기(150)로부터의 직류 전압 또는 직류 전류는 교류 패스 소자(166)를 거의 통과할 수 없다. 마찬가지로, 직류-전압 측정기(150)로부터의 직류 전압 또는 전류는 직류 패스 소자(160)를 대부분 통과하나, 펄스 발생기(130)로부터의 펄스 전압은 직류 패스 소자(160)를 대부분 통과할 수 없다. 따라서, 바이어스 티(160)는 선택 소자로서 스위치 기능을 한다고 할 수 있다.
한편, 전류-전압 측정기(150)의 다른 단은 공통 접지부(170)에 연결될 수 있다. 또한, 공통 접지부(170)는 제 2 채널(144) 거쳐서 제 2 프로브(120b)에 연결될 수 있다. 따라서, 반도체 저항 소자(50)의 Rp를 구할 때, 제 2 채널(144)의 내부 임피던스(Zo)도 고려할 수 있다. 하지만, 변형된 실시예에서는 제 2 프로브(120b)가 별도의 스위치(미도시)를 통해서 전류-전압 측정기(150)에 직접 연결되도록 할 수도 있다.
이하에서는 도 6을 참조하여, 본 발명의 다른 실시예에 따른 반도체 저항 소자의 펄스 특성 측정 시스템(100')을 설명한다. 다른 실시예에 따른 시스템(100') 은 일 실시예에 따른 시스템(100)의 변형된 실시예로서, 바이어스 티(160) 대신에 RF 스위치(180)를 사용하고 있다. 따라서, RF 스위치(180) 외의 구조에 대한 설명은 도 4, 도 5 및 해당 설명을 참조할 수 있다.
전류 전압 측정기(150) 및 펄스 발생기(130)는 RF 스위치(180)를 통해서 교대로 제 1 프로브(120a)에 인가될 수 있다. 전류 전압 측정기(150) 및 펄스 발생기(130)의 타단은 공통 접지부(170)에 연결될 수 있다. 한편, 다른 RF 스위치(180')가 제 2 프로브(120b)와 제 2 채널(144) 및 접지부(a')에 연결될 수 있다.
보다 구체적으로 보면, Ip 및 Rd 측정 동안에, RF 스위치(180)는 b 단에 연결되고, RF 스위치(180')는 b' 단에 연결된다. 하지만, Rp를 측정하고자 할 때, RF 스위치(180)는 b 단에서 a 단으로 옮겨지고, RF 스위치(180')는 b' 단에서 a' 단으로 옮겨진다. 이 경우, RF 스위치들(180, 180')은 동시에 동작하는 하나의 스위치일 수도 있다. 이에 따라, 전류-전압 측정기(150)가 제 1 프로브(120a)에 연결될 수 있다.
이하에서는, 도 7을 참조하여 본 발명의 일 실시예에 따른 반도체 저항 소자의 펄스 특성 측정 방법을 설명한다. 측정 방법에 대한 설명은 도 5, 도 6 및 해당 설명을 참조할 수 있다.
먼저, 반도체 저항 소자(50)에 펄스 전압을 인가한다(단계 210). 예를 들면, 펄스 발생기(130)에 펄스 전압을 출력함으로써 바이어스 티(160)를 거쳐서 반도체 저항 소자(50)에 펄스 전압이 인가될 수 있다. 다른 예로는, RF 스위치(180)를 b 단으로 연결하고, 펄스 발생기(130)에 펄스 전압을 출력함으로써 펄스 전압을 반도체 저항 소자(50)에 인가할 수도 있다.
이어서, 오실로스코프(140)의 제 1 및 제 2 채널들(142, 144)의 출력 전압들(V1, V2)을 모니터링한다(단계 220).
이어서, Ip 및 Rd를 계산한다(단계 230). 예를 들면, Ip는 전술한 수학식 1에서와 같이 V2와 Zo의 관계식으로부터 구할 수 있고, Rd는 전술한 수학식 2에서와 같이 V1, V2, 및 Ip의 관계식으로부터 구할 수 있다.
이어서, 전류-전압 측정기(150)를 이용하여 Rp를 측정한다. 예를 들어, 전류-전압 측정기(150)에 직류 전압을 인가하여 반도체 저항 소자(50) 양단에서 전압 강하를 측정함으로써 Rp를 측정할 수 있다. 이 경우, 직류 전압은 문턱 전압보다 낮은 전압, 예컨대 0.2 내지 0.4V 범위일 수 있다. 따라서, 반도체 저항 소자(50)는 전압 또는 전류 스트레스를 받지 않게 된다.
도 9를 참조하면, Ip에 대한 Rp(●)및 Rd(○, ■)의 관계가 도시되었다. 반도체 저항 소자(50)는 예컨대 PRAM일 수 있다. Ip가 증가함에 따라 반도체 저항 소자(50)가 결정 상태에서 비정질 상태로 천이 되고, 이에 따라 Rp(●)가 증가하는 것을 알 수 있다. 하지만, 동적 측정 상태에서는 Ip가 증가함에 따라 반도체 저항 소자(50)는 고온으로 상승되어 고체에서 용융 상태로 변함에 따라 점점 낮은 저항 값을 나타낸다.
Rd(○, ■)는 펄스 전압이 인가된 상태에서의 동적 저항 값으로서, 반도체 저항 소자(50)와 하부 전극(미도시) 사이의 계면 상태 등의 정보를 나타낼 수 있다. 예를 들어, Rd(○, ■)가 높아진다는 것은 반도체 저항 소자(50)와 하부 전극 사이에 높은 저항의 물질의 생성을 암시하는 것일 수 있다.
도 10을 참조하면, 반도체 저항 소자(50)에 대한 107 이상의 사이클 테스트까지에도 Rp (▲, ●)및 Rd(■)가 일정함을 알 수 있다. 즉, 종래 2차 테스트에서 1차 테스트에서 스트레스로 인해 측정 결과가 변한 것에 비견되면, 측정 시스템(100, 100')의 신뢰도가 종래보다 월등하게 향상되었다.
이하에서는, 도 8을 참조하여, 반도체 저항 소자(50)의 오버 프로그램을 방지할 수 있는 피드백 측정 방법을 설명한다. 먼저, 반도체 저항 소자(50)에 펄스 전압(Vp)를 인가한다(단계 305). 이어서, Ip 및 Rd를 모니터링한다(단계 310). 이어서, 전류-전압 측정기(150)를 이용하여 Rp를 측정한다(단계 315).
이어서, Ip와 타겟 전류(It)를 비교한다. 예컨대, It는 반도체 저항 소자(50)에 스트레스를 가하지 않는 최대 전류가 될 수 있으며, 경험적으로 구할 수 있다. 만일, Ip ≤ It이면 Vp를 증가시키고(325), 전술한 단계들(단계 305 내지 단계 320)을 반복한다. 하지만, Ip > It이면, Vp를 감소시킨다(단계 330). 이어서, 반도체 저 항 소자(50)에 Vp를 인가하고(단계 335), Ip 및 Rd를 모니터링한다(단계 340). 이어서, 전류-전압 측정기를 이용하여 Rp를 측정한다(단계 345). 이어서, Ip를 종료 전류(Ie)와 비교한다(단계 350). 만일 Ip ≤ Ie이면, 측정을 종료한다. 하지만, Ip > Ie이면, 전술한 단계들(단계 330 내지 단계 350)을 반복한다.
전술한 측정 방법에 따르면, Vp는 증가하다가 It를 초과하게 되면, 다시 Ie까지 감소되는 상승 및 하강 단계를 거치게 된다. 도 11을 참조하면, Ip가 약 2.25 mA까지 상승한 후 다시 하강하고 있음을 알 수 있다. Ip는 오버 프로그램 방지를 위한 피드백 매개체가 될 수 있다. 따라서, 측정 동안 Ip를 실시간으로 모니터링 함으로써, Vp에 대한 상한선을 설정할 수 있다. 즉, 반도체 저항 소자(50)가 오버 프로그램 되어 스트레스 받거나, 심지어 파괴되는 것을 미리 막을 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
본 발명의 펄스 특성 측정 시스템을 이용하면, 펄스 전압의 인가와 동시에 실시간으로 Ip 및 Rd를 측정할 수 있다. 즉, Ip를 하나의 단계로 측정할 수 있어 종 래의 2 단계 측정보다 측정 시간을 단축할 수 있어 경제적이다.
또한, Rp 측정 시에도 문턱 전압보다 낮은 전압, 예컨대 0.2 내지 0.4V 범위의 직류 전압을 인가한다. 따라서, 반도체 저항 소자는 전압 또는 전류 스트레스를 받지 않게 된다. 그 결과, 종래 2차 테스트에서 1차 테스트에서 스트레스로 인해 측정 결과가 변한 것에 비견되면, 측정 시스템의 신뢰도가 종래보다 월등하게 향상될 수 있다.
또한, 본 발명의 시스템을 이용하면 펄스 전압을 인가하는 동안의 Rd를 실시간으로 측정할 수 있다. 이에 따라, Rd의 변화를 모니터링 함으로써, 반도체 저항 소자와 하부 전극 사이의 계면 상태를 실시간으로 모니터링할 수 있다.
또한, 본 발명의 측정 방법을 이용하면, Ip를 실시간으로 모니터링함으로써, Ip 또는 Rp의 변화를 피드백하여 Vp에 대한 상한선을 설정할 수 있다. 그 결과, 반도체 저항 소자가 오버 프로그램 되어 스트레스 받거나, 심지어 파괴되는 것을 미리 막을 수 있다.

Claims (24)

  1. 반도체 저항 소자의 단자들에 전기적 접촉이 가능한 적어도 한 쌍의 제 1 및 제 2 프로브들;
    상기 제 1 프로브에 펄스 전원을 공급할 수 있는 펄스 발생기;
    적어도 한 쌍의 제 1 및 제 2 채널들을 갖고, 상기 제 1 채널은 상기 펄스 전원을 상기 제 1 프로브와 병렬로 공급받을 수 있고, 상기 제 2 채널은 상기 제 2 프로브에 연결될 수 있는 오실로스코프를 포함하고,
    상기 오실로스코프는 상기 제 2 채널을 이용하여 상기 반도체 저항 소자의 단자들을 흐르는 펄스 전류를 계산하고, 상기 제 1 및 제 2 채널들을 이용하여 상기 반도체 저항 소자의 다이나믹 저항을 측정하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  2. 제 1 항에 있어서, 상기 오실로스코프의 채널들은 내부 임피던스와 상기 내부 임피던스 양단에 연결된 전압계를 각각 포함하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  3. 제 1 항에 있어서, 상기 제 1 프로브 및 제 2 프로브에 각각 연결되어 직류 전원을 공급하도록 한 쌍의 제 1 및 제 2 단자들을 갖는 전류-전압 측정기, 및 상기 전류-전압 측정기와 상기 펄스 발생기 사이의 신호의 전달을 차단하고, 상기 전 류-전압 측정기 또는 상기 펄스 발생기와 상기 제 1 프로브를 연결시키는 선택 소자를 더 포함하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  4. 제 3 항에 있어서, 상기 선택 소자는 바이어스 티(bias tee) 또는 적어도 하나 이상의 RF 스위치인 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  5. 제 4 항에 있어서, 상기 바이어스 티는 상기 전류-전압 측정기의 직류 전원을 통과시키는 직류 패스 소자 및 상기 펄스 발생기의 펄스 전원을 통과시킬 수 있는 교류 패스 소자를 포함하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  6. 제 4 항에 있어서, 상기 RF 스위치는 상기 전류-전압 측정기의 제 1 단자와 상기 펄스 발생기를 교대로 상기 제 1 프로브에 연결시키도록 배치된 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  7. 반도체 저항 소자의 단자들에 전기적 접촉이 가능한 적어도 한 쌍의 제 1 및 제 2 프로브들;
    상기 제 1 프로브에 펄스 전원을 공급할 수 있는 펄스 발생기;
    적어도 한 쌍의 제 1 및 제 2 채널들을 갖고, 상기 제 1 채널은 상기 펄스 전원을 상기 제 1 프로브와 병렬로 공급받을 수 있고, 상기 제 2 채널은 상기 제 2 프로브에 연결될 수 있는 오실로스코프;
    상기 제 1 프로브 및 제 2 프로브에 각각 연결되어 직류 전원을 공급하도록 한 쌍의 제 1 및 제 2 단자들을 갖는 전류-전압 측정기; 및
    상기 전류-전압 측정기와 상기 펄스 발생기 사이의 신호의 전달을 차단하고, 상기 전류-전압 측정기 또는 상기 펄스 발생기와 상기 제 1 프로브를 연결시키는 선택 소자를 포함하고,
    상기 오실로스코프는 상기 제 2 채널을 이용하여 상기 반도체 저항 소자의 단자들을 흐르는 펄스 전류를 계산하고, 상기 제 1 및 제 2 채널들을 이용하여 상기 반도체 저항 소자의 다이나믹 저항을 측정하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  8. 제 7 항에 있어서, 상기 오실로스코프의 채널들은 내부 임피던스와 상기 내부 임피던스 양단에 연결된 전압계를 각각 포함하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  9. 제 7 항에 있어서, 상기 선택 소자는 바이어스 티(bias tee) 또는 적어도 하나 이상의 RF 스위치인 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  10. 제 9 항에 있어서, 상기 바이어스 티는 상기 전류-전압 측정기의 직류 전원을 통과시키는 직류 패스 소자 및 상기 펄스 발생기의 펄스 전원을 통과시킬 수 있는 교류 패스 소자를 포함하고, 상기 직류 패스 소자는 상기 전류-전압 측정기의 제 1 단자에 연결되고, 상기 교류 패스 소자는 상기 펄스 발생기와 상기 제 1 프로브 사이에 연결된 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  11. 제 9 항에 있어서, 상기 RF 스위치는 상기 전류-전압 측정기의 제 1 단자와 상기 펄스 발생기를 교대로 상기 제 1 프로브에 연결시키도록 배치된 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  12. 제 9 항에 있어서, 상기 선택 소자는 한 쌍의 제 1 및 제 2 RF 스위치를 포함하고, 상기 제 1 RF 스위치는 상기 전류-전압 측정기의 제 1 단자와 상기 펄스 발생기를 교대로 상기 제 1 프로브에 연결시키도록 배치되고, 상기 제 2 RF 스위치는 상기 전류-전압 측정기의 제 2 단자와 상기 오실로스코프의 제 2 채널을 교대로 상기 제 2 프로브에 연결시키도록 배치된 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 시스템.
  13. 제 1 항의 시스템을 이용한 것으로서,
    상기 펄스 발생기를 이용하여 상기 반도체 저항 소자에 펄스 전압을 인가하는 단계;
    상기 오실로스코프의 제 2 채널의 출력전압(V2)을 모니터링하는 단계; 및
    상기 오실로스코프의 내부 임피던스(Zo)와 상기 V2에 의해서 상기 반도체 저항 소자를 통해 흐르는 펄스 전류(Ip)를 계산하는 단계를 포함하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
  14. 제 13 항에 있어서, 상기 Ip는 하기의 수학식으로부터 계산하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
    Ip = V2 / Zo
  15. 제 13 항에 있어서, 상기 펄스 전압을 인가하는 단계 후, 상기 오실로스코프의 제 1 채널의 출력 전압(V1)을 모니터링하는 단계를 더 포함하고, 상기 Ip 계산 단계 후, 상기 반도체 저항 소자의 다이내믹 저항(Rd)을 계산하는 단계를 더 포함하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
  16. 제 15 항에 있어서, 상기 Rd는 하기의 수학식으로부터 계산하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
    Rd = (V1 - V2) / Ip
  17. 제 13 항에 있어서, 상기 펄스 전압을 인가하는 단계 후, 상기 제 1 프로브 및 상기 제 2 프로브에 전류-전압 측정기를 연결하여 상기 반도체 저항 소자의 프로그램 저항(Rp)을 측정하는 것을 더 포함하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
  18. 제 13 항에 있어서, 상기 반도체 저항 소자를 파괴하지 않는 임계 전류(It)를 설정하여 상기 Ip와 상기 It를 비교하는 단계를 더 포함하고, Ip ≤ It 인 경우에는 상기 펄스 전압을 소정만큼 증가시켜 상기 Id를 다시 계산하는 것을 반복하고, Ip > It인 경우에는 상기 펄스 전압을 소정만큼 감소시켜 상기 Ip를 다시 계산하는 것을 반복하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
  19. 제 18 항에 있어서, 상기 펄스 전압을 소정만큼 감소시켜 상기 Ip를 다시 계산한 후, 상기 Ip를 종료 전류(Ie)와 비교하여 Ip < Ie인 경우에 측정을 종료하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
  20. 제 7 항의 시스템을 이용한 것으로서,
    상기 펄스 발생기를 이용하여 상기 반도체 저항 소자에 펄스 전압을 인가하는 단계;
    상기 오실로스코프의 제 1 채널의 출력전압(V1)을 모니터링하는 단계;
    상기 오실로스코프의 제 2 채널의 출력전압(V2)을 모니터링하는 단계;
    상기 오실로스코프의 내부 임피던스(Zo)와 상기 V1 및 V2에 의해서 상기 반도체 저항 소자를 통해 흐르는 펄스 전류(Ip) 및 상기 반도체 저항 소자의 다이내믹 저항(Rd)을 계산하는 단계; 및
    상기 전류-전압 측정기에 직류 전압 또는 전류를 인가하여 상기 반도체 저항 소자의 프로그램 저항(Rp)을 측정하는 단계를 포함하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
  21. 제 20 항에 있어서, 상기 Ip는 하기의 수학식으로부터 계산하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
    Ip = V2 / Zo
  22. 제 20 항에 있어서, 상기 Rd는 하기의 수학식으로부터 계산하는 것을 특징으 로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
    Rd = (V1 - V2) / Ip
  23. 제 20 항에 있어서, 상기 반도체 저항 소자를 파괴하지 않는 임계 전류(It)를 설정하여 상기 Ip와 It를 비교하는 단계를 더 포함하고, Ip ≤ It 인 경우에는 상기 펄스 전압을 소정만큼 증가시켜 상기 Ip, Rd, 및 Rp를 다시 계산하는 것을 반복하고, Ip > It인 경우에는 상기 펄스 전압을 소정만큼 감소시켜 상기 Ip, Rd, 및 Rp를 다시 계산하는 것을 반복하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
  24. 제 23 항에 있어서, 상기 펄스 전압을 소정만큼 감소시켜 상기 Ip, Rd 및 Rp를 다시 계산한 후, 상기 Ip를 종료 전류(Ie)와 비교하여 Ip < Ie인 경우에 측정을 종료하는 것을 특징으로 하는 반도체 저항 소자의 펄스 특성 측정 방법.
KR1020050043812A 2005-05-24 2005-05-24 반도체 소자의 펄스 특성 측정 시스템 및 측정 방법 KR100674972B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050043812A KR100674972B1 (ko) 2005-05-24 2005-05-24 반도체 소자의 펄스 특성 측정 시스템 및 측정 방법
US11/361,412 US7495456B2 (en) 2005-05-24 2006-02-24 System and method of determining pulse properties of semiconductor device
TW095115739A TWI319090B (en) 2005-05-24 2006-05-03 System and method of determining pulse properties of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043812A KR100674972B1 (ko) 2005-05-24 2005-05-24 반도체 소자의 펄스 특성 측정 시스템 및 측정 방법

Publications (2)

Publication Number Publication Date
KR20060121567A true KR20060121567A (ko) 2006-11-29
KR100674972B1 KR100674972B1 (ko) 2007-01-29

Family

ID=37462523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043812A KR100674972B1 (ko) 2005-05-24 2005-05-24 반도체 소자의 펄스 특성 측정 시스템 및 측정 방법

Country Status (3)

Country Link
US (1) US7495456B2 (ko)
KR (1) KR100674972B1 (ko)
TW (1) TWI319090B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110058409A (ko) * 2009-11-26 2011-06-01 삼성전자주식회사 프로브 카드 및 이를 포함하는 테스트 장치
US8144507B2 (en) 2009-09-02 2012-03-27 Samsung Electronics Co., Ltd. Method of measuring a resistance of a resistive memory device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278936B2 (en) * 2007-11-23 2012-10-02 Evan Grund Test circuits and current pulse generator for simulating an electrostatic discharge
JP5276921B2 (ja) * 2008-08-08 2013-08-28 株式会社日立ハイテクノロジーズ 検査装置
US8045361B2 (en) * 2008-10-09 2011-10-25 Seagate Technology Llc Non-volatile memory cell with complementary resistive memory elements
JP2013114731A (ja) * 2011-11-30 2013-06-10 Toshiba Corp 半導体記憶装置
US9121900B2 (en) * 2011-12-02 2015-09-01 Sandisk Technologies Inc. Systems and methods for sensing signals communicated with a host device or on an interface of plug-in card when there is lack of access to sensing points
CN103063950B (zh) * 2012-12-19 2015-05-20 华中科技大学 一种忆阻器器件单元的电学特性测试方法
US9562944B2 (en) * 2013-02-01 2017-02-07 Hamamatsu Photonics K.K. Semiconductor device inspection device and semiconductor device inspection method
CN103531250B (zh) * 2013-10-18 2017-02-01 中国科学院微电子研究所 一种对rram器件的脉冲参数进行测试的电路
DE102014108643B3 (de) * 2014-06-19 2015-06-25 Lavision Gmbh Verfahren zur Ermittlung eines räumlichen Verschiebungsvektorfeldes
KR101757818B1 (ko) 2015-10-12 2017-07-26 세메스 주식회사 펄스화된 고주파 전력 모니터링 장치 및 그를 포함하는 기판 처리 장치
CN105957558A (zh) * 2016-04-20 2016-09-21 中国科学院微电子研究所 基于两端器件的脉冲参数测试系统
KR101868392B1 (ko) 2016-06-03 2018-06-21 (주)넷츠 스테퍼설비의 웨이퍼 전압 조절 장치
CN112334783B (zh) * 2018-06-21 2024-03-22 三菱电机株式会社 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727103B2 (ja) * 1996-04-05 2005-12-14 三菱電機株式会社 半導体素子の試験方法
US6928376B2 (en) * 2002-10-03 2005-08-09 Texas Instruments Incorporated Apparatus and methods for ferroelectric ram fatigue testing
US7291878B2 (en) * 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
US6965838B1 (en) * 2004-05-27 2005-11-15 International Business Machines Corporation Apparatus having in-circuit FET on-resistance characterization
US7493519B2 (en) * 2005-10-24 2009-02-17 Lsi Corporation RRAM memory error emulation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8144507B2 (en) 2009-09-02 2012-03-27 Samsung Electronics Co., Ltd. Method of measuring a resistance of a resistive memory device
KR20110058409A (ko) * 2009-11-26 2011-06-01 삼성전자주식회사 프로브 카드 및 이를 포함하는 테스트 장치

Also Published As

Publication number Publication date
TW200702677A (en) 2007-01-16
TWI319090B (en) 2010-01-01
US7495456B2 (en) 2009-02-24
US20060267573A1 (en) 2006-11-30
KR100674972B1 (ko) 2007-01-29

Similar Documents

Publication Publication Date Title
KR100674972B1 (ko) 반도체 소자의 펄스 특성 측정 시스템 및 측정 방법
Barth et al. TLP calibration, correlation, standards, and new techniques
US6836136B2 (en) Pin driver for AC and DC semiconductor device testing
US7710141B2 (en) Method and apparatus for dynamic characterization of reliability wearout mechanisms
US20060208754A1 (en) Method and apparatus for a reliability testing
JP3727103B2 (ja) 半導体素子の試験方法
Gomez et al. Exploring memristor multi-level tuning dependencies on the applied pulse properties via a low cost instrumentation setup
US20070050170A1 (en) Device characteristics measuring system
TW201530146A (zh) 接觸端子的維修方法及檢測裝置
US10317456B2 (en) Spike safe floating current and voltage source
JP2008197099A (ja) パルスｉ−ｖ測定系統を修正する方法
JP6155725B2 (ja) 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法
KR20180083692A (ko) 반도체 장치 테스트 방법
JP4789717B2 (ja) 静電気放電保護回路の特性インピーダンスの測定方法及び当該測定を実現する装置。
JP4467373B2 (ja) 抵抗測定方法およびその装置
CN115825567A (zh) 用于测试焊点的电阻值变化的装置以及方法
JP2836676B2 (ja) 半導体要素の試験方法及び装置
CN114966220A (zh) 一种监测接地电阻以提高芯片测试效率的方法
JP4259692B2 (ja) 回路基板検査装置
JP2006058118A (ja) 静電気放電耐性特性の測定方法、静電気破壊試験方法、及び静電気破壊試験用装置
US7280929B1 (en) Method and apparatus for pulse I-V semiconductor measurements
CN105190329A (zh) 绝缘检测方法及绝缘检测装置
JP2004184417A (ja) チップの許容度を評価して歩留まりを向上させるシステム及び方法
Groos et al. Sub-Nanosecond Transient Analysis of SiC MOSFET Switching:" Sensor Gap TLP" as a Versatile Characterization Method with Very High Temporal Resolution
JP2010147277A (ja) 半導体評価装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee