KR20060121080A - 랜드 그리드 어레이형 패키지 - Google Patents
랜드 그리드 어레이형 패키지 Download PDFInfo
- Publication number
- KR20060121080A KR20060121080A KR1020057008809A KR20057008809A KR20060121080A KR 20060121080 A KR20060121080 A KR 20060121080A KR 1020057008809 A KR1020057008809 A KR 1020057008809A KR 20057008809 A KR20057008809 A KR 20057008809A KR 20060121080 A KR20060121080 A KR 20060121080A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electrode
- grid array
- soldering
- center electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1178—Means for venting or for letting gases escape
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
소자측 그라운드 전극(6)과 기판측 그라운드 전극(9)과, 및 소자측 주연 전극(7)과 기판측 주연 전극(10)이 공정 땜납(16)에 의하여 납땜되는 구조의 랜드 그리드 어레이형 패키지에서, 소자측 그라운드 전극(6)에서의 납땜 영역(18) 내에는, 실장 기판(3)을 관통하는 가스 빼기용 관통 홀(15)이 형성되어 있는 것을 특징으로 하여, 단락이나 단선이 발생하는 것을 억제할 수 있는 랜드 그리드 어레이형 패키지를 제공한다.
그라운드 전극, 납땜 영역, 랜드 그리드 어레이형 패키지, 실장 기판
Description
본 발명은, 랜드 그리드 어레이형 패키지에 관한 것으로, 특히 무선 전송용 모듈에 이용되는 랜드 그리드 어레이형 패키지에 관한 것이다.
최근, 전자 기기의 소형화 및 고실장 밀도화 등을 도모하도록, 반도체의 패키지의 형태가 볼 그리드 어레이나 랜드 그리드 어레이와 같은, 패키지의 이면에 그리드 형상으로 접속 전극을 만든 리드를 갖지 않는 패키지가 제안되고 있다. 특히, 상기 랜드 그리드 어레이형의 것은 고주파용 IC나 고출력 IC에 적용되는 경우가 많다.
여기서, 상기 고주파용 IC에서는 패키지의 이면 중앙부에 대면적의 그라운드 전극(다이 패드)이 형성되고, 이 그라운드 전극 전체에 납땜을 행하는 식의 구조이다. 이러한 구조로 하는 것은, 가능하면 대면적으로 납땜(전기적으로 접속)함으로써, 그라운드 전위의 안정성을 도모하고, 양호한 고주파 특성을 유지하기 위해서이다(예를 들면, 특허 문헌, 일본 특개2002-299491호 공보 참조).
그러나, 상기 종래의 구조에서는, 그라운드 전극의 주연부에 형성된 전원 전극 등에서, 단선이나 단락이 발생한다고 하는 과제를 갖고 있었다. 구체적으로 설명하면, 이하에 기재하는 이유에 의하여, 이러한 문제점이 발생하는 것으로 생각되 어진다.
즉, 랜드 그리드 어레이형 패키지의 실장 구조는, 도 12에 도시한 바와 같이 랜드 그리드 어레이형 패키지용의 IC 칩(50)의 중앙부에는 대면적의 소자측 그라운드 전극(51)이 형성되고, 주연부에는 소면적의 소자측 전원 전극(52a·52b) 등이 형성되는 한편, 실장 기판(53)의 중앙부에는 대면적의 기판측 그라운드 전극(54)이 형성되고, 주연부에는 소면적의 기판측 전원 전극(55a·55b) 등이 형성되어 있다. 그리고, 소자측 그라운드 전극(51)과 기판측 그라운드 전극(54), 소자측 전원 전극(52a·52b)과 기판측 전원 전극(55a·55b)이, 각각 땜납(56·57a·57b)에 의하여 전기적으로 접속되는 구조이다.
여기서 상술한 바와 같이, 양호한 고주파 특성을 유지하기 위해서는 양 그라운드 전극(51·54)간을 되도록이면 대면적으로 납땜(전기적으로 접속)할 필요가 생긴다.
이 때문에, 실장 기판(53)의 기판측 그라운드 전극(54)에 땜납 페이스트를 다량으로 도포하여, 양 그라운드 전극(51·54)간의 납땜을 행하여야하지만, 이와 같이 하여 납땜을 행하면, 땜납 리플로우 시의 땜납 페이스트의 표면 장력과, 땜납 페이스트 내의 플럭스의 증발 등에 의한 가스 발생에 기인하여, IC 칩(50)이 들어올려지게 된다. 특히, IC 칩(50)의 중앙부에서, 표면 장력의 작용과, 가스 발생에 의한 가스 축적 작용이 집중된다. 이 결과, 도 12에 도시한 바와 같이 랜드 그리드 어레이형 패키지용의 IC 칩(50)이 실장 기판(53)에 대하여 경사져 탑재되기 때문에, 소자측 전원 전극(52a)과 기판측 전원 전극(55a) 사이에서는 땜납 페이스트 가 가압되는 것에 기인하는 단락이 발생하거나, 소자측 전원 전극(52b)과 기판측 전원 전극(55b) 사이에서는 땜납 페이스트의 부족에 기인하는 단선이 발생하기도 하는 과제를 갖고 있었다.
본 발명은 이상의 사정을 감안하여 이루어진 것으로, 랜드 그리드 어레이형 패키지용의 IC 칩이 실장 기판에 대하여 경사져 탑재되는 것을 억제함으로써, 단락이나 단선이 발생하는 것을 억제할 수 있는 랜드 그리드 어레이형 패키지를 제공하는 것을 목적으로 한다.
<발명의 개시>
청구항 1의 발명은, 이면 대략 중앙부에 소자측 중앙 전극이 형성됨과 함께 이 소자측 중앙 전극의 주연부에 복수의 소자측 주연 전극이 형성된 반도체 소자와, 상기 소자측 중앙 전극과 대응하는 위치에 기판측 중앙 전극이 형성됨과 함께 이 기판측 중앙 전극의 주연에서 상기 소자측 주연 전극과 대응하는 위치에 복수의 기판측 주연 전극이 형성된 실장 기판을 갖고, 또한 상기 소자측 중앙 전극과 상기 기판측 중앙 전극과, 그리고 상기 소자측 주연 전극과 기판측 주연 전극이 납땜부에 의하여 납땜되는 구조의 랜드 그리드 어레이형 패키지에서, 상기 기판측 중앙 전극에서의 납땜 영역 내에는, 상기 실장 기판을 관통하는 가스 빼기용 관통 홀이 형성되어 있는 것을 특징으로 한다.
상기 구성과 같이, 기판측 중앙 전극 내에 실장 기판을 관통하는 가스 빼기용 관통 홀이 형성되어 있으면, 땜납 리플로우 시에 가스 발생이 발생하여도, 가스 빼기용 관통 홀로부터 외부에 가스가 배출되기 때문에, 반도체 소자가 들어올려지 는 것을 억제할 수 있다. 따라서, 반도체 소자가 실장 기판에 대하여 경사져 탑재되는 것을 억제할 수 있기 때문에, 소자측 주연 전극과 기판측 주연 전극 사이에서 땜납 페이스트가 가압되는 것에 기인하는 단락이나, 소자측 주연 전극과 기판측 주연 전극 사이에서 땜납 페이스트의 부족에 기인하는 단선이 발생하는 것을 억제할 수 있다.
또한, 가스 빼기용 관통 홀은, 기판측 중앙 전극에서의 납땜 영역 내에 형성되어 있으므로, 가스의 배출이 한층 원활하게 행하여지게 된다.
청구항 2의 발명은, 청구항 1의 발명에서, 납땜 영역 내에서의 가스 빼기용 관통 홀이 존재하는 부위 이외의 부위에, 소자측 중앙 전극과 기판측 중앙 전극을 납땜하는 납땜부가 존재하는 것을 특징으로 한다.
상기 구성이면, 가스 빼기용 관통 홀에 땜납 페이스트가 막히는 것에 의하여 가스 배출이 저지되거나, 땜납 페이스트가 가스 빼기용 관통 홀을 통하여 이면측으로 빠져버리는 것에 의하여 단락이 발생하기도 한다고 하는 문제점을 회피할 수 있으므로, 상기 작용 효과가 보다 한층 발휘된다.
청구항 3의 발명은, 청구항 1 또는 청구항 2의 발명에서, 가스 빼기용 관통 홀은 복수 존재하고, 또한 납땜 영역 내에서 분포 밀도가 균일하게 되도록 배치되는 한편, 납땜부는 복수 존재하면서, 또한 납땜 영역 내에서 분포 밀도가 균일하게 되도록 배치되는 것을 특징으로 한다.
상기 구성과 같이, 복수의 가스 빼기용 관통 홀이 납땜 영역 내에서 균일하게 배치되어 있으면, 어떤 부위에서 발생한 가스도 가스 빼기용 관통 홀로부터 외 부로 원활하게 배출된다. 또한, 복수의 납땜부로 분할되어 있으므로, 각 납땜부에서의 표면 장력이 저하한다. 이들의 것으로부터, 반도체 소자가 들어올려지는 것을 한층 억제할 수 있고, 반도체 소자가 실장 기판에 대하여 경사져 탑재되는 것을더 억제할 수 있다.
또한, 납땜부는 납땜 영역 내에서 분포 밀도가 균일하게 되도록 배치되어 있으므로, 납땜부간의 거리는 짧아진다. 따라서, 그라운드 전위의 안정성을 도모할 수 있고, 양호한 고주파 특성을 유지하는 것이 가능하게 된다.
청구항 4의 발명은, 청구항 3의 발명에서, 가스 빼기용 관통 홀과 납땜부가, 납땜 영역 내에서 대략 격자 형상으로 배치되는 것을 특징으로 한다. 본 청구항은, 청구항 4의 가스 빼기용 관통 홀과 납땜부가 납땜 영역 내에서 균일하게 배치되는 일례를 기술하는 것이지만, 본 발명은 이러한 구조에 한정되는 것은 아니다.
청구항 5의 발명은, 청구항 1∼청구항 4의 발명에서, 반도체 소자가 고주파용 IC 칩인 것을 특징으로 한다.
청구항 6의 발명은, 청구항 1∼청구항 5의 발명에서, 소자측 중앙 전극과 기판측 중앙 전극이 그라운드 전극인 것을 특징으로 한다.
청구항 7의 발명은, 청구항 1∼청구항 6의 발명에서, 소자측 주연 전극과 기판측 주연 전극이, 각각 전원 전극, 그라운드 전극, 혹은 신호 전극으로 이루어지는 것을 특징으로 한다.
청구항 8의 발명은, 청구항 1∼청구항 7의 발명에서, 상기 납땜부의 크기는, 상기 기판측 주연 전극의 크기와 대략 동등하게 되도록 형성되어 있는 것을 특징으 로 한다.
상기 구성이면, 땜납 페이스트 상에 반도체 소자를 재치하였을 때에, 각 땜납 페이스트에 가해지는 압력이 균일하게 되므로, 반도체 소자가 실장 기판에 대하여 경사져 탑재되는 것을 한층 억제할 수 있어, 상기 작용 효과가 더 발휘된다.
도 1은 본 발명의 최량의 형태에 따른 랜드 그리드 어레이형 패키지에 이용하는 실장 기판의 평면도.
도 2는 본 발명의 최량의 형태에 따른 랜드 그리드 어레이형 패키지에 이용하는 IC 칩의 이면도.
도 3은 본 발명의 최량의 형태에 따른 랜드 그리드 어레이형 패키지의 제작공정을 도시하는 단면도.
도 4는 본 발명의 최량의 형태에 따른 랜드 그리드 어레이형 패키지의 단면도.
도 5는 본 발명 패키지 B에서의 땜납 페이스트 도포 상태 및 땜납 리플로우후의 단선, 단락 불량을 도시하는 평면도.
도 6은 본 발명 패키지 C에서의 땜납 페이스트 도포 상태 및 땜납 리플로우후의 단선, 단락 불량을 도시하는 평면도.
도 7은 비교 패키지 X에서의 땜납 페이스트 도포 상태 및 땜납 리플로우 후의 단선, 단락 불량을 도시하는 평면도.
도 8은 비교 패키지 Y에서의 땜납 페이스트 도포 상태 및 땜납 리플로우 후 의 단선, 단락 불량을 도시하는 평면도.
도 9는 본 발명 패키지 A에서의 땜납 페이스트 도포 상태 및 땜납 리플로우후의 단선, 단락 불량을 도시하는 평면도.
도 10은 본 발명 패키지의 변형예에서의 땜납 페이스트 도포 상태를 도시하는 평면도.
도 11은 비교 패키지의 변형예에서의 땜납 페이스트 도포 상태를 도시하는 평면도.
도 12는 종래의 랜드 그리드 어레이형 패키지의 단면도.
<발명을 실시하기 위한 최량의 형태>
본 발명을 실시하기 위한 최량의 형태를, 도 1∼도 4에 기초하여 설명한다. 도 1은 본 발명의 최량의 형태에 따른 랜드 그리드 어레이형 패키지에 이용하는 실장 기판의 평면도이고, 도 2는 본 발명의 최량의 형태에 따른 랜드 그리드 어레이형 패키지에 이용하는 IC 칩의 이면도이고, 도 3은 본 발명의 최량의 형태에 따른 랜드 그리드 어레이형 패키지의 제작 공정을 도시하는 단면도이고, 도 4는 본 발명의 최량의 형태에 따른 랜드 그리드 어레이형 패키지의 단면도이다. 또한, 본 발명은 그 요지를 변경하지 않는 범위에서 적절하게 변경하여 실시하는 것이 가능하다.
도 4에 도시한 바와 같이 본 발명의 랜드 그리드 어레이형 패키지(1)는, 랜드 그리드 어레이형 패키지용의 IC 칩(5.15∼5.35㎓, 고주파 IC)(2)과, 실장 기판(3)을 갖고 있다.
상기 IC 칩(2)은, 갈륨 비소(GaAs)로 이루어지는 반도체부(4)를 갖고 있고, 이 반도체부(4)의 한쪽의 면에는, 글래스 에폭시 수지 등의 재료로 형성되어 상기 반도체부(4)를 밀봉하는 밀봉부(5)가 형성된다. 상기 반도체부(4)의 다른 쪽의 면의 중앙부에는, 금 도금법에 의하여 형성된 소자측 그라운드 전극(소자측 중앙 전극)(6)이 형성되어 있고, 상기 반도체부(4)의 다른 쪽의 면의 주연부에는, 금 도금법에 의하여 형성된 소자측 주연 전극(7)이 형성되어 있고, 이 소자측 주연 전극(7)과 상기 소자측 그라운드 전극(6)은 와이어(27)에 의하여 전기적으로 접속되어 있다. 상기 소자측 그라운드 전극(6)은, 도 2에 도시한 바와 같이 L1과 L2가 6㎜인 대략 정사각 형상을 이룬다. 상기 소자측 주연 전극(7)은 소자측 그라운드 전극(6) 주위에 위치하고, 복수의 소자측 전원 전극(7a)과, 복수의 소자측 그라운드 전극(7b)과, 복수의 소자측 신호 전극(7c)(또한, 도 2에서는, 소자측 전원 전극(7a)과 소자측 그라운드 전극(7b)과 소자측 신호 전극(7c)의 일부에만 부호를 붙이고, 그 밖의 것은 부호를 생략하고 있음)으로 구성되어 있다.
한편, 상기 실장 기판(3)은, 글래스 에폭시 수지 등의 재료로 형성된 본체부(8)를 갖고, 이 본체부(8)에서의 상기 실장 기판(3)측의 면의 상기 소자측 그라운드 전극(6)에 대응하는 위치(중앙부)에는, 구리로 이루어지는 기판측 그라운드 전극(기판측 중앙 전극)(9)이 형성되어 있고, 상기 소자측 주연 전극(7)에 대응하는 위치(주연부)에는, 구리로 이루어지는 기판측 주연 전극(10)이 형성되어 있다. 또한, 상기 본체부(8)에서의 상기 실장 기판(3)측의 면과는 반대측의 면에는, 외부 추출용의 제1 추출 전극(11)과 제2 추출 전극(12)이 형성되어 있고, 제1 추출 전극 (11)은 추출용 스루 홀(스루 홀)(13)을 통하여 상기 기판측 그라운드 전극(9)과 전기적으로 접속되는 한편, 제2 추출 전극(12)은 추출용 스루 홀(스루 홀)(14)을 통하여 상기 기판측 주연 전극(10)과 전기적으로 접속된다. 또한, 상기 기판측 그라운드 전극(9)에는, 땜납 리플로우 시에 땜납 페이스트 내의 플럭스의 증발 등에 기인하는 가스를 빠르게 외부로 배출하기 위한 가스 빼기용 관통 홀(15)(직경 L3=0.3㎜)이 형성되어 있다. 또한, 상기 소자측 그라운드 전극(6)과 기판측 그라운드 전극(9)과, 그리고 소자측 주연 전극(7)과 기판측 주연 전극(10)은, 각각 공정 땜납(16·17)에 의하여 전기적으로 접속되어 있다.
여기서, 상기 기판측 그라운드 전극(9)은, 도 1에 도시한 바와 같이 L4와 L5가 6㎜인 대략 정사각 형상을 이룬다. 또한, 기판측 그라운드 전극(9) 내의 납땜 영역(최외주의 공정 땜납(16)간을 연결한 가상적인 범위를 말함)(18) 내에는 격자 형상으로 다수의 가스 빼기용 관통 홀(15)이 형성되어 있고, 이 가스 빼기용 관통 홀(15)이 형성되어 있지 않은 부위에는, 격자 형상으로 공정 땜납(16)이 존재하고 있다. 또한, 상기 기판측 그라운드 전극(9)에 대한 상기 가스 빼기용 관통 홀(15)의 비율은, 하나의 가스 빼기용 관통 홀(15)의 직경이 0.3㎜이고, 가스 빼기용 관통 홀(15)의 개수가 25개이며, 대략 정방 형상의 기판측 그라운드 전극(9)의 1변의 길이가 6㎜인 것을 고려하면, 하기 수학식 1에 기재하는 식에 의하여 산출할 수 있다.
또한, 상기 기판측 주연 전극(10)은 기판측 그라운드 전극(9) 주위에 위치하고, 복수의 기판측 전원 전극(10a)과, 복수의 기판측 그라운드 전극(10b)과, 복수의 기판측 신호 전극(10c)(또한, 도 1에서, 기판측 전원 전극(10a)과 기판측 그라운드 전극(10b)과 기판측 신호 전극(10c)의 일부에만 부호를 붙이고, 그 밖의 것은 부호를 생략하고 있음)으로 구성되어 있다. 그리고, 실장 기판(3)의 주연에는, 기판측 주연 전극(10)과 접속된 외부 추출 단자(19)가 형성되어 있다.
여기서, 상기 랜드 그리드 어레이형 패키지의 제작은, 도 3에 도시한 바와 같이 실장 기판(3)의 기판측 그라운드 전극(9) 상에 땜납 페이스트(25)를 격자 형상(도 1에 도시하는 공정 땜납(16)과 동일 형상)으로 도포함과 함께, 실장 기판(3)의 기판측 주연 전극(10) 상에 땜납 페이스트(26)를 도포한다. 또한, 이 땜납 페이스트 도포 공정은, 메탈 마스크 등을 이용하여 행할 수 있다. 이어서, 기판측 그라운드 전극(9) 상에 IC 칩(2)을 재치한 후, 땜납 리플로우를 이용하여 땜납 리플로우함으로써 제작하였다.
(제1 실시예)
제1실시예에서는, 상기 발명을 실시하기 위한 최량의 형태의 랜드 그리드 어레이형 패키지를 이용하였다.
이와 같이 제작한 랜드 그리드 어레이형 패키지를, 이하 본 발명 패키지 A라고 칭한다.
(제2 실시예)
도 5에 도시한 바와 같이 4 분할한 사각 형상의 땜납 페이스트(25)를 도포하 는 것 외에는, 상기 제1 실시예와 마찬가지로 하여 랜드 그리드 어레이형 패키지를 제작하였다.
이와 같이 제작한 랜드 그리드 어레이형 패키지를, 이하 본 발명 패키지 B라고 칭한다.
또한, 상기 도 5 및 하기 도 6∼도 9에서는, 용이한 이해를 위하여, 외부 추출 단자(19)의 리드를 생략하고 있다.
(제3 실시예)
도 6에 도시한 바와 같이 3 분할한 땜납 페이스트(25)를 도포하는 것 외에는, 상기 제1 실시예와 마찬가지로 하여 랜드 그리드 어레이형 패키지를 제작하였다.
이와 같이 제작한 랜드 그리드 어레이형 패키지를, 이하 본 발명 패키지 C라고 칭한다.
(비교예1)
도 7에 도시한 바와 같이 기판측 그라운드 전극(9)의 주연(납땜 영역(18) 외)에만 가스 빼기용 관통 홀(15)을 형성하고, 이 가스 빼기용 관통 홀(15)의 내측에 땜납 페이스트(25)를 도포하는 것 외에는, 상기 제1 실시예와 마찬가지로 하여 랜드 그리드 어레이형 패키지를 제작하였다.
이와 같이 제작한 랜드 그리드 어레이형 패키지를, 이하 비교 패키지 X라고 칭한다.
(비교예2)
도 8에 도시한 바와 같이 3 분할한 땜납 페이스트(25)를 도포하는 것 외에는, 상기 비교예1과 마찬가지로 하여 랜드 그리드 어레이형 패키지를 제작하였다.
이와 같이 제작한 랜드 그리드 어레이형 패키지를, 이하 비교 패키지 Y라고 칭한다.
(실험)
상기 본 발명 패키지 A∼C, 비교 패키지 X, Y에서의 단선과 단락과의 유무에 대하여 조사하였으므로, 그 결과를 도 5∼도 9에 도시한다. 본 발명 패키지 B, C, 비교 패키지 X, Y의 실험 결과에 대하여서는, 각각 각 설명에 사용한 도면에 함께 도시하고, 본 발명 패키지 A의 실험 결과에 대하여서는, 도 9에 도시한다. 또한, 각 도면에서, 단선 혹은 단락이 발생한 부분에 대하여서는, 전극을 검게 칠한다.
도 9로부터 분명히 알 수 있듯이, 본 발명 패키지 A에서는 전혀 단선 혹은 단락이 발생하지 않으며, 또한 도 5 및 도 6으로부터 분명히 알 수 있듯이, 본 발명 패키지 B, C에서는 단선 혹은 단락이 발생하는 경우도 있지만, 그 수는 매우 적다. 이것에 대하여, 도 7 및 도 8로부터 분명히 알 수 있듯이, 비교 패키지 X, Y에서는 다수의 단선 혹은 단락이 발생하고 있는 것이 인정된다.
이러한 결과로 된 것은, 이하에 기재하는 이유에 의한 것이라고 생각되어진다. 즉, 비교 패키지 X에서는, 납땜 영역(18)의 외측에만 가스 빼기용 관통 홀(15)이 존재하기 때문에, 땜납 리플로우 시에 발생하는 가스가 원활하게 배출되지 않고, 게다가 기판측 그라운드 전극(9) 상에는 대면적의 땜납 페이스트(25)가 하나만 도포되는 것이기 때문에, 땜납 페이스트(25)의 표면 장력이 커진다. 따라서, IC 칩이 실장 기판에 대하여 경사져 탑재되기 때문에, 소자측 주연 전극(7)과 기판측 주연 전극(10) 사이에서 단락이나 단선이 발생한다. 또한, 비교 패키지 Y에서는, 땜납 페이스트(25)는 3 분할되어 있지만, 역시 땜납 페이스트(25)의 표면 장력이 커지고, 게다가 납땜 영역(18)의 외측에만 가스 빼기용 관통 홀(15)이 존재하므로, 소자측 주연 전극(7)과 기판측 주연 전극(10) 사이에서 단락이나 단선이 발생하는 것을 방지하는 데에는 미치지 못한다.
이것에 대하여, 본 발명 패키지 A∼C에서는, 납땜 영역(18) 내에 가스 빼기용 관통 홀(15)이 존재하기 때문에, 땜납 리플로우 시에 발생하는 가스가 원활하게 배출된다. 단, 본 발명 패키지 B, C에서는, 가스 빼기용 관통 홀(15) 상에 땜납 페이스트(25)가 도포되는 경우가 있기 때문에, 가스를 원활하게 배출할 수 없는 경우가 발생하고, 또한 하나당 땜납 페이스트(25)의 면적이 크기 때문에, 땜납 페이스트(25)의 표면 장력이 커진다. 이 때문에, 소자측 주연 전극(7)과 기판측 주연 전극(10) 사이에서 단락이나 단선이 발생하는 경우가 있을 수 있다. 또한, 땜납 페이스트(25)가 가스 빼기용 관통 홀(15)을 통하여 이면측으로 빠져 버리는 경우가 있기 때문에, 이것도 단락의 원인으로 될 수 있다. 그러나, 본 발명 패키지 A에서는, 가스 빼기용 관통 홀(15) 상에 땜납 페이스트(25)가 도포되는 것을 방지할 수 있으므로, 가스를 원활하게 배출할 수 있고, 또한 하나당 땜납 페이스트(25)의 면적이 작기 때문에, 땜납 페이스트의 표면 장력이 작아진다. 이 때문에, 소자측 주연 전극(7)과 기판측 주연 전극(10) 사이에서 단락이나 단선이 발생하는 것을 확실하게 방지할 수 있다. 또한, 땜납 페이스트(25)가 가스 빼기용 관통 홀(15)을 통 하여 이면측으로 빠져 버리는 경우도 없다.
또한, 실험 결과는 도시하지 않았지만, 도 10(비교예) 및 도 11(본 발명)에 도시한 바와 같이 하여 땜납 페이스트(25)를 도포한 결과, 상기한 바와 마찬가지의 경향이 있는 것을 확인하였다.
(그 밖의 사항)
(1) 상기 실시예에서는 반도체 소자의 일례로서 고주파용 IC 칩을 예로 들어 설명하였지만, 본 발명은 고주파용 IC 칩에 한정되는 것은 아니다.
(2)상기 실시예에서는 가스 빼기용 관통 홀의 형상을 원통 형상으로 하였지만, 이것에 한정하는 것은 아니고, 사각형 통 형상, 삼각형 통 형상 등이어도 되고, 또한 땜납 페이스트의 도포 형상도 사각 형상에 한정하는 것은 아니며, 삼각 형상 등이어도 된다.
(3) 기판측 그라운드 전극에 대한 가스 빼기용 관통 홀의 비율은 상기의 비율에 한정하는 것은 아니지만, 이 비율이 너무 크면 땜납 페이스트의 도포 면적이 작아져 소자측 그라운드 전극과 기판측 그라운드 전극과의 땜납 강도가 작아지는 한편, 이 비율이 너무 작으면 가스가 원활하게 배출되지 않고, IC 칩이 실장 기판에 대하여 경사져 탑재되어, 소자측 주연 전극과 기판측 주연 전극 사이에서 단락이나 단선이 발생한다. 따라서, 상기 문제점이 발생하지 않는 범위로 규제하는 것이 바람직하다.
이상 설명한 바와 같이, 본 발명에 따르면, 단락이나 단선이 발생하는 것을 억제할 수 있는 랜드 그리드 어레이형 패키지를 제공할 수 있다.
Claims (8)
- 이면 대략 중앙부에 소자측 중앙 전극이 형성됨과 함께 이 소자측 중앙 전극의 주연에 복수의 소자측 주연 전극이 형성된 반도체 소자와, 상기 소자측 중앙 전극과 대응하는 위치에 기판측 중앙 전극이 형성됨과 함께 이 기판측 중앙 전극의 주연에서 상기 소자측 주연 전극과 대응하는 위치에 복수의 기판측 주연 전극이 형성된 실장 기판을 갖고, 또한 상기 소자측 중앙 전극과 상기 기판측 중앙 전극과, 그리고 상기 소자측 주연 전극과 기판측 주연 전극이 납땜부에 의하여 납땜되는 구조의 랜드 그리드 어레이형 패키지로서, 상기 기판측 중앙 전극에서의 납땜 영역 내에는, 상기 실장 기판을 관통하는 가스 빼기용 관통 홀이 형성되어 있는 것을 특징으로 하는 랜드 그리드 어레이형 패키지.
- 제1항에 있어서,상기 납땜 영역 내에서의 상기 가스 빼기용 관통 홀이 존재하는 부위 이외의 부위에, 상기 소자측 중앙 전극과 상기 기판측 중앙 전극을 납땜하는 상기 납땜부가 존재하는 랜드 그리드 어레이형 패키지.
- 제2항에 있어서,상기 가스 빼기용 관통 홀은 복수 존재하고, 또한 상기 납땜 영역 내에서 분포 밀도가 균일하게 되도록 배치되는 한편, 상기 납땜부는 복수 존재하고, 또한 상 기 납땜 영역 내에서 분포 밀도가 균일하게 되도록 배치되는 랜드 그리드 어레이형 패키지.
- 제3항에 있어서,상기 가스 빼기용 관통 홀과 납땜부가, 상기 납땜 영역 내에서 대략 격자 형상으로 배치되는 랜드 그리드 어레이형 패키지.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 반도체 소자가 고주파용 IC 칩인 랜드 그리드 어레이형 패키지.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 소자측 중앙 전극과 기판측 중앙 전극이 그라운드 전극인 랜드 그리드 어레이형 패키지.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 소자측 주연 전극과 기판측 주연 전극이, 각각 전원 전극, 그라운드 전극, 혹은 신호 전극으로 이루어지는 랜드 그리드 어레이형 패키지.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 납땜부의 크기는, 상기 기판측 주연 전극의 크기와 대략 동등하게 되도 록 형성되어 있는 랜드 그리드 어레이형 패키지.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003390004A JP2005150643A (ja) | 2003-11-19 | 2003-11-19 | ランドグリッドアレイ型パッケージ |
JPJP-P-2003-00390004 | 2003-11-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060121080A true KR20060121080A (ko) | 2006-11-28 |
Family
ID=34616318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057008809A KR20060121080A (ko) | 2003-11-19 | 2004-11-11 | 랜드 그리드 어레이형 패키지 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060186538A1 (ko) |
JP (1) | JP2005150643A (ko) |
KR (1) | KR20060121080A (ko) |
CN (1) | CN1806327A (ko) |
TW (1) | TW200524100A (ko) |
WO (1) | WO2005050735A1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006062473A1 (de) * | 2006-12-28 | 2008-07-03 | Qimonda Ag | Halbleiterbauelement mit auf einem Substrat montiertem Chip |
US8143719B2 (en) | 2007-06-07 | 2012-03-27 | United Test And Assembly Center Ltd. | Vented die and package |
WO2011036277A1 (en) * | 2009-09-24 | 2011-03-31 | Option | System in package, printed circuit board provided with such system in package |
US9065236B2 (en) * | 2010-04-30 | 2015-06-23 | Seagate Technology | Method and apparatus for aligning a laser diode on a slider |
JP2012049421A (ja) * | 2010-08-30 | 2012-03-08 | Keihin Corp | 電子部品の実装構造 |
US8804364B2 (en) * | 2011-06-26 | 2014-08-12 | Mediatek Inc. | Footprint on PCB for leadframe-based packages |
US9554453B2 (en) * | 2013-02-26 | 2017-01-24 | Mediatek Inc. | Printed circuit board structure with heat dissipation function |
JP6374338B2 (ja) * | 2015-03-24 | 2018-08-15 | 京セラ株式会社 | 配線基板 |
CN105552048A (zh) * | 2016-01-28 | 2016-05-04 | 珠海格力节能环保制冷技术研究中心有限公司 | 导热焊盘及具有其的qfp芯片的封装结构 |
CN107148144B (zh) * | 2017-06-22 | 2020-04-07 | 青岛海信移动通信技术股份有限公司 | 一种4g模块 |
CN111601456B (zh) * | 2020-05-07 | 2021-11-19 | 合肥联宝信息技术有限公司 | 一种印刷电路板及电路的制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000200850A (ja) * | 1999-01-06 | 2000-07-18 | Murata Mfg Co Ltd | 電子デバイス |
JP3899755B2 (ja) * | 1999-11-04 | 2007-03-28 | 富士通株式会社 | 半導体装置 |
JP2001217355A (ja) * | 1999-11-25 | 2001-08-10 | Hitachi Ltd | 半導体装置 |
-
2003
- 2003-11-19 JP JP2003390004A patent/JP2005150643A/ja not_active Withdrawn
-
2004
- 2004-10-28 TW TW093132677A patent/TW200524100A/zh unknown
- 2004-11-11 KR KR1020057008809A patent/KR20060121080A/ko not_active Application Discontinuation
- 2004-11-11 CN CNA2004800164650A patent/CN1806327A/zh active Pending
- 2004-11-11 WO PCT/JP2004/017131 patent/WO2005050735A1/ja not_active Application Discontinuation
- 2004-11-11 US US10/548,547 patent/US20060186538A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2005050735A1 (ja) | 2005-06-02 |
US20060186538A1 (en) | 2006-08-24 |
JP2005150643A (ja) | 2005-06-09 |
TW200524100A (en) | 2005-07-16 |
CN1806327A (zh) | 2006-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100673490B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN100527399C (zh) | 半导体芯片、制造半导体芯片的方法及半导体芯片封装件 | |
US20060172566A1 (en) | Circuit board | |
US6143991A (en) | Bump electrode with adjacent pad and insulation for solder flow stopping | |
US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
US20080043447A1 (en) | Semiconductor package having laser-embedded terminals | |
KR20060121080A (ko) | 랜드 그리드 어레이형 패키지 | |
US6700204B2 (en) | Substrate for accommodating passive component | |
US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
US20090065933A1 (en) | Semiconductor device and method of manufacturing the same | |
US6455355B1 (en) | Method of mounting an exposed-pad type of semiconductor device over a printed circuit board | |
JPH1131876A (ja) | 回路基板 | |
US6414246B1 (en) | Printed circuit board (PCB) | |
JP2006228897A (ja) | 半導体装置 | |
US9101058B2 (en) | IC package and assembly | |
JP4010298B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
EP3982405A1 (en) | Semiconductor package with improved board level reliability | |
JP2001267452A (ja) | 半導体装置 | |
KR100790993B1 (ko) | 범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법 | |
US20240128170A1 (en) | Hybrid chip carrier package | |
KR100225236B1 (ko) | BGA(Ball Grid Array; 볼 그리드 어레이) 반도체 패키지 | |
KR20030005565A (ko) | 반도체 패키지용 인쇄회로기판의 제조방법 | |
KR20130071046A (ko) | Bga 패키지 및 그 제조 방법 | |
US7985672B2 (en) | Solder ball attachment ring and method of use | |
JP2014192347A (ja) | 樹脂封止型電子機器およびそれを備えた電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |