KR20060120959A - 데이터 기입장치 및 방법 - Google Patents

Abstract

데이터 기입장치 및 방법이 개시된다. 그 장치는 메모리에 데이터를 기입하는 데이터 기입장치에 있어서, 주어진 상기 데이터를 포함한 기입정보를 출력하고, 제어신호를 생성하는 정보 처리부; 및 상기 기입정보를 저장하고, 상기 저장된 데이터를 상기 제어신호에 응답하여 상기 메모리에 기입하는 메모리 제어부를 포함함을 특징으로 한다. 그러므로 본 발명은 데이터의 기입을 지시하는 프로세싱 코아가 매 기입마다 그 기입을 지시하지 않고, 원하는 시점에 그 마련된 모든 데이터의 기입을 지시하여 그 마련된 데이터를 메모리에 기입하므로, 프로세싱 코아가 그 마련된 데이터를 이루는 데이터 각각마다 기입을 지시할 필요가 없어, 프로세싱 코아가 내부 버스를 사용하는 빈도가 줄어들게 되고, 그에 따라 슬레이브(slave) 모듈을 제어하기 위해 내부 버스를 사용하고자 하며 프로세싱 코아와 그 내부 버스를 공용하는 마스터(master) 모듈이 보다 용이하게 내부 버스를 사용할 수 있어 버스의 사용 효율을 높일 수 있으며, 결과적으로 프로세싱 코아, 다중 버스 마스터 및 다중 버스 슬레이브로 구성된 칩 내부의 정보 처리 속도도 향상시킬 수 있는 효과를 갖는다.

Description

데이터 기입장치 및 방법{Apparatus and method for writing data in memory}

도 1은 본 발명에 의한 데이터 기입장치를 설명하기 위한 일 실시예의 블록도이다.

도 2는 본 발명에 의한 데이터 기입방법을 설명하기 위한 일 실시예의 플로우챠트이다.

< 도면의 주요 부분에 대한 부호의 설명 >

110 : 정보 처리부 120 : 메모리 제어부

122 : 데이터 저장부 123 : 데이터 레지스터

124 : 시작주소 레지스터 125 : 종료주소 레지스터

127 : 데이터 기입부 130 : 메모리

본 발명은 데이터 기입장치에 관한 것으로, 보다 상세하게는, 메모리에 기입하고자 하는 데이터의 기입을 지시하는 프로세싱 코아가 매 기입마다 관여할 필요없이, 마련된 데이터를 메모리에 기입하는 데이터 기입장치 및 방법에 관한 것이 다.

호스트(host)와 연결 가능한 주변기기와 같은 디바이스(device)는 일반적으로 프로세싱 코아(processing core), 메모리 콘츄롤러(memory controller), 다중 버스(bus) 마스터(master) 및 다중 버스 슬레이브(slave)로 구성된 칩(chip)을 메모리(memory)와 함께 갖는다.

여기서, 프로세싱 코아는 메모리에 기입하고자 하는 데이터를 내부 버스를 거쳐 메모리 콘츄롤러에 전달하며 그 데이터를 기입할 것을 메모리 콘츄롤러에 지시한다. 이 때, 그 지시를 받은 메모리 콘츄롤러는 그 전달받은 데이터를 메모리에 기입한다.

프로세싱 코아는 데이터의 기입을 지시할 뿐만 아니라 인터럽트(interrupt)등을 제어하며 칩 내부의 정보 처리 과정을 전반적으로 제어한다. 이 때, 프로세싱 코아가 데이터의 기입을 지시할 때는 상기 제어가 이루어질 수 없으므로 프로세싱 코아가 데이터의 기입 지시에 오래 관여할 수록 그 칩의 정보 처리 속도는 느려지게 된다.

한편, 종래의 데이터 기입장치에 의해 메모리에 데이터가 기입되기 위해서는, 프로세싱 코아가 그 데이터 각각마다 기입을 지시해야 한다. 결국, 종래의 데이터 기입장치는 프로세싱 코아가 그 기입 지시와 관련하여 버스를 사용하는 빈도가 높아, 프로세싱 코아의 제어 지시가 버스의 사용을 대기해야 하는 경우가 많고 결과적으로 버스를 효율적으로 사용할 수 없는 문제점을 갖는다.

본 발명이 이루고자 하는 기술적 과제는, 메모리에 기입하고자 하는 데이터의 기입을 지시하는 프로세싱 코아가 매 기입마다 관여할 필요없이, 마련된 데이터를 메모리에 기입하는 데이터 기입장치를 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는, 메모리에 기입하고자 하는 데이터의 기입을 지시하는 프로세싱 코아가 매 기입마다 관여할 필요없이, 마련된 데이터를 메모리에 기입하는 데이터 기입방법을 제공하는 것이다.

상기 과제를 이루기 위해, 본 발명에 의한 데이터 기입장치는, 메모리에 데이터를 기입하는 데이터 기입장치에 있어서, 주어진 상기 데이터를 포함한 기입정보를 출력하고, 제어신호를 생성하는 정보 처리부; 및 상기 기입정보를 저장하고, 상기 저장된 데이터를 상기 제어신호에 응답하여 상기 메모리에 기입하는 메모리 제어부를 포함함을 특징으로 한다.

본 발명의 상기 메모리 제어부는, 상기 기입정보를 저장하는 데이터 저장부; 및 상기 저장된 데이터를 상기 제어신호에 응답하여 상기 메모리에 기입하는 데이터 기입부를 포함함이 바람직하다.

본 발명의 상기 기입정보는 상기 주어진 데이터가 상기 메모리상에서 기입되는 위치에 관한 주소정보를 가지며, 상기 데이터 기입부는 상기 저장된 데이터를 상기 주소정보에 상응하여 기입함이 바람직하다.

상기 다른 과제를 이루기 위해, 본 발명에 의한 데이터 기입방법은, 메모리에 데이터를 기입하는 데이터 기입방법에 있어서, (A) 주어진 상기 데이터를 포함 한 기입정보를 저장하는 단계; (B) 상기 저장된 데이터의 기입을 지시하는 단계; 및 (C) 상기 저장된 데이터를 상기 메모리에 기입하는 단계를 포함하며, 상기 (A) 및 (C) 단계는 메모리 제어부에서 수행되고, 상기 (B) 단계는 정보 처리부에서 수행되는 것을 특징으로 한다.

본 발명의 상기 기입정보는 상기 주어진 데이터가 상기 메모리상에서 기입되는 위치에 관한 주소정보를 가지며, 상기 (C) 단계는 상기 저장된 데이터를 상기 주소정보에 따라 기입함이 바람직하다.

이하, 첨부된 도면들을 참조하여 본 발명에 따른 데이터 기입장치 및 방법의 일 실시예에 대해 상세히 설명한다. 다만, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 당해 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 1은 본 발명에 의한 데이터 기입장치를 설명하기 위한 일 실시예의 블록도로서, 정보 처리부(110), 메모리 제어부(120) 및 메모리(130)를 포함하며, 메모리 제어부(120)는 데이터 레지스터(123), 시작주소 레지스터(124) 및 종료주소 레지스터(125)를 갖는 데이터 저장부(122)와 데이터 기입부(127)로 이루어진다.

호스트 디바이스(host device)와 연결 가능한 주변기기(peripheral)와 같은 디바이스(device)에는 각 종 정보 처리 작업을 수행하는 칩(chip)이 마련될 수 있다. 이 때, 그 칩은 정보 처리 작업의 하나로서 자신과 연결된 메모리(130)에 소정의 데이터를 기입(write)할 수 있다.

보다 구체적으로, 그 칩에는 정보 처리부(110), 다중 버스(bus) 마스터(미도시), 다중 버스 슬레이브(미도시) 및 메모리 제어부(120)가 마련될 수 있다. 이 때, 정보 처리부(110), 마스터(미도시), 슬레이브(미도시) 및 메모리 제어부(120) 간에는 내부 버스(bus)가 마련되며, 각 종 데이터가 그 버스를 통해 전달된다. 예컨대, 정보 처리부(110)는 그 버스를 통해 메모리 제어부(120)에 데이터를 전달할 수 있다.

정보 처리부(110)는 주어진 데이터를 메모리(130)에 기입할 것을 메모리 제어부(120)에 지시할 수도 있고, 인터럽트(interrupt) 등을 제어하며 각 종 정보 처리를 제어할 수도 있다. 이하, 정보 처리부(110)는 프로세싱 코아(processing core)라 명명될 수도 있다.

정보 처리부(110)는 주어진 데이터를 포함한 기입정보를 출력하고, 제어신호를 생성한다. 여기서, 주어진 데이터는 메모리(130)에 기입하고자 하는 데이터이며, 호스트 디바이스로부터 생성될 수 있다.

또한, 주어진 데이터는 메모리(130)의 초기화를 위해 생성된 데이터일 수 있다. 이와 같이 초기화를 위해 생성된 데이터일 경우 그 주어진 데이터는 일정 패턴을 갖는 복수의 데이터로 이루어짐이 바람직하다. 이 때, 복수의 데이터는 복수의 비트(bit)를 의미할 수 있다.

예컨대, 그 주어진 데이터는 '111111111'과 같이 동일한 값을 갖는 복수의 비트로 구성될 수도 있고, 'a5a5a5a5a5a5'와 같이 일정한 비트 수마다 반복되는 복수의 비트로 구성될 수도 있다.

한편, 기입정보는 메모리(130)에 기입되는 정보를 말한다. 이러한 기입정보는 그 주어진 데이터가 메모리(130)상에서 기입되는 위치에 관한 주소정보를 가질 수 있다. 이 때, 주소정보는 그 주어진 데이터가 기입되기 시작하는 위치에 관한 정보(이하 "시작주소 정보"라 명명함) 및 기입이 완료되는 위치에 관한 정보(이하 "종료주소 정보"라 명명함)를 포함한다. 여기서, 위치란 메모리(130)상에서의 위치를 말한다.

주어진 데이터는 메모리(130)의 전(全) 영역에 기입될 수도 있고, 일부 영역에 기입될 수도 있다. 주어진 데이터가 일부 영역에만 기입된다면 주소정보가 기입정보에 포함됨이 바람직하다.

한편, 정보 처리부(110)에서 생성된 제어신호는 메모리(130)에 데이터를 기입할 것을 메모리 제어부(120)에 지시하는 신호를 의미한다.

메모리 제어부(120)는 그 주어진 데이터를 포함한 기입정보를 저장하고, 그 저장된 데이터를 그 제어신호에 응답하여 메모리(130)에 기입한다. 이하, 메모리 제어부(120)는 메모리 컨츄롤러(memory controller)라 명명될 수도 있다.

메모리 제어부(120)의 메모리 저장부(122)는 기입정보를 저장한다. 보다 구체적으로, 그 주어진 데이터는 데이터 레지스터(123 : data register)에 저장될 수 있고, 시작주소 정보는 시작주소 레지스터(124)에 저장될 수 있으며, 종료주소 정보는 종료주소 레지스터(125)에 저장될 수 있다.

한편, 메모리 제어부(120)의 데이터 기입부(127)는 데이터 레지스터(123)에 저장된 데이터를 제어신호에 응답하여 메모리(130)에 기입한다. 이 때, 데이터 기 입부(127)는 그 저장된 데이터를 주소정보에 상응하여 기입함이 바람직하다. 여기서, 주소정보는 시작주소 레지스터(124)에 저장된 시작주소 정보 및 종료주소 레지스터(125)에 저장된 종료주소 레지스터를 포함한다.

이를 위해, 데이터 기입부(127)는 제어신호에 응답하여 데이터 저장부(122)에서 데이터, 시작주소 정보 및 종료주소 정보를 독출하고, 그 독출된 데이터를 그 시작주소 정보 및 종료주소 정보에 입각하여 메모리(130)에 기입함이 바람직하다.

제어신호는 기입정보가 데이터 저장부(122)에 저장된 후에 어느 정도의 시간적 간격을 두고 생성됨이 바람직하다. 즉, 정보 처리부(110)는 기입정보가 데이터 저장부(122)에 저장된 즉시 제어신호를 생성할 수도 있고, 기입정보가 저장되고 어느 정도의 시간이 흐른 뒤 제어신호를 생성할 수도 있다.

데이터 기입부(127)는 정보 처리부(110)로부터 지시를 받은 경우에 한해 데이터를 기입함이 바람직하다. 이 때, 정보 처리부(110)가 기입을 지시한다 함은 정보 처리부(110)가 제어신호를 생성함을 의미한다.

데이터 기입부(127)는 제어신호에 응답하여 그 저장된 모든 데이터를 기입하므로, 정보 처리부(110)는 그 주어진 데이터 각각마다 기입을 지시할 필요가 없다.

예컨대, 메모리(130)에 기입하고자 하는 데이터가 'a5a5a5...a5'와 같이 일정 패턴이 반복되면서 총 100개로 구성된 데이터라고 가정하면, 정보 처리부(110)는 종전과 달리 그 데이터의 기입을 지시함에 있어 100번 지시할 필요가 없고, 메모리 제어부(120)가 그 데이터를 저장하고 정보 처리부(110)가 단 한 번 제어신호를 생성함으로써 그 모든 데이터가 메모리(130)에 기입될 수 있다. 결과적으로, 정 보 처리부(110)는 그 데이터 각각마다 기입을 지시할 필요가 없으며, 정보 처리부(110)가 내부 버스를 사용하는 빈도는 종전보다 줄어들게 된다.

한편, 메모리(130)는 데이터 기입부(127)에 의해 데이터를 기입받으며, 그 기입된 데이터를 저장한다.

도 2는 본 발명에 의한 데이터 기입방법을 설명하기 위한 일 실시예의 플로우챠트로서, 주어진 데이터를 저장하는 단계(제210 ~ 220 단계들) 및 그 저장된 데이터를 기입하는 단계(제230 ~ 240 단계들)로 이루어진다.

호스트 디바이스(미도시)는 메모리(130)에 기입하고자 하는 데이터를 생성하고(제210 단계), 그 생성된 데이터가 주어진 정보 처리부(110)는 그 주어진 데이터를 메모리 제어부(120)에 전달한다.

메모리 제어부(120)는 그 전달받은 데이터를 데이터 저장부(122)에 저장하고(제220 단계), 정보 처리부(110)는 그 주어진 데이터의 기입을 메모리 제어부(120)의 데이터 기입부(127)에 지시한다(제230 단계).

데이터 기입부(127)는 그 저장된 데이터를 그 지시에 따라 메모리(130)에 기입한다(제240 단계).

이상에서 설명한 것은 본 발명에 따른 데이터 기입장치 및 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

이상에서 설명한 바와 같이, 본 발명에 의한 데이터 기입장치 및 방법은, 데이터의 기입을 지시하는 프로세싱 코아가 매 기입마다 그 기입을 지시하지 않고, 원하는 시점에, 마련된 모든 데이터의 기입을 지시하여 그 마련된 데이터를 메모리에 기입하므로, 프로세싱 코아가 그 마련된 데이터를 이루는 데이터 각각마다 기입을 지시할 필요가 없어, 프로세싱 코아가 내부 버스를 사용하는 빈도가 줄어들게 되고, 그에 따라 슬레이브(slave) 모듈을 제어하기 위해 내부 버스를 사용하고자 하며 프로세싱 코아와 그 내부 버스를 공용하는 마스터(master) 모듈이 보다 용이하게 내부 버스를 사용할 수 있어 버스의 사용 효율을 높일 수 있으며, 결과적으로 프로세싱 코아, 다중 버스 마스터 및 다중 버스 슬레이브로 구성된 칩 내부의 정보 처리 속도도 향상시킬 수 있는 효과를 갖는다.

Claims (5)

1. 메모리에 데이터를 기입하는 데이터 기입장치에 있어서,

   주어진 상기 데이터를 포함한 기입정보를 출력하고, 제어신호를 생성하는 정보 처리부; 및

   상기 기입정보를 저장하고, 상기 저장된 데이터를 상기 제어신호에 응답하여 상기 메모리에 기입하는 메모리 제어부를 포함함을 특징으로 하는 데이터 기입장치.
2. 제1 항에 있어서, 상기 메모리 제어부는,

   상기 기입정보를 저장하는 데이터 저장부; 및

   상기 저장된 데이터를 상기 제어신호에 응답하여 상기 메모리에 기입하는 데이터 기입부를 포함함을 특징으로 하는 데이터 기입장치.
3. 제1 항에 있어서, 상기 기입정보는 상기 주어진 데이터가 상기 메모리상에서 기입되는 위치에 관한 주소정보를 가지며, 상기 데이터 기입부는 상기 저장된 데이터를 상기 주소정보에 상응하여 기입하는 것을 특징으로 하는 데이터 기입장치.
4. 메모리에 데이터를 기입하는 데이터 기입방법에 있어서,

   (A) 주어진 상기 데이터를 포함한 기입정보를 저장하는 단계;

   (B) 상기 저장된 데이터의 기입을 지시하는 단계; 및

   (C) 상기 저장된 데이터를 상기 메모리에 기입하는 단계를 포함하며,

   상기 (A) 및 (C) 단계는 메모리 제어부에서 수행되고, 상기 (B) 단계는 정보 처리부에서 수행되는 것을 특징으로 하는 데이터 기입방법.
5. 제4 항에 있어서, 상기 기입정보는 상기 주어진 데이터가 상기 메모리상에서 기입되는 위치에 관한 주소정보를 가지며, 상기 (C) 단계는 상기 저장된 데이터를 상기 주소정보에 따라 기입하는 것을 특징으로 하는 데이터 기입방법.

Images