JP2005303718A - マトリックス状バス接続システム - Google Patents

Abstract

【課題】 マトリックス状バス接続システムにおいて、同じマスタ装置から連続してアクセス要求があった時に、スレーブ装置側の調停回路で同じ調停動作を行うことによる遅延をなくす。
【解決手段】 各調停回路は、最後にアクセスされたマスタ装置のアドレスを記憶すると共に、アクセス終了時にセレクタに対する選択信号をそのまま保持しておく。新たな接続要求があると、その接続要求を行っているマスタ装置のアドレスを最後にアクセスされたマスタ装置のアドレスと比較する。そして、同一のマスタ装置からの接続要求であれば、新たな接続制御を行わない。これにより、前回の接続状態が維持され、マスタ装置は遅延なくスレーブ装置に接続することができる。
【選択図】 図１

Description

本発明は、複数のマスタ装置と複数のスレーブ装置との間を任意に接続して複数のマスタ装置が同時に動作できるように構成したマトリックス状バス接続システムに関するものである。

図２は、従来のマトリックス状バス接続システムの概略を示す構成図である。
このマトリックス状バス接続システムは、複数のマスタ装置１_ｉ（但し、ｉ＝１〜ｍ）と、複数のスレーブ装置２_ｊ（但し、ｊ＝１〜ｎ）と、これらの間を任意に接続するためのマトリックス状バス回路１０とで構成されている。

マトリックス状バス回路１０は、概念的には、各マスタ装置１_ｉ毎に設けられた専用のマスタ側バスと、各スレーブ装置２_ｊ毎に設けられた専用のスレーブ側バスを交差して配置し、マスタ装置側のアクセス要求に応じて交差箇所の接続を制御する回路である。

具体的には、マトリックス状バス回路１０は、各マスタ装置１_ｉに接続する専用のマスタ側バスに対応して設けられたデコーダ（ＤＥＣ）１１_ｉ及びセレクタ（ＳＥＬ）１２_ｉと、各スレーブ装置２_ｊ接続する専用のスレーブ側バスに対応して設けられた調停回路（ＡＲＢ）１３_ｊ及びセレクタ１４_ｊとで構成されている。

デコーダ１１_ｉは、マスタ装置１_ｉから出力されるアドレスを解析して接続対象のスレーブ装置２_ｊを特定し、そのスレーブ装置２_ｊに対応する調停回路１３_ｊにアクセス要求を行うものである。一方、調停回路１３_ｊは、各デコーダ１１_ｉから与えられるアクセス要求の優先度や要求の順番に基づいてアクセスを許容するマスタ装置を決定し、マスタ側のセレクタ１２_ｉとスレーブ側のセレクタ１４_ｊを制御するものである。

図３は、図２のマトリックス状バス接続システムにおけるバスプロトコルの基本動作を示す説明図である。

マスタ装置１_ｉは、データ転送先のアドレスａｄｄｒ、転送タイプｔｒａｎｓ、及び転送回数情報ｂｕｒｓｔを、マトリックス状バス回路１０に対して出力する。アドレスａｄｄｒは、各スレーブ装置２_ｊに割り当てられた固有の識別番号である。転送タイプｔｒａｎｓは、指定するアドレスａｄｄｒが連続するか否かを示すもので、連続する場合には“ＳＥＱ”、非連続の場合は“ＮＳＱ”が出力される。また、転送回数情報ｂｕｒｓｔは、転送するデータの回数を示すもので、転送数が予め決まっている場合は“ＦＩＸＥＤ”、未定の場合は“ＩＮＣＲ”が出力される。

一方、マスタ装置１_ｉから指定されたスレーブ装置２_ｊは、データ転送が可能か否かの状態を、ｒｅａｄｙ信号で応答するようになっている。

このマトリックス状バス接続システムにおいて、マスタ装置１_１からスレーブ装置２_ｎへアクセスする場合を例にして、その動作を説明する。

マスタ装置１_１は専用のマスタ側バスに、スレーブ装置２_ｎのアドレスａｄｄｒを出力する。アドレスａｄｄｒは、マスタ装置１_１に対応するデコーダ１１_１で読み取られて解析され、このデコーダ１１_１からスレーブ装置２_ｎ側の調停回路１３_ｎに対して、アクセス要求が出力される。

調停回路１３_ｎでは、マスタ装置１_１からのアクセス要求が、図示しないアクセス要求保持部に保持される。また、この時、他のマスタ装置１_ｘからもアクセス要求があれば、それもアクセス要求保持部に保持される。そして、アクセス要求保持部に保持されたアクセス要求の中から優先順位の最も高いアクセス要求が、図示しない優先順位判定部で選択され、該当するマスタ装置（この場合は、マスタ装置１_１とする）のアクセスが許容される。

スレーブ装置２_ｎ側の調停回路１３_ｎでアクセスが許容されると、この調停回路１３_ｎからセレクタ１４_ｎに、マスタ装置１_１のバスを接続させるための選択信号が出力されると共に、マスタ装置１_１側のセレクタ１２_１に、スレーブ装置２_ｎのバスを接続させるための選択信号が出力される。これにより、マスタ装置１_１とスレーブ装置２_ｎが接続される。

接続が行われると、マスタ装置１_１はスレーブ装置２_ｎに対してアドレスａｄｄｒ、データの転送タイプｔｒａｎｓ、転送回数に関する情報ｂｕｒｓｔ等を出力し、スレーブ装置２_ｎはマスタ装置１_１に対して応答信号ｒｅａｄｙを返す。その後、転送タイプに従ったデータ転送が実行される。

このように、マトリックス状バス回路１０は、各マスタ装置１_ｉと各スレーブ装置２_ｊにそれぞれ専用に設けられたバスを接続するようにしているので、接続対象のスレーブ装置２_ｊが他のマスタ装置１_ｉに接続されていない限り、各マスタ装置１_ｉは任意のスレーブ装置２_ｊに自由に接続することができる。

特開平５−１２０２２１号公報 特開平７−２１０５０１号公報 特開２００３−３０１３３号公報

図４は、図２の問題点を説明するための動作タイミング図である。
この図４において、Ｔ１５サイクルでマスタ装置１_１がスレーブ装置２_１にアクセスするために、アクセス要求信号req1to0 を出力してから、スレーブ装置２_１側の調停回路１３_１がこれを受け取り、Ｔ１６サイクルにおいてマスタ装置１_１のスレーブ装置２_１に対するアクセス許可信号activ1to0 が出力されるまで、１サイクルを必要とする。そのため、マスタ装置１_１がＴ１５サイクルにおいて、スレーブ装置２_１に対して出力したアクセスが、このスレーブ装置２_１で開始されるのはＴ１６サイクルとなる。従って、同じスレーブ装置２_１に対して繰り返してアクセスする場合においても、常に１サイクルの遅れが生ずるという問題があった。

本発明は、マスタ装置から同一のスレーブ装置に対して繰り返してアクセスする場合に、遅れが生じないマトリックス状バス接続システムを提供することを目的としている。

本発明は、アクセス対象装置のアドレスをそれぞれ専用のマスタ側バスに出力することによって接続要求を行う複数のマスタ装置と、前記接続要求を行ったマスタ装置との間でそれぞれ専用のスレーブ側バスを通してデータ転送を行う複数のスレーブ装置と、前記マスタ装置毎に設けられて該マスタ装置から出力されるアドレスを解析し、接続対象のスレーブ装置を特定して接続要求信号を出力するデコーダと、前記スレーブ装置毎に設けられて前記各デコーダから与えられる接続要求信号に基づいて前記マスタ装置と該スレーブ装置との間の接続を制御する調停回路と、前記各調停回路から与えられる選択信号に従って該当するスレーブ側バスとマスタ側バスを接続するセレクタとを、備えたマトリックス状バス接続システムにおいて、前記各調停回路は、最後に接続制御を行ったマスタ装置のアドレスを記憶し、同一のマスタ装置から再び接続要求があったときに、その接続要求信号に基づくマスタ装置とスレーブ装置間の接続制御を省略するように構成したことを特徴としている。

本発明では、スレーブ装置毎に設けられた調停回路が、最後に接続制御を行ったマスタ装置のアドレスを記憶し、同一のマスタ装置から再び接続要求があったときに、その接続要求信号に基づくマスタ装置とスレーブ装置間の接続制御を省略するように構成されている。これにより、同じマスタ装置とスレーブ装置との間で再びデータ転送を行う場合、そのままマスタ側バスとスレーブ側バスが接続されるので、バスの接続制御のための時間が不要となり、アクセスの遅延を無くすことができるという効果がある。

各調停回路は、アクセスが終了したときにセレクタに対する選択信号をそのまま保持しておくと共に、最後にアクセスされたマスタ装置のアドレスを記憶する記憶手段を設け、新たな接続要求があったときに、その接続要求を行っているマスタ装置のアドレスと比較する。そして、同一のマスタ装置からの接続要求であれば、新たな接続制御を行わない。従って、前回の接続状態が維持されているので、マスタ装置は遅延なくスレーブ装置に接続することができる。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例１を示すマトリックス状バス接続システムの構成図であり、図２中の要素と共通の要素には共通の符号が付されている。

このマトリックス状バス接続システムは、図２と同様の複数のマスタ装置１_ｉ（但し、ｉ＝１〜ｍ）及び複数のスレーブ装置２_ｊ（但し、ｊ＝１〜ｎ）と、これらの間を任意に接続するための図２とは若干構成の異なるマトリックス状バス回路１０Ａとで構成されている。

ここで、マスタ装置１_ｉは、例えばＣＰＵ（中央処理装置）やＤＭＡ（ダイレクト・メモリ・アクセス）のように、アドレスａｄｄｒを出力することにより、アクセス対象の装置を指定できるものである。また、スレーブ装置２_ｊは、例えば入出力装置や記憶装置等のように、アドレスａｄｄｒによってマスタ装置１_ｉ側からのアクセスを受けるものである。

マトリックス状バス回路１０Ａは、各マスタ装置１_ｉに接続する専用のマスタ側バスに対応して設けられたデコーダ（ＤＥＣ）１１_ｉ及びセレクタ（ＳＥＬ）１２_ｉと、各スレーブ装置２_ｊ接続する専用のスレーブ側バスに対応して設けられた調停回路（ＡＲＢ）１３Ａ_ｊ及びセレクタ１４_ｊに加えて、各マスタ装置１_ｉと各スレーブ装置２_ｊに対応して設けられた要求制御回路１５_i,j を有している。

デコーダ１１_ｉは、マスタ装置１_ｉから出力されるアドレスを解析して接続対象のスレーブ装置２_ｊを特定し、そのスレーブ装置２_ｊに対応する要求制御回路１５_i,j にアクセス信号ｒｅｑ_ｉを出力するものである。

要求制御回路１５_i,j は、デコーダ１１_ｉから与えられるアクセス信号ｒｅｑ_ｉと、調停回路１３Ａ_ｊから与えられる現行マスタ番号ｍｎｏ_ｊに基づいて、後述する論理に従ってスレーブ装置２_ｊへのアクセス要求を行うものである。

調停回路１３Ａ_ｊは、現在実行中または最後に実行したマスタ装置１_ｉの番号を記憶するメモリを備えており、このメモリに記憶されたマスタ装置１_ｉの番号を現行マスタ番号ｍｎｏ_ｊとして、要求制御回路１５_i,j に与える機能を有している。更に、調停回路１３Ａ_ｊは、従来の調停回路１３_ｊと同様に、各デコーダ１１_ｉから与えられるアクセス要求の優先度や要求の順番に基づいてアクセスを許容するマスタ装置を決定し、マスタ側のセレクタ１２_ｉとスレーブ側のセレクタ１４_ｊを制御するものである。

セレクタ１２_ｉは、各調停回路１３_ｊから与えられる選択信号に従って、スレーブ装置２_ｊ側のバスを選択してマスタ装置１_ｉ側のバスに接続するものである。セレクタ１４_ｊは、対応する調停回路１３Ａ_ｊから与えられる選択信号に従って、マスタ装置１_ｉ側のバスを選択してスレーブ装置２_ｊ側のバスに接続するものである。

表１は、要求制御回路１５_i,j の動作論理を示す表である。

この表１に示すように、要求制御回路１５_i,j に与えられるアクセス信号ｒｅｑ_ｉで指定されるスレーブ装置２のアドレス（＝ｉ）が、調停回路１３Ａ_ｊから与えられる現行マスタ番号ｍｎｏ_ｊ（＝ｊ）と同じである場合には、この調停回路１３Ａ_ｊに対するアクセス要求を停止するように制御する。一方、アクセス信号ｒｅｑ_ｉで指定されるスレーブ装置２のアドレス（＝ｉ）が、調停回路１３Ａ_ｊから与えられる現行マスタ番号ｍｎｏ_ｊ（＝ｊ）と異なる場合には、この調停回路１３Ａ_ｊに対するアクセス要求を出力するように制御する。また、アクセス信号ｒｅｑ_ｉが存在しなければ、当然のことであるが、調停回路１３Ａ_ｊへのアクセス要求は停止される。

このようなマトリックス状バス接続システムでは、各スレーブ装置２_ｊに対応して設けられた調停回路１３Ａ_ｊに、最後にアクセスしたマスタ装置１_ｉの番号（＝ｉ）が、現行マスタ番号ｍｎｏ_ｊとして記憶されている。そして、同じマスタ装置１_ｉから再びアクセスがあった場合には、要求制御回路１５_i,j によって、対応する調停回路１３Ａ_ｊへのアクセス要求がマスクされる。これにより、調停回路１３Ａ_ｊでの調停動作が省略される。

図５は、図１の動作タイミングの一例を示す図である。
この例では、１回目のアクセスのときに調停回路１３Ａは調停動作を実施しない。続く２回目のアクセスは、最後にアクセスしたマスタ装置以外のマスタ装置からのアクセスであるため、調停回路１３Ａによる調停動作が行われる。

初期状態として、スレーブ装置２_ｎに対する最後のアクセスは、マスタ装置１_１からであったとする。

Ｔ２サイクルで、マスタ装置１_１のバスからアドレスaddrm1が入力される。Ｔ２サイクルでは、スレーブ装置２_ｎのバスの使用許可を示す接続制御active1tonが既に出力されているので、スレーブ装置２_ｎのバスには、マスタ装置１_１のバスに入力されたアドレスaddrm1＝Ａのアクセスが、時間遅れなしに直接出力される。この時、調停回路１３Ａ_ｎに入力されるマスタ装置１_１からスレーブ装置２_ｎへのアクセス要求req1ton は出力されない。

Ｔ８サイクルで、最後にアクセスしたマスタ装置１_１以外のマスタ装置であるマスタ装置２から、ａｄｄｒｍ２＝Ｂのアクセスが入力されると、調停回路１３Ａ_ｎに入力されるマスタ装置１_２から、スレーブ装置２へのアクセス要求req2ton が出力される。

アクセス要求req2ton に対して、調停回路１３Ａ_ｎは調停動作を開始し、接続制御active2tonをＴ９サイクルで出力する。Ｔ９サイクル以降は、最後にアクセスしたマスタ１_２が、スレーブ２_ｎに対してアクセス可能となる。

本発明の実施例１を示すマトリックス状バス接続システムの構成図である。 従来のマトリックス状バス接続システムの概略を示す構成図である。 図２のマトリックス状バス接続システムにおけるバスプロトコルの基本動作を示す説明図である。 図２の問題点を説明するための動作タイミング図である。 図１の動作タイミングの一例を示す図である。

符号の説明

１_ｉ マスタ装置
２_ｊ スレーブ装置
１０Ａ マトリックス状バス回路
１１_ｉ デコーダ
１２_ｉ，１４_ｊ セレクタ
１３Ａ_ｊ 調停回路
１５_ｉ，ｊ 要求制御回路

Claims (1)

1. アクセス対象装置のアドレスをそれぞれ専用のマスタ側バスに出力することによって接続要求を行う複数のマスタ装置と、
   前記接続要求を行ったマスタ装置との間でそれぞれ専用のスレーブ側バスを通してデータ転送を行う複数のスレーブ装置と、
   前記マスタ装置毎に設けられて該マスタ装置から出力されるアドレスを解析し、接続対象のスレーブ装置を特定して接続要求信号を出力するデコーダと、
   前記スレーブ装置毎に設けられて前記各デコーダから与えられる接続要求信号に基づいて前記マスタ装置と該スレーブ装置との間の接続を制御する調停回路と、
   前記各調停回路から与えられる選択信号に従って該当するスレーブ側バスとマスタ側バスを接続するセレクタとを、備えたマトリックス状バス接続システムにおいて、
   前記各調停回路は、最後に接続制御を行ったマスタ装置のアドレスを記憶し、同一のマスタ装置から再び接続要求があったときに、その接続要求信号に基づくマスタ装置とスレーブ装置間の接続制御を省略するように構成したことを特徴とするマトリックス状バス接続システム。

Images