KR20060116886A

KR20060116886A - 화상 표시장치의 데이터 전송장치 및 전송방법

Info

Publication number: KR20060116886A
Application number: KR1020050039400A
Authority: KR
Inventors: 한상수
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2005-05-11
Filing date: 2005-05-11
Publication date: 2006-11-15
Also published as: KR101107702B1; US7570256B2; US20060267900A1

Abstract

본 발명은 데이터 트랜지션을 최소화하면서 소비전력을 절감할 수 있는 화상 표시장치의 데이터 전송장치 및 전송방법에 관한 것이다.

본 발명에 따른 화상 표시장치의 데이터 전송장치는 게이트 라인과 데이터 라인의 교차로 정의되는 영역마다 형성된 서브 화소를 가지는 화상 표시부와, 상기 화상 표시부의 데이터 라인을 구동하기 위한 데이터 드라이버와, 상기 화상 표시부의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 드라이버 및 게이트 드라이버의 구동을 제어하며, 입력되는 기존 데이터 신호와 다음 데이터 신호를 이용하여 데이터 반전신호를 생성하고, 생성된 데이터 반전신호가 적어도 2회 연속된 논리상태를 가질 경우 상기 데이터 반전신호를 반전시켜 상기 기존 데이터 신호를 상기 데이터 드라이버로 전송하는 타이밍 컨트롤러를 구비하는 것을 특징으로 한다.

이러한 구성에 의하여 본 발명은 데이터 트랜지션을 최소화하면서 소비전력을 절감할 수 있다.

EMI, 트랜지션, 소비전력, REV, 데이터

Description

화상 표시장치의 데이터 전송장치 및 전송방법{APPARATUS AND METHOD FOR TRANSMISSION DATA OF IMAGE DISPLAY DEVICE}

도 1은 관련기술에 따른 화상 표시장치를 나타내는 도면.

도 2는 관련기술에 따른 데이터 전송장치를 나타내는 도면.

도 3은 도 2에 도시된 데이터 전송장치의 구동파형을 나타내는 파형도.

도 4는 본 발명의 실시 예에 따른 화상 표시장치의 데이터 전송장치를 나타내는 도면.

도 5는 도 4에 도시된 REV 생성부를 나타내는 도면.

도 6은 도 5에 도시된 REV 출력부를 나타내는 도면.

도 7은 도 4에 도시된 데이터 전송부를 나타내는 도면.

도 8은 도 4에 도시된 데이터 전송장치의 구동파형을 나타내는 파형도.

< 도면의 주요 부분에 대한 부호설명 >

10, 110 : 화상 표시부 12, 112 : 화소셀

20, 120 : 데이터 드라이버 30, 130 : 게이트 드라이버

40, 140 : 타이밍 컨트롤러 150 : 데이터 정렬부

160 : REV 생성부 162 : 데이터 트랜지션 체크부

164 : 데이터 트랜지션 합산부 166 : 과반수 검출부

168 : REV 출력부 170 : 데이터 전송부

180 : 체크부 181, 182 : 지연기

183, 184 : XOR 게이트 185 : NAND 게이트

186 : 출력부 192 : 멀티플렉서

본 발명은 화상 표시장치에 관한 것으로, 특히 데이터 트랜지션을 최소화하면서 소비전력을 절감할 수 있는 화상 표시장치의 데이터 전송장치 및 전송방법에 관한 것이다.

최근 들어, 전송매체를 통해 전송되는 비디오 데이터는 고품질 영상에 대한 사용자의 욕구를 충족시키기 위하여 그 양이 증대됨과 아울러 사용자가 적절한 시기에 이용할 수 있도록 고속으로 전송되고 있다. 이에 따라, 비디오 데이터의 전송 주파수는 높아지게 되고 비디오 데이터를 전송하기 위한 전송라인의 수가 증가될 수밖에 없다. 이 경우, 증가된 데이터 전송라인들을 통해 높은 주파수를 가지는 비디오 데이터가 동기되어 전송됨에 따라 전자기적 간섭(Electromagnetic Interference; 이하, "EMI"라 함)이 심하게 나타나게 된다.

화상 표시장치는 EMI를 줄이기 위하여 데이터 변조 방식으로 데이터의 트랜지션(Transition) 수를 줄이는 방법이나 6버스, 즉 2개의 포트(Port) 방식으로 전송 주파수를 줄이는 방법 등을 채용하고 있다.

도 1은 6버스 방식으로 비디오 데이터를 전송하는 관련기술의 화상 표시장치를 나타내는 도면이다.

도 1에 도시된 화상 표시장치는 화상을 표시하는 화상 표시부(10)와, 화상 표시부(10)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(20)와, 화상 표시부(10)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(30)와, 데이터 드라이버(20) 및 게이트 드라이버(30)를 제어하는 타이밍 컨트롤러(40)를 구비한다.

화상 표시부(10)는 게이트 라인과 데이터 라인의 교차로 정의되는 영역마다 형성된 서브 화소로 구성된 화소 매트릭스를 구비한다. RGB 서브 화소의 조합으로 하나의 화소가 구현되며, 서브 화소들 각각은 해당 게이트 라인에 공급되는 스캔 펄스에 동기되도록 데이터 라인에 공급되는 데이터 신호에 따라 화상을 표시하는 화소셀(12)을 구비한다. 여기서, 화소셀(12)은 데이터 신호에 따라 광투과율을 조절하여 화상을 표시하는 액정셀이거나 데이터 신호에 대응되는 전류신호에 따라 발광하여 화상을 표시하는 발광셀일 수 있다.

게이트 드라이버(30)는 화상 표시부(10)의 게이트 라인들(GL1 내지 GLn)을 분리하여 구동하기 위한 다수의 게이트 드라이버 집적회로를 포함한다. 이러한 각 게이트 드라이버 집적회로는 게이트 라인(GL1 내지 GLn)에 순차적으로 스캔 펄스를 공급함으로써 게이트 라인들(GL1 내지 GLn)을 순차적으로 구동하게 된다.

데이터 드라이버(20)는 화상 표시부(10)의 데이터 라인들(DL1 내지 DLm)을 분리하여 구동하기 위한 다수의 데이터 드라이버 집적회로를 포함한다. 이러한 각 데이터 드라이버 집적회로는 타이밍 컨트롤러(40)로부터 공급된 디지털 데이터 신호(Data)를 아날로그 데이터 신호로 변환하여 상기 스캔 펄스가 공급될 때마다 데이터 라인(DL1 내지 DLm) 각각으로 공급하게 된다.

타이밍 컨트롤러(40)는 게이트 드라이버(30)를 제어하는 게이트 제어신호(GCS)를 생성하여 게이트 드라이버(30)로 공급한다. 또한, 타이밍 컨트롤러(40)는 데이터 드라이버(20)를 제어하는 데이터 제어신호(DCS)를 생성하여 데이터 드라이버(20)로 공급한다. 이 경우, 타이밍 컨트롤러(40)는 구동 시스템(미도시)으로부터 입력되는 유효 데이터 구간을 알리는 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 비디오 데이터(RGB)의 전송 주파수를 결정하는 도트 클럭(DCLK)을 이용하여 게이트 제어신호(GCS)들 및 데이터 제어 신호(DCS)들을 생성하게 된다.

아울러, 타이밍 컨트롤러(40)는 구동 시스템(미도시)으로부터 입력되는 소스 데이터 신호(RGB)를 2개의 포트 전송 방식에 적합하게 정렬하여 데이터 드라이버(20)로 공급한다. 예를 들면, 타이밍 컨트롤러(40)는 소스 데이터(RGB)를 오드 데이터 신호(OData)와 이븐 데이터 신호(EData)로 분리하여 2개의 포트를 통해 데이터 드라이버(20)로 공급한다. 여기서, 소스 데이터(RGB) 각각이 63그레이를 표현하기 위하여 6비트 데이터로 구성된다고 가정하는 경우 오드 및 이븐 데이터 신호(OData, EData)를 병렬로 전송하는 2개의 포트는 총 36개의 데이터 전송 라인(RO0 내지 R05, RE0 내지 RE5, GO1 내지 GO5, GE0 내지 GE5, BO1 내지 BO5, BE0 내지 BE5)으로 구성됨을 알 수 있다. 이렇게, 타이밍 컨트롤러(40)는 2개의 포트 전송 방식을 채용함으로써 데이터 신호의 전송 주파수를 줄임으로써 EMI가 줄어들게 한다.

구체적으로, 2개의 포트를 이용한 데이터 전송방법은 도 2에 도시된 바와 같이 타이밍 컨트롤러(40)에서 기존 데이터 신호와 다음 데이터 신호를 비교하여 데이터의 트랜지션 수를 검출하고, 검출된 트랜지션 수에 따라 데이터 반전신호(REV)를 생성한 후, 생성된 데이터 반전신호(REV)와 동기되도록 데이터 신호를 정렬하여 데이터 드라이버(20)에 공급한다. 이에 따라, 데이터 드라이버(20)는 타이밍 컨트롤러(40)로부터의 데이터 반전신호(REV)에 동기되도록 타이밍 컨트롤러(40)로부터의 데이터 신호를 반전시키게 된다. 이때, 데이터 반전신호(REV)는 실제 데이터 신호의 제어신호로 데이터 드라이버(20)에 공급되어 타이밍 컨트롤러(40)로부터의 반전 데이터를 최종 출력할 것인지 기존 데이터 신호를 최종 출력할 것인지를 결정한다.

예를 들어, 타이밍 컨트롤러(40)에서 화이트 신호를 데이터 드라이버(20)로 전송할 경우, 타이밍 컨트롤러(40)는 도 3에 도시된 바와 같이 실제 데이터 신호가 계속해서 '1' 상태로 입력되기 때문에 '1' 상태의 데이터 반전신호(REV)를 생성됨과 동기되도록 '0' 상태의 데이터 신호를 생성하여 데이터 드라이버(20)에 공급한다. 이때, 데이터 드라이버(20)에는 계속해서 '0'상태의 데이터 신호가 지속적으로 공급되고 있지만 데이터 반전신호(REV)가 '1'로 생성되기 때문에 데이터 신호는 타이밍 컨트롤러(40)의 내부에서 반전되고, 데이터 드라이버(20)의 내부에서 재반전된다.

한편, 화상 표시부(10)에 표시되어질 이미지에서 인접한 데이터 신호들간에는 유사성 때문에 계조 변화가 거의 없는 것이 일반적이다. 그러나, 비디오 데이터에 해당되는 바이너리 코드(Binary Code)에서 한 그레이의 변화가 반드시 한 비트 데이터의 트랜지션을 의미하지는 않는다. 예를 들면, 제 1 포트에서 i번째 적색 데이터 신호로 7그레이에 해당되는 "0001111"를 전송한 다음, i+2번째 적색 데이터 신호로 8그레이에 해당되는 "000100"을 전송하는 경우 i번째 및 i+2번째 적색 데이터 신호간에는 1그레이만 변화되었음에도 불구하고, 상대적으로 많은 4개의 비트 데이터가 트랜지션됨을 알 수 있다.

결과적으로, 관련기술에 따른 2개의 포트를 이용한 데이터 전송방법은 타이밍 컨트롤러(40) 및 데이터 드라이버(20)에서 불필요한 데이터의 트랜지션이 생성하게 된다. 여기서, XGA 해상도를 가지는 화상 표시부에 2포트 전송방식으로 1 수평구간 동안 화이트 신호에 대응되는 6비트의 데이터 신호를 전송할 경우의 데이터 트랜지션 수는 6×3×2×256이므로 9216번이 된다. 이때, 256은 하나의 데이터 드라이버에 공급되는 데이터 신호의 계수이다.

따라서, 2개의 포트의 데이터 전송 라인들이 대부분 그레이 변화가 거의 없는 인접한 데이터 신호를 연속적으로 전송함에도 불구하고 각 데이터 전송 라인 상에서는 많은 데이터 비트의 트랜지션이 생성하게 됨으로써 EMI 및 소비 전력이 증가하게 된다.

따라서 상기와 같은 문제점을 해결하기 위하여, 본 발명은 데이터 트랜지션 을 최소화하면서 소비전력을 절감할 수 있는 화상 표시장치의 데이터 전송장치 및 전송방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 화상 표시장치의 데이터 전송장치는 게이트 라인과 데이터 라인의 교차로 정의되는 영역마다 형성된 서브 화소를 가지는 화상 표시부와, 상기 화상 표시부의 데이터 라인을 구동하기 위한 데이터 드라이버와, 상기 화상 표시부의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 드라이버 및 게이트 드라이버의 구동을 제어하며, 입력되는 기존 데이터 신호와 다음 데이터 신호를 이용하여 데이터 반전신호를 생성하고, 생성된 데이터 반전신호가 적어도 2회 연속된 논리상태를 가질 경우 상기 데이터 반전신호를 반전시켜 상기 기존 데이터 신호를 상기 데이터 드라이버로 전송하는 타이밍 컨트롤러를 구비하는 것을 특징으로 한다.

상기 타이밍 컨트롤러는 외부로부터의 소스 데이터 신호를 상기 화상 표시부의 구동에 알맞도록 정렬하기 위한 데이터 정렬부와, 상기 데이터 정렬부로부터의 다음 데이터 신호와 상기 데이터 드라이버에 공급되는 기존 데이터 신호를 이용하여 상기 데이터 반전신호를 생성하는 REV 생성부와, 상기 REV 생성부로부터의 상기 데이터 반전신호에 따라 상기 데이터 정렬부로부터의 다음 데이터 신호를 트랜지션시켜 상기 데이터 드라이버 및 상기 REV 생성부에 공급하는 데이터 전송부를 구비하는 것을 특징으로 한다.

상기 REV 생성부는 상기 다음 데이터 신호와 상기 기존 데이터 신호의 트랜 지션을 체크하는 데이터 트랜지션 체크부와, 상기 데이터 트랜지션 체크부로부터의 트랜지션의 수를 합산하는 데이터 트랜지션 합산부와, 상기 데이터 트랜지션 합산부로부터 합산신호가 기준값을 초과하는지를 검출하여 검출신호를 생성하는 검출부와, 상기 검출신호를 이용하여 상기 데이터 반전신호를 생성하는 REV 출력부를 구비하는 것을 특징으로 한다.

상기 기준값은 상기 데이터 신호의 총 비트 수의 절반인 것을 특징으로 한다.

상기 REV 출력부는 클럭신호 및 상기 검출신호를 이용하여 상기 검출신호의 논리상태가 적어도 2회 연속되는지를 체크하여 체크신호를 생성하는 체크부와, 상기 검출신호와 상기 체크신호에 따라 상기 데이터 반전신호를 생성하여 상기 데이터 전송부로 출력하는 출력부를 구비하는 것을 특징으로 한다.

상기 체크부는 상기 클럭신호에 따라 상기 검출신호를 지연시켜 출력하는 제 1 지연기와, 상기 클럭신호에 따라 제 1 지연기로부터의 출력신호를 지연시켜 출력하는 제 2 지연기와, 상기 제 1 지연기로부터의 출력신호와 상기 검출신호를 배타적 논리합 연산하여 출력하는 제 1 XOR 게이트와, 상기 제 2 지연기로부터의 출력신호와 상기 검출신호를 배타적 논리합 연산하여 출력하는 제 2 XOR 게이트와, 상기 제 1 및 제 2 XOR 게이트 각각으로부터의 출력신호를 부정 논리곱 연산하여 상기 체크신호를 생성하는 NAND 게이트를 구비하는 것을 특징으로 한다.

상기 출력부는 상기 검출신호와 상기 체크신호를 논리곱 연산하여 상기 데이터 반전신호를 생성하여 상기 데이터 전송부로 출력하는 것을 특징으로 한다.

상기 데이터 정렬부는 상기 정렬된 데이터 신호를 오드 및 이븐 데이터 신호를 분리하여 정렬하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 화상 표시장치의 데이터 전송방법은 게이트 라인과 데이터 라인의 교차로 정의되는 영역마다 형성된 서브 화소를 가지는 화상 표시부와, 상기 화상 표시부의 데이터 라인을 구동하기 위한 데이터 드라이버를 포함하는 화상 표시장치에 있어서, 입력되는 소스 데이터 신호를 상기 화상 표시부의 구동에 알맞도록 정렬하는 단계와, 상기 정렬된 다음 데이터 신호와 상기 데이터 드라이버로 출력되는 기존 데이터를 이용하여 데이터 반전신호를 생성하는 단계와, 상기 데이터 반전신호에 따라 상기 다음 데이터 신호를 트랜지션시켜 상기 데이터 드라이버로 출력하는 단계와, 상기 데이터 반전신호가 적어도 2회 연속된 논리상태를 가질 경우 상기 데이터 반전신호를 반전시켜 상기 데이터 드라이버로 상기 기존 데이터 신호를 출력하는 단계를 포함하는 것을 특징으로 한다.

상기 데이터 반전신호를 생성하는 단계는 상기 다음 데이터 신호와 상기 기존 데이터 신호의 트랜지션을 체크하는 단계와, 상기 체크된 트랜지션의 수를 합산하는 단계와, 상기 합산된 합산값이 기준값을 초과하는지를 검출하여 검출신호를 생성하는 단계와, 클럭신호 및 상기 검출신호를 이용하여 상기 검출신호의 논리상태가 적어도 2회 연속되는지를 체크하여 체크신호를 생성하는 단계와, 상기 검출신호와 상기 체크신호에 따라 상기 데이터 반전신호를 생성하는 단계를 포함하는 것을 특징으로 한다.

상기 기준값은 상기 데이터 신호의 총 비트 수의 절반인 것을 특징으로 한 다.

상기 체크신호를 생성하는 단계는 클럭신호에 따라 상기 검출신호를 1차로 지연시키는 단계와, 상기 클럭신호에 따라 1차 지연신호를 2차 지연시키는 단계와, 상기 1차 지연신호와 상기 검출신호를 배타적 논리합 연산하여 제 1 XOR 연산신호를 출력하는 단계와, 상기 2차 지연신호와 상기 검출신호를 배타적 논리합 연산하여 제 2 XOR 연산신호를 출력하는 단계와, 상기 제 1 및 제 2 XOR 연산신호를 부정 논리곱 연산하여 상기 체크신호를 출력하는 단계를 포함하는 것을 특징으로 한다.

상기 검출신호와 상기 체크신호에 따라 상기 데이터 반전신호를 생성하는 단계는 상기 검출신호와 상기 체크신호를 논리곱 연산하는 단계를 포함하는 것을 특징으로 한다.

이하에서, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.

도 4는 본 발명의 실시 예에 따른 화상 표시장치의 데이터 전송장치를 나타내는 블록도이다.

도 4를 참조하면, 본 발명의 실시 예에 따른 화상 표시장치의 데이터 전송장치는 화상을 표시하는 화상 표시부(110)와, 화상 표시부(110)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(120)와, 화상 표시부(110)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(30)와, 데이터 드라이버(20) 및 게이트 드라이버(30)의 구동을 제어하며, 입력되는 기존 데이터 신호와 다음 데이터 신호를 이용하여 데이터 반전신호(REV)를 생성하고, 적어도 2회 이상의 연속된 논리상태를 가지는 데이터 반전신호(REV)일 경우 기존 데이터 신호를 데이터 드라이버(120)로 전송하는 타이밍 컨트롤러(140)를 구비한다.

화상 표시부(110)는 게이트 라인과 데이터 라인의 교차로 정의되는 영역마다 형성된 서브 화소로 구성된 화소 매트릭스를 구비한다. RGB 서브 화소의 조합으로 하나의 화소가 구현되며, 서브 화소들 각각은 해당 게이트 라인에 공급되는 스캔 펄스에 동기되도록 데이터 라인에 공급되는 데이터 신호에 따라 화상을 표시하는 화소셀(112)을 구비한다. 여기서, 화소셀(112)은 데이터 신호에 따라 광투과율을 조절하여 화상을 표시하는 액정셀이거나 데이터 신호에 대응되는 전류신호에 따라 발광하여 화상을 표시하는 발광셀일 수 있다.

게이트 드라이버(130)는 화상 표시부(110)의 게이트 라인들(GL1 내지 GLn)을 분리하여 구동하기 위한 다수의 게이트 드라이버 집적회로를 포함한다. 이러한 각 게이트 드라이버 집적회로는 게이트 라인(GL1 내지 GLn)에 순차적으로 스캔 펄스를 공급함으로써 게이트 라인들(GL1 내지 GLn)을 순차적으로 구동하게 된다.

데이터 드라이버(120)는 화상 표시부(110)의 데이터 라인들(DL1 내지 DLm)을 분리하여 구동하기 위한 다수의 데이터 드라이버 집적회로를 포함한다. 이러한 각 데이터 드라이버 집적회로는 타이밍 컨트롤러(140)로부터 공급된 디지털 데이터 신호(RO0' 내지 BE5')를 아날로그 데이터 신호로 변환하여 상기 스캔 펄스가 공급될 때마다 데이터 라인(DL1 내지 DLm) 각각으로 공급하게 된다.

타이밍 컨트롤러(140)는 게이트 드라이버(130)를 제어하는 게이트 제어신호(GCS)를 생성하여 게이트 드라이버(130)로 공급한다. 또한, 타이밍 컨트롤러(140) 는 데이터 드라이버(120)를 제어하는 데이터 제어신호(DCS)를 생성하여 데이터 드라이버(20)로 공급한다. 이 경우, 타이밍 컨트롤러(140)는 구동 시스템(미도시)으로부터 입력되는 유효 데이터 구간을 알리는 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 비디오 데이터(RGB)의 전송 주파수를 결정하는 도트 클럭(DCLK)을 이용하여 게이트 제어신호(GCS)들 및 데이터 제어 신호(DCS)들을 생성하게 된다.

아울러, 타이밍 컨트롤러(140)는 구동 시스템(미도시)으로부터 입력되는 소스 데이터 신호(RGB)를 2개의 포트 전송 방식에 적합하게 정렬하여 데이터 드라이버(120)로 공급한다. 예를 들면, 타이밍 컨트롤러(140)는 소스 데이터(RGB)를 오드 데이터 신호(RO, GO, BO)와 이븐 데이터 신호(RE, GE, BE)로 분리하여 2개의 포트를 통해 데이터 드라이버(120)로 공급한다. 여기서, 소스 데이터(RGB) 각각이 63그레이를 표현하기 위하여 6비트 데이터로 구성된다고 가정하는 경우 오드 및 이븐 데이터 신호(RO, GO, BO, RE, GE, BE)를 병렬로 전송하는 2개의 포트는 총 36개의 데이터 전송 라인(RO0 내지 R05, RE0 내지 RE5, GO1 내지 GO5, GE0 내지 GE5, BO1 내지 BO5, BE0 내지 BE5)으로 구성됨을 알 수 있다. 이렇게, 타이밍 컨트롤러(140)는 2개의 포트 전송 방식을 채용함으로써 데이터 신호의 전송 주파수를 줄임으로써 EMI가 줄어들게 한다.

이를 위해, 타이밍 컨트롤러(140)는 도 4에 도시된 바와 같이 구동 시스템으로부터의 소스 데이터 신호(RGB)를 오드 및 이븐 데이터 신호(RO, GO, BO, RE, GE, BE)로 정렬하기 위한 데이터 정렬부(150)와, 데이터 정렬부(150)로부터의 다음 오 드 및 이븐 데이터 신호(RO, GO, BO, RE, GE, BE)와 데이터 드라이버(120)로 출력되는 기존 오드 및 이븐 데이터 신호(RO', GO', BO', RE', GE', BE')를 이용하여 데이터 반전신호(REV)를 생성하는 REV 생성부(160)와, REV 생성부(160)로부터의 데이터 반전신호(REV)에 따라 데이터 정렬부(150)로부터의 다음 오드 및 이븐 데이터 신호(RO, GO, BO, RE, GE, BE)를 트랜지션시켜 데이터 드라이버(120)에 공급하는 데이터 전송부(170)를 구비한다. 여기서, 데이터 정렬부(150)로부터 출력되는 데이터 신호를 다음 데이터 신호라 하고, 데이터 전송부(170)로부터 데이터 드라이버(120)로 출력되는 데이터 신호를 기존 데이터 신호라 한다.

데이터 정렬부(150)는 구동 시스템으로부터의 소스 데이터 신호(RGB)를 화상 표시부(110)의 구동에 알맞도록 정렬하고, 정렬된 소스 데이터 신호(RGB)를 오드 및 이븐 데이터 신호(RO, GO, BO, RE, GE, BE)로 재정렬하여 REV 생성부(160) 및 데이터 전송부(170)에 공급한다.

REV 생성부(160)는 도 5에 도시된 바와 같이 데이터 정렬부(150)로부터의 다음 데이터 신호(RO, GO, BO, RE, GE, BE)와 데이터 전송부(170)로부터 출력되는 기존 데이터 신호(RO', GO', BO', RE', GE', BE')의 트랜지션을 체크하는 데이터 트랜지션 체크부(162)와, 데이터 트랜지션 체크부(162)로부터의 트랜지션의 수를 합산하는 데이터 트랜지션 합산부(164)와, 데이터 트랜지션 합산부(164)로부터 합산신호(ADS)와 데이터 신호의 총수의 절반을 초과여부를 검출하는 과반수 검출부(Majority Detector)(166)와, 과반수 검출부(166)로부터의 과분수 검출신호(MDS)에 따라 데이터 반전신호(REV)를 생성하여 출력하는 REV 출력부(168)를 구비한다.

데이터 트랜지션 체크부(162)는 각 다음 데이터 신호(RO, GO, BO, RE, GE, BE)와 각 기존 데이터 신호(RO', GO', BO', RE', GE', BE')를 배타적 논리합(Exclusive OR; 이하 XOR라 함) 연산하는 복수의 XOR 게이트를 구비한다. 여기서, 데이터 트랜지션 체크부(162)는 데이터 신호의 비트 수가 6비트일 경우 36개의 XOR 게이트를 포함하게 되며, 이하 6비트 데이터 신호를 가정하여 설명하기로 한다.

각 XOR 게이트의 제 1 입력단자에는 각 다음 데이터 신호(RO, GO, BO, RE, GE, BE)가 입력되고, 제 2 입력단자에는 각 기존 데이터 신호(RO', GO', BO', RE', GE', BE')가 입력된다. 이러한, 각 XOR 게이트는 각 다음 데이터 신호(RO, GO, BO, RE, GE, BE)와 각 기존 데이터 신호(RO', GO', BO', RE', GE', BE')에서 데이터 트랜지션이 발생된 경우에 '1' 논리상태의 데이터 트랜지션 신호를 출력하고, 그렇지 않은 경우 '0' 논리상태의 데이터 트랜지션 신호를 출력한다.

데이터 트랜지션 합산부(164)는 데이터 트랜지션 체크부(162)로부터 입력되는 36개의 데이터 트랜지션 신호를 합산하게 된다. 즉, 데이터 트랜지션 합산부(164)는 데이터 트랜지션 체크부(162)로부터 입력되는 36개의 데이터 트랜지션 신호 중 '1' 논리상태의 데이터 트랜지션 신호를 합산하게 된다. 이를 위해, 데이터 트랜지션 합산부(164)는 6개의 6비트 바이너리 에더(6-bit Binary Adder)를 포함한다.

과반수 검출부(166)는 데이터 트랜지션 합산부(164)로부터의 합산신호(ADS)가 RGB 데이터의 총수, 즉 36의 절반을 초과하는지를 검출하여 과반수 검출신호(MDS)를 발생한다. 이때, 과반수 검출부(166)는 합산신호(ADS)가 18을 초과할 경 우 '1' 논리상태의 과반수 검출신호(MDS)를 출력하고, 그렇지 않은 경우 '0' 논리상태의 과반수 검출신호(MDS)를 출력한다.

REV 출력부(168)는 과반수 검출부(166)로부터의 과반수 검출신호(MDS)를 이용하여 데이터 반전신호(REV)를 생성하고, 생성된 데이터 반전신호(REV)가 적어도 2회 이상의 연속된 논리레벨을 가질 경우 기존 데이터 신호를 데이터 드라이버(120)로 전송하기 위하여 데이터 반전신호(REV)를 반전시켜 출력한다.

이를 위해, REV 출력부(168)는 도 6에 도시된 바와 같이 클럭신호(CLK) 및 과반수 검출신호(MDS)를 이용하여 과반수 검출신호(MDS)의 논리상태가 적어도 2회 연속되는지를 체크하여 체크신호(NS)를 생성하는 체크부(180)와, 과반수 검출신호(MDS)와 체크신호(NS)에 따라 데이터 반전신호(REV)를 생성하여 데이터 전송부(170)로 출력하는 출력부(186)를 구비한다.

체크부(180)는 클럭신호(CLK)에 따라 과반수 검출신호(MDS)를 지연시켜 출력하는 제 1 지연기(181)와, 상기 클럭신호(CLK)에 따라 제 1 지연기(181)로부터의 출력신호(DS1)를 지연시켜 출력하는 제 2 지연기(182)와, 제 1 지연기(181)로부터의 출력신호(DS1)와 과반수 검출신호(MDS)를 배타적 논리합 연산하여 출력하는 제 1 XOR 게이트(183)와, 제 2 지연기(182)로부터의 출력신호(DS2)와 과반수 검출신호(MDS)를 배타적 논리합 연산하여 출력하는 제 2 XOR 게이트(184)와, 제 1 및 제 2 XOR 게이트(183, 184) 각각으로부터의 출력신호(XS1, XS2)를 부정 논리곱(NAND) 연산하여 상기 체크신호(NS)를 출력하는 NAND 게이트(185)를 구비한다. 여기서, 클럭신호(CLK)는 소스 쉬프트 클럭(SSC)와 동일한 주기를 갖거나 소스 쉬프트 클럭 (SSC)일 수 있다.

이러한, 체크부(180)는 제 1 및 제 2 지연기(181, 182)를 이용하여 과반수 검출신호(MDS)를 2클럭 지연시키고, 지연된 각 신호(DS1, DS2)와 과반수 검출신호(MDS)를 배타적 논리합 연산한 결과를 부정 논리곱(NAND) 연산하여 체크신호(NS)를 생성한다.

출력부(186)는 체크부(180)의 NAND 게이트(185)로부터의 체크신호(NS)와 과반수 검출신호(MDS)를 논리곱(AND) 연산하여 데이터 반전신호(REV)를 생성하고, 생성된 데이터 반전신호(REV)를 데이터 전송부(170)로 공급한다.

따라서, REV 출력부(168)는 과반수 검출신호(MDS)의 논리 레벨이 2회 이상의 연속될 경우 기존 데이터 신호를 데이터 드라이버(120)로 전송하기 위하여 데이터 반전신호(REV)를 반전시켜 데이터 전송부(190)로 출력하게 된다.

도 4에 도시된 데이터 전송부(190)는 데이터 정렬부(150)로부터 공급된 오드 및 이븐 데이터 신호(RO, GO, BO, RE, GE, BE)을 REV 출력부(168)로부터 공급된 데이터 반전신호(REV)에 따라 트랜지션시켜 데이터 드라이버(120)로 전송한다.

이를 위해, 데이터 전송부(190)는 도 7에 도시된 바와 같이 데이터 반전신호(REV)에 따라 데이터 정렬부(150)로부터 공급된 데이터 신호(RO0 내지 R05, RE0 내지 RE5, GO1 내지 GO5, GE0 내지 GE5, BO1 내지 BO5, BE0 내지 BE5) 각각을 트랜지션시켜 출력하기 위한 36개의 멀티플렉서(Multiplexer)(192)를 구비한다.

각 멀티플렉서(192)는 데이터 정렬부(150)로부터 데이터 신호(RO0 내지 R05, RE0 내지 RE5, GO1 내지 GO5, GE0 내지 GE5, BO1 내지 BO5, BE0 내지 BE5) 각각이 전송되는 데이터 전송라인에 접속된 제 1 입력단자(I1)와, 인버터(194)를 통해 데이터 전송라인에 접속된 제 2 입력단자(I0)와, REV 출력부(168)로부터 데이터 반전신호(REV)가 공급되는 제어신호 입력단자를 구비한다. 여기서, REV 출력부(168)의 출력부(186)는 각 멀티플렉서(192)에 접속되도록 데이터 전송부(170)에 내장될 수 있다.

이러한, 각 멀티플렉서(192)는 데이터 반전신호(REV)가 '1'의 논리상태일 경우 제 1 입력단자(I1)로부터의 데이터 신호를 데이터 드라이버(120)로 출력하고, 데이터 반전신호(REV)가 '0'의 논리상태일 경우 제 2 입력단자(I0)로부터의 데이터 신호를 데이터 드라이버(120)로 출력한다.

따라서, 데이터 전송부(170)는 데이터 트랜지션의 수가 절반을 넘을 경우 데이터 트랜지션의 수를 감소시키기 위하여 입력 데이터 신호를 반전시켜 {36-(18 이상의 데이터 천이양)} 만큼만 출력 데이터 신호를 트랜지션시키게 된다.

나아가, 데이터 전송부(170)는 REV 출력부(168)에 의해 '1'의 논리상태가 2회 이상이 연속적으로 공급되지 않기 때문에 종래에서와 같이 타이밍 컨트롤러(140)의 내부에서 반전되고, 데이터 드라이버(120)의 내부에서 재반전되는 것을 방지할 수 있다.

구체적으로, 도 8에 도시된 바와 같이 타이밍 컨트롤러(140)에서 화이트 신호를 데이터 드라이버(120)로 전송할 경우, REV 출력부(168)는 실제 데이터 신호가 계속해서 '1' 상태로 입력되기 때문에 '1'의 논리상태인 데이터 반전신호(REV)를 생성하여 출력하게 된다. 이에 따라, 데이터 전송부(170)는 '1'의 논리상태인 데 이터 반전신호(REV)에 따라 '0' 논리상태의 데이터 신호를 생성하여 데이터 드라이버(120)에 공급한다.

이때, REV 출력부(168)는 2클럭신호(CLK) 동안 '1'의 논리상태를 가지는 데이터 반전신호(REV)가 출력될 경우 도 8의 'P' 시점에서와 같이 데이터 반전신호(REV)를 '0'의 논리상태로 반전시켜 출력하기 때문에 데이터 전송부(170)는 기존 데이터 신호를 1회 출력한 후 기존 데이터 신호를 그대로 출력하게 된다.

결과적으로, 본 발명의 실시 예에 따른 화상 표시장치의 데이터 전송장치 및 전송방법은 타이밍 컨트롤러(140) 및 데이터 드라이버(120)에서 불필요한 데이터의 트랜지션을 방지하게 된다. 예를 들어, XGA 해상도를 가지는 화상 표시부에 2포트 전송방식으로 1 수평구간 동안 화이트 신호에 대응되는 6비트의 데이터 신호를 전송할 경우의 데이터 트랜지션 수는 6×3×2×2 + 6×3×2×1이므로 108번이 된다.

따라서, 본 발명의 실시 예에 따른 화상 표시장치의 데이터 전송장치 및 전송방법은 2개의 포트의 데이터 전송 라인들이 대부분 그레이 변화가 거의 없는 인접한 데이터 신호를 연속적으로 전송하더라도 데이터 트랜지션 수의 최소화함으로써 EMI 및 소비 전력을 감소시킬 수 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같은 본 발명의 실시 예에 따른 화상 표시장치의 데이터 전송장치 및 전송방법은 데이터 트랜지션의 수를 감소시키기 위한 데이터 반전신호가 적어도 2회 이상의 연속된 논리상태를 가질 경우 기존 데이터 신호를 출력하도록 데이터 반전신호를 반전시킴으로써 타이밍 컨트롤러의 내부 및 데이터 드라이버의 내부에서 불필요한 데이터 트랜지션의 수를 방지할 수 있다. 따라서, 본 발명은 데이터 트랜지션을 최소화하면서 소비전력을 절감할 수 있다.

Claims

게이트 라인과 데이터 라인의 교차로 정의되는 영역마다 형성된 서브 화소를 가지는 화상 표시부와,

상기 화상 표시부의 데이터 라인을 구동하기 위한 데이터 드라이버와,

상기 화상 표시부의 게이트 라인들을 구동하기 위한 게이트 드라이버와,

상기 데이터 드라이버 및 게이트 드라이버의 구동을 제어하며, 입력되는 기존 데이터 신호와 다음 데이터 신호를 이용하여 데이터 반전신호를 생성하고, 생성된 데이터 반전신호가 적어도 2회 연속된 논리상태를 가질 경우 상기 데이터 반전신호를 반전시켜 상기 기존 데이터 신호를 상기 데이터 드라이버로 전송하는 타이밍 컨트롤러를 구비하는 것을 특징으로 하는 화상 표시장치의 데이터 전송장치.
제 1 항에 있어서,

상기 타이밍 컨트롤러는,

외부로부터의 소스 데이터 신호를 상기 화상 표시부의 구동에 알맞도록 정렬하기 위한 데이터 정렬부와,

상기 데이터 정렬부로부터의 다음 데이터 신호와 상기 데이터 드라이버에 공급되는 기존 데이터 신호를 이용하여 상기 데이터 반전신호를 생성하는 REV 생성부와,

상기 REV 생성부로부터의 상기 데이터 반전신호에 따라 상기 데이터 정렬부 로부터의 다음 데이터 신호를 트랜지션시켜 상기 데이터 드라이버 및 상기 REV 생성부에 공급하는 데이터 전송부를 구비하는 것을 특징으로 하는 화상 표시장치의 데이터 전송장치.
제 2 항에 있어서,

상기 REV 생성부는,

상기 다음 데이터 신호와 상기 기존 데이터 신호의 트랜지션을 체크하는 데이터 트랜지션 체크부와,

상기 데이터 트랜지션 체크부로부터의 트랜지션의 수를 합산하는 데이터 트랜지션 합산부와,

상기 데이터 트랜지션 합산부로부터 합산신호가 기준값을 초과하는지를 검출하여 검출신호를 생성하는 검출부와,

상기 검출신호를 이용하여 상기 데이터 반전신호를 생성하는 REV 출력부를 구비하는 것을 특징으로 하는 화상 표시장치의 데이터 전송장치.
제 3 항에 있어서,

상기 기준값은 상기 데이터 신호의 총 비트 수의 절반인 것을 특징으로 하는 화상 표시장치의 데이터 전송장치.
제 3 항에 있어서,

상기 REV 출력부는,

클럭신호 및 상기 검출신호를 이용하여 상기 검출신호의 논리상태가 적어도 2회 연속되는지를 체크하여 체크신호를 생성하는 체크부와,

상기 검출신호와 상기 체크신호에 따라 상기 데이터 반전신호를 생성하여 상기 데이터 전송부로 출력하는 출력부를 구비하는 것을 특징으로 하는 화상 표시장치의 데이터 전송장치.
제 5 항에 있어서,

상기 체크부는,

상기 클럭신호에 따라 상기 검출신호를 지연시켜 출력하는 제 1 지연기와,

상기 클럭신호에 따라 제 1 지연기로부터의 출력신호를 지연시켜 출력하는 제 2 지연기와,

상기 제 1 지연기로부터의 출력신호와 상기 검출신호를 배타적 논리합 연산하여 출력하는 제 1 XOR 게이트와,

상기 제 2 지연기로부터의 출력신호와 상기 검출신호를 배타적 논리합 연산하여 출력하는 제 2 XOR 게이트와,

상기 제 1 및 제 2 XOR 게이트 각각으로부터의 출력신호를 부정 논리곱 연산하여 상기 체크신호를 생성하는 NAND 게이트를 구비하는 것을 특징으로 하는 화상 표시장치의 데이터 전송장치.
제 6 항에 있어서,

상기 출력부는 상기 검출신호와 상기 체크신호를 논리곱 연산하여 상기 데이터 반전신호를 생성하여 상기 데이터 전송부로 출력하는 것을 특징으로 하는 화상 표시장치의 데이터 전송장치.
제 2 항에 있어서,

상기 데이터 정렬부는 상기 정렬된 데이터 신호를 오드 및 이븐 데이터 신호를 분리하여 정렬하는 것을 특징으로 하는 화상 표시장치의 데이터 전송장치.
게이트 라인과 데이터 라인의 교차로 정의되는 영역마다 형성된 서브 화소를 가지는 화상 표시부와, 상기 화상 표시부의 데이터 라인을 구동하기 위한 데이터 드라이버를 포함하는 화상 표시장치에 있어서,

입력되는 소스 데이터 신호를 상기 화상 표시부의 구동에 알맞도록 정렬하는 단계와,

상기 정렬된 다음 데이터 신호와 상기 데이터 드라이버로 출력되는 기존 데이터를 이용하여 데이터 반전신호를 생성하는 단계와,

상기 데이터 반전신호에 따라 상기 다음 데이터 신호를 트랜지션시켜 상기 데이터 드라이버로 출력하는 단계와,

상기 데이터 반전신호가 적어도 2회 연속된 논리상태를 가질 경우 상기 데이터 반전신호를 반전시켜 상기 데이터 드라이버로 상기 기존 데이터 신호를 출력하 는 단계를 포함하는 것을 특징으로 하는 화상 표시장치의 데이터 전송방법.
제 9 항에 있어서,

상기 데이터 반전신호를 생성하는 단계는,

상기 다음 데이터 신호와 상기 기존 데이터 신호의 트랜지션을 체크하는 단계와,

상기 체크된 트랜지션의 수를 합산하는 단계와,

상기 합산된 합산값이 기준값을 초과하는지를 검출하여 검출신호를 생성하는 단계와,

클럭신호 및 상기 검출신호를 이용하여 상기 검출신호의 논리상태가 적어도 2회 연속되는지를 체크하여 체크신호를 생성하는 단계와,

상기 검출신호와 상기 체크신호에 따라 상기 데이터 반전신호를 생성하는 단계를 포함하는 것을 특징으로 하는 화상 표시장치의 데이터 전송방법.
제 10 항에 있어서,

상기 기준값은 상기 데이터 신호의 총 비트 수의 절반인 것을 특징으로 하는 화상 표시장치의 데이터 전송방법.
제 9 항에 있어서,

상기 체크신호를 생성하는 단계는,

클럭신호에 따라 상기 검출신호를 1차로 지연시키는 단계와,

상기 클럭신호에 따라 1차 지연신호를 2차 지연시키는 단계와,

상기 1차 지연신호와 상기 검출신호를 배타적 논리합 연산하여 제 1 XOR 연산신호를 출력하는 단계와,

상기 2차 지연신호와 상기 검출신호를 배타적 논리합 연산하여 제 2 XOR 연산신호를 출력하는 단계와,

상기 제 1 및 제 2 XOR 연산신호를 부정 논리곱 연산하여 상기 체크신호를 출력하는 단계를 포함하는 것을 특징으로 하는 화상 표시장치의 데이터 전송장치.
제 12 항에 있어서,

상기 검출신호와 상기 체크신호에 따라 상기 데이터 반전신호를 생성하는 단계는 상기 검출신호와 상기 체크신호를 논리곱 연산하는 단계를 포함하는 것을 특징으로 하는 화상 표시장치의 데이터 전송방법.
제 9 항에 있어서,

상기 입력되는 소스 데이터 신호를 상기 화상 표시부의 구동에 알맞도록 정렬하는 단계는 상기 정렬된 데이터 신호를 오드 및 이븐 데이터 신호를 분리하여 정렬하는 것을 특징으로 하는 화상 표시장치의 데이터 전송방법.