KR20060115400A - 질화갈륨계 반도체 소자 - Google Patents

질화갈륨계 반도체 소자 Download PDF

Info

Publication number
KR20060115400A
KR20060115400A KR1020067019073A KR20067019073A KR20060115400A KR 20060115400 A KR20060115400 A KR 20060115400A KR 1020067019073 A KR1020067019073 A KR 1020067019073A KR 20067019073 A KR20067019073 A KR 20067019073A KR 20060115400 A KR20060115400 A KR 20060115400A
Authority
KR
South Korea
Prior art keywords
layer
type
hydrogen
gallium nitride
type layer
Prior art date
Application number
KR1020067019073A
Other languages
English (en)
Other versions
KR100827993B1 (ko
Inventor
마사토 코바야카와
히데키 토모자와
히사유키 미키
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20060115400A publication Critical patent/KR20060115400A/ko
Application granted granted Critical
Publication of KR100827993B1 publication Critical patent/KR100827993B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

질화갈륨계 반도체 소자는 p형 불순물을 함유하여 p형 도전성을 나타내는 질화갈륨계 화합물 반도체층(p형층)을 가진다. 상기 p형층은 표층부와 그 내부의 심저부를 포함한다. 상기 심저부는 상기 p형 불순물과 수소를 공존시킨 영역이다.
질화갈륨계 반도체 소자

Description

질화갈륨계 반도체 소자{GALLIUM NITRIDE-BASED SEMICONDUCTOR DEVICE}
본 출원은 35 U.S.C. §111(b)에 따라 2004년 3월 16일에 출원된 미국 가출원 제60/553,125호의 출원일에 대한 35 U.S.C. §119(e)(1)에 따른 혜택을 주장하는 35 U.S.C. §111(a)하에서 출원된 출원이다.
본 발명은 발광 다이오드(LED), 레이저 다이오드(LD), 또는 핀형 수광 소자 등의 p형 질화갈륨계 반도체층을 갖는 질화갈륨계 반도체 소자에 관한 것이다.
본 발명에 의한 p형 3족 반도체를 제조하는 방법은 p형 3족 질화물 반도체를 필요로 하고 발광 다이오드와 레이저 다이오드를 포함하는 반도체 발광 소자 이외에 다양한 종류의 고속 트랜지스터와 수광 소자를 포함하는 모든 종류의 반도체 장치의 제조에 적용될 수 있다. 이들 반도체 소자 중에서, 본 발명의 방법은 pn접합의 형성과 양호한 특성의 양극 형성을 필요로하는 반도체 발광 소자의 제조에 특히 유리하게 사용될 수 있다.
본 발명의 방법에 의해 제조된 3족 질화물 반도체 발광 소자 구조의 일례를 설명한다. n형 3족 질화물 반도체층 기판상에 발광층과 p형 반도체층이 버퍼층을 통해 순차적으로 증착되고, 필요에 따라 음극과 양극이 n형 반도체층과 p형 반도체층 상에 각각 형성된다. 여기서, 최상층을 구성하는 p형 반도체층은 본 발명에서 설명한 구조를 갖는다.
사파이어, SiC, GaN, AlN, Si, ZnO, 또는 다른 산화물과 공지된 다른 물질은 어떠한 수정도 없이 기판의 재료로서 사용될 수 있다. 이 중에서 사파이어가 바람직하다. 필요한 경우, 기판과 그 위에 성장된 n형 반도체층 사이의 래티스 미스매치(lattice mismatch)를 조정하기 위해 버퍼층이 형성된다.
n형 반도체층의 성분 및 구조는 관련 기술분야에 공지된 종래기술에 따라 바람직한 것으로 수정될 수 있다. 일반적으로, n형 반도체층은 음극과 양호한 오믹 접촉(ohmic contact)을 이루는 접촉층과, 발광층보다 큰 에너지 밴드갭을 갖는 클래딩층을 포함한다. 음극은 관련 기술 분야에 공지된 종래기술을 사용한 바람직한 성분과 구조를 갖도록 수정될 수 있다.
또한, 발광층은 단일 양자 우물(SQW) 구조, 다층 양자 우물(MQW) 구조 등의 공지된 모든 성분 및 구조를 아무런 제한 없이 가질 수 있다.
p형 반도체층은 본 발명의 방법에 의해 형성된다. 그 성분 및 구조는 관련 기술 분야에 공지된 종래기술을 사용하여 바람직한 것으로 수정될 수 있다. 일반적으로, p형 반도체층은 양극과, 후드 오믹 접촉을 이루는 접촉층 및 발광층보다 큰 에너지 밴드갭을 갖는 클래딩층을 포함한다.
본 발명의 방법에 의해 제조된 p형층과 접촉하는 양극을 위한 Te 물질은 Au, Ni, Co, Cu, Pd, Pt, Rh, Os, Ir, Ru, 및 다른 금속을 포함하고, ITO, NiO, CoO, 등의 투명 산화물을 더 포함할 수 있다. 투명 산화물은 상기 금속 필름 내에 덩어리 형태로 포함되거나 금속 필름과 층을 이룬 형태로 오버래핑될 수 있다.
본 발명에 의하면, 특히, Pd, Pt, Rh, Os, Ir, Ru 등의 백금족 금속이 양극 을 위한 물질로서 사용되는 경우, 본딩(bonding) 중에 생성된 열로 인한 동작 전압의 증가가 방지될 수 있다. 따라서, 상당한 효과가 나타난다. 금속 중 순수한 Pd, Pt, 및 Rh는 비교적 쉽게 시장에서 구할 수 있고, 쉽게 사용될 수 있다.
본 발명의 방법에 의해 제조된 p형층과 접촉하게 될 물질은 ITO, ZnO, SnO, InO 등의 투명 물질을 포함할 수 있다. 이러한 투명 도전성 물질은 얇은 금속 필름보다 일반적으로 더 나은 투명성을 나타내기 때문에 투명 전극으로서 비교적 긍정적으로 사용이 의도된 물질이다.
그러나, 이러한 도전성 물질은 n형이기 때문에 모든 n형 물질과 p형 GaN층 사이의 접촉으로부터 오믹 접촉이 이루어지지 않는다. 첨부된 청구범위에 설명된 본 발명의 기술을 사용하면 실현될 모든 도전성 투명 물질의 오믹 접촉을 가능하게 한다.
양극은 접촉층의 거의 전체 표면을 커버링하도록 형성되거나 격자형 또는 트리형(tree form)으로 형성될 수 있다. 이와 같이 형성된 양극이 합금 전극 또는 투명 전극으로의 전환을 목적으로 열처리될 수 있지만, 이것은 제한적이지 않다.
상기 장치는 투명 양극을 사용하여 반도체 측면으로부터 방출되는 소위 페이스업(FU) 모드 또는 반사형 양극을 사용하여 기판으로부터 방출되는 소위 플립칩(FC) 모드가 될 수 있다.
AlXGaYInZN(0 ≤ X, Y, Z ≤ 1; X + Y + Z = 1) 등의 조성식으로 표기되는 질 화갈륨(GaN)계 반도체 재료는 단파장 가시광의 파장 영역으로부터 UV 영역에 상당하는 에너지의 직접 전이형 밴드갭을 갖기 때문에 종래로부터 블루, 그린 또는 UV LED 및 LD 등의 pn접합형 발광 소자를 구성하는데 이용된다(예컨대, JP-B SHO 55-3834 참조).
pn접합형 질화갈륨계 반도체 발광 소자를 구성하기 위한 p형 도전성 GaN계 반도체층은 종래로부터 원소 주기율표의 제2족 원소를 p형 불순물(제2족 불순물)로서 첨가하여 형성된다. 예컨대, 이온 주입 수단에 의해 Mg, Zn 등의 제2족 불순물을 GaN층에 첨가하는 기술이 이미 개시되어 있다(예컨대, JP-A SHO 51-71590 참조).
그러나, 일반적으로 2족 불순물을 첨가한 질화갈륨계 반도체층은 부가적인 처리 없이는 높은 도전성을 나타내는 p형 도전층으로서 기능하지 않는다. 이에 대한 생각할 수 있는 하나의 이유는 기상 성장 중에 성장 환경으로부터 층으로 이동하는 수소(H)가 2족 불순물을 전기적으로 보상함으로써 상기 불순물을 불활성화시키기 때문이다. 따라서, 종래에는 층에 제2족 불순물을 첨가한 질화갈륨계 반도체층을 형성한 후 층내의 수소를 층외로 될 수 있는 한 일탈시키기 위해 열처리(예컨대, JP-A HEI 6-237012 참조)를 행하는 기술 수단이 채용되고 있다. 이외에 제2족 불순물을 전기적으로 활성화시키는 기술 수단으로서 하전 입자 조사 수단이 공지되어 있다(예컨대, JP-A SHO 53-20882 참조).
제2족 원소를 p형 불순물로서 첨가한 GaN계 반도체층으로부터 대부분의 양의 수소를 제거하여 얻어진 저저항의 p형 도전층을 이용하여 예컨대, pn접합형 LED를 구성해도 반드시 양호한 정류 특성 또는 정전 내압 특성이 안정적으로 얻어지는 것은 아니다. 특히, 정전 내압에 관해서는 p형 GaN계 반도체층을 형성하기 위한 기판으로서 도전성의 예컨대, Si 단결정 기판, SiC 기판, 또는 GaAs 기판 등을 이용한 경우에도 반드시 안정되고 양호한 특성이 얻어지는 것은 아니다.
본 발명은 상기와 같은 종래의 p형 GaN계 반도체층을 이용하여 구성된, 예컨대, 질화갈륨계 LED에 있어서의 정전 내압의 불안정함을 될 수 있는 한 저항의 상승을 억제하면서 극복하고, 정전 내압을 향상시키는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위한 것으로서,
(1) p형 불순물을 함유하여 p형 도전성을 나타내는 질화갈륨계 화합물 반도체층(p형층)을 가진 질화갈륨계 반도체 소자에 있어서, p형층은 표층부와 그 보다 내부의 심저부를 포함하고, 이 심저부는 p형 불순물과 수소를 공존시킨 영역으로 되어 있는 것을 특징으로 한다.
(2) 질화갈륨계 반도체 소자에 있어서 상기 p형 불순물은 도핑 또는 이온 주입에 의해 p형층에 함유되는 것을 특징으로 한다.
(3) 상기 (1) 또는 (2)에 기재된 질화갈륨계 반도체 소자에 있어서, p형층의 심저부는 p형 불순물에 대한 수소의 원자농도의 비가 거의 1:1인 것을 특징으로 한다.
(4) 상기 (1) 또는 (3)에 기재된 질화갈륨계 반도체 소자에 있어서, p형층 내의 심저부의 두께는 p형층의 전체 두께에 대하여 40% ~ 99.9%인 것을 특징으로 한다.
(5) 상기 (4)에 기재된 질화갈륨계 반도체 소자에 있어서, p형층 내의 심저부의 두께는 p형층의 전제 두께에 대하여 70% 이상인 것을 특징으로 한다.
(6) 상기 (1) ~ (5) 중 어느 하나에 기재된 질화갈륨계 반도체 소자에 있어서, p형층의 표층부에 있어서의 수소 함유량은 심저부의 수소 함유량의 1/3 이하인 것을 특징으로 한다.
(7) 상기 (1) ~ (5) 중 어느 하나에 기재된 질화갈륨계 반도체 소자에 있어서, p형층의 표층부에 있어서의 수소 함유량은 심저부의 수소 함유량의 1/2 이하인 것을 특징으로 한다.
(8) 상기 (1) ~ (5) 중 어느 하나에 기재된 질화갈륨계 반도체 소자에 있어서, p형층의 표층부에 있어서의 수소 함유량은 심저부의 수소 함유량의 2/3 이하인 것을 특징으로 한다.
(9) 상기 (1) ~ (5) 중 어느 하나에 기재된 질화갈륨계 반도체 소자에 있어서, p형층의 표층부에 있어서의 수소 함유량은 심저부의 수소 함유량보다 작은 것을 특징으로 한다.
본 발명에 의하면, p형층 내에 p형 불순물과 함께 특정량의 범위로 수소를 함유하는 고저항의 심저부를 내재시킨 p형 GaN계 반도체층을 이용하여 GaN계 반도체 소자를 형성한다. 따라서, 정전 내압이 뛰어난 GaN계 반도체 LED를 얻을 수 있다.
또한, 수소를 잔류시킨 고저항의 심저부를 내재시키고, 또한, 그 심저부의 상방의 층(표층부)에 수소 원자 농도를 심저부의 농도 미만, 바람직하게는 심저부의 1/3 이하 등으로 저감한 저저항의 영역으로 한, p형 GaN계 반도체층을 이용하여 GaN계 반도체 소자를 형성한다. 따라서, 정전 내압이 뛰어남과 아울러 p형층 전체의 수소 농도를 심저부와 같이 함유시켰을 경우에 비하여 순방향 전압이 낮은 GaN계 반도체 LED를 제조할 수 있다.
본 발명의 상기 목적과 다른 목적, 특징, 장점은 첨부 도면을 참조한 이하의 설명에 의해 당업자에게 자명해질 것이다.
도 1은 제 1 실시예에 의한 적층 구조체의 적층 구성을 나타낸 단면모식도이다.
도 2는 제 1 실시예에 의한 LED의 평면모식도이다.
본 발명에 의한 질화갈륨계 반도체 소자는 p형의 도전성을 나타내는 질화갈륨(GaN)계 화합물 반도체층(p형층)을 가지고 있고, p형층은 표층부와 그 내부의 심저부로 이루어지고, 심저부에는 p형의 불순물과 수소가 특정 범위 내에 있는 양으로 공존하고 있는 것을 특징으로 한다. 반도체 소자의 그 밖의 구성은 종래 공지기술의 것을 그대로 이용할 수 있다.
반도체 소자의 기판은 결정 기판, 특히, 단결정 기판인 것이 바람직하다. 기판 재료의 예로서, 사파이어, 입방체 SiC, 및 육방체 SiC를 포함한다. GaP, GaAs, 실리콘, ZnO, 및 GaN의 단결정이 사용될 수도 있다. p형층이 래티스 미스매치 결정 기판 상에 적층되는 경우, 시딩 프로세스(seeding process)라 불리는 래티스 미스매치 결정 에피텍셜 성장 기술(lattice-mismatch crystal epitaxial growth technique)(JP-A 2003-243302)이 유리하게 사용된다.
기판 상에 p형층을 성장시키기 위해서는 분자선 에피택시(MBE), 유기 금속 화학적 기상 퇴적(MOCVD), 및 하이드라이드 기상 성장(HVPE) 등의 기상 성장 수단을 이용할 수 있다. GaN계 반도체층을 구성하는 질소의 원료(질소원)로서 암모니아, 히드라진, 아지드화물 등을 사용할 수 있다. 또한, 제3족 구성 원소의 원료로서 트리메틸갈륨, 트리에틸갈륨, 트리페틸인듐, 및 트리메틸알루미늄 등을 사용할 수 있다.
p형층의 기상 성장 시에 첨가하는 p형 불순물(도펀트)로서는 Mg, Zn, Be, Ca, Sr, Ba, Cd, 및 Hg 등의 제2족 원소를 예시할 수 있다. 탄소(C) 등의 제4족에 속하는 양성 불순물도 이용될 수 있다. 그 중에서 Mg 등의 제2족 원소를 p형 불순물로서 이용하는 것이 바람직하다. Mg 등의 p형 불순물은 그 불순물의 층 내에 원자 농도가 5 × 1018㎝-3 ~ 1 × 1020㎝-3가 되도록 첨가되어 있는 것이 바람직하다. 이 불순물의 농도는 p형층[즉, 심저부 및 상층(표층부)] 내에서 거의 변함이 없다. p형층의 내부의 p형 불순물의 농도는 일반적인 2차 이온 질량 분석법(SIMS) 또는 오제 전자 분광법(AES) 등의 분석 수단에 의해 정해질 수 있다.
본 발명에 있어서, p형층은 p형 GaN 클래딩층, p형 GaN 콘택트층 등의 p형 GaN계 층이면 제한없이 적용될 수 있고, 이 중 적어도 하나의 층이 본 발명의 p형 층에 적용될 수 있다.
심저부를 포함하는 p형층은 전체 두께가 일반적으로 0.5㎛ 이하이며, 바람직하게는 0.2㎛ 이하, 더욱 바람직하게는 0.1㎛ 이하이다. 두께의 하한은 1㎚ 정도가 바람직하다. p형층의 전체 두께는 기상 성장 시에 있어서의 성장 반응계로의 제3족 구성원소의 원료 공급 시간을 조절하면 제어할 수 있다. p형층의 전체 두께는 예컨대, 광학 현미경, 주사형 전자 현미경(SEM), 투과형 전자 현미경(TEM) 등에 의한 관찰을 통해 결정될 수 있다.
본 발명에 의하면, 상기 두께를 갖는 p형층의 심저부에 수소를 잔존시킨다. 상기 범위는 예컨대, 약 10μΩ 이하의 저항 범위에 대응한다. 심저부는 p형층의 표층부 아래에 위치된 영역이고, 도 1에 도시된 콘택트층(107-1)에 대응한다. 이 수소를 잔존시킨 심저부에 있어서, p형 불순물과 잔존시킨 수소의 원자 농도 비율은 거의 1:1로 하는 것이 바람직하다. 따라서, 수소 농도는 상기 불순물 농도와 거의 같은 5 × 1018㎝-3 ~ 1 × 1020㎝-3 가 바람직하다. p형 불순물과 잔존시킨 수수 원자로 전기적으로 불활성한 복합체를 정량적으로 이 영역에 형성하기 위해서 수소 농도가 조절된다. p형층의 표층부는 바람직하게는 심저부의 수소 농도의 1/3 이하인 수소 농도를 갖는다. 심저부의 불순물 농도와 표층부의 불순물 농도가 서로 거의 일치하기 때문에, 표층부의 수소 농도는 표층부의 불순물 농도의 1/3 이하(원자 비율)가 된다. p형 불순물 농도(원자) 및 수소 농도(원자)는 SIMS 등의 종래의 분석 수단을 통해 정해질 수 있다.
p형 불순물을 전기적으로 불활성시키기 위해 수소를 잔존시키면 순방향 전압(Vf)과 문턱 전압(Vth)이 증가하는 것으로 생각된다. 그러나, 층 두께가 매우 얇기 때문에 실질적으로 전압에는 아무런 영향이 없다. p형층의 심저부는 p형층 전체 두께의 40% ~ 99.9%의 두께 영역이고, 특히, 70% ~ 99.9%가 바람직하다. p형층의 심저부와 표층부의 경계면은 p형층의 최대 수소 농도의 2/3의 농도를 갖는 서브층이며, SIMS에 의해 판별된다.
종래 열처리 수단에 의하면, p형 불순물과 전기적으로 불활성한 복합체를 형성하고 있는 p형층 내에 잔존하고 있는 수소를 가능한 한 많이 상기 층으로부터 제거한다. 본 발명에 의한 기술 수단은 심저부에 특정량의 수소를 잔존시키는 종래 가열 수단과는 완전히 다른 것이다.
본 발명에 있어서, p형 불순물을 포함하는 층은 상기 층에 p형 불순물을 첨가함으로써 형성되고, 이렇게 형성된 층은 비활성 가스를 주체로서 구성한 분위기 내에 있어서 제어된 속도로 냉각되어 특정량의 수소가 잔존하는 영역을 형성할 수 있다. 냉각을 시작하는 온도가 p형 불순물을 포함하는 층의 형성 온도와 마찬가지일 경우, 냉각 속도가 클수록 수소를 고의로 잔존시킨 영역의 두께는 감소한다. 또한, 냉각 속도가 동일할 경우, 냉각을 시작하는 온도가 고온일수록 수소를 고의로 잔존시킨 영역의 두께는 감소한다.
p형 불순물을 포함하는 층은 예컨대, 질소(N2), 아르곤(Ar), 또는 헬륨(He) 등의 불활성 가스와 수소(H2)의 혼합 가스 분위기 내에서도 냉각될 수 있다. 수소의 체적 함유율을 보다 크게하는 분위기 중에서 냉각하면, 수소를 고의로 잔존시킨 영역의 두께가 증가될 수 있다. 그러나, 수소의 체적 함유율은 40% 이하로 하는 것이 바람직하다. 수소의 함유량을 극단적으로 크게 하면 분위기 내에서 p형 불순물을 포함하는 층의 내부에 인입된 수소의 양이 증가한다. 이 경우, 수소를 잔존시키는 영역의 두께를 적절하게 제어하는 것이 어렵게 된다.
p형층 내에 특정량의 수소를 잔존시킨 영역의 두께는 냉각 개시 온도, 냉각 속도, 분위기의 구성, 및 냉각 설비의 형상 등에 따라 달라지게 된다. 따라서, 이러한 조건들은 일률적으로 규정될 수 없다. Mg을 도핑한 GaN층을 그 성장 온도인 1050℃로부터 질소 95체적%-수소 5체적%의 혼합 가스 분위기 내에서 실온에 이를 때까지 냉각할 경우, 본 발명에 의한 수소를 잔존시킨 영역을 형성하기에 적합한 냉각 속도는 대체로 40℃/분 ~ 300℃/분이다. 알루미늄(Al)을 포함하는 층[예컨대, AlXGaYN(0 ≤ X, Y ≤ 1, X + Y = 1)]의 경우에는 감소된 냉각 속도도 허용된다.
냉각 속도 및 냉각할 때의 분위기 가스의 구성을 변화시켜도 p형층 내에 첨가된 p형 불순물의 원자 농도의 분포는 변화되지 않는다. 따라서, 층 내에 포함되어 있는 수소의 감소율의 냉각 속도 의존성 등을 미리 조사해 두면 그 감소율에 의거하여 냉각 속도 등을 조정함으로써, p형층의 심저부에 p형 불순물과 수소의 원자 농도 비율을 거의 1:1로 하는 영역을 형성하는 것도 가능하게 된다.
p형층의 층 내의 전체에 수소를 잔존시키면 접촉 저항이 낮은 오믹 전극의 형성을 저해한다. 따라서, p형층을 예컨대, 오믹 전극을 형성하기 위한 콘택트층 등으로서 이용하는 경우, 수소를 잔류시키는 영역을 심저부에 형성하는 한편 표면측은 저저항으로 한 p형층을 사용하는 것이 바람직하다.
p형 오믹 전극을 형성하기 위해 p형 콘택트층, 또는 n형 GaN계 반도체층과 접합시켜서 낮은 순방향 전압을 얻는 pn 접합 구조를 구성하기 위한 p형층 등에 있어서, 표층부의 수소 원자 함유량은 동층의 심저부 영역에 잔존시킨 수소 원자 함유량의 1/3 이하로 제어되는 것이 바람직하다. 잔존시키는 수소의 농도를 감소시킴으로써 p형층의 표층부를 저저항층으로 할 수 있다.
수소 원자의 농도를 감소시켰기 때문에 전기적으로 활성화된 p형 불순물을 많이 포함하는 저저항 영역을 p형층의 표층부에 형성하기 위해서는 불활성 가스만으로 구성되는 분위기 내에서 냉각하는 것이 효과적이다. 예컨대, 질소, 아르곤, 또는 헬륨으로 구성된 분위기 내에서 냉각하는 것이 효과적이다. 구체적으로는 예컨대, MOCVD법에 의해 p형 불순물을 포함하는 층을 성장시킨 후 성장시의 분위기를 구성하고 있었던 수소 가스 대신에 질소 가스가 주로 포함된 분위기로 바꾸어 냉각함으로써 저저항 영역을 형성할 수 있다. 따라서, 냉각 개시시에 상기한 바람직한 비율로 수소를 포함하는 분위기 내에서 p형층의 심저부에 다량의 수소 원자를 포함하는 영역을 형성한 후, 불활성 가스를 주로 포함하는 분위기에서 상기 층을 냉각하는 경우, 이렇게 형성된 p형층은 다량의 수소 원자를 잔존시킨 고저항 영역으로서 기능하는 심저부와, 이 심저부 영역의 1/3 이하의 수소 원자 농도를 가지고 저저항 영역으로 기능하는 표층부를 포함한다.
p형층의 표층부에 저저항 영역을 형성하는 경우의 냉각 속도는 다량의 수소 원자를 잔류시키는 심저부 영역을 형성하는 경우의 냉각 속도보다 빠르게 하는 것이 바람직하다. p형층의 표층부에 저저항층을 형성하는 냉각 조작은 수소와 질소의 화합물[예컨대, 암모니아(NH3)]을 주로 포함하는 분위기에서 수행될 수 있지만, 수소와 질소의 화학 결합의 분리를 통해 화합물로부터 해제된 수소 원자가 냉각 중인 p형층의 표층부로 침입할 수 있기 때문에 이러한 방법은 바람직하지 않다.
p형 불순물을 첨가한 GaN계 반도체층의 외부로 제거되지 않고 층 내에 잔존시킨 수소는 동층의 내부에 고저항 영역을 형성할 수 있다.
p형 불순물을 첨가한 GaN계 반도체층의 내부에 잔존시킨 수소에 의해 형성된 고저항 영역은 소자 구동 전류를 발광층의 전체 표면에 확산시킬 수 있다.
p형 불순물을 첨가한 GaN계 반도체층의 내부에 잔존시킨 수소에 의해 형성된 고저항 영역은 소자 구동 전류가 발광층으로 단락적으로 흐르는 것을 억제할 수 있다.
[실시예 1]
GaN계 반도체 LED가 수소를 고의로 잔존시킨 영역을 포함하는 p형 GaN계 반도체층으로부터 제조된 실시예 1의 방법에 의해 본 발명을 상세히 설명한다.
도 1은 실시예 1에 설명된 LED(10)를 제조하는데 사용되는 에피텍셜 구조(11)를 나타낸 단면모식도이다. 도 2는 상기 LED(10)의 평면도이다.
적층 구조체(11)는 기판으로 한 사파이어의 c면[(0001) 결정면] 상에 순차적으로, 도핑되지 않은 GaN층(두께 : 2㎛)(102); 규소(Si) 도핑된 n형 GaN층(두께 : 2㎛, 캐리어 농도 : 1 × 1019㎝-3)(103); Si 도핑된 n형 Al0 .07Ga0 .93N 클래딩층(두께 : 12.5㎚, 캐리어 농도 : 1 × 1018㎝-3)(104); 6층의 Si 도핑된 GaN 장벽층(두께 : 14.0㎚, 캐리어 농도 : 1 × 1018㎝-3)과 5층의 도핑되지 않은 In0 .20Ga0 .80N 웰층(두께 : 2.5㎚)을 포함하는 다중 양자 웰 구조의 발광층(105); Mg 도핑된 p형 Al0.07Ga0.93N 클래딩층(두께 : 10㎚)(106); 및 Mg 도핑된 GaN 콘택트층(두께 : 100㎚)(107)을 적층하여 구성된다. 상기 적층 구조체(11)의 각 구성층(102 ~ 107)은 종래의 감압 MOCVD 수단으로 성장되었다.
특히, Mg 도핑된 GaN 콘택트층(107)은, Mg 도핑된 Al0 .07Ga0 .93N 클래딩층(106)의 성장이 종료된 후, 성장 반응 노 내의 압력을 2 × 104㎩로 조정하는 단계; 트리메틸갈륨과 암모니아를 원료로 하여 비스시클로펜타마그네슘(bis-Cp2Mg)을 Mg-도펀트로서 1050℃로 Mg 도핑된 GaN층의 기상 성장을 시작하는 단계; 트리메틸갈륨, 암모니아, 및 Mg-도펀트를 성장 반응 노 내에 4분간 계속해서 공급하고, 두께를 0.1㎛로 하는 Mg 도핑된 GaN층을 형성하는 단계; 트리메틸갈륨과 bis-Cp2Mg의 성장 반응 노 내로의 공급을 정지하여 Mg 도핑된 GaN층의 성장을 정지하는 단계를 포함하는 공정을 통해 성장된다.
콘택트층(107)으로 기능하는 Mg 도핑된 GaN층의 기상 성장을 완료한 후, 즉시, 기판(101)을 가열하기 위해 사용되는 고주파 유도 가열식 히터의 동작을 정지 시킨다. 이것보다, 각 구성층(102 ~ 107)을 기상 성장시킨 성장 반응 노 내에서 적층 구조체(11)의 냉각을 시작한다. 적층 구조체(11)의 냉각시 사용된 분위기는 적층 구조체(11)의 각 구성층을 기상 성장시키는데 사용된 수소 캐리어 가스에 질소를 혼합시켜서 구성한다. 질소와 수소의 혼합 비율은 95:5의 체적 비율로 한다. 이 상태에서 기판의 온도를 실온까지 20분간 냉각시킨다. 따라서, 평균 냉각 속도는 53℃/분이 된다.
실온까지 냉각시킨 후, 성장 반응 노로부터 적층 구조체(11)를 제거하고, 콘택트층(107)으로 기능하는 Mg 도핑된 GaN층의 마그네슘 원자 농도와 수소 원자 농도가 종래의 SIMS 분석법을 통해 양적으로 정해진다. Mg 원자는 7 × 1019㎝-3의 농도로 표면으로부터 깊이 방향으로 하부까지 일정한 농도로 분포되어 있다. 수소 원자는 표층부에서 Mg 원자의 농도보다 작은 약 2 × 1019㎝-3의 농도로 분포되어 있다. 그러나, 표면으로부터 30㎚의 깊이의 부분[표층부(107-2)] 아래에 위치된 심저부에는 수소 원자가 6 × 1019㎝-3의 거의 일정한 농도로 존재하고 있다. 상기 층(106, 107) 사이의 접합 계면으로부터 70㎚의 깊이의 Mg 도핑된 p형 GaN층(107)의 심저부(107-1)에는 Mg과 수소의 원자 농도 비가 거의 1:1로 되는 영역이 형성되는 결과가 나타난다. 이 영역의 저항은 전류-전압(I-V) 특성으로부터 약 2㏀으로 견적되었다.
LED(10)는 콘택트층(107)으로 기능하는 상기 p형층을 가지는 에피텍셜층 구조체(11)로부터 제작된다. 우선, n형 오믹 전극(108)을 형성할 구조 영역에 일반적 인 드라이 에칭을 시행하고, Si 도핑된 GaN층(103)의 상기 영역을 노출시킨다. 노출시킨 표면부분에는 n형 오믹 전극(108)[티타늄(Ti)과 알루미늄(Al)의 이중층 구조]이 형성된다. n형 오믹 전극 영역 이외의 영역에 있어서, 수소를 고의로 잔류시킨 영역을 포함하는 접촉층(107)의 거의 전체 표면 상에 p형 오믹 전극(109)이 형성되었다. p형 오믹 전극(109)은 백금(Pt)막, 로듐(Rh)막, 및 금(Au)막의 중층 구조(multilayer structure)를 가지고, 발광층으로부터 사파이어 기판(101)을 향하여 발광된 광을 반사하는 기능을 갖는다. 백금막은 p형 접촉층(107)의 표면과 접촉되어 있다.
p형 및 n형 오믹 전극(108, 109)을 형성한 후, 사파이어 기판(101)의 이면을 다이아몬드 입자 등의 연마 입자를 사용하여 연마함으로써 경면으로 마무리된다. 이어서, 적층 구조체(11)는 정방형(350㎛×350㎛)의 개별적인 LED(10)로 커팅된다. 각 칩은 오믹 전극(108, 109)을 통해 서브 마운팅(sub-mounting)됨으로써 플립 칩 피스(flip-chip piece)를 형성한다. 이 피스는 리드 프레임 상에 배치되어 리드 프레임에 금선(gold wire)으로 결선된다.
p형 오믹 전극(108)과 n형 오믹 전극(109) 사이에 순방향 전류가 흐르는 경우에 플립 칩 LED의 전기적 특성 및 발광 특성이 평가된다. 순방향 전류가 20㎃인 경우에 순방향 전압(Vf)은 3.2V가 된다. 사파이어 기판(101)을 통해 외부로 발광된 광의 파장이 455㎚이다. 일반적인 적분 구를 통해 측정되는 발광된 광은 출력은 10㎽이다. 이러한 특성은 거의 전체 원형 기판(101)(직경 : 2인치) 상에 형성된 약 10000개의 LED(외관 불량품은 제외됨) 각각에 대해서 일정하게 얻어진다.
각 LED(10)에 대하여 간단한 정전 파괴 테스트를 실시하였다. 정전기가 LED에 돌발적으로 인가되는 것을 상정하고, 펄스 전압을 전극간에 순간적으로 인가한 후, 역방향으로 전극간 단락의 유무를 조사하였다. 따라서, 테스팅된 100개의 칩 중에서 1000V의 펄스 전압을 인가했을 때 파괴된 LED 칩은 단 하나였다. 즉, 역방향 전압(Vr)에 대한 불량 발생율은 1%였다.
[비교예]
비교예에 있어서, Mg 도핑된 p형 GaN 콘택트층은 상기 실시예 1에 사용된 것과는 다른 성장후 처리법에 의해 형성된다. 실시예 1에 사용된 것과 동일한 적층 구조체는 실시예 1에 사용된 것과 동일한 조건과 동일한 공정에 의해 형성된다. 이어서, 적층 구조체는 기상 성장 시에 캐리어 가스로 사용된 수소가 연속적으로 공급되는 동안 350℃까지 냉각된다. 이어서, 적층 구조체는 실온까지 냉각된다. 이렇게 냉각된 구조체는 기상 성장 시에 사용된 노와 다른 열처리 노 내에 배치되어 질소 분위기에서 1분간 900℃로 유지된다. p형 불순물을 전기적으로 활성화시키기 위해 통상적인 열처리가 수행된다.
비교예에 있어서, 종래의 SIMS에 의해 결정된 Mg 도핑된 p형 GaN층의 수소 원자 농도는 마그네슘 원자 농도(7 × 1019㎝-3)의 약 1/100 이하이다. 따라서, 특히, 수소의 농도가 높은 영역은 p형층 내에서 관찰되지 않는다. 이어서, 실시예 1과 동일한 방식으로 에피텍셜 적층 구조체를 가공하고, 마운팅함으로써 LED 칩이 제작된다. n형 및 p형 오믹 전극의 층 구성과 평면형상도 실시예 1과 동일하게 하 였다.
각각의 제작된 LED는 실시예 1과 동일한 전기적 특성과 발광 특성을 나타낸다. 그러나, 동일한 정전 파괴 테스트에서는 100개의 LED 중에서 100V의 펄스 전압을 인가했을 때 파괴되는 LED는 50개였다. 100V의 저전압을 순시 인가했을 때 역방향 내전압의 불량을 발생시키지 않는 50개의 LED도 1000V로 정전 파괴 테스트에서는 모두 전기적으로 파괴되었다.
실시예 1의 LED와 본 비교예의 LED의 상위점은 Mg 도핑된 p형 GaN층 내부에 수소를 잔존시킨 영역을 형성했는지의 여부이다. 상기한 바와 같이, 비교예의 LED에 대한 정전 파괴 테스트의 결과는 상당히 나쁘다. 이것은 수소를 잔존시킨 영역을 포함하는 p형 GaN계 반도체층은 정전 내압이 뛰어난 LED를 구성하는데 효과적이라는 것을 나타낸다.
[실시예 2]
실시예 2에서는 실시예 1과 동일한 적층 구조체에 대하여 실시예 1과 다른 방식으로 냉각을 실행하여 LED를 구성한 경우를 예로서 본 발명을 설명한다.
콘택트층(107)으로 기능하는 Mg 도핑된 GaN층을 기상 성장시킨 후, 즉시, 기판(101)의 가열을 위해 사용된 고주파 유도 가열식 히터의 동작을 정지시켰다. 기상 성장된 각 구성층(102 ~ 107)을 포함하는 도 1에 도시된 적층 구조체(11)의 냉각을 기상 성장 노 내에서 1050℃로부터 개시하였다. 적층 구조체(11)를 냉각할 때의 분위기는 적층 구조체(11)의 각 구성층을 기상 성장시키는데 사용된 수소 캐리어 가스에 질소를 혼합시켜서 구성하였다. 질소와 수소의 혼합 비율은 95:5의 체적 비율로 하였다. 1050℃로부터 800℃에 이를 때까지 70℃/분의 냉각 속도로 적층 구조체를 냉각하였다.
800℃로부터 600℃까지 질소만을 포함하는 분위기에서 일정한 냉각 속도로 냉각하였다. 이어서, 기판을 20분간 실온까지 냉각시켰다. 따라서, 평균 냉각 속도는 85℃/분이었다.
실온까지 냉각시킨 후, 적층 구조체(11)는 기상 성장 노로부터 제거되고, 콘택트층(107)으로 기능하는 Mg 도핑된 GaN층의 마그네슘 원자 농도와 수소 원자 농도는 종래의 SIMS에 의해 결정되었다. 마그네슘 원자는 7 × 1019㎝-3의 농도로 표면으로부터 깊이 방향으로 하부까지 거의 일정하게 분포되고 있었다. 표층부의 수소 원자 농도는 약 5 × 1018㎝- 3 로 급격히 감소되었고, 표면으로부터 30㎚ 깊이의 부분 아래에 위치된 심저부에는 수소 원자가 6 × 1019㎝-3의 거의 일정한 농도로 존재하고 있었다. 따라서, Mg와 수소의 약 1:1 비율의 원자 농도를 갖는 영역이 층(106, 107) 사이의 접합 계면으로부터 70㎚ 깊이의 Mg 도핑된 p형 GaN층(107)의 심저부에 형성된다. 표면은 심저부의 1/10 이하의 수소 원자 농도를 갖는 저저항 영역이 되었다. 이 영역의 저항은 전류-전압(I-V) 특성으로부터 약 1㏀ 이하로 설정되었다.
실시예 1과 마찬가지로, 도 2에 도시된 플립 칩 LED의 전기적 특성과 발광 특성은 n형 오믹 전극(108)과 p형 오믹 전극(109) 사이에 순방향 전류가 흐를 때 측정되었다. 순방향 전류가 20㎃인 경우 순방향 전압(Vf)은 실시예 1의 LED 칩보다 작은 3.0V이었다. 사파이어 기판(101)을 통해 외부로 발광된 광의 파장은 455㎚이었다. 일반적인 적분 구를 통해 결정된 발광된 광의 출력은 12㎽이었다. 이러한 특성은 거의 전체 원형 기판(101)(직경 : 2인치) 상에 형성된 약 10000개의 LED(외관 불량품은 제외됨) 각각에 대해서 일정하게 얻어진다.
각 LED(10)에 대하여 간단한 정전 파괴 테스트를 실시하였다. 정전기가 LED에 돌발적으로 인가되는 것을 상정하고, 펄스 전압을 전극간에 순간적으로 인가한 후, 역방향으로 전극간 단락의 유무를 조사하였다. 따라서, 테스팅된 100개의 칩 중에서 1000V의 펄스 전압을 인가했을 때 파괴된 LED 칩은 단 하나였다. 즉, 역방향 전압(Vr)에 대한 불량 발생율은 1%였다.
본 발명에 의한 반도체 소자는 청색, 녹색, 자외선 발광 다이오드, 레이저 다이오드, 또는 핀형 수광 소자 등에 이용된다.

Claims (9)

  1. p형 불순물을 함유하여 p형 도전성을 나타내는 질화갈륨계 화합물 반도체층(p형층)을 가진 질화갈륨계 반도체 소자에 있어서, 상기 p형층은 표층부와 그 보다 내부의 심저부를 포함하고, 상기 심저부는 상기 p형 불순물과 수소를 공존시킨 영역으로 되어 있는 것을 특징으로 하는 질화갈륨계 반도체 소자.
  2. 제 1 항에 있어서,
    상기 p형 불순물은 도핑 또는 이온 주입에 의해 상기 p형층에 함유되는 것을 특징으로 하는 질화갈륨계 반도체 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 p형층의 심저부는 상기 p형 불순물에 대한 수소의 원자농도의 비가 거의 1:1인 것을 특징으로 하는 질화갈륨계 반도체 소자.
  4. 제 1 항 ~ 제 3 항 중 어느 한 항에 있어서,
    상기 p형층 내의 심저부의 두께는 상기 p형층의 전체 두께에 대하여 40% ~ 99.9%인 것을 특징으로 하는 질화갈륨계 반도체 소자.
  5. 제 4 항에 있어서,
    상기 p형층 내의 심저부의 두께는 상기 p형층의 전제 두께에 대하여 70% 이상인 것을 특징으로 하는 질화갈륨계 반도체 소자.
  6. 제 1 항 ~ 제 5 항 중 어느 한 항에 있어서,
    상기 p형층의 표층부에 있어서의 수소 함유량은 상기 심저부의 수소 함유량의 1/3 이하인 것을 특징으로 하는 질화갈륨계 반도체 소자.
  7. 제 1 항 ~ 제 5 항 중 어느 한 항에 있어서,
    상기 p형층의 표층부에 있어서의 수소 함유량은 상기 심저부의 수소 함유량의 1/2 이하인 것을 특징으로 하는 질화갈륨계 반도체 소자.
  8. 제 1 항 ~ 제 5 항 중 어느 한 항에 있어서,
    상기 p형층의 표층부에 있어서의 수소 함유량은 상기 심저부의 수소 함유량의 2/3 이하인 것을 특징으로 하는 질화갈륨계 반도체 소자.
  9. 제 1 항 ~ 제 5 항 중 어느 한 항에 있어서,
    상기 p형층의 표층부에 있어서의 수소 함유량은 상기 심저부의 수소 함유량보다 작은 것을 특징으로 하는 질화갈륨계 반도체 소자.
KR1020067019073A 2004-03-04 2005-03-03 질화갈륨계 반도체 소자 KR100827993B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004060495 2004-03-04
JPJP-P-2004-00060495 2004-03-04

Publications (2)

Publication Number Publication Date
KR20060115400A true KR20060115400A (ko) 2006-11-08
KR100827993B1 KR100827993B1 (ko) 2008-05-08

Family

ID=37652811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019073A KR100827993B1 (ko) 2004-03-04 2005-03-03 질화갈륨계 반도체 소자

Country Status (6)

Country Link
US (1) US7453091B2 (ko)
JP (1) JP4901115B2 (ko)
KR (1) KR100827993B1 (ko)
CN (1) CN100470857C (ko)
TW (1) TWI295513B (ko)
WO (1) WO2005086242A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841206B2 (ja) * 2005-09-06 2011-12-21 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP4906341B2 (ja) * 2005-12-26 2012-03-28 昭和電工株式会社 ＩＩＩ族窒化物ｐ型半導体の製造方法
US20120088566A1 (en) 2010-04-27 2012-04-12 Aristocrat Technologies Australia Pty Limited Method of gaming, a gaming system and a game controller
JP2012094688A (ja) * 2010-10-27 2012-05-17 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5872327B2 (ja) * 2011-03-10 2016-03-01 株式会社東芝 半導体整流素子
JP6144630B2 (ja) * 2012-08-30 2017-06-07 日本碍子株式会社 複合基板の製造方法、１３族元素窒化物からなる機能層の製造方法
JP6844520B2 (ja) 2017-12-12 2021-03-17 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1095154A (en) 1976-08-10 1981-02-03 James A. Van Vechten Heterostructure semiconductor devices
DE2728711A1 (de) 1976-08-10 1978-02-16 Ibm Verfahren zum herstellen von halbleiterbauelementen aus verbindungshalbleitermaterial
JPS5931232B2 (ja) 1977-11-17 1984-07-31 松下電器産業株式会社 ＧａＮ発光素子
JPS553834A (en) 1978-06-23 1980-01-11 Yasuko Shiomi Hand shower with water-stop valve
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JPH0783136B2 (ja) 1993-02-10 1995-09-06 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
EP0772247B1 (en) 1994-07-21 2004-09-15 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and production method thereof
JP3538628B2 (ja) 1994-10-18 2004-06-14 豊田合成株式会社 ３族窒化物半導体発光素子の製造方法
JPH09266218A (ja) 1996-03-28 1997-10-07 Nippon Steel Corp ｐ型化合物半導体の低抵抗化方法
JP3688843B2 (ja) * 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
TW329058B (en) 1997-03-20 1998-04-01 Ind Tech Res Inst Manufacturing method for P type gallium nitride
JP3433075B2 (ja) * 1997-11-19 2003-08-04 株式会社東芝 窒化物系半導体素子の製造方法
JPH11177133A (ja) * 1997-12-09 1999-07-02 Rohm Co Ltd 半導体発光素子
JP2000208800A (ja) * 1998-11-13 2000-07-28 Fuji Xerox Co Ltd 太陽電池及びそれを用いた自己電力供給型表示素子、並びに太陽電池の製造方法
TW516101B (en) 1999-09-22 2003-01-01 Epistar Corp Method for producing gallium nitride compound semiconductor
JP3233139B2 (ja) 1999-09-30 2001-11-26 松下電器産業株式会社 窒化物半導体発光素子及びその製造方法
TW449931B (en) 2000-01-27 2001-08-11 United Epitaxy Co Ltd Manufacturing method of P-type semiconductor with a low resistance coefficient
TW502457B (en) 2000-06-26 2002-09-11 Ping-Yu Guei Method for activating p-type GaN film
JP2002324913A (ja) 2001-04-25 2002-11-08 Ricoh Co Ltd Ｉｉｉ族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JP2002203798A (ja) 2001-12-06 2002-07-19 Matsushita Electric Ind Co Ltd ｐ型窒化物半導体及びその製造方法
JP3656606B2 (ja) 2002-02-15 2005-06-08 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法

Also Published As

Publication number Publication date
JP4901115B2 (ja) 2012-03-21
TW200601587A (en) 2006-01-01
US7453091B2 (en) 2008-11-18
US20070187693A1 (en) 2007-08-16
WO2005086242A1 (en) 2005-09-15
TWI295513B (en) 2008-04-01
CN1943047A (zh) 2007-04-04
CN100470857C (zh) 2009-03-18
JP2005286318A (ja) 2005-10-13
KR100827993B1 (ko) 2008-05-08

Similar Documents

Publication Publication Date Title
US8587022B2 (en) Nitride semiconductor light-emitting element and process for production thereof
US8097482B2 (en) Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
JP6701385B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
US8309984B2 (en) Nitride-based semiconductor device having electrode on m-plane
JP2007157853A (ja) 半導体発光素子およびその製造方法
KR100827993B1 (ko) 질화갈륨계 반도체 소자
US6734091B2 (en) Electrode for p-type gallium nitride-based semiconductors
US7436045B2 (en) Gallium nitride-based semiconductor device
US20040000670A1 (en) Bonding pad for gallium nitride-based light-emitting device
US7525128B2 (en) Zinc-oxide-based double-heterostructure light-emitting diode
KR101030823B1 (ko) 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
US7847314B2 (en) Gallium nitride-based compound semiconductor light-emitting device
JP4705384B2 (ja) 窒化ガリウム系半導体素子
JP3060931B2 (ja) 窒化物半導体素子及びその製造方法
JP2001119065A (ja) ｐ型窒化物半導体及びその製造方法
JP4297884B2 (ja) ＩＩＩ族窒化物ｐ型半導体およびその製造方法
CN107706277B (zh) 一种透明导电层的制作方法及其发光二极管
WO2005106982A1 (en) Group iii nitride semiconductor light-emitting device
TWI269465B (en) P-type group III nitride semiconductor and production method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 11