KR20060113191A - 전자 방출 소자의 제조 방법 - Google Patents

Abstract

본 발명은 절연층에 발생되는 언더컷을 제거하여 제조 품질을 높일 수 있는 전자 방출 소자의 제조 방법을 제공한다.

본 발명에 따른 전자 방출 소자의 제조 방법에서는 기판의 전면 상부에 절연층과 개구부가 구비된 전극층이 순차적으로 적층된 상태에서 개구부에 의해 노출된 절연층 부위를 식각하여 절연층에 개구부를 형성하며, 절연층의 식각 후 기판을 그 후면이 위를 향하도록 배치하고, 절연층을 열처리하여 식각에 의해 발생된 언더컷을 제거한다.

FEA, 절연층, 언더컷, 게이트전극, 습식식각, 열처리

Description

전자 방출 소자의 제조 방법{METHOD OF MANUFACTURING ELECTRON EMISSION DEVICE}

도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 전자 방출 소자의 제조 방법을 설명하기 위한 순차적 공정 단면도이다.

도 2a 내지 도 2d는 본 발명의 제2 실시예에 따른 전자 방출 소자의 제조 방법을 설명하기 위한 순차적 공정 단면도이다.

도 3a 내지 도 3c는 본 발명의 제3 실시예에 따른 전자 방출 소자의 제조 방법을 설명하기 위한 순차적 공정 단면도이다.

도 4는 본 발명의 제1 실시예의 제조 방법에 의해 제조된 전자 방출 구조물을 구비한 전자 방출 소자를 나타낸 부분 단면도이다.

본 발명은 전자 방출 소자에 관한 것으로, 보다 상세하게는 절연층의 언더컷 발생을 억제하여 제조 품질을 높이기 위한 전자 방출 소자의 제조 방법에 관한 것이다.

일반적으로, 전자 방출 소자는 전자원으로 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식이 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA, 이하 FEA라 칭함)형, 표면 전도 에미션(Surface Conduction Emission; SCE, 이하 SCE라 칭함)형, 금속-절연체-금속(Metal-Insulator-Metal; MIM, 이하 MIM이라 칭함)형 및 금속-절연체-반도체(Metal-Insulator-Semiconductor; MIS, 이하 MIS라 칭함)형 등이 알려져 있다.

이 가운데 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뽀죡한 팁 구조물이나, 카본 나노튜브와 흑연 및 다이아몬드상 카본과 같은 카본계 물질을 전자 방출부로 형성한 예가 개발되고 있다.

통상의 FEA형 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 캐소드 전극과 게이트 전극을 구비하며, 제 2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 효율적으로 가속되도록 하는 애노드 전극이 형성되어 소정의 발광 또는 표시 작용을 하는 구조로 이루어진다.

상기 캐소드 전극과 게이트 전극은 제1 절연층을 사이에 두고 서로 교차하는 방향을 따라 순차적으로 형성되고, 두 전극의 교차 영역마다 게이트 전극과 제1 절연층에 개구부가 각각 형성되며, 이 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성되는 것이 일반적이다.

또한, 전자빔 집속을 위하여 게이트 전극 위에 제2 절연층과 집속 전극을 배치한 구조가 공지되어 있다. 제2 절연층과 집속 전극에도 전자빔 통과를 위한 각각의 개구부가 형성된다.

상술한 FEA형 전자 방출 소자에서 절연층을 형성할 때, 대형화 및 공정 단가 등을 감안하여 스크린 인쇄, 닥터 블레이드 및 라미네이트와 같은 이른바 후막 공정을 이용할 수 있다. 이 경우 제1 절연층과 제2 절연층은 대략 3㎛ 이상의 두께로 형성하되 습식 식각(wet etching)에 의해 식각되어 개구부를 형성한다.

그런데, 상기 후막 공정에 의한 절연층을 구비하는 전자 방출 소자에서는 습식 식각에 의한 절연층의 식각 후, 공정 고유의 등방성 식각 특성으로 인해 전극 하부의 절연층에 언더컷(under cut)이 발생할 수 있다. 또한, 전극 물질과 절연층 물질간의 화학적 반응에 의해 전극과 접촉하는 부위의 절연층 식각율이 증가하여 전극 상부의 절연층에 언더컷이 발생할 수 있다.

상기 언더컷은 게이트 전극과 집속 전극의 박리를 유발하고, 절연층 개구부의 폭을 증가시켜 폭에 대한 깊이의 비율, 즉 종횡비(aspect ratio)를 감소시켜 고집적 화소 배열을 어렵게 한다.

따라서, 후막 공정에 의한 절연층을 구비한 전자 방출 소자에서는 게이트 전극 박리에 의해 누설 전류가 발생하고 고해상도 전자 방출 소자 제작이 어려워지는 문제가 있다.

따라서, 본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으 로, 절연층에 발생되는 언더컷을 제거하여 제조 품질을 높일 수 있는 전자 방출 소자의 제조 방법을 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판의 전면 상부에 절연층과 개구부가 구비된 전극층이 순차적으로 적층된 상태에서 개구부에 의해 노출된 절연층 부위를 식각하여 절연층에 개구부를 형성하며, 절연층의 식각 후 기판을 그 후면이 위를 향하도록 배치하고, 절연층을 열처리하여 식각에 의해 발생된 언더컷을 제거하는 전자 방출 소자의 제조 방법을 제공한다.

상기 열처리는 절연층의 연화점의 ± 5% 온도에서 진공이나 불활성 가스 분위기로 수행한다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

기판의 전면 위에 캐소드 전극을 형성하고, 캐소드 전극을 덮도록 기판의 전면 전체에 제1 절연층을 형성하고, 제1 절연층 위에 개구부를 가지는 게이트 전극을 형성하고, 게이트 전극을 덮도록 제1 절연층 위에 제2 절연층을 형성하고, 제2 절연층 위에 개구부를 가지는 집속 전극을 형성하고, 집속 전극의 개구부에 의해 노출된 제2 절연층 부위를 식각하여 제2 절연층에 개구부를 형성하고, 게이트 전극의 개구부에 의해 노출된 제1 절연층 부위를 식각하여 제1 절연층에 개구부를 형성하고, 제1 및 제2 절연층에 발생되는 언더컷의 위치에 따라 기판의 전면 또는 후면이 위를 향하도록 기판을 배치한 상태에서 제1 및 제2 절연층을 열처리하여 언더컷 을 제거하는 단계들을 포함하는 전자 방출 소자의 제조 방법을 제공한다.

상기 언더컷이 집속 전극 및 게이트 전극 아래로 발생된 경우 열처리는 기판의 후면이 위를 향하도록 기판을 배치한 상태에서 수행하고, 상기 언더컷이 게이트 전극 위로 발생된 경우 열처리는 기판의 전면이 위를 향하도록 기판을 배치한 상태에서 수행한다.

상기 열처리는 제2 절연층의 연화점의 ± 5% 온도에서 진공이나 불활성 가스 분위기로 수행한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

먼저, 도 1a 내지 도 1e를 참조하여 본 발명의 제1 실시예에 따른 전자 방출 소자의 제조 방법을 설명한다.

도 1a를 참조하면, 기판(10)의 전면 위에 일 방향을 따라 스트라이프 형상으로 캐소드 전극(12)을 형성하고, 캐소드 전극(12)을 덮으면서 제1 기판(10)의 전면 전체에 절연층(14)을 형성한다.

여기서, 절연층(14)은 스크린 인쇄, 라미네이트 및 닥터 블레이드와 같은 이른바 후막 공정에 의해 대략 3㎛ 이상의 두께로 형성한다.

그 다음, 절연층(14) 위에 크롬(Cr)과 같은 금속 재질로 이루어진 게이트 전극 물질층(16)을 형성한다.

도 1b를 참조하면, 포토리소그라피 공정 및 식각 공정에 의해 게이트 전극 물질층(16)을 패터닝하여 개구부(16a)를 형성한다. 이 개구부(16a)는 캐소드 전극 (11)과 이후 형성될 게이트 전극의 교차 영역에 위치한다.

그 다음, 개구부(16a)에 의해 노출된 절연층(14) 부위를 습식 식각에 의해 식각하여 절연층(14)에 개구부(14a)를 형성하여, 이후 형성될 전자 방출부가 위치할 캐소드 전극(12)의 일부 표면을 노출시킨다. 이때, 습식 식각 공정 고유의 특성상 게이트 전극 물질층(16) 하부의 절연층(14)에 언더컷(100)이 발생될 수 있다.

도 1c를 참조하면, 상기 구조물이 형성된 기판(10)의 후면이 위를 향하도록 배치한 후 열처리 공정에 의해 절연층(14)을 열처리한다.

이때, 열처리 공정은 게이트 전극 물질층(16) 및 캐소드 전극(12)의 산화가 발생되지 않도록 진공이나 불활성 가스, 일례로 N₂ 또는 Ar 가스 분위기로 절연층(14)의 프릿(frit)이 녹기 시작하는 온도인 이른바 연화점(softening temperature) 부근의 온도, 바람직하게는 연화점의 ± 5% 온도에서 수행한다.

그러면, 게이트 전극 물질층(16) 쪽으로 절연층(14)의 플로우(flow)가 이루어져 언더컷이 발생된 부위를 절연층 물질이 채우게 된다. 열처리 공정 후 다시 기판(10)의 전면을 위로 향하도록 배치하면, 도 1d에 도시된 바와 같이, 절연층(14)에 발생된 언더컷(100; 도 1b 참조)이 제거되고 절연층(14)의 개구부(14a) 폭이 감소하여 종횡비가 증가한다.

도 1e를 참조하면, 포토리소그라피 공정 및 식각 공정에 의해 게이트 전극 물질층(16)을 패터닝하여 캐소드 전극(12)과 직교하는 방향을 따라 스트라이프 형상으로 배치되는 게이트 전극(16')을 형성한다.

그 후, 노출된 캐소드 전극(12) 위로 후막형 또는 박막형의 전자 방출부(18)를 형성한다.

먼저, 후막형 전자 방출부(18)는 분말 상의 전자 방출 물질에 비히클과 바인더 등의 유기물을 혼합하여 인쇄에 의해 적합한 점도를 갖는 페이스트 상의 전자 방출 물질을 형성하고, 노출된 캐소드 전극(12) 위로 이 전자 방출 물질을 스크린 인쇄한 후 건조 및 소성하는 과정에 의해 형성할 수 있다.

다른 한편으로, 후막형 전자 방출부(18)는 ① 전술한 페이스트 상의 전자 방출 물질에 감광성 물질을 더욱 포함시키고, ② 기판(10)의 전면 전체에 이 전자 방출 물질을 스크린 인쇄한 후, ③ 제1 기판(10)의 후면에 노광 마스크(미도시)를 개재한 상태에서 제1 기판(10)의 후면을 통해 자외선을 조사하여 캐소드 전극(12) 위에 채워진 전자 방출 물질을 선택적으로 경화시키고, ④ 현상을 통해 경화되지 않은 전자 방출 물질을 제거한 다음, 건조 및 소성하는 과정에 의해 형성할 수 있다.

이 경우, 기판(10)은 투명 기판으로 이루어지고, 캐소드 전극(12)은 ITO(Indium Tin Oxide)와 같은 투명 도전 물질로 이루어진다.

그리고, 박막형 전자 방출부는 화학기상증착, 스퍼터링 또는 카본 나노튜브의 직접 성장법 등에 의해 형성할 수 있다.

이와 같이, 본 실시예에 의한 제조 방법에서는 게이트 전극(16') 하부의 절연층(14)에 발생되는 언더컷(100)을 효율적으로 제거할 수 있으므로, 언더컷에 의해 야기되는 게이트 전극(16')의 박리 및 이로 인한 누설 전류 발생을 방지할 수 있다.

또한, 절연층(14)의 플로우에 의해 언더컷(100)이 제거되면서 동시에 절연층(14) 개구부(14a)의 폭이 감소하여 개구부(14a)의 종횡비가 증가함에 따라 고집적 화소 배열이 용이해진다.

다음으로, 도 2a 내지 도 2e를 참조하여 본 발명의 제2 실시예에 따른 전자 방출 소자의 제조 방법을 설명한다. 본 실시예는 제1 실시예와 달리 게이트 전극 위로 전자빔 집속을 위한 집속 전극이 더 구비되어 게이트 전극과 캐소드 전극 사이뿐만 아니라 게이트 전극과 집속 전극 사이에 절연층이 더 형성되는 경우, 게이트 전극과 집속 전극 아래로 각각의 절연층에 발생되는 언더컷을 동시에 제거하는 방법을 나타낸다.

도 2a를 참조하면, 기판(20)의 전면 위에 일 방향을 따라 스트라이프 형상으로 캐소드 전극(22)을 형성하고, 캐소드 전극(22)을 덮으면서 기판(20)의 전면 전체에 제1 절연층(24)을 형성한다. 여기서, 제1 절연층(24)은 제1 실시예와 마찬가지로 스크린 인쇄, 라미네이트 및 닥터 블레이드와 같은 후막 공정에 의해 대략 3㎛ 이상의 두께로 형성한다.

그 다음, 제1 절연층(24) 위에 크롬(Cr)과 같은 금속 재질로 이루어진 게이트 전극 물질층을 형성하고, 포토리소그라피 공정 및 식각 공정에 의해 게이트 전극 물질층을 패터닝하여 캐소드 전극(22)과 직교하는 방향을 따라 스트라이프 형상으로 배치되면서 캐소드 전극(22)과의 교차 영역에 위치하는 개구부(26a)를 가지는 게이트 전극(26)을 형성한다.

그 후, 게이트 전극(26)을 덮도록 제1 절연층(24) 위에 제2 절연층(28)을 형 성한다. 여기서, 제2 절연층(28)은 제1 절연층(24)과 마찬가지로 스크린 인쇄, 라미네이트 및 닥터 블레이드와 같은 후막 공정에 의해 대략 1㎛ 이상의 두께로 형성하며, 제1 절연층(24)과 동일한 물질로 이루어진다.

그 다음, 제2 절연층(28) 위에 집속 전극(30)을 형성하고, 포토리소그라피 공정 및 식각 공정에 의해 집속전극(30)을 식각하여 집속 전극(30)에 개구부(30a)를 형성한다. 집속 전극(30)의 개구부(30a)는 게이트 전극(26)의 개구부(26a)와 일대일로 대응 배치되거나 캐소드 전극(22)과 게이트 전극(26)의 교차영역마다 하나가 구비될 수 있다.

도 2b를 참조하면, 집속 전극(30)의 개구부(30a)에 의해 노출된 제2 절연층(28) 부위를 습식 식각에 의해 식각하여 제2 절연층(28)에 개구부(28a)를 형성하고, 다시 게이트 전극(26)의 개구부(26a)에 의해 노출된 제1 절연층(24) 부위를 습식 식각에 의해 식각하여 제1 절연층(24)에 개구부(24a)를 형성하여, 이후 형성될 전자 방출부가 위치할 캐소드 전극(22)의 일부 표면을 노출시킨다. 이때, 습식 식각 공정 고유의 특성 상 집속 전극(30) 하부의 제2 절연층(28)과 게이트 전극(26) 하부의 제1 절연층(24)에 언더컷(200)이 각각 발생될 수 있다.

도 2c를 참조하면, 상기 구조물이 형성된 기판(20)의 후면이 위를 향하도록 배치한 후 열처리 공정에 의해 제1 및 제2 절연층(24, 28)을 열처리한다.

이때, 열처리 공정은 상기 제1 실시예와 마찬가지로 캐소드 전극(22), 게이트 전극(26) 및 집속 전극(30)의 산화가 발생되지 않도록 진공이나 불활성 가스, 일례로 N₂ 또는 Ar 가스 분위기에서, 제1 절연층(24) 및 제2 절연층(28)의 프릿이 녹기 시작하는 온도인 이른바 연화점 부근의 온도, 바람직하게는 연화점의 ± 5% 온도에서 수행한다.

그러면, 집속 전극(30) 및 게이트 전극(26) 쪽으로 절연층(24, 28)의 플로우가 이루어져 상기 언더컷이 발생된 부위를 절연층 물질이 채우게 된다. 열처리 공정 후 다시 기판(20)의 전면을 위로 향하도록 배치하면, 도 2d에 도시된 바와 같이, 제1 절연층(24) 및 제2 절연층(28)에 발생된 언더컷(200; 도 2b 참)이 제거되고, 제1 절연층(24) 및 제2 절연층(28) 각각의 개구부(24a, 28a)의 폭이 감소하여 종횡비가 증가한다.

도 2e를 참조하면, 노출된 캐소드 전극(22) 위로 상기 제1 실시예와 마찬가지로 후막형 또는 박막형의 전자 방출부(32)를 형성한다.

다음으로, 도 3a 내지 도 3c를 참조하여, 본 발명의 제3 실시예에 따른 전자 방출 소자의 제조 방법을 설명한다. 본 실시예는 게이트 전극 위로 전자빔 집속을 위한 집속 전극이 더 구비되어 게이트 전극과 캐소드 전극 사이뿐만 아니라 게이트 전극과 집속 전극 사이에 절연층이 더 형성되는 경우, 게이트 전극 바로 위로 절연층에 발생되는 언더컷을 제거하는 방법을 나타낸다.

도 3a를 참조하면, 제2 실시예와 동일한 방법에 의해 기판(40) 상부에 캐소드 전극(42), 제1 절연층(44), 개구부(46a)를 구비한 게이트 전극(46), 제2 절연층(48) 및 개구부(50a)를 구비한 집속 전극(50)을 각각 형성한다.

그 다음, 집속 전극(50)의 개구부(50a)에 의해 노출된 제2 절연층(48) 부위를 습식 식각에 의해 식각하여 제2 절연층(48)에 개구부(48a)를 형성하고, 다시 게이트 전극(46)의 개구부(46a)에 의해 노출된 제1 절연층(44) 부위를 습식 식각에 의해 식각하여 제1 절연층(44)에 개구부(44a)를 형성하여, 이후 형성될 전자 방출부가 위치할 캐소드 전극(42)의 일부 표면을 노출시킨다. 이때, 게이트 전극(46)과 제2 절연층(48) 간의 화학적 반응에 의해 게이트 전극(46)과 접촉하는 부위의 제2 절연층(48) 식각율이 증가하여 게이트 전극(46) 상부의 제2 절연층(48)에 언더컷(300)이 발생될 수 있다.

도 3b를 참조하면, 상기 기판(40)을 그대로 배치한 상태에서 제1 및 제2 절연층(44, 48)을 열처리 공정에 의해 열처리한다.

이때, 열처리 공정은 상기 제2 실시예와 마찬가지로 캐소드 전극(42), 게이트 전극(46) 및 집속 전극(50)의 산화가 발생되지 않도록 진공이나 불활성 가스, 일례로 N₂ 또는 Ar 가스 분위기에서, 제2 절연층(48)의 프릿이 녹기 시작하는 온도인 이른바 연화점 부근의 온도, 바람직하게는 연화점의 ± 5% 온도에서 수행한다.

그러면, 게이트 전극(46) 쪽으로 제2 절연층(48)의 플로우가 이루어져 도 3b에 도시된 바와 같이, 제2 절연층(48)에 발생된 언더컷(300)이 제거되고 제1 절연층(44) 및 제2 절연층(48) 각각의 개구부(44a, 48a)의 폭이 감소하여 종횡비가 증가한다.

도 3c를 참조하면, 노출된 캐소드 전극(42) 위로 상기 제1 실시예와 마찬가 지로 후막형 또는 박막형의 전자 방출부(42)를 형성한다.

마지막으로, 도 4를 참조하여 상기 제1 실시예에 의해 제조된 전자 방출 구조물을 구비한 전자 방출 소자에 대하여 설명한다.

도 4에 나타낸 바와 같이, 상기 제1 실시예에 의해 제조된 전자 방출 구조물이 구비된 제1 기판(10)에 대향하여 제2 기판(70)이 배치된다. 제2 기판(70)에는 전자 방출부(18)로부터 방출되는 전자들에 의해 가시광을 방출하는 형광층(72)과, 형광층(72) 사이로 화면의 콘트라스트 향상을 위한 흑색층(74)과, 형광층(72)을 고전위 상태로 유지시키는 애노드 전극(76)이 구비되며, 제1 기판(10)과 제2 기판(70) 사이에는 스페이서(80)가 배치되어 두 기판의 간격을 유지시킨다.

도 4에 도시한 제2 기판(70)의 구조물은 제2 실시예 및 제3 실시예에 의해 완성된 전자 방출 구조물을 이용하여 전자 방출 소자를 제조할 때, 각각의 전자 방출 구조물이 형성된 기판과 결합되어 전자 방출 소자를 구성할 수 있다.

한편, 상기에서는 전자 방출부가 전계에 의해 전자를 방출하는 물질들로 이루어진 FEA형에 대해 설명하였으나, 본 발명은 이러한 FEA형에 한정되지 않고 다양하게 변형이 가능하다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 따른 전자 방출 소자는 습식 식각에 의한 절연층 식각 시 전극 아래 또는 전극의 바로 위에 발생되는 언더컷을 제거하면서 절연층 개구부의 종횡비를 높일 수 있다.

따라서, 본 발명에 따른 전자 방출 소자는 언더컷에 의해 야기되는 게이트 전극과 집속 전극의 박리 및 이로 인한 누설 전류 발생을 방지할 수 있다.

또한, 본 발명에 따른 전자 방출 소자는 절연층 개구부의 높은 종횡비에 의해 고집적으로 화소를 배열할 수 있어, 고해상도 전자 방출 소자를 용이하게 제작할 수 있다.

그 결과, 본 발명에 따른 전자 방출 소자는 화면의 표시 품질을 개선할 수 있다.

Claims (11)

1. 기판의 전면 상부에 절연층과 개구부가 구비된 전극층이 순차적으로 적층된 상태에서 상기 개구부에 의해 노출된 상기 절연층 부위를 식각하여 상기 절연층에 개구부를 형성하는 전자 방출 소자의 제조 방법에 있어서,

   상기 절연층의 식각 후 상기 기판을 그 후면이 위를 향하도록 배치하고, 상기 절연층을 열처리하여 상기 식각에 의해 발생된 언더컷을 제거하는 전자 방출 소자의 제조 방법.
2. 제1 항에 있어서,

   상기 열처리는 상기 절연층의 연화점의 ± 5% 온도에서 수행하는 전자 방출 소자의 제조 방법.
3. 제2 항에 있어서,

   상기 열처리는 진공이나 불활성 가스 분위기에서 수행하는 전자 방출 소자의 제조 방법.
4. 기판의 전면 위에 캐소드 전극을 형성하고;

   상기 캐소드 전극을 덮도록 상기 기판의 전면 전체에 제1 절연층을 형성하고;

   상기 제1 절연층 위에 개구부를 가지는 게이트 전극을 형성하고;

   상기 게이트 전극을 덮도록 상기 제1 절연층 위에 제2 절연층을 형성하고;

   상기 제2 절연층 위에 개구부를 가지는 집속 전극을 형성하고;

   상기 집속 전극의 개구부에 의해 노출된 상기 제2 절연층 부위를 식각하여 상기 제2 절연층에 개구부를 형성하고;

   상기 게이트 전극의 개구부에 의해 노출된 상기 제1 절연층 부위를 식각하여 상기 제1 절연층에 개구부를 형성하고;

   상기 제1 및 제2 절연층에 발생되는 언더컷의 위치에 따라 상기 기판의 전면 또는 후면이 위를 향하도록 상기 기판을 배치한 상태에서 상기 제1 및 제2 절연층을 열처리하여 상기 언더컷을 제거하는 단계들을 포함하는 전자 방출 소자의 제조 방법.
5. 제4 항에 있어서,

   상기 언더컷이 상기 집속 전극 및 상기 게이트 전극 아래로 발생된 경우 상기 열처리는 상기 기판의 후면이 위를 향하도록 상기 기판을 배치한 상태에서 수행하는 전자 방출 소자의 제조 방법.
6. 제4 항에 있어서,

   상기 언더컷이 상기 게이트 전극 위로 발생된 경우 상기 열처리는 상기 기판의 전면이 위를 향하도록 상기 기판을 배치한 상태에서 수행하는 전자 방출 소자의 제조 방법.
7. 제5 항 또는 제6 항에 있어서,

   상기 제1 절연층과 상기 제2 절연층이 동일한 물질로 이루어지는 전자 방출 소자의 제조 방법.
8. 제7 항에 있어서,

   상기 열처리는 상기 제2 절연층의 연화점의 ± 5% 온도에서 수행하는 전자 방출 소자의 제조 방법.
9. 제8 항에 있어서,

   상기 열처리는 진공이나 불활성 가스 분위기에서 수행하는 전자 방출 소자의 제조 방법.
10. 제4 항에 있어서,

    상기 제1 절연층의 개구부 내측으로 상기 캐소드 전극 위에 전자 방출부를 형성하는 단계를 더욱 포함하는 전자 방출 소자의 제조 방법.
11. 제10 항에 있어서,

    상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자의 제조 방법.

Images