KR20060106323A - 액정표시장치 및 이의 검사방법 - Google Patents

Abstract

본 발명은 데이터 라인 검사부의 스위칭소자의 개수를 줄여 비용을 줄일 수 있고, 디멀티플렉서의 양/불량을 판단할 수 있는 액정표시장치에 관한 것으로, 서로 교차하는 게이트 라인들과 데이터 라인들에 의해서 정의된 매트릭스 형태의 화소들을 갖는 표시부; 상기 데이터 라인들에 공급되어질 테스트용 데이터 전압을 그 데이터 라인들 보다 적은 수의 출력라인을 통해 공급하는 데이터 라인 검사부; 및, 외부로부터 시간차를 두고 입력되는 다수개의 제어신호가 게이트전극에 개별적으로 인가되고, 상기 출력라인에 공통으로 소스단자가 접속되고, 각 데이터 라인에 개별적으로 드레인단자가 접속되는 다수개의 스위칭소자들을 갖는 다수개의 디멀티플렉서를 포함함을 그 특징으로 한다.

액정표시장치, 디멀티플렉서, 게이트 라인 검사부, 데이터 라인 검사부

Description

액정표시장치 및 이의 검사방법{A liquid crystal display device and a method for testing the same}

도 1은 종래의 액정표시장치의 구성도

도 2는 도 1에 도시된 디멀티플렉서부의 상세 회로도

도 3은 임의의 수평 동기 기간에서 도 2에 도시된 제 1 디멀티플렉서의 구동 파형도

도 4는 종래의 게이트 라인 검사부 및 데이터 라인 검사부가 구비된 액정표시장치의 구성도

도 5는 본 발명의 실시예에 따른 액정표시장치의 구성도

도 6은 도 5의 상세 구성도

＊도면의 주요부에 대한 부호 설명

501 : 게이트 드라이버 502 : 데이터 드라이버

503 : 게이트 라인 검사부 504 : 데이터 라인 검사부

505 : 디멀티플렉서부 506 : 타이밍 콘트롤러

GL1 내지 GLm : 게이트 라인 DL1 내지 DLn : 데이터 라인

OL1 내지 OLk : 출력라인 555 : 표시부

500 : 액정패널

본 발명은 액정표시장치 및 그 구동 방법에 관한 것으로, 특히 디멀티플렉서부의 양/불량을 판단할 수 있는 액정표시장치 및 이의 검사방법에 대한 것이다.

통상의 액정표시장치는 서로 수직교차하는 게이트 라인들과 데이터 라인들에 의해 정의된 다수개의 화소를 갖는 표시부를 이용하여 비디오 신호(이하, 데이터 전압)에 대응하는 화상을 표시한다. 상기 표시부의 각 화소는 해당 데이터 전압에 따라 광투과량을 조절하는 액정셀과, 데이터 라인으로부터 액정셀에 공급될 데이터 전압을 절환하기 위한 박막트랜지스터로 구성된다. 또한, 상기 액정표시장치는 게이트 라인 및 데이터 라인을 구동하기 위한 게이트 및 데이터 드라이버를 구비한다. 이러한 게이트 및 데이터 드라이버는 박막트랜지스터가 전하 이동도가 높은 폴리 실리콘을 이용하는 경우 액정패널에 내장된다. 이 경우, 데이터 드라이버와 표시부 사이에 디멀티플렉서(Demultiplexor)부가 접속된다. 상기 디멀티플렉서부는 데이터 드라이버의 임의의 한 출력라인에 다수개의 데이터 라인을 접속시킴으로써 데이터 드라이버를 구성하는 드라이브 IC(Integrated Circuit)의 소요량을 줄이게 된다.

이하, 첨부된 도면을 참조하여 디멀티플렉서부가 구비된 종래의 액정표시장치를 상세히 설명하면 다음과 같다.

도 1은 종래의 액정표시장치의 구성도이다.

종래의 액정표시장치는, 도 1에 도시된 바와 같이, m×n 개의 화소가 매트릭스 타입으로 배열되고 m개의 게이트 라인(GL 내지 GLn)들과 n개의 데이터 라인(DL1 내지 DLn)들이 수직교차되며 그 교차부에 박막트랜지스터(TFT)가 형성된 표시부(111)와, 상기 게이트 라인(GL1 내지 GLm)들에 스캔 펄스전압(SP)을 공급하기 위한 게이트 드라이버(101)와, 상기 표시부(111)의 데이터 라인(DL 내지 DLn)들에 데이터 전압(VD1 내지 VDk)을 공급하기 위한 데이터 드라이버(102)와, 상기 표시부(111)와 상기 데이터 드라이버(102) 사이에 접속된 디멀티플렉서부(105)와, 상기 게이트 드라이버(101), 데이터 드라이버(102), 및 디멀티플렉서부(105)를 제어하는 타이밍 콘트롤러(106)를 구비한다.

상기 타이밍 콘트롤러(106)는 상기 게이트 드라이버(101) 및 데이터 드라이버(102)의 구동 타이밍을 제어하는 다수의 제어신호들을 생성하여 공급함과 아울러 데이터 드라이버(102)로 화소 데이터를 정렬하여 공급한다. 또한, 상기 타이밍 콘트롤러(106)는 상기 디멀티플렉서부(105)를 제어하는 다수의 제어신호들을 생성하여 공급한다.

그리고, 상기 데이터 드라이버(102)와 디멀티플렉서부(105)간을 접속하는 출력라인(OL1 내지 OLk)은 상기 데이터 라인(DL 내지 DLn)의 수보다 적은 수를 가진다. 여기서, 상기 출력라인(OL1 내지 OLk)은 상기 데이터 드라이버(102)의 출력핀(도시되지 않음)에 접속되는데, 상기 출력라인(OL1 내지 OLk)과 출력핀의 수는 k개로 동일하다.

여기서, 상기 디멀티플렉서부(105)를 좀 더 구체적으로 설명하면 다음과 같 다.

도 2는 도 1에 도시된 디멀티플렉서부의 상세 회로도이고, 도 3은 임의의 수평 동기 기간에서 도 2에 도시된 제 1 디멀티플렉서의 구동 파형도이다.

상기 디멀티플렉서부(105)는, 도 2에 도시된 바와 같이, 데이터 드라이버(102)와 표시부(111)의 n개의 데이터 라인(DL 내지 DLn)들 사이에 접속된 k개의 디멀티플렉서(DEMUX1 내지 DEMUXk)를 구비한다. 상기 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각은, 하나의 출력라인에 병렬로 접속되고 데이터 라인(DL 내지 DLn)들 중 3개의 데이터 라인들 각각과 접속된 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)를 구비한다. 상기 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)는 타이밍 콘트롤러(106)로부터 공급되는 제 1 내지 제 3 제어신호(C1 내지 C3)에 의해 한 수평 기간에서 서로 다른 시점에서 턴-온된다.

그리고, 게이트 드라이버(101)는 한 프레임 동안 m개의 게이트 라인(GL1 내지 GLm)에 스캔 펄스전압(SP)을 순차적으로 공급하는데. 상기 스캔 펄스전압(SP)의 하이논리전압인 게이트 고전압(VGH)은, 도 3에 도시된 바와 같이, 해당 게이트 라인이 구동되는 한 수평 동기 기간 동안 유지된다.

여기서, 상기 게이트 고전압(VGH)은 박막트랜지스터(TFT)의 문턱전압 이상으로 설정된 스캔 펄스전압(SP)의 하이논리전압이고, 게이트 저전압(VGL)은 상기 박막트랜지스터(TFT)의 오프전압으로 설정된 스캔 펄스전압(SP)의 로우논리전압이다.

즉, 임의의 게이트 라인이 구동되는 수평 동기 기간(Hi) 동안, 데이터 드라이버(102)는 k개의 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각에 접속된 k개의 출력라 인(OL1 내지 OLk)을 통해 제 1 내지 제 3 제어신호(C1 내지 C3) 각각에 동기하도록 k개씩의 데이터 전압(VD1 내지 VDk)을 순차적으로 공급한다. 그러면, 상기 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각은 해당 출력라인(OL1 내지 OLk)을 통해 순차적으로 공급되는 3개의 데이터 전압(VD1 내지 VDk)을 타이밍 콘트롤러(106)로부터의 제 1 내지 제 3 제어신호(C1 내지 C3)에 응답하여 3개의 데이터 라인들 각각으로 공급한다.

예를 들면, k개의 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각에 구성된 제 1 스위칭소자(SW1)의 게이트전극은 제 1 제어신호(C1)의 신호입력라인(IL)과, 제 2 스위칭소자(SW2)의 게이트전극은 제 2 제어신호(C2)의 신호입력라인(IL)과, 제 3 스위칭소자(SW3)의 게이트전극은 제 3 제어신호(C3)의 신호입력라인(IL)과 각각 접속된다. 이에 따라, 제 1 내지 제 3 제어신호(C1 내지 C3)가, 도 3에 도시된 바와 같이, 한 수평 동기 기간(Hi) 내에서 하이 상태가 순차적으로 쉬프트되어 공급되는 경우 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각의 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)들이 제 1 스위칭소자(SW1), 제 2 스위칭소자(SW2), 제 3 스위칭소자(SW3)의 순서로 구동된다. 그리고, 데이터 드라이버(102)는 상기 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)들의 구동 순서에 대응하여 해당 데이터 전압(VD1 내지 VDk)을 순차적으로 공급한다. 이 결과, 제 1 디멀티플렉서(DEMUX1)는, 도 3에 도시된 바와 같이, 제 1 스위칭소자(SW1)를 통해 제 1 데이터 라인(DL1)에 R(Red)에 대한 데이터 전압을, 제 2 스위칭소자(SW2)를 통해 제 2 데이터 라인(DL2)에 G(Green)에 대한 데이터 전압을, 제 3 스위칭소자(SW3)를 통해 제 3 데이터 라인(DL3)에 B(Blue) 에 대한 데이터 전압을 순차적으로 공급한다.

여기서, 상기 표시부(111)와, 상기 표시부(111)를 구동하기 위한 게이트 드라이버(101), 데이터 드라이버(102), 및 각 멀티플렉서(DEMUX1 내지 DEMUXk)는 액정패널(100)에 내장되는데, 특히 상기 데이터 드라이버(102)는 칩 형태로 상기 액정패널(100)에 실장된다(COG방식 : Chip On Glass). 그리고, 상기 타이밍 콘트롤러(106)는 상기 액정패널(100)의 외부에 구비된다.

한편, 상기 각 화소에 데이터 전압(VD1 내지 VDk)에 따른 화상이 제대로 표현되는지를 확인하기 위해, 종래의 액정표시장치에는 게이트 라인(GL1 내지 GLm)의 이상여부를 확인하기 위한 게이트 라인 검사부와 데이터 라인(DL1 내지 DLn)의 이상여부를 확인하기 위한 데이터 라인 검사부를 포함할 수 있다.

이하, 종래의 게이트 라인 검사부 및 데이터 라인 검사부가 구비된 액정표시장치를 상세히 설명하면 다음과 같다.

도 4는 종래의 게이트 라인 검사부 및 데이터 라인 검사부가 구비된 액정표시장치의 구성도이다.

종래의 액정표시장치는, 도 4에 도시된 바와 같이, m×n 개의 화소가 매트릭스 타입으로 배열되고 m개의 게이트 라인(GL1 내지 GLm)과 n개의 데이터 라인(DL1 내지 DLn)이 수직교차되며 그 교차부에 박막트랜지스터(TFT)가 형성된 표시부(111)와, 상기 게이트 라인(GL1 내지 GLm)에 스캔 펄스전압(SP)을 공급하기 위한 게이트 드라이버(101)와, 상기 표시부(111)의 데이터 라인(DL1 내지 DLn)에 데이터 전압(VD1 내지 VDk)을 공급하기 위한 데이터 드라이버(도 3의 102)와, 상기 표시부 (111)와 상기 데이터 드라이버(102) 사이에 접속된 다수개의 디멀티플렉서(DEMUX1 내지 DEMUXk)와, 상기 게이트 드라이버(101), 데이터 드라이버(102), 및 각 디멀티플렉서(DEMUX1 내지 DEMUXk)를 제어하는 타이밍 콘트롤러(106)와, 상기 표시부(111)의 게이트 라인(GL1 내지 GLm)에 테스트용 스캔 펄스전압(VT1)을 공급하여 상기 게이트 라인(GL1 내지 GLm)의 이상 여부를 확인하는 게이트 라인 검사부(403)와, 상기 표시부(111)의 데이터 라인(DL 내지 DLn)에 테스트용 데이터 전압(VT2)을 공급하여 상기 데이터 라인(DL 내지 DLn)의 이상 여부를 확인하는 데이터 라인 검사부(404)를 포함한다.

여기서, 상기 각 디멀티플렉서(DEMUX1 내지 DEMUXk)는 도 2의 그것과 동일한 구성을 가진다

그리고, 상기 게이트 라인 검사부(403)는 상기 게이트 라인(GL1 내지 GLm)의 일측 끝단에 접속되어 있으며, 상기 게이트 드라이버(101)는 상기 게이트 라인(GL1 내지 GLm)의 타측 끝단에 접속되어 있다. 여기서, 상기 게이트 라인 검사부(403)는 상기 게이트 라인(GL1 내지 GLm)에 테스트용 스캔 펄스전압(VT1)을 인가하여 상기 게이트 라인(GL1 내지 GLm)을 시험 구동하며, 상기 게이트 드라이버(101)는 상기 게이트 라인(GL1 내지 GLm)들에 차례로 스캔 펄스전압(SP)을 공급하여 상기 게이트 라인(GL1 내지 GLm)들을 순차적으로 구동한다.

그리고, 상기 데이터 라인 검사부(404)는 상기 데이터 라인(DL1 내지 DLn)의 일측 끝단에 접속되어 있으며, 상기 데이터 드라이버(102)는 각 디멀티플렉서(DEMUX1 내지 DEMUXk)를 통해 상기 데이터 라인(DL1 내지 DLn)의 타측 끝단에 접속 되어 있다.

여기서, 상기 게이트 라인 검사부(403) 및 데이터 라인 검사부(404)를 좀 더 구체적으로 설명하면 다음과 같다.

먼저, 상기 게이트 라인 검사부(403)는, 외부로부터의 제 4 제어신호(C4)에 응답하여 테스트용 스캔 펄스전압(SP)을 상기 m개의 게이트 라인(GL1 내지 GLm)들에 공급하는 m개의 제 4 스위칭소자(SW4)들로 구성되어 있다. 즉, 하나의 게이트 라인당 하나의 제 4 스위칭소자(SW4)가 접속되어 있다. 구체적으로, 상기 제 4 스위칭소자(SW4)의 각 게이트단자는 서로 병렬로 연결되어 상기 제 4 제어신호(C4)를 공통으로 인가받으며, 각 드레인단자는 각 게이트 라인(GL1 내지 GLm)에 개별적으로 접속되어 있으며, 각 소스단자는 서로 병렬로 연결되어 상기 테스트용 스캔 펄스전압(VT1)을 공통으로 인가받는다.

그리고, 상기 데이터 라인 검사부(404)는 외부로부터의 제 5 제어신호(C5)에 응답하여 데이터 라인(DL1 내지 DLn)들에 테스트용 스캔 펄스전압(VT2)을 출력하는 n개의 제 5 스위칭소자(SW5)로 구성되어 있다. 구체적으로, 상기 각 제 5 스위칭소자(SW5)의 각 게이트단자는 서로 병렬로 연결되어 상기 제 5 제어신호(C5)를 공통으로 인가받으며, 각 소스단자는 각 데이터 라인(DL1 내지 DLn)에 개별적으로 접속되어 있으며, 각 드레인단자는 서로 병렬로 연결되어 상기 테스트용 데이터 전압(VT2)을 공통으로 인가받는다.

한편, 상술한 바와 같이, 게이트 라인 검사부(403) 및 데이터 라인 검사부(404)는 상기 게이트 라인(GL1 내지 GLm)들 및 데이터 라인(DL 내지 DLn)들의 이상 여부를 검사하기 위한 것으로, 상기 게이트 라인 검사부(403) 및 데이터 라인 검사부(404)가 동작할때는 상기 게이트 드라이버(101) 및 데이터 드라이버(102)는 동작하지 않는다. 즉, 상기 게이트 라인 검사부(403) 및 데이터 라인 검사부(404)는, 상기 게이트 드라이버(101) 및 데이터 드라이버(102)를 동작시켜 실제로 상기 액정표시장치를 작동시키기 전에, 상기 게이트 라인(GL1 내지 GLm) 및 데이터 라인(DL 내지 DLn)을 시험적으로 동작시키기 위한 검사부이다. 따라서, 상기 게이트 라인 검사부(403) 및 데이터 라인 검사부(404)가 동작하는 동안에는 상기 게이트 드라이버(101) 및 데이터 드라이버(102)는 동작하지 않는다.

물론, 실구동시에는 상기 게이트 라인 검사부(403) 및 데이터 라인 검사부(404)가 동작을 멈추고, 상기 게이트 드라이버(101), 데이터 드라이버(102), 및 타이밍 콘트롤러(106)가 동작하게 된다.

한편, 상기 표시부(111)와, 상기 표시부(111)를 구동하기 위한 게이트 드라이버(101), 데이터 드라이버(102), 게이트 라인 검사부(403), 데이터 라인 검사부(404), 및 디멀티플렉서부(105)는 액정패널(100)에 내장되는데, 특히 상기 데이터 드라이버(102)는 칩 형태로 상기 액정패널(100)에 실장된다. 그리고, 상기 타이밍 콘트롤러(106)는 상기 액정패널(100)의 외부에 구비된다.

여기서, 상기 게이트 라인(GL1 내지 GLm)들 및 데이터 라인(DL 내지 DLn)들의 검사 과정은 상기 데이터 드라이버(102) 및 타이밍 콘트롤러(106)가 장착되기 전에 이루어진다. 따라서, 상기 검사 과정에서는 상기 게이트 드라이버(101) 및 데이터 드라이버(102)가 동작할 수 없는 상태이다.

이와 같이 구성된 종래의 액정표시장치에서 상기 모든 게이트 라인(GL1 내지 GLm)들에 동시에 테스트용 스캔 펄스전압(VT1)이 인가됨과 아울러, 상기 모든 데이터 라인(DL 내지 DLn)들에 동시에 테스트용 데이터 전압(VT2)이 인가되므로, 상기 표시부(111)의 모든 화소에 구비된 박막트랜지스터(TFT)들이 동시에 턴-온되고, 이에 의해서 모든 화소들이 상기 테스트용 데이터 전압(VT2)에 따른 화상을 표시하게 된다. 이때, 상기 각 화소에는 모두 동일한 크기의 테스트용 데이터 전압(VT2)이 공급되므로, 상기 모든 화소들에는 동일한 화상이 표시된다. 따라서, 상기 표시부(111)는 한가지의 계조를 나타내는 화상을 표시하게 된다.

이때, 상기 표시부(111)의 화면의 상태를 검사하여 상기 게이트 라인, 데이터 라인, 및 화소의 이상여부를 확인할 수 있다.

즉, 임의의 게이트 라인의 일부분을 따라 수평하게 배열된 화소들에 화상이 표시되지 않으면 상기 임의의 게이트 라인이 단선된 것으로 판단할 수 있으며, 임의의 데이터 라인의 일부분을 수직하게 따라 배열된 화소들에 화상이 표시되지 않으면, 상기 임의의 데이터 라인이 단선된 것으로 판단할 수 있다.

또한, 특정 화소가 화상을 표시하지 않는다면, 상기 특정 화소에 구비된 박막트랜지스터가 오동작을 일으킨 것으로 판단할 수 있다.

그러나, 종래의 액정표시장치에는 다음과 같은 문제점이 있었다.

즉, 종래에는 상기 게이트 라인 검사부(403)와 데이터 라인 검사부(404)를 사용하여, 상기 게이트 라인(GL1 내지 GLm)들 및 데이터 라인(DL 내지 DLn)들의 이상여부 또는 화소에 구비된 박막트랜지스터(TFT)의 이상여부를 확인할 수는 있었으 나, 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각에 구비된 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)의 이상 여부에 대해서는 확인할 방법이 없었다.

따라서, 상기 게이트 라인 검사부(403) 및 데이터 라인 검사부(404)를 통해 상기 게이트 라인(GL1 내지 GLm)들, 데이터 라인(DL 내지 DLn)들, 및 박막트랜지스터(TFT)가 모두 정상으로 작동되는 것으로 판별되어도, 실제 구동시 데이터 드라이버로(102)로부터의 데이터 전압(VD1 내지 VDk)이 상기 디멀티플렉서(DEMUX1 내지 DEMUXk)들 각각에 구비된 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)의 동작에 의해 각 데이터 라인(DL 내지 DLn)에 인가되기 때문에, 종래의 방법으로 검사할 때 이상이 없던 액정표시장치가 상기 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각에 구비된 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)의 이상으로 인해 화상을 제대로 표현하지 못하는 경우가 많았다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 데이터 드라이버와 디멀티플렉서부의 사이에 데이터 라인 검사부를 설치하여, 데이터 라인 뿐만 아니라 상기 디멀티플렉서부에 구비된 스위칭소자의 이상여부를 확인할 수 있는 액정표시장치 및 이의 검사방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 서로 교차하는 게이트 라인들과 데이터 라인들에 의해서 정의된 매트릭스 형태의 화소들을 갖는 표시부; 상기 데이터 라인들에 공급되어질 테스트용 데이터 전압을 그 데이터 라인들 보다 적은 수의 출력라인을 통해 공급하는 데이터 라인 검사부; 및, 외부로부터 시간차를 두고 입력되는 다수개의 제어신호가 게이트전극에 개별적으로 인가되고, 상기 출력라인에 공통으로 소스단자가 접속되고, 각 데이터 라인에 개별적으로 드레인단자가 접속되는 다수개의 스위칭소자들을 갖는 다수개의 디멀티플렉서를 포함함을 그 특징으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 검사방법은, 서로 교차하는 게이트 라인들과 데이터 라인들에 의해서 정의된 매트릭스 형태의 화소들을 갖는 표시부와, 상기 데이터 라인들에 공급되어질 테스트용 데이터 전압을 그 데이터 라인들 보다 적은 수의 출력라인을 통해 공급하는 데이터 라인 검사부와, 외부로부터 시간차를 두고 입력되는 다수개의 제어신호가 게이트전극에 개별적으로 인가되고, 상기 출력라인에 공통으로 소스단자가 접속되고, 각 데이터 라인에 개별적으로 드레인단자가 접속되는 다수개의 스위칭소자들을 갖는 다수개의 디멀티플렉서를 포함하는 액정표시장치의 검사방법에 있어서, 상기 데이터 라인 검사부로부터의 데스트용 데이터 전압을 상기 디멀티플렉서에 구비된 스위칭소자를 통해 상기 데이터 라인에 공급하는 것을 그 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.

도 5는 본 발명의 실시예에 따른 액정표시장치의 구성도이다.

본 발명의 실시에에 따른 액정표시장치는, 도 5에 도시된 바와 같이, m×n 개의 화소가 매트릭스 타입으로 배열되고 m개의 게이트 라인(GL1 내지 GLm)과 n개 의 데이터 라인(DL1 내지 DLn)이 수직교차되며 그 교차부에 박막트랜지스터(TFT)가 형성된 표시부(555)와, 상기 게이트 라인(GL1 내지 GLm)에 스캔 펄스전압(SP)을 공급하기 위한 게이트 드라이버(501)와, 상기 표시부(555)의 데이터 라인(DL1 내지 DLn)에 데이터 전압(VD1 내지 VDk)을 공급하기 위한 데이터 드라이버(502)와, 상기 게이트 라인(GL1 내지 GLm)들에 테스트용 스캔 펄스전압(VT1)을 공급하기 위한 게이트 라인 검사부(503)와, 상기 데이터 라인(DL1 내지 DLn)들에 테스트용 데이터 전압(VT2)을 공급하기 위한 데이터 라인 검사부(504)와, 상기 데이터 라인 검사부(504)와 상기 표시부(555) 사이에 접속된 디멀티플렉서부(505)와, 상기 게이트 드라이버(501), 데이터 드라이버(502), 및 디멀티플렉서부(505)를 제어하기 위한 타이밍 콘트롤러(506)를 포함한다.

여기서, 상기 타이밍 콘트롤러(506)는 상기 게이트 드라이버(501) 및 데이터 드라이버(502)의 구동 타이밍을 제어하는 다수의 제어신호들을 생성하여 공급함과 아울러 데이터 드라이버(502)로 화소 데이터를 정렬하여 공급한다. 그리고, 상기 타이밍 콘트롤러(506)는 상기 디멀티플렉서부(505)를 제어하는 다수의 제어신호들을 생성하여 공급한다.

그리고, 상기 게이트 라인 검사부(503)는 상기 게이트 라인(GL1 내지 GLm)들의 일측 끝단에 접속되어 있으며, 상기 게이트 드라이버(501)는 상기 게이트 라인(GL1 내지 GLm)들의 타측 끝단에 접속되어 있다. 여기서, 상기 게이트 라인 검사부(503)는 상기 게이트 라인(GL1 내지 GLm)들에 테스트용 스캔 펄스전압(VT1)을 인가하여 상기 게이트 라인(GL1 내지 GLm)들을 구동하며, 상기 게이트 드라이버(501)는 상기 게이트 라인(GL1 내지 GLm)들에 차례로 스캔 펄스전압(SP)을 공급하여 상기 게이트 라인(GL1 내지 GLm)들을 순차적으로 구동한다.

그리고, 상기 데이터 라인 검사부(504)와 디멀티플렉서부(505)간을 접속하는 출력라인(OL1 내지 OLk)들은 상기 데이터 라인(DL1 내지 DLn)들의 수보다 적은 수를 가진다. 여기서, 상기 출력라인(OL1 내지 OLk)들은 상기 데이터 드라이버(502)의 출력핀들(도시되지 않음)에 접속되는데, 상기 출력라인(OL1 내지 OLk)들과 출력핀들의 수는 k개로 동일하다.

여기서, 디멀티플렉서부(505), 게이트 라인 검사부(503), 및 데이터 라인 검사부(504)에 대하여 좀 더 구체적으로 설명하면 다음과 같다.

도 6은 도 5의 상세 구성도이다.

먼저, 상기 디멀티플렉서부(505)는, 도 6에 도시된 바와 같이, 데이터 라인 검사부(504)와 표시부(555)의 n개의 데이터 라인(DL1 내지 DLn)들(DL1 내지 DLn) 사이에 접속된 k개의 디멀티플렉서(DEMUX1 내지 DEMUXk)를 구비한다. 상기 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각은, 하나의 출력라인에 병렬로 접속되고 데이터 라인(DL1 내지 DLn)들 중 3개의 데이터 라인들 각각과 접속된 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)를 구비한다. 상기 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)는 타이밍 콘트롤러(506)로부터 공급되는 제 1 내지 제 3 제어신호(C1 내지 C3)에 의해 한 수평 기간에서 서로 다른 시점에서 턴-온된다.

그리고, 게이트 드라이버(501)는 한 프레임 동안 m개의 게이트 라인(GL1 내지 GLm)에 스캔 펄스전압(SP)을 순차적으로 공급하는데. 상기 스캔 펄스전압(SP)의 하이논리전압인 게이트 고전압(VGH)은, 도 3에 도시된 바와 같이, 해당 게이트 라인이 구동되는 한 수평 동기 기간 동안 유지된다.

여기서, 상기 게이트 고전압(VGH)은 박막트랜지스터(TFT)의 문턱전압 이상으로 설정된 스캔 펄스전압(SP)의 하이논리전압이고, 게이트 저전압(VGL)은 상기 박막트랜지스터(TFT)의 오프전압으로 설정된 스캔 펄스전압(SP)의 로우논리전압이다.

즉, 임의의 게이트 라인이 구동되는 수평 동기 기간(Hi) 동안, 데이터 드라이버(502)는 k개의 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각에 접속된 k개의 출력라인(OL1 내지 OLk)들을 통해 제 1 내지 제 3 제어신호(C1 내지 C3) 각각에 동기하도록 k개씩의 데이터 전압(VD1 내지 VDk)을 순차적으로 출력한다. 그러면, 상기 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각은 해당 출력라인(OL1 내지 OLk)들을 경유하여 순차적으로 공급되는 3개의 데이터 전압(VD1 내지 VDk)을 타이밍 콘트롤러(506)로부터의 제 1 내지 제 3 제어신호(C1 내지 C3)에 응답하여 3개의 데이터 라인(DL1 내지 DLn)들 각각으로 공급한다.

예를 들면, 상기 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각에 구성된 제 1 스위칭소자(SW1)의 게이트전극은 제 1 제어신호(C1)의 신호입력라인(IL)과, 제 2 스위칭소자(SW2)의 게이트전극은 제 2 제어신호(C2)의 신호입력라인(IL)과, 제 3 스위칭소자(SW3)의 게이트 전극은 제 3 제어신호(C3)의 신호입력라인(IL)과 각각 접속된다. 이에 따라, 제 1 내지 제 3 제어신호(C1 내지 C3)가, 도 3에 도시된 바와 같이, 한 수평 동기 기간 내에서 하이 상태가 순차적으로 쉬프트되어 공급되는 경우 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각의 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)들은 제 1 스위칭소자(SW1), 제 2 스위칭소자(SW2), 제 3 스위칭소자(SW3)의 순서로 구동된다. 그리고, 데이터 드라이버(502)는 상기 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)들의 구동 순서에 대응하여 해당 데이터 전압(VD1 내지 VDk)을 순차적으로 출력한다. 이 결과, 각 디멀티플렉서(DEMUX1 내지 DEMUXk)는, 제 1 스위칭소자(SW1)를 통해 제 1 데이터 라인(DL1)에 R(Red)에 대한 데이터 전압을, 제 2 스위칭소자(SW2)를 통해 제 2 데이터 라인(DL2)에 G(Green)에 대한 데이터 전압을, 제 3 스위칭소자(SW3)를 통해 제 3 데이터 라인(DL3)에 B(Blue)에 대한 데이터 전압을 순차적으로 공급한다.

그리고, 상기 게이트 라인 검사부(503)는, 외부로부터의 제 4 제어신호(C4)에 응답하여 테스트용 스캔 펄스전압(VT1)을 상기 m개의 게이트 라인(GL1 내지 GLm)들에 공급하는 m개의 제 4 스위칭소자(SW4)들로 구성되어 있다. 즉, 하나의 게이트 라인당 하나의 제 4 스위칭소자(SW4)가 접속되어 있다. 구체적으로, 상기 제 4 스위칭소자(SW4)의 각 게이트단자는 서로 병렬로 연결되어 상기 제 4 제어신호(C4)를 공통으로 인가받으며, 각 드레인단자는 각 게이트 라인(GL1 내지 GLm)에 개별적으로 접속되어 있으며, 각 소스단자는 서로 병렬로 연결되어 상기 테스트용 스캔 펄스전압(VT1)을 공통으로 인가받는다.

그리고, 상기 데이터 라인 검사부(504)는 외부로부터의 제 5 제어신호(C5)에 응답하여 출력라인(OL1 내지 OLk)들에 테스트용 데이터 전압(VT2)을 출력하는 다수개의 제 5 스위칭소자(SW5)로 구성되어 있다. 구체적으로, 상기 제 5 스위칭소자(SW5)의 각 게이트단자는 서로 병렬로 연결되어 상기 제 5 제어신호(C5)를 공통으 로 인가받으며, 각 드레인단자는 상기 각 출력라인(OL1 내지 OLk)에 개별적으로 접속되어 있으며, 각 드레인단자는 서로 병렬로 연결되어 상기 테스트용 데이터 전압(VT2)을 공통으로 인가받는다.

한편, 상기 게이트 라인 검사부(503) 및 데이터 라인 검사부(504)는 상기 액정표시장치의 게이트 라인(GL1 내지 GLm) 및 데이터 라인(DL1 내지 DLn)의 이상여부를 검사하기 위한 것으로, 상기 게이트 라인 검사부(503) 및 데이터 라인 검사부(504)가 동작할때는 상기 게이트 드라이버(501) 및 데이터 드라이버(502)는 동작하지 않는다. 즉, 상기 게이트 라인 검사부(503) 및 데이터 라인 검사부(504)는, 상기 게이트 드라이버(501) 및 데이터 드라이버(502)를 동작시켜 실제로 상기 액정표시장치를 작동시키기 전에, 상기 게이트 라인(GL1 내지 GLm)들 및 데이터 라인(DL1 내지 DLn)들을 시험적으로 동작시키기 위한 테스트부이다. 따라서, 상기 게이트 라인 검사부(503) 및 데이터 라인 검사부(504)가 동작하는 동안에는 상기 게이트 드라이버(501) 및 데이터 드라이버(502)는 동작하지 않는다.

물론, 실구동시에는 상기 게이트 라인 검사부(503) 및 데이터 라인 검사부(504)가 동작을 멈추고, 상기 게이트 드라이버(501), 데이터 드라이버(502), 및 타이밍 콘트롤러(506)가 동작하게 된다.

한편, 상기 표시부(555)와, 상기 표시부(555)를 구동하기 위한 게이트 드라이버(501), 데이터 드라이버(502), 게이트 라인 검사부(503), 데이터 라인 검사부(504), 및 디멀티플렉서부(505)는 액정패널(500)에 내장되는데, 특히 상기 데이터 드라이버(502)는 칩 형태로 상기 액정패널(500)에 실장된다(COG 실방방식; Chip On Glass). 그리고, 상기 타이밍 콘트롤러(506)는 상기 액정패널(500)의 외부에 구비된다.

여기서, 상기 게이트 라인(GL1 내지 GLm) 및 데이터 라인(DL1 내지 DLn)의 검사 과정은 상기 데이터 드라이버(502) 및 타이밍 콘트롤러(506)가 장착되기 전에 이루어진다. 따라서, 상기 검사 과정에서는 상기 게이트 드라이버(501) 및 데이터 드라이버(502)가 동작할 수 없는 상태이다. 또한, 상기 테스트 과정에서는 타이밍 콘트롤러(506)가 장착되지 않기 때문에, 각 신호입력라인(IL)에는 외부로부터의 제 6 내지 제 8 제어신호(C6 내지 C8)가 입력된다. 상기 제 6 내지 제 8 제어신호(C6 내지 C8) 역시 타이밍 콘트롤러(506)로부터 출력되는 제 1 내지 제 3 제어신호(C1 내지 C3)와 동일한 특성을 갖는다.

이와 같이 구성된 본 발명의 실시에에 따른 액정표시장치에서 상기 게이트 라인(GL1 내지 GLm)들, 데이터 라인(DL1 내지 DLn)들, 및 화소의 이상여부를 확인하는 방법을 상세히 설명하면 다음과 같다.

먼저, 상술한 바와 같이, 상기 액정표시장치에서 상기 타이밍 콘트롤러(506) 및 데이터 드라이버(502)는 아직 장착되지 않은 상태이고, 상기 게이트 드라이버(501)는 동작하지 않는 상태이다.

이와 같은 상태에서, 게이트 라인 검사부(503)에 제 4 제어신호(C4)를 공급한다. 그러면, 상기 제 4 제어신호(C4)에 응답하여 상기 게이트 라인 검사부(503)의 제 4 스위칭소자(SW4)가 턴-온되고, 이때 상기 턴-온된 제 4 스위칭소자(SW4)가 테스트용 스캔 펄스전압(VT1)을 게이트 라인(GL1 내지 GLm)들에 동시에 공급한다. 따라서, 상기 게이트 라인(GL1 내지 GLm)에 연결된 모든 화소의 박막트랜지스터(TFT)들이 턴-온된다.

다음으로, 상기 데이터 라인 검사부(504)에 제 5 제어신호(C5)를 공급한다. 그러면, 상기 데이터 라인 검사부(504)의 각 제 5 스위칭소자(SW5)는 제 5 제어신호(C5)에 응답하여 테스트용 데이터 전압(VT2)을 출력하여, 이를 각 디멀티플렉서(DEMUX1 내지 DEMUXk)에 공급한다. 즉, k개의 테스트용 데이터 전압(VT)이 k개의 출력라인(OL1 내지 OLk)들을 통해 k개의 디멀티플럭스(DEMUX1 내지 DEMUXk)에 각각 공급된다. 구체적으로, 상기 테스트용 데이터 전압(VT2)은 상기 각 디멀티플렉서(DEMUX1 내지 DEMUXk)에 구비된 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)들에 인가된다.

이때, 상기 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각에 구비된 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)는, 외부로부터 순차적으로 인가되는 제 6 내지 제 8 제어신호(C6 내지 C8)에 의해 서로 다른 시점에서 턴-온되며, 상기 턴-온된 제 1 내지 제 3 스위칭소자(SW3)는 상기 테스트용 데이터 전압(VT2)을 각 데이터 라인(DL1 내지 DLn)에 순차적으로 공급한다.

여기서, 상기 제 6 내지 제 8 제어신호(C6 내지 C8)는 동일한 직류값을 갖는 신호로 인가하여도 무방하다. 즉, 상기 검사 과정에서는 상기 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)를 모두 같은 시간에 턴-온시켜도 무방하다. 이는 상기 각 데이터 라인(DL1 내지 DLn)에 공급되는 테스트용 데이터 전압(VT2)이 모두 동일한 크기를 갖기 때문이다.

그리고, 상기 데이터 라인(DL1 내지 DLn)에 공급된 테스트용 데이터 전압(VT2)은 턴-온된 박막트랜지스터(TFT)에 통해 각 화소에 공급된다. 따라서, 상기 표시부(555) 전체가 상기 테스트용 데이터 전압(VT2)의 계조값에 따른 화상을 표시하게 된다.

이때, 상기 표시부(555)의 화상을 확인함으로써 상기 게이트 라인(GL1 내지 GLm) 및 데이터 라인(DL1 내지 DLn)의 양/불량, 즉 단선 여부를 확인할 수 있다.

즉, 임의의 게이트 라인의 일부분을 따라 수평하게 배열된 화소들에 화상이 표시되지 않으면 상기 임의의 게이트 라인이 단선된 것으로 판단할 수 있으며, 임의의 데이터 라인의 일부분을 수직하게 따라 배열된 화소들에 화상이 표시되지 않으면, 상기 임의의 데이터 라인이 단선된 것으로 판단할 수 있다.

또한, 특정 화소가 화상을 표시하지 않는다면, 상기 특정 화소에 구비된 박막트랜지스터(TFT)에 이상이 발생한 것으로 판단할 수 있다.

또한, 상기 테스트용 데이터 전압(VT2)이 상기 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각에 구비된 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)를 경유하여 상기 데이터 라인(DL1 내지 DLn)에 인가되므로, 상기 디멀티플렉서(DEMUX1 내지 DEMUXk) 각각에 구비된 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)의 이상여부도 함께 체크할 수 있다. 즉, 상기 제 1 내지 제 3 스위칭소자(SW1 내지 SW3)들 중 어느 하나에 이상이 발생하여 동작하지 않을 경우, 상기 이상이 발생한 스위칭소자에 접속된 데이터 라인에는 상기 테스트용 데이터 전압(VT2)이 인가되지 않게되고, 이로 인해 상기 데이터 라인을 따라 수직하게 배열된 모든 화소들에는 상기 테스트용 데이터 전압(VT2)에 따른 화상이 표시되지 않는다.

따라서, 상기 데이터 라인(DL1 내지 DLn)을 따라 수직하게 배열된 수직 화소군들중 어느 하나의 수직 화소군들에 화상이 표시되지 않을 경우, 상기 이상이 발생한 화소군들을 따라 배열된 데이터 라인(DL1 내지 DLn)에 접속된 디멀티플렉서(DEMUX1 내지 DEMUXk)의 스위칭소자(SW1 내지 SW3)의 이상을 의심할 수 있다. 결국, 본 발명에 따른 액정표시장치는 종래보다 더 구체적으로 이상여부를 체크할 수 있다.

더불어, 종래에는 데이터 라인 검사부(504)의 스위칭소자들이 각 데이터 라인(DL1 내지 DLn)당 하나씩 접속되어 있기 때문에 많은 수의 스위칭소자들이 필요하였지만, 본 발명의 데이터 라인 검사부(504)에 구비된 스위칭소자들 각각은 적어도 2개의 데이터 라인(DL1 내지 DLn)들에 공통으로 접속되어 있기 때문에 종래보다 더 적은 수의 스위칭소자들로 이루어질 수 있으며, 이에 의해 비용을 절감할 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치에는 다음과 같은 효과가 있다.

첫째, 본 발명에 따른 데이터 라인 검사부는 테스트용 데이터 전압을 출력하여, 이를 디멀티플렉서를 통해 데이터 라인에 인가한다. 따라서, 상기 디멀티플렉서에 구비된 스위칭소자의 이상여부를 확인할 수 있다.

둘째, 본 발명에 따른 데이터 라인 검사부는 데이터 드라이버와 디멀티플렉서 사이에 접속되므로, 상기 데이터 라인 검사부에 구비된 각 스위칭소자들은 상기 데이터 드라이버의 출력핀에 접속되는 출력라인의 수 만큼만 필요하다. 따라서, 종래의 데이터 라인수에 해당하는 스위칭소자들을 갖는 데이터 라인 검사부에 비하여 스위칭소자들의 개수를 줄일 수 있다.

Claims (7)

1. 서로 교차하는 게이트 라인들과 데이터 라인들에 의해서 정의된 매트릭스 형태의 화소들을 갖는 표시부;

   상기 데이터 라인들에 공급되어질 테스트용 데이터 전압을 그 데이터 라인들 보다 적은 수의 출력라인을 통해 공급하는 데이터 라인 검사부; 및,

   외부로부터 시간차를 두고 입력되는 다수개의 제어신호가 게이트전극에 개별적으로 인가되고, 상기 출력라인에 공통으로 소스단자가 접속되고, 각 데이터 라인에 개별적으로 드레인단자가 접속되는 다수개의 스위칭소자들을 갖는 다수개의 디멀티플렉서를 포함함을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 데이터 라인 검사부는, 외부로부터의 제어신호에 응답하여 상기 테스트용 데이터 전압을 상기 출력라인을 통해 상기 각 다멀티플렉서에 공급하는 다수개의 스위칭소자를 포함함을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서,

   상기 게이트 라인을 시험 구동하기 위한 테스트용 스캔 펄스전압을 생성하고, 이를 상기 게이트 라인들의 일측에 공급하는 게이트 라인 검사부를 더 포함함을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,

   상기 게이트 라인 검사부는, 외부로부터의 제어신호에 응답하여 상기 테스트용 스캔 펄스전압을 상기 게이트 라인들에 공급하는 다수개의 스위칭소자를 포함함을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서,

   상기 게이트 라인을 구동하기 위한 스캔 펄스전압을 생성하고, 이를 게이트 라인들의 타측에 순차적으로 공급하는 게이트 드라이버를 더 포함함을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서,

   화상을 표시하기 위한 데이터 전압을 출력하여 상기 출력라인에 공급하는 데이터 드라이버를 더 포함함을 특징으로 하는 액정표시장치.
7. 서로 교차하는 게이트 라인들과 데이터 라인들에 의해서 정의된 매트릭스 형태의 화소들을 갖는 표시부와, 상기 데이터 라인들에 공급되어질 테스트용 데이터 전압을 그 데이터 라인들 보다 적은 수의 출력라인을 통해 공급하는 데이터 라인 검사부와, 외부로부터 시간차를 두고 입력되는 다수개의 제어신호가 게이트전극에 개별적으로 인가되고, 상기 출력라인에 공통으로 소스단자가 접속되고, 각 데이터 라인에 개별적으로 드레인단자가 접속되는 다수개의 스위칭소자들을 갖는 다수개의 디멀티플렉서를 포함하는 액정표시장치의 검사방법에 있어서,

   상기 데이터 라인 검사부로부터의 데스트용 데이터 전압을 상기 디멀티플렉서에 구비된 스위칭소자를 통해 상기 데이터 라인에 공급하는 것을 특징으로 하는 액정표시장치의 검사방법.

Images