KR20060102524A - 그레이톤 마스크 및 박막 트랜지스터 기판의 제조 방법 - Google Patents

그레이톤 마스크 및 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR20060102524A
KR20060102524A KR1020060026088A KR20060026088A KR20060102524A KR 20060102524 A KR20060102524 A KR 20060102524A KR 1020060026088 A KR1020060026088 A KR 1020060026088A KR 20060026088 A KR20060026088 A KR 20060026088A KR 20060102524 A KR20060102524 A KR 20060102524A
Authority
KR
South Korea
Prior art keywords
pattern
mask
gray tone
tone mask
film
Prior art date
Application number
KR1020060026088A
Other languages
English (en)
Other versions
KR101016464B1 (ko
Inventor
미치아키 사노
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20060102524A publication Critical patent/KR20060102524A/ko
Application granted granted Critical
Publication of KR101016464B1 publication Critical patent/KR101016464B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

그레이톤 마스크를 이용하여 형성되는 디바이스 패턴과, 포토마스크를 이용하여 상기 디바이스 패턴과 겹치는 부분을 가지도록 형성되는 게이트 전극과 콘택트 홀 등과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 제공한다.
그레이톤 마스크(20)를 이용하여 형성되는 제1 디바이스 패턴(30)과, 포토마스크를 이용하여 상기 제1 디바이스 패턴(30)과 겹치는 부분을 가지도록 형성되는 콘택트 홀(H) 등의 제2 디바이스 패턴을 적어도 하나 가지는 피 전사 기판을 제조하기 위한, 제1 디바이스 패턴(30)에 대응하는 마스크 패턴으로서, 제1 디바이스 패턴(30)과 제2 디바이스 패턴이 겹치는 부분에 대응하는 그레이톤 마스크(20) 상의 영역이 반투광부가 되는 마스크 패턴과, 마스크 패턴의 반투광부의 형성과 동시에 형성된, 제2 디바이스 패턴에 관계하는 마크 패턴(31)을 가진다.
그레이톤 마스크, 마크 패턴, 박막 트랜지스터

Description

그레이톤 마스크 및 박막 트랜지스터 기판의 제조 방법{A graytone mask and a method of manufacturing a thin film transistor substrate}
도 1(a)는 제1 실시예의 그레이톤 마스크의 평면도, (b)는 그 디바이스 패턴의 평면도, (c)는 피 전사 기판상의 레지스트 패턴의 평면도.
도 2는 제1 실시예의 그레이톤 마스크의 제조 공정도.
도 3은 제1 실시예의 그레이톤 마스크의 제조 공정도.
도 4는 제2 실시예의 그레이톤 마스크의 평면도.
도 5는 제2 실시예의 그레이톤 마스크의 제조 공정도.
도 6은 제2 실시예의 그레이톤 마스크의 제조 공정도.
도 7은 제3 실시예의 그레이톤 마스크의 평면도.
도 8은 제3 실시예의 그레이톤 마스크의 제조 공정도.
도 9는 제3 실시예의 그레이톤 마스크의 제조 공정도.
도 10은 제4 실시예의 그레이톤 마스크의 제조 공정도.
도 11은 제4 실시예의 그레이톤 마스크의 제조 공정도.
도 12(a)는 제5 실시예의 그레이톤 마스크의 평면도, (b)는 그 디바이스 패턴의 평면도, (c)는 피 전사 기판상의 레지스트 패턴의 평면도.
도 13은 제5 실시예의 그레이톤 마스크의 제조 공정도.
도 14는 제5 실시예의 그레이톤 마스크의 제조 공정도.
도 15는 제6 실시예의 그레이톤 마스크의 제조 공정도.
도 16은 제6 실시예의 그레이톤 마스크의 제조 공정도.
도 17(a)는 제7 실시예의 그레이톤 마스크의 평면도, (b)는 그 디바이스 패턴의 평면도, (c)는 피 전사 기판상의 레지스트 패턴의 평면도.
도 18은 제7 실시예의 그레이톤 마스크의 제조 공정도.
도 19는 제7 실시예의 그레이톤 마스크의 제조 공정도.
도 20a와 도 20b는 종래의 그레이톤 마스크 패턴의 평면도.
도 21은 종래의 TFT 기판의 제조 공정도.
도 22는 종래의 그레이톤 마스크 패턴의 평면도.
도 23은 종래의 제조 단계에서의 TFT 기판의 평면도.
(도면의 주요 부분에 대한 참조 부호의 설명)
1 투명 기판
2 반투광막
3 차광막
10,11 마스크 블랭크
20 그레이톤 마스크
21 반투광부
22 차광부
23 투광부
30 디바이스 패턴
31 콘택트 홀과 관계하는 마크 패턴
32 게이트 전극과 관계하는 마크 패턴
본 발명은 박막 트랜지스터 액정 표시 장치(Thin Film Transistor Liquid Crystal Display)의 제조에 이용하는 박막 트랜지스터 기판(이하 TFT 기판이라고 함) 등에 매우 적합하게 사용되는 그레이톤 마스크 및 그것을 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
TFT-LCD는 CRT(음극 선관)과 비교하여, 박형으로 하기 쉬워 소비 전력이 낮다는 이점으로부터 현재 상품화가 신속하게 진행되고 있다. TFT-LCD는 매트릭스 형상으로 배열된 각 화소에 TFT가 배열된 구조의 TFT 기판과, 각 화소에 대응하여 레드, 그린, 및 블루의 화소 패턴이 배열된 컬러 필터가 액정상의 개재 하에 서로 겹쳐진 개략 구조를 가진다. TFT-LCD에서는 제조 공정수가 많아서 TFT 기판만으로도 5~6매의 포토마스크를 이용하여 제조되었다.
이와 같은 상황 하에서, TFT 기판의 제조를 4매의 포토마스크를 이용하여 행하는 방법, 즉 2종의 막 두께의 포토 레지스트 패턴을 이용하는 방법에 의해 포토리소그래피 공정 수를 저감하는 방법이 제안되어 있다.
예를 들면, 특개 2000-165886호 공보에는 소스 전극과 드레인 전극의 사이( 채널부)의 제1 두께를 가지는 포토 레지스트와, 제1 두께보다도 두꺼운 제2 두께를 가지는 포토 레지스트와, 제1 두께보다도 얇은 제3 두께(두께 제로를 포함함)를 가지는 포토 레지스트를 이용하는 공정을 가지는 것이 개시되어 있다.
또한 특개 2000-165886호 공보에는 이 2종류의 막 두께를 가지는 포토 레지스트 패턴을 형성하는 방법으로서, 2개의 방법, 즉 (1) 투광부, 차광부 및 반투광부를 가지는 그레이톤 마스크를 이용하는 방법, 및 (2) 레지스트의 리플로우(reflow)에 의해 레지스트를 변형하는 방법이 개시되어 있다.
상기한 그레이톤 마스크로서는, 반투광부를 마스크가 사용되는 노광 장치의 해상도보다도 작은 패턴, 예를 들면 슬릿이나 격자 형태의 패턴에 의해 형성하던지, 반투광막을 설치하여 빛의 조사량을 조절하는 방법이 있고, 반투광막의 경우에는 차광성 크롬층을 완전하게 제거하지 않고 일정한 두께만큼 남기고, 이 부분을 통하여 들어오는 빛의 조사량이 감소하도록 한다.
도 20a는 소스 전극 및 드레인 전극에 대응하는 영역을 차광부(204)로 하고, 이들 사이의 채널부에 대응하는 영역을 슬릿 형상의 반투광부(203)로 한 예이고, 도 20b는 상기 채널부에 대응하는 영역을 반투광막으로 형성한 예이다.
특개 2000-165886호 공보에 기재된 채널부에 대응하는 영역을 반투광부로 한 그레이톤 마스크를 종래기술 1이라고 한다.
한편 TFT 기판의 제조 방법의 다른 예로서, 예를 들면 특개 2002-261078호 공보에는 그레이톤 마스크를 이용하는 방법과 레지스트를 리플로우에 의해 변형하는 방법의 양쪽을 조합하여 이용한 TFT 기판의 제조 방법이 개시되어 있다.
이하 도 21을 참조하여 특개 2002-261078호 공보에 기재된 방법의 일례를 설명한다.
도 21(a)에 도시한 바와 같이, 유리 기판(101) 상에 포토마스크를 이용한 리소그래피법을 적용하여 게이트 전극(102)을 형성하고, 유리 기판(101) 상에 게이트 전극(102)을 덮어 게이트 절연막(103)을 형성하고, 게이트 절연막(103) 상에 실리콘막(104), n+실리콘막(105), 금속막(106)을 순차적으로 퇴적하여 적층한다.
다음으로 금속막(106) 상에 포지티브형 포토 레지스트를 도포하여 레지스트막(107)을 형성하고, 도 21(b)에 도시한 바와 같이 레지스트막(107)에 대하여 그레이톤 마스크(200)를 통해 노광광을 조사한다. 도 22는 그레이톤 마스크의 평면도이다. 차광부(204)는 소스 전극 및 드레인 전극의 대향 부분으로서 채널부에 인접한 영역에 대응하여 형성되고, 소스 전극 및 드레인 전극의 남은 부분은 반투광부(203)로 형성되고, 소스 전극과 드레인 전극 간의 채널부는 투광부(205)로 형성되어 있다.
다음으로, 노광 후의 포지티브형 포토 레지스트를 현상하면, 두꺼운 마스크 패턴(107a) 부분은 거의 용해되지 않고 남으며, 얇은 마스크 패턴(107b) 부분은 어느 정도 용해되고, 다른 부분은 모두 용해되어 없어진다. 이 결과 도 21(c)에 도시한 바와 같이, 막 두께가 두꺼운 마스크 패턴(107a)과, 막 두께가 얇은 마스크 패턴(107b)을 동시에 형성할 수 있다.
다음으로 두꺼운 마스크 패턴(107a) 및 얇은 마스크 패턴(107b)을 마스크로 하여 에칭을 행함으로써 도 21(d)에 도시한 바와 같이, 실리콘 막(104) 상에 옴 접 촉(ohmic contact) 층(105a, 105b) 및 소스 전극(106a), 드레인 전극(106b)을 형성한다.
옴 접촉 층(105a, 105b)을 형성한 후, 가열 등에 의해 두꺼운 마스크 패턴(107a)과 얇은 마스크 패턴(107b)을 리플로우시킨다. 이에 따라 유기 수지인 각 마스크 패턴은 실리콘막(104) 평면으로 확장되고, 옴 접촉 층(105a)과 옴 접촉 층(105b) 간의 실리콘 막(104) 상에서는 두꺼운 마스크 패턴(107a)과 얇은 마스크 패턴(107b)이 연결되어, 도 21(e) 및 도 23의 평면도에 도시한 바와 같이, 리플로우 마스크 패턴(108)이 형성된다. 또한 도 21(e)는 도 23의 x-x 단면을 나타내고 있다.
다음으로 리플로우 마스크 패턴(108)을 마스크로 하여 실리콘 층(104)을 에칭 제거하고 리플로우 마스크 패턴(108)을 제거함으로써, 반도체 상에 옴 접촉 층(105a, 105b) 및 소스 전극(106a), 드레인 전극(106b)이 형성된 상태가 얻어진다(미도시). 그 후, 비활성화(passivation)막(미도시)을 형성하고 소스 전극(106a) 상에 타 포토 마스크를 이용한 리소그래피법을 적용하여 콘택트 홀(109)을 형성하고, 이 콘택트 홀 바닥부에서 소스 전극(106a)에 접속하는 화소 전극(미도시), 게이트 전극에 접속하는 단자부 전극을 형성한다(미도시).
특개 2002-261078호 공보에 기재된 소스 전극 및 드레인 전극의 대향 부분을 제외한 영역이 반투광부가 되는 그레이톤 마스크를 종래기술 2라고 한다.
그런데 상술한 바와 같은 TFT 기판의 제조에 있어서, 소스 전극 및 드레인 전극을 형성하기 위하여 이용되는 그레이톤 마스크에 있어서는, 타 마스크를 이용 하여 형성하는 게이트 전극이나 콘택트 홀 등, 소스 전극 및/또는 드레인 전극과 겹치는 디바이스 패턴과 관계하는 마크(노광시의 위치 맞춤 마크, 위치 정밀도 확인용 마크 등)를, 그레이톤 마스크 상의 디바이스 패턴 영역 밖에 구비하는 것이 일반적이다.
그레이톤 마스크의 반투광부가, 마스크가 사용되는 노광 장치의 해상도보다도 작은 패턴인 경우, 또는 반투광부의 경우라도 종래기술 1과 같은 전극부가 모두 차광부로 형성되어 있는 그레이톤 마스크에 있어서는, 차광부를 가공하는 것과 동시에 마크 패턴을 형성하면 된다. 그러나 종래기술 2와 같이, 전극부가 차광부와 반투광부로 형성되어 있는 그레이톤 마스크에 있어서, 반투광부를 반투광막으로 형성하려고 하는 경우에는, 종래와 같이 차광막에 마크 패턴을 형성하는 것으로는 마크로서 정확하게 기능하지 않는 경우가 있다는 문제점이 있었다. 이론적으로는, 마크는 어느 하나의 마스크 패턴과 서로 관련이 있으면 무방한 것이다. 그러나 반투광부를 반투광막으로 형성하려고 하는 경우, 반투광막의 가공과 차광막의 가공에서 제각각의 포토리소 공정을 이용할 필요가 있다. 이와 같이 2회 묘화를 행할 시에는, 1회째의 묘화와 패턴 이탈이 일어나지 않도록 정렬을 하여 2회째의 묘화를 행하나, 정렬 정밀도에는 한계가 있어 정렬 이탈을 완전히 없애는 것이 곤란하다. 그 때문에 타 마스크를 이용하여 형성하는 디바이스 패턴과 소스 전극 및/또는 드레인 전극이 겹치는 부분에 대응하는 부분이 반투광부임에도 불구하고, 차광막의 가공 시에 상기 디바이스 패턴과 관계하는 마크를 형성하는 것으로는 2회 묘화시에 위치 이탈을 일으킨 경우, 마스크 패턴과 마크와의 상관 관계가 벗어나 버리게 된다.
본 발명은 상기 과제를 감안하여 행해진 것으로서, 상기 그레이톤 마스크를 이용하여 형성된 제1 디바이스 패턴과, 포토마스크를 이용하여 형성된 이 제1 디바이스 패턴과 겹치는 부분을 가지는 제2 디바이스 패턴을 적어도 하나 가지는 피 전사 기판을 제조하기 위한 마스크 패턴과, 제1 디바이스 패턴과 겹치는 제2 디바이스 패턴과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 제공하는 것을 제1 목적으로 한다.
또한 이 그레이톤 마스크를 이용한 박막 트랜지스터 기판의 제조 방법을 제공하는 것을 제2의 목적으로 한다.
상기 과제를 해결하기 위하여 본 발명은 다음의 구성을 가진다.
(구성 1) 피(被) 전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무(無) 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지고, 상기 얇은 레지스트 패턴은 반투광부로 이루어지고, 상기 두꺼운 레지스트 패턴 형성부 및 상기 무 레지스트 영역 형성부는 각각 피 전사 기판상의 레지스트의 포지티브형(positive)이나 네가티브형(negative)에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크에 있어서, 상기 그레이톤 마스크는, 상기 그레이톤 마스크를 이용하여 형성된 제1 디바이스 패턴과, 포토마스크를 이용하여 이 제1 디바이스 패턴과 겹치는 부분을 가지도록 형성되는 제2 디바이스 패턴을 적어도 하나 가지는 피 전사 기 판을 제조하기 위한, 상기 제1 디바이스 패턴에 대응하는 마스크 패턴으로서, 상기 제1 디바이스 패턴과 상기 제2 디바이스 패턴이 겹치는 부분에 대응하는 상기 그레이톤 마스크 상의 영역이 반투광부가 되는 마스크 패턴과, 상기 반투광부의 형성과 동시에 형성되는, 상기 제2 디바이스 패턴에 관계하는 마크 패턴을 적어도 가지는 것을 특징으로 하는 그레이톤 마스크이다.
(구성 2) 구성 1에 있어서, 상기 제1 디바이스 패턴과 상기 제2 디바이스 패턴이 겹치는 부분에 대응하는 상기 그레이톤 마스크 상의 영역이 차광부 또는 투광부인 마스크 패턴과, 상기 차광부 또는 투광부의 형성과 동시에 형성되는, 상기 제2 디바이스 패턴에 관계하는 마크 패턴을 추가로 포함하는 것을 특징으로 하는 그레이톤 마스크이다.
(구성 3) 구성 1 또는 2에 있어서, 상기 마크 패턴이 차광부와 투광부로 형성되어 있는 것을 특징으로 하는 그레이톤 마스크이다.
(구성 4) 피 전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지고, 상기 얇은 레지스트 패턴은 반투광부로 이루어지고, 상기 두꺼운 레지스트 패턴 형성부 및 상기 무 레지스트 영역 형성부는 각각 피 전사 기판상의 레지스트의 포지티브형이나 네가티브형에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크에 있어서, 상기 그레이톤 마스크는, 상기 그레이톤 마스크를 이용하여 형성된 제1 디바이스 패턴과, 포토마스크를 이용하여 이 제1 디바이스 패턴과 겹치는 부분을 가지도록 형성되는 제 2 디바이스 패턴을 적어도 하나 가지는 피 전사 기판을 제조하기 위한, 상기 제1 디바이스 패턴에 대응하는 마스크 패턴으로서, 상기 제1 디바이스 패턴과 상기 제2 디바이스 패턴이 겹치는 부분에 대응하는 상기 그레이톤 마스크 상의 영역이 반투광부가 되는 마스크 패턴과, 상기 차광부 또는 투광부의 형성과 동시에 형성되고 상기 반투광부와 상기 차광부 또는 투광부와의 위치 이탈량이 파악된, 상기 제2 디바이스 패턴에 관계하는 마크 패턴을 적어도 가지는 것을 특징으로 하는 그레이톤 마스크이다.
(구성 5) 피 전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지고, 상기 얇은 레지스트 패턴은 반투광부로 이루어지고, 상기 두꺼운 레지스트 패턴 형성부 및 상기 무 레지스트 영역 형성부는 각각 피 전사 기판상의 레지스트의 포지티브형이나 네가티브형에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크에 있어서, 상기 그레이톤 마스크는, 상기 그레이톤 마스크를 이용하여 형성된 제1 디바이스 패턴과, 포토마스크를 이용하여 이 제1 디바이스 패턴과 겹치는 부분을 가지도록 형성되는 제2 디바이스 패턴을 적어도 하나 가지는 피 전사 기판을 제조하기 위한, 상기 제1 디바이스 패턴에 대응하는 마스크 패턴으로서, 상기 제1 디바이스 패턴과 상기 제2 디바이스 패턴이 겹치는 부분에 대응하는 상기 그레이톤 마스크 상의 영역이 차광부 또는 투광부가 되는 마스크 패턴과, 상기 반투광부의 형성과 동시에 형성되고 상기 차광부 또는 투광부와 상기 반투광부와의 위치 이탈량이 파악된, 상기 제2 디 바이스 패턴에 관계하는 마크 패턴을 적어도 가지는 것을 특징으로 하는 그레이톤 마스크이다.
(구성 6) 구성 1, 2, 4 및 5 중 어느 하나에 기재된 그레이톤 마스크를 이용하여 패턴 전사를 행하는 공정을 가지는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법이다.
이하 본 발명을 실시예에 의해 상세히 설명한다. 또한 이하의 실시예에서는 피 전사 기판상의 레지스트에 포지티브형 레지스트를 이용하는 것을 전제로, 두꺼운 레지스트 패턴 형성부를 차광부, 무 레지스트 영역 형성부를 투광부로 한 그레이톤 마스크에 대하여 설명한다.
(제1 실시예)
도 1(a)는 본 실시예에 따른 그레이톤 마스크(20)의 평면도, (b)는 TFT 기판에서의 소스 전극 및 드레인 전극 부근의 패턴(30)을 나타내는 평면도, (c)는 피 전사 기판상에 형성된 레지스트 패턴을 나타내는 평면도이다.
도 1(b)에 도시되어 있는 바와 같이, 본 실시예에서는, 패턴(30)에서의 차광부(22)는 소스 전극 및 드레인 전극의 대향 부분으로서 채널부에 인접한 영역에 대응하여 형성되고, 소스 전극 및 드레인 전극의 남은 부분은 반투광부(21)로 형성되고, 소스 전극과 드레인 전극의 사이의 채널부는 투광부(23)로 형성되어 있다. 차광부(22)는 피 전사 기판상에서는, 포지티브형 레지스트의 경우에는 두꺼운 레지스트 패턴(42)을 형성하고, 반투광부(21)는 얇은 레지스트 패턴(41)을 형성한다.
이와 같은 TFT 기판의 구조에 있어서 소스 전극 및 드레인 전극을 형성하기 위하여 이용되는 그레이톤 마스크에 있어서, 타 포토 마스크를 이용하여 형성하는 게이트 전극(G)이나 콘택트 홀(H) 등, 소스 전극(S) 및/또는 드레인 전극(D)과 겹치는 디바이스 패턴과 관계하는 마크를 그레이톤 마스크 상의 디바이스 패턴 영역 밖에 형성하고 있고, 본 실시예에서는 상기 콘택트 홀(H)과 관계하는 마크 패턴(31)과 상기 게이트 전극(G)과 관계하는 마크 패턴(32)을 구비하고 있다. 또한 본 실시예에서는 소스 전극(S) 및 드레인 전극(D)의 디바이스 패턴과 타 포토 마스크를 이용하여 형성하는 콘택트 홀(H)이 겹치는 부분은, 그레이톤 마스크 상의 반투광부에 대응하고, 소스 전극(S) 및 드레인 전극(D)의 디바이스 패턴과 타 포토 마스크를 이용하여 형성하는 게이트 전극(G)이 겹쳐지는 부분 중, 게이트 전극(G)을 형성할 때에 맞추기 쉬운 채널부와 인접하는 부분은 그레이톤 마스크 상의 차광부에 대응한다.
다음으로 상기 그레이톤 마스크를 제조하는 방법에 대하여 도 2 및 도 3을 참조하여 설명한다.
본 실시예에서 사용하는 마스크 블랭크(10)는 도 2(a)에 도시한 바와 같이, 석영 등으로 이루어지는, 주표면의 사이즈가 450mm×550mm인 대형 투명 기판(1) 상에 반투광막(2) 및 차광막(3)을 순차적으로 형성한 것이다.
여기서 차광막(3)의 재질로서는, 박막이고 높은 차광성이 얻어지는 것이 바람직하고, 예를 들면 Cr, Si, W, Al 등을 들 수 있다. 또한 차광막(3)은 겉표면 또는 겉표면과 속표면 양면에, 예를 들면 상기 금속의 산화물로 이루어지는 반사 방지층을 가지는 것이라도 무방하다. 또한 반투광막(2)의 재질로서는, 박막이고 투광 부의 투과율을 100%로 한 경우에 투과율 50% 정도의 반투광성이 얻어지는 것이 바람직하고, 예를 들면 Cr 화합물(Cr의 산화물, 질화물, 산질화물, 불화물 등), MoSi, Si, W, Al 등을 들 수 있다. Si, W, Al 등은 그 막 두께에 의해 높은 차광성도 얻을 수 있고, 혹은 반투광성도 얻을 수 있는 재질이다. 또한 디바이스 패턴 영역에서는, 형성되는 마스크의 차광부는 반투광막(2)과 차광막(3)의 적층이 되기 때문에, 차광막 단독으로는 차광성이 부족해도 반투광막과 맞춘 경우에 차광성이 얻어지면 무방하다. 또한 여기서 투과율이라는 것은, 그레이톤 마스크를 사용하는, 예를 들면 대형 LCD용 노광기의 노광광의 파장에 대한 투과율을 말하는 것이다. 또한 반투광막의 투과율은 50% 정도로 한정될 필요는 전혀 없다. 반투광부의 투과성을 어느 정도로 한정할지는 설계상의 문제이다.
또한 상기 차광막(3)과 반투광막(2)의 재질의 조합에 관해서는, 서로의 막의 에칭 특성이 다르고, 일방의 막의 에칭 환경에 있어서 타방의 막은 내성을 가지는 것이 바람직하다. 예를 들면 차광막(3)을 Cr, 반투광막(2)을 MoSi로 형성한 경우, Cr 차광막을 염소계 가스를 이용하여 건식 에칭 또는 초산 제2 세륨 암모늄과 과산소염을 혼합시켜 희석한 에칭액을 이용하여 습식 에칭하면, 하층의 MoSi 반투광막과의 사이에서는 높은 에칭 선택비가 얻어지므로, MoSi 반투광막에 거의 손상을 입히지 않고 Cr 차광막만을 에칭에 의해 제거하는 것이 가능하다. 또한 상기 차광막(3)과 반투광막(2)은 기판상에 막을 형성했을 때에 밀착성이 양호한 것이 바람직하다.
상기 마스크 블랭크(10)는 투명 기판(1) 상에 반투광막(2) 및 차광막(3)을 순차적으로 막을 형성함으로써 얻어지는데, 막을 형성하는 방법은 증착법, 스퍼터법, CVD(화학 기상 증착)법 등, 막 종에 적합한 방법을 적절히 선택하면 된다. 또한 막 두께에 관해서는 특별히 제약은 없으나, 중요한 것은 차광성 혹은 반투광성이 얻어지도록 최적화된 막 두께로 형성하면 된다.
다음으로 이 마스크 블랭크(10) 상에, 예를 들면 전자선 혹은 레이저 묘화용의 포지티브형 레지스트를 도포하고 베이킹을 행하여 차광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 2(b) 참조). 다음으로 전자선 묘화기 혹은 레이저 묘화기 등을 이용하여 묘화를 행한다. 이 경우의 묘화 데이터는, 디바이스 패턴 영역에서는 도 1에 도시한 소스 전극 및 드레인 전극의 대향 부분으로서 채널부에 인접한 차광부 영역(22)에 대응하는 차광막 패턴(3a)의 패턴 데이터이다. 묘화 후, 이것을 현상하여 마스크 블랭크 상에 차광부에 대응하는 레지스트 패턴(4a)을 형성한다(도 2(c) 참조).
다음으로, 형성된 레지스트 패턴(4a)을 마스크로 하여 차광막(3)을 에칭하고, 차광부에 대응하는 차광막 패턴(3a)을 형성한다(도 2(c) 참조). 차광막(3)이 Cr계 재료로 이루어지는 경우, 염소 가스를 이용한 건식 에칭을 이용할 수 있다. 차광부에 대응하는 영역 이외는 차광막(3)의 에칭에 의해 하층의 반투광막(2)이 노출한 상태이다. 잔존하는 레지스트 패턴(4a)은 산소에 의한 애싱 혹은 농황산 등을 이용하여 제거한다(도 2(d) 참조).
또한 본 실시예의 그레이톤 마스크를 이용한 TFT 기판 제조 공정에 있어서는, 게이트 전극 상에 소스 전극 및 드레인 전극을 소정의 간격으로 형성하기 위하 여 게이트 전극과 소스 및 드레인 전극과의 정렬을 할 필요가 있으므로, 상술한 바와 같이 게이트 전극과의 정렬에 관계하는 마크(32;노광시의 위치 맞춤 마크, 위치 정밀도 확인용 마크 등)를 마스크 상에 설치하고 있다. 그 경우, 소스 전극과 드레인 전극의 사이에 낀 채널부가 게이트 전극과 정확하게 위치가 맞춰지는 것이 중요하므로, 소스 전극과 드레인 전극의 가장 채널부측에 형성되는 박막 패턴과 서로 관계가 있는 마크를 마스크의 디바이스 패턴 영역 밖에 설치하는 것이 바람직하고, 본 실시예에서는 소스 전극과 드레인 전극의 가장 채널부측에 형성되는 박막 패턴은 차광막 패턴이다. 따라서 본 실시예에 있어서는, 상기 공정에 있어서 차광막 패턴(3a)을 형성하기 위한 묘화 데이터에 게이트 전극과 관계하는 마크를 포함시켜 디바이스 패턴 영역의 차광막 패턴의 형성과 동시에 마크 패턴(32)의 형성도 행한다.
이어서, 다시 전면에 상기 레지스트를 도포하고 레지스트막(4)을 형성한다(도 2(e) 참조). 그리고 2회째의 묘화를 행한다. 이때의 묘화 데이터는 도 1에 도시한 소스 전극과 드레인 전극에 대응하는 패턴 데이터이다. 묘화 후, 이것을 현상하여 반투광막 패턴을 형성하기 위한 레지스트 패턴(4b)을 형성한다(도 3(f) 참조).
다음으로, 형성된 레지스트 패턴(4b)을 마스크로 하여, 투광부가 되는 영역의 반투광막(2)을 에칭에 의해 제거하고 반투광막 패턴(2a)을 형성한다. 이에 따라 반투광부는 투광부와 구획(區劃)되어 반투광부 및 투광부가 형성된다(도 3(g) 참조). 본 실시예에서는 콘택트 홀은 그레이톤 마스크 상의 디바이스 패턴 영역의 반투광부에 대응하기 때문에, 상기 공정에 있어서, 반투광막 패턴(2a)을 형성하기 위 한 묘화 데이터에 콘택트 홀과 관계하는 마크를 포함하여, 디바이스 패턴 영역의 반투광막 패턴의 형성과 동시에 마크 패턴(31)의 형성도 행한다. 그리고 잔존하는 레지스트 패턴은 산소 애싱 등을 이용하여 제거한다(도 3(h) 참조).
이상과 같이 하여 본 실시예의 도 1에 도시한 그레이톤 마스크(20)가 완성된다. 본 실시예의 그레이톤 마스크에 따르면, 콘택트 홀은 그레이톤 마스크 상의 디바이스 패턴 영역의 반투광부에 대응하기 때문에, 콘택트 홀과 관계하는 마크 패턴(31)은 반투광부의 형성과 동시에 형성된다. 즉 본 실시예에 있어서, 그레이톤 마스크를 이용하여 형성된 소스 전극(S;제1 디바이스 패턴)의 채널부와 인접하는 부분을 제외한 영역에는, 포토마스크를 이용하여 형성되는 콘택트 홀(H;제2 디바이스 패턴)이 포개어지는 부분을 가진다. 상기 그레이톤 마스크를 이용하여 형성된 소스 전극(S)의 채널부와 인접하는 부분을 제외한 영역에 대응하는 그레이톤 마스크 상의 영역은 반투광부이기 때문에, 그레이톤 마스크 상의 콘택트 홀에 관계하는 마크 패턴을 반투광부의 형성과 동시에 형성함으로써 마크로서의 정확성이 향상되어, 마크를 노광시의 위치 맞춤에 이용할 경우에는 상기 그레이톤 마스크 및 타 포토 마스크와의 사이에서 정확한 위치 맞춤을 행할 수 있고, 마크를 노광 후의 위치 확인에 이용할 경우에는 소스 전극과 콘택트 홀과의 정확한 위치 정밀도를 확인할 수 있다.
또한 본 실시예에 있어서는, 게이트 전극을 형성할 때에 맞추기 쉬운 채널부와 인접하는 부분은 그레이톤 마스크 상의 디바이스 패턴 영역의 차광부에 대응하기 때문에, 게이트 전극과 관계하는 마크 패턴(32)은 차광부의 형성과 동시에 형성 된 것이므로, 그레이톤 마스크를 이용하여 형성하는 소스 전극 및 드레인 전극과 겹치는 게이트 전극과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 얻을 수 있다. 본 실시예에서는, 콘택트 홀과 관계하는 마크 패턴(31)은 반투광부와 투광부로 형성되고, 게이트 전극과 관계하는 마크 패턴(32)은 차광부와 투광부로 형성되어 있다.
또한 본 실시예의 그레이톤 마스크를 이용한 TFT 기판의 제조 방법은, 예를 들면 상술한 종래기술 2의 방법에 있어서, 이용하는 그레이톤 마스크를 본 실시예의 그레이톤 마스크로 변경한 예를 들 수 있다. 그 경우, 타 포토 마스크를 이용하여 게이트 전극의 형성과 동시에 형성된 정렬 마크 패턴과, 본 실시예의 그레이톤 마스크의 게이트 전극에 관계하는 마크 패턴이 노광시의 위치 맞춤이나 노광 후의 위치 확인에 이용되고, 또한 본 실시예의 그레이톤 마스크의 콘택트 홀에 관계하는 마크 패턴과, 콘택트 홀을 형성하기 위한 타 포토 마스크의 정렬 마크 패턴이 노광시의 위치 맞춤이나 노광 후의 위치 확인에 이용된다. 이 TFT 기판의 제조 방법에 따르면, 마크를 노광 시의 위치 맞춤에 이용하는 경우에는 상기 그레이톤 마스크 및 타 포토 마스크와의 사이에서 정확한 위치 맞춤을 행할 수 있고, 마크를 노광 후의 위치 확인에 이용하는 경우에는 소스 전극과 콘택트 홀과의 정확한 위치 정밀도를 확인할 수 있다. 즉 상기 그레이톤 마스크 및 타 포토 마스크와의 사이에서 정확한 위치 맞춤을 행할 수 있어, 소스 전극과 콘택트 홀과의 정확한 위치 정밀도를 실현할 수 있다.
또한 본 실시예에 있어서, 사용하는 마스크 블랭크는 반투광막(2)과 차광막 (3)과의 사이에 버퍼(buffer)막을 형성한 것이라도 무방하다. 즉 반투광막(2)과 차광막(3)과의 사이에 에칭 스토퍼(stopper)로서의 기능을 가지는 버퍼막을 설치함으로써, 1회째의 포토리소 공정에 있어서, 레지스트 패턴이 형성되어 있지 않은 영역의 차광막을 에칭에 의해 제거할 시에, 하층의 반투광막의 막 감소 등의 손상을 방지할 수 있다. 이와 같이 버퍼막을 설치함으로써 차광막(3) 및 반투광막(2)은 에칭 특성이 서로 비슷한 재질, 예를 들면 동일 재료의 막이나 주성분이 동일한 재료의 막 등으로 구성하는 것이 가능하다. 또한 버퍼막의 재질은 차광막(3)을 에칭하는 환경에 내성을 가지는 재질로부터 선택된다. 또한 반투광부에서의 버퍼막을 제거할 필요가 있는 경우에는, 건식 에칭 등이 방법으로 하층의 반투광막(2)에 손상을 입히지 않고 제거할 수 있는 재질인 것도 요구된다. 버퍼막으로서 예를 들면 SiO2 또는 SOG(Spin On Glass)등을 이용할 수 있다. 이들의 재질은 차광막을 Cr계 재료로 구성하는 경우, 차광막과의 사이에서 높은 에칭 선택비를 얻을 수 있다. 또한 이들 재질은 투과성이 양호하여 반투광부에 끼워도 그 투과 특성을 손상시키지 않으므로 제거하지 않고 두는 것도 가능하다.
또한 마스크 블랭크로서, 반투광막과 차광막이 적층된 것을 이용하는 것이 아니라, 투과율의 막 두께 의존성을 가지는 차광막이 형성된 것을 이용하여 차광막을 에칭하고 반투광막을 노출시키는 공정(도 2(c) 참조)으로 하여, 차광막을 원하는 투과율이 되는 막 두께로 에칭하는 공정으로 치환할 수도 있다.
또한 게이트 전극 및 콘택트 홀과 관계하는 마크 패턴은 1개씩 나타냈으나, 예를 들면 노광시의 위치 맞춤용 마크와 노광 후의 위치 확인용 마크 등, 복수의 목적의 마크를 각각 설치해도 무방하다. 또한 마크 패턴의 형상에 대해서도 도시한 바와 같은 형상에 한하지 않고, 마크의 목적에 따른 형상을 임의로 선정할 수 있다.
(제2 실시예)
도 4는 본 실시예에 따른 그레이톤 마스크(20)의 평면도이다. 디바이스 패턴 영역 밖에, 콘택트 홀과 관계하는 마크 패턴(31)과, 게이트 전극과 관계하는 마크 패턴(32)을 구비하고 있다. 또한 TFT 기판에서의 소스 전극 및 드레인 전극 부근의 패턴을 나타내는 평면도, 및 피 전사 기판상에 형성된 레지스트 패턴을 나타내는 평면도는 상술한 도 1과 동일하므로 도시는 생략한다.
다음으로 상기 그레이톤 마스크를 제조하는 방법에 대하여, 도 5 및 도 6을 참조하여 설명한다.
실시예 1에서 이용한 마스크 블랭크(10)를 준비한다(도 5(a) 참조).
다음으로 마스크 블랭크(10) 상에 묘화용의 포지티브형 레지스트를 도포하고, 베이킹을 행하여 반투광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 5(b) 참조). 다음으로, 전자선 묘화기 혹은 레이저 묘화기 등을 이용하여 묘화를 행한다. 이때의 묘화 데이터는 도 1에 도시한 소스 전극과 드레인 전극에 대응하는 패턴 데이터이다. 묘화 후, 이것을 현상하여 마스크 블랭크 상에 레지스트 패턴(4c)을 형성한다(도 5(c) 참조).
또한 본 실시예에서는 콘택트 홀은 그레이톤 마스크 상의 디바이스 패턴 영 역의 반투광막에 대응하므로, 콘택트 홀과 관계하는 마크 패턴(31)의 형성에 대해서는, 상기 공정에 있어서, 반투광막 패턴을 형성하기 위한 묘화 데이터에 콘택트 홀과 관계하는 마크를 포함하여, 다음에 이어지는 차광막의 에칭 및 반투광막의 에칭에 있어서, 디바이스 패턴 영역의 반투광막 패턴의 형성과 동시에 마크 패턴(31)의 형성도 행한다.
다음으로, 형성된 레지스트 패턴(4c)을 마스크로 하여 차광막(3)을 에칭하고, 이어서 반투광막(2)을 에칭한다(도 5(c), (d) 참조). 잔존하는 레지스트 패턴(4c)은 산소에 의한 애싱 혹은 농황산 등을 이용하여 제거한다.
이어서, 다시 전면에 상기 레지스트를 도포하고 레지스트막(4)을 형성한다(도 5(e) 참조). 그리고 2회째의 묘화를 행한다. 이때의 묘화 데이터는, 도 1에 도시한 소스 전극 및 드레인 전극의 대향 부분으로서 채널부에 인접한 차광부 영역(22)에 대응하는 차광막 패턴 데이터이다. 묘화 후, 이것을 현상하여 차광막 패턴을 형성하기 위한 레지스트 패턴(4d)을 형성한다(도 6(f) 참조). 또한 게이트 전극과의 정렬에 관한 마크의 형성에 대해서는, 소스 전극과 드레인 전극의 가장 채널부측에 형성되는 박막 패턴과 서로 관계가 있는 마크를 형성하기 위하여, 본 실시예에서는, 상기 공정에 있어서 차광막 패턴을 형성하기 위한 묘화 데이터에, 게이트 전극과 관계하는 마크를 포함하여, 다음에 이어지는 차광막의 에칭에 있어서 디바이스 패턴 영역의 차광막 패턴의 형성과 동시에 마크 패턴(32)의 형성도 행한다.
다음으로, 형성된 레지스트 패턴(4d)을 마스크로 하여, 노출한 반투광막 상의 차광막을 에칭에 의해 제거한다. 이에 따라 차광부는 반투광부와 구획되어 반투 광부 및 차광부가 형성된다(도 6(g) 참조). 그리고 잔존하는 레지스트 패턴은 산소 애싱 등을 이용하여 제거한다(도 6(h) 참조).
다음으로, 다시 전면에 상기 레지스트를 도포하여 레지스트막을 형성하고, 묘화, 현상하여 게이트 전극과 관계하는 마크 패턴(32)에서의 반투광막을 제거하기 위한 레지스트 패턴(4e)을 형성한다(도 6(i) 참조). 그리고 게이트 전극과 관계하는 마크 패턴(32)에 있어서 노출한 반투광막을 에칭에 의해 제거하고(도 6(j) 참조), 잔존하는 레지스트 패턴(4e)을 제거함으로써 본 실시예의 그레이톤 마스크(20)가 완성된다(도 6(k) 참조). 또한 상기 도 6(i)~(k)의 공정은 실시하지 않아도 무방하나, 게이트 전극과 관계하는 마크 패턴(32)에서의 반투광막을 제거함으로써 마크의 콘트라스트가 얻기 쉬어지므로 바람직하다.
또한 차광막이 반투광막의 에칭에 대하여 충분한 내성을 가지는 경우에는, 마크 패턴(32)에서의 반투광막을 제거하기 위한 레지스트 패턴(4e;도 6 참조)을 도 6(i)에 도시된 바와 같이 마크 패턴(32)과 같은 위치가 개구하도록 형성하는 것이 아니라, 마크 패턴(32)을 포함하는 큰 영역이 개구하도록 형성함으로써, 레지스트 패턴(4e)을 형성하기 위한 묘화의 위치 이탈이 발생해도 문제가 되지 않는다. 또한 차광막이 반투광막의 에칭에 대하여 충분한 내성을 가지는 경우, 레지스트 패턴(4e)을 형성하지 않고 마크 패턴(32)에 있어서 노출한 반투광막을 국소적으로 제거해도 무방하다.
본 실시예의 그레이톤 마스크는 그 제조 공정에 있어서, 반투광막 패턴을 형성한 후에 차광막 패턴을 형성하고 있는 점이 상술한 제1 실시예 다른데, 콘택트 홀과 관계하는 마크 패턴(31)은 반투광부의 형성과 동시에 형성되고, 게이트 전극과 관계하는 마크 패턴(32)은 차광부의 형성과 동시에 형성된 것이므로, 게이트 전극이나 콘택트 홀 등의 패턴과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 얻을 수 있다. 또한 본 실시예에서는 콘택트 홀과 관계하는 마크 패턴(31)은 차광부와 투광부로 형성되어 있으므로, 상술한 제1 실시예의 마스크에 있어서의 마크 패턴(31)과 비교하면 높은 콘트라스트가 얻어진다. 또한 본 실시예에 있어서도, 제1 실시예와 동일한 방법을 이용하여 TFT 기판을 제조할 수 있어, 제1 실시예와 마찬가지로, 마크를 노광시의 위치 맞춤에 이용하는 경우에는 상기 그레이톤 마스크 및 타 포토 마스크와의 사이에서 정확한 위치 맞춤을 행할 수 있고, 마크를 노광 후의 위치 확인에 이용하는 경우에는 소스 전극과 콘택트 홀과의 정확한 위치 정밀도를 확인할 수 있다.
또한 본 실시예에 있어서도, 제1 실시예와 마찬가지로 반투광막(2)과 차광막(3)의 사이에 버퍼막을 형성한 마스크 블랭크를 이용할 수도 있다.
또한 마스크 블랭크로서, 반투광막과 차광막이 적층된 것을 이용하는 것이 아니라, 투과율의 막 두께 의존성을 가지는 차광막이 형성된 것을 이용하여 차광막을 에칭하고 반투광막을 노출시키는 공정(도 6(g) 참조)으로 하여, 차광막을 원하는 투과율이 되는 막 두께로 에칭하는 공정으로 치환할 수도 있다.
(제3 실시예)
제3 실시예는, 상술한 제1, 2 실시예의 그레이톤 마스크가 반투광막 패턴 상에 차광막 패턴이 형성되고, 차광부가 반투광막과 그 위의 차광막에 의해 형성되어 있는 것에 대하여, 후술한 도 9(i)에 도시한 바와 같이 차광막 패턴(3d) 상에 반투광막 패턴(2d)이 형성되고, 차광부가 차광막과 그 위의 반투광막에 의해 형성되어 있는 그레이톤 마스크(20)이다. 도 7은 본 실시예의 그레이톤 마스크(20)의 평면도인데, 차광부에 있어서 차광막 패턴과 반투광막 패턴의 상하가 바뀐 것 이외에는, 예를 들면 도 1과 마찬가지이다. 또한 TFT 기판에서의 소스 전극 및 드레인 전극 부근의 디바이스 패턴을 나타내는 평면도, 및 피 전사 기판상에 형성된 레지스트 패턴을 나타내는 평면도는 상술한 도 1과 동일하므로 도시는 생략한다.
이하 도 8 및 도 9를 참조하여 본 실시예에 따른 그레이톤 마스크(20)의 제조 방법을 설명한다.
본 실시예에서는, 먼저 도 8(a)에 도시한 바와 같이 제1 실시예와 동일한 투명 기판(1) 상에 차광막(3)을 형성한 마스크 블랭크(11)를 이용한다.
이 마스크 블랭크 상에 묘화용의 포지티브형 레지스트를 도포하고, 베이킹을 행하여 차광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 8(b) 참조). 다음으로 전자선 묘화기 혹은 레이저 묘화기 등을 이용하여 묘화를 행한다. 이때의 묘화 데이터는, 도 1에 도시한 소스 전극 및 드레인 전극의 대향 부분으로서 채널부에 인접한 차광부 영역(22)에 대응하는 차광막 패턴 데이터이다. 묘화 후, 이것을 현상하여 차광막 패턴을 형성하기 위한 레지스트 패턴(4f)을 형성한다(도 8(c) 참조).
다음으로, 형성된 레지스트 패턴(4f)을 마스크로 하여, 차광막(3)을 습식 또는 건식 에칭하여 차광부에 대응하는 패턴(3d)을 형성한다(도 8(d) 참조). 차광막 (3)이 Cr계 재료로 이루어지는 경우, 습식 에칭에는, 예를 들면 초산 제2 세륨 암모늄과 과산소염을 혼합시켜서 희석한 에칭액 등을 이용할 수 있고, 건식 에칭에는 Cl2+O2 등의 염소계 가스를 포함하는 건식 에칭 가스를 이용할 수 있다. 잔존하는 레지스트 패턴(4f)은 산소에 의한 애싱 혹은 농황산 등을 이용하여 제거한다. 또한 게이트 전극과의 정렬에 관한 마크의 형성에 대해서는, 본 실시예에서는 상기 공정에 있어서 차광막 패턴을 형성하기 위한 묘화 데이터에 게이트 전극과 관계하는 마크를 포함하여, 디바이스 패턴 영역의 차광막 패턴의 형성과 동시에 마크 패턴(32)의 형성도 행한다(도 8(c), (d) 참조).
다음으로, 전면에 반투광막(2)을 형성한다(도 8(e) 참조). 이어서 반투광막(2) 상에 레지스트를 도포하여 반투광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 9(f) 참조). 그리고 2회째의 묘화를 행한다. 이때의 묘화 데이터는 도 1에 도시한 소스 전극과 드레인 전극에 대응하는 패턴 데이터이다. 묘화 후, 이것을 현상하여 반투광막 패턴을 형성하기 위한 레지스트 패턴(4g)을 형성한다(도 9(g) 참조). 또한 본 실시예에서는, 콘택트 홀은 그레이톤 마스크 상의 디바이스 패턴 영역의 반투광부에 대응하기 때문에, 콘택트 홀과 관계하는 마크 패턴(31)의 형성에 대해서는, 상기 공정에 있어서 반투광막 패턴을 형성하기 위한 묘화 데이터에 콘택트 홀과 관계하는 마크를 포함하여, 다음에 이어지는 반투광막의 에칭에 있어서 디바이스 패턴 영역의 반투광막 패턴의 형성과 동시에 마크 패턴(31)의 형성도 행한다.
다음으로, 형성된 레지스트 패턴(4g)을 마스크로 하여, 투광부가 되는 영역의 반투광막(2)을 습식 또는 건식 에칭에 의해 제거한다. 이에 따라 디바이스 패턴 영역의 반투광부는 투광부와 구획되어 반투광부 및 투광부가 형성된다.(도 9(h) 참조). 또한 잔존하는 레지스트 패턴은 산소 애싱 등을 이용하여 제거한다(도 9(i) 참조).
본 실시예의 그레이톤 마스크에 있어서도, 콘택트 홀과 관계하는 마크 패턴(31)은 반투광부의 형성과 동시에 형성되고, 게이트 전극과 관계하는 마크 패턴(32)은 차광부의 형성과 동시에 형성된 것이므로, 게이트 전극이나 콘택트 홀 등의 패턴과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 얻을 수 있다. 또한 본 실시예에서는 콘택트 홀과 관계하는 마크 패턴(31)은 반투광부와 투광부로 형성되고, 게이트 전극과 관계하는 마크 패턴(32)은 차광부와 반투광부로 형성되어 있다.
또한 본 실시예에 있어서도 제1 실시예와 동일한 방법을 이용하여 TFT 기판을 제조할 수 있어, 제1 실시예와 마찬가지로 마크를 노광시의 위치 맞춤에 이용하는 경우에는 상기 그레이톤 마스크 및 타 포토 마스크와의 사이에서 정확한 위치 맞춤을 행할 수 있고, 마크를 노광 후의 위치 확인에 이용하는 경우에는 소스 전극과 콘택트 홀과의 정확한 위치 정밀도를 확인할 수 있다.
또한 본 실시예에 있어서는, 차광막(3)과 반투광막(2)의 에칭 선택성이 작은 재질을 조합하는 것도 가능하다.
(제4 실시예)
본 실시예는 제3 실시예와 동일한 그레이톤 마스크를 제3 실시예와 다른 방 법으로 제조한 예이다.
이하, 도 10 및 도 11을 참조하여 설명한다.
도 10(a)에 도시한 바와 같이, 제3 실시예에서 이용한 마스크 블랭크(11)를 준비한다.
이 마스크 블랭크 상에 묘화용의 포지티브형 레지스트를 도포하고, 베이킹을 행하여 차광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 10(b) 참조). 다음으로 전자선 묘화기 혹은 레이저 묘화기 등을 이용하여 묘화를 행하고, 이것을 현상하여 차광막 패턴을 형성하기 위한 레지스트 패턴(4h)을 형성한다(도 10(c) 참조).
다음으로, 형성된 레지스트 패턴(4h)을 마스크로 하여, 차광막(3)을 습식 또는 건식 에칭하여 차광부에 대응하는 패턴(3e)을 형성한다(도 10(d) 참조). 잔존하는 레지스트 패턴(4h)은 산소에 의한 애싱 혹은 농황산 등을 이용하여 제거한다. 또한 게이트 전극과 관계하는 마크의 형성은 상기 공정에 있어서, 차광막 패턴을 형성하기 위한 묘화 데이터에 게이트 전극과 관계하는 마크를 포함하여, 디바이스 패턴 영역의 차광막 패턴의 형성과 동시에 마크 패턴(32)의 형성도 행한다(도 10(c), (d) 참조).
다음으로, 적어도 마크 패턴(31, 32)의 형성 영역(통상은 마스크의 디바이스 패턴 형성 영역 이외의 주변부)을 차폐판(50)으로 덮고 반투광막(2)을 형성한다(도 10(e) 참조). 이어서 전면에 레지스트를 도포하고 반투광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 11(f) 참조). 그리고 2회째의 묘화를 행하고 이것을 현상하여 반투광막 패턴을 형성하기 위한 레지스트 패턴(4i)을 형성한다(도 11(g) 참조). 또한 콘택트 홀은 그레이톤 마스크 상의 디바이스 마스크 영역의 반투광부에 대응하기 때문에, 콘택트 홀과 관계하는 마크 패턴(31)의 형성은 상기 공정에 있어서, 반투광막 패턴을 형성하기 위한 묘화 데이터에 콘택트 홀과 관계하는 마크를 포함하여, 디바이스 패턴 영역의 반투광막 패턴의 형성과 동일하게 마크 패턴(31)의 형성도 행한다.
이어서, 형성된 레지스트 패턴(4i)을 마스크로 하여, 투광부가 되는 영역의 반투광막(2)을 습식 또는 건식 에칭에 의해 제거한다. 이에 따라 디바이스 패턴 영역의 반투광부는 투광부와 구획되어 반투광부 및 투광부가 형성된다(도 11(h) 참조). 잔존하는 레지스트 패턴은 산소 애싱 등을 이용하여 제거한다(도 11(i) 참조).
또한 상술한 도 11(h)의 에칭 공정에 있어서, 콘택트 홀과 관계하는 마크 패턴(31)의 형성은 레지스트 패턴(4i)을 마스크로 하여 차광막(3e)을 에칭함으로써 행하기 때문에, 반투광막(2)을 에칭하는 환경에 있어서 차광막(3e)의 에칭 속도가 반투광막(2)의 에칭 속도보다도 느려, 반투광막(2)의 에칭이 종료해도 차광막(3e)의 에칭이 종료하지 않은 경우에는 차광막(3e)만 추가 에칭을 행해도 무방하다. 예를 들면 도 11(h')에 도시한 바와 같이, 마스크 기판을 경사지게 한 상태에서 분무 노즐(51;spray nozzle)을 이용하여 상기 마크 패턴(31) 형성 부분에만 에칭액을 분사하는 방법을 들 수 있다.
본 실시예의 그레이톤 마스크에 있어서도, 게이트 전극이나 콘택트 홀 등의 패턴과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 얻을 수 있다. 또한 본 실시예에서는, 콘택트 홀과 관계하는 마크 패턴(31)과 게이트 전극과 관계하는 마크 패턴(32) 모두, 차광부와 투광부로 형성되기 때문에, 상술한 제3 실시예의 마스크에서의 마크 패턴의 콘트라스트를 개선할 수 있다.
(제5 실시예)
도 12의 (a)는 본 실시예에 따른 그레이톤 마스크(20)의 평면도, (b)는 TFT 기판에서의 소스 전극 및 드레인 전극 부근의 패턴(34)을 나타내는 평면도, (c)는 피 전사 기판상에 형성된 레지스트 패턴을 나타내는 평면도이다.
도 12(b)에 도시되어 있는 바와 같이 본 실시예에서는, 디바이스 패턴(34)은 소스 전극 및 드레인 전극에 대응하는 영역에 형성된 반투광막 패턴(21)과, 소스 전극 및 드레인 전극의 대향 부분에 대응하는 영역에 형성되고, 또한 채널부에 대응하는 투광부(23) 측에 원하는 마진 영역(24)을 남기고 상기 반투광막 패턴(21) 상에 형성된 차광막 패턴(22)을 가진다. 즉, 차광막 패턴(22)이 반투광막 패턴(21)과 적층된 부분이 차광부, 차광부 이외의 반투광막이 형성된 영역이 반투광부, 반투광막(21)도 차광막(22)도 형성되어 있지 않은 영역이 투광부이다. 따라서 본 실시예에서는 소스 전극 및 드레인 전극의 디바이스 패턴과 포토마스크를 이용하여 형성하는 콘택트 홀(H)이 겹치는 부분은 그레이톤 마스크 상의 반투광부에 대응하고, 소스 전극 및 드레인 전극의 디바이스 패턴과 포토마스크를 이용하여 형성하는 게이트 전극(G)이 겹치는 부분 중, 게이트 전극(G)을 형성할 때에 맞추기 쉬운 채널부와 인접하는 부분도 그레이톤 마스크 상의 반투광부에 대응한다.
본 실시예에서는, 상기 콘택트 홀과 관계하는 마크 패턴과, 상기 게이트 전극과 관계하는 마크 패턴을 겸용하는 마크 패턴(33)을 마스크(20)의 디바이스 패턴 영역 밖에 구비하고 있다. 상기 콘택트 홀과 관계하는 마크 패턴은 반투광부의 형성과 동시에 형성된 경우, 상기 게이트 전극과 관계하는 마크 패턴도 겸할 수 있다.
다음으로 상기 그레이톤 마스크를 제조하는 방법에 대하여, 도 13 및 도 14를 참조하여 설명한다.
도 13(a)에 도시한 바와 같이, 제3 실시예에서 이용한 마스크 블랭크(11)를 준비한다.
이 마스크 블랭크 상에 묘화용의 포지티브형 레지스트를 도포하고, 베이킹을 행하여 차광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 13(b) 참조). 다음으로 전자선 묘화기 혹은 레이저 묘화기 등을 이용하여 묘화를 행한다. 이때의 묘화 데이터는 도 12(b)에 도시한 소스 전극과 드레인 전극의 대향 부분에, 채널부 측에 원하는 마진 영역을 남긴 위치에 대응하는 차광막 패턴(22)의 패턴 데이터이다. 묘화 후, 이것을 현상하여 마스크 블랭크 상에 차광부에 대응하는 레지스트 패턴(4j)을 형성한다(도 13(c) 참조). 또한 이 마진 영역은 2회 묘화의 정렬 정밀도를 고려하여, 상정되는 정렬 이탈보다도 큰 채널부 측으로부터의 폭으로 하는 것이 바람직하고, 본 실시예의 경우에는 0.1~1㎛정도 폭의 마진 영역으로 하는 것이 바람직하다.
다음으로, 형성된 레지스트 패턴(4j)을 마스크로 하여, 차광막(3)을 습식 또 는 건식 에칭하여 차광부에 대응하는 패턴(3f)을 형성한다(도 13(d) 참조). 잔존하는 레지스트 패턴(4j)은 산소에 의한 애싱 혹은 농황산 등을 이용하여 제거한다.
다음으로 전면에 반투광막(2)을 형성한다(도 13(e) 참조). 이어서 반투광막(2) 상에 레지스트를 도포하고 반투광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 14(f) 참조). 그리고 2회째의 묘화를 행한다. 이때의 묘화 데이터는 도 12(b)에 도시한 소스 전극과 드레인 전극에 대응하는 패턴 데이터이다. 묘화 후, 이것을 현상하여 반투광막 패턴을 형성하기 위한 레지스트 패턴(4k)을 형성한다(도 14(g) 참조). 본 실시예에서는, 콘택트 홀은 그레이톤 마스크 상의 디바이스 패턴 영역의 반투광부에 대응하기 때문에, 콘택트 홀과 관계하는 마크 패턴(33)의 형성에 대해서는, 상기 공정에 있어서 반투광막 패턴을 형성하기 위한 묘화 데이터에 콘택트 홀과 관계하는 마크를 포함하여, 다음에 이어지는 반투광막의 에칭에 있어서 디바이스 패턴 영역의 반투광막 패턴의 형성과 동시에 마크 패턴(33)의 형성도 행한다. 또한 게이트 전극을 형성할 때에 맞추기 쉬운 채널부와 인접하는 부분도 그레이톤 마스크상의 반투광부에 대응하기 때문에, 상기 반투광막 패턴의 형성과 동시에 형성된 상기 마크 패턴(33)은 게이트 전극과 관계하는 마크 패턴도 겸할 수 있다.
다음으로, 형성된 레지스트 패턴(4k)을 마스크로 하여, 투광부가 되는 영역의 반투광막(2)을 습식 또는 건식 에칭에 의해 제거한다. 이에 따라 디바이스 패턴 영역의 반투광부는 투광부와 구획되어 반투광부 및 투광부가 형성된다(도 14(h) 참조). 또한 잔존하는 레지스트 패턴은 산소 애싱 등을 이용하여 제거한다(도 14(i) 참조).
본 실시예에 있어서는, 콘택트 홀은 그레이톤 마스크 상의 반투광부에 대응하고, 게이트 전극을 형성할 때에 맞추기 쉬운 채널부와 인접하는 부분도 그레이톤 마스크 상의 반투광부에 대응하기 때문에, 반투광부의 형성과 동시에 형성된 콘택트 홀과 관계하는 마크 패턴(33)은 게이트 전극과 관계하는 마크 패턴도 겸할 수 있어, 게이트 전극이나 콘택트 홀 등의 패턴과 관계하는 정확한 마크를 구비한 그레이톤 마스크가 얻어진다. 본 실시예에서는, 상기 마크 패턴(33)은 반투광부와 투광부로 형성되어 있다. 본 실시예의 그레이톤 마스크를 이용하여 TFT 기판을 제조할 시에, 마크를 노광시의 위치 맞춤에 이용하는 경우에는 상기 그레이톤 마스크 및 타 포토 마스크와의 사이에서 정확한 위치 맞춤을 행할 수 있고, 마크를 노광 후의 위치 확인에 이용할 경우에는 소스 전극과 콘택트 홀과의 정확한 위치 정밀도를 확인할 수 있다.
또한 본 실시예에서는 제3 실시예에서 이용한 마스크 블랭크(11)를 이용하여 마스크 제조를 행하는 경우를 설명했으나, 이것에 한하지 않고 상술한 제1 실시예에서 이용한 투명 기판(1) 상에 반투광막(2)과 차광막(3)을 형성한 마스크 블랭크(10)를 이용해도 동일하게 본 실시예의 마스크를 얻을 수 있다.
(제6 실시예)
본 실시예는 제5 실시예와 동일한 그레이톤 마스크를, 제5 실시예와 동일한 마스크 블랭크를 사용하나, 다른 방법으로 제조한 예이다.
이하, 도 15 및 도 16을 참조하여 설명한다.
도 15(a)에 도시한 바와 같이, 제5 실시예에서 이용한 마스크 블랭크(11)를 준비한다.
이 마스크 블랭크 상에 묘화용의 포지티브형 레지스트를 도포하고, 베이킹을 행하여 차광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 15(b) 참조). 다음으로 전자선 묘화기 혹은 레이저 묘화기 등을 이용하여 묘화를 행하고, 이것을 현상하여 차광막 패턴을 형성하기 위한 레지스트 패턴(4m)을 형성한다(도 15(c) 참조).
다음으로, 형성된 레지스트 패턴(4m)을 마스크로 하여, 차광막(3)을 습식 또는 건식 에칭하여 차광부에 대응하는 패턴(3g)을 형성한다(도 15(d) 참조). 잔존하는 레지스트 패턴(4m)은 산소에 의한 애싱 혹은 농황산 등을 이용하여 제거한다.
다음으로, 전면에 반투광막(2)을 형성한다(도 15(e) 참조). 이어서 전면에 레지스트를 도포하여 반투광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 16(f) 참조). 그리고 2회째의 묘화를 행하고, 이것을 현상하여 반투광막 패턴을 형성하기 위한 레지스트 패턴(4n)을 형성한다(도 16(g) 참조). 또한 콘택트 홀과 관계하는 마크 패턴(33)의 형성에 대해서는, 상기 공정에 있어서 반투광막 패턴을 형성하기 위한 묘화 데이터에 콘택트 홀과 관계하는 마크를 포함하여, 다음에 이어지는 반투광막의 에칭에 있어서 디바이스 패턴 영역의 반투광막 패턴의 형성과 동시에 마크 패턴(33)의 형성도 행한다. 상술한 바와 같이, 게이트 전극을 형성할 때에 맞추기 쉬운 채널부와 인접하는 부분도 그레이톤 마스크상의 반투광부에 대응하기 때문에, 상기 반투광막 패턴의 형성과 동시에 형성된 상기 마크 패턴(33)은 게이트 전극과 관계하는 마크 패턴도 겸할 수 있다.
다음으로, 형성된 레지스트 패턴(4n)을 마스크로 하여, 투광부가 되는 영역의 반투광막(2)을 습식 또는 건식 에칭에 의해 제거한다. 이에 따라 디바이스 패턴 영역의 반투광부는 투광부와 구획되어 반투광부 및 투광부가 형성된다(도 16(h) 참조). 잔존하는 레지스트 패턴은 산소 애싱 등을 이용하여 제거한다(도 16(i) 참조).
또한 상술한 도 16(h)의 에칭 공정에 있어서, 상기 마크 패턴(33)의 형성은 레지스트 패턴(4n)을 마스크로 하여 반투광막(2)을 에칭하고, 이어서 차광막(3g)을 에칭함으로써 행하기 때문에, 마크 패턴(33) 부분의 차광막(3g)만 추가 에칭을 행해도 무방하다.
본 실시예에 있어서도, 게이트 전극이나 콘택트 홀 등의 패턴과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 얻을 수 있다. 또한 본 실시예에서는, 상기 콘택트 홀과 관계하는 마크 패턴과 게이트 전극과 관계하는 마크 패턴을 겸용하는 마크 패턴(33)은 차광부와 투광부로 형성되기 때문에, 상술한 제5 실시예의 마스크에서의 마크 패턴의 콘트라스트를 개선할 수 있다.
(제7 실시예)
도 17의 (a)는 본 실시예에 따른 그레이톤 마스크(20)의 평면도, (b)는 TFT 기판에서의 소스 전극 및 드레인 전극 부근의 디바이스 패턴(30)을 나타내는 평면도, (c)는 피 전사 기판상에 형성된 레지스트 패턴을 나타내는 평면도이다. 도 17(b)에 도시되어 있는 바와 같이, 본 실시예에서는 디바이스 패턴(30)은 상술한 제1 실시예 등과 동일하다.
본 실시예에서는, 마스크의 디바이스 패턴 영역 밖에 구비한, 게이트 전극 과 관계하는 마크 패턴(35)이 콘택트 홀과 관계하는 마크 패턴을 겸하고 있다.
다음으로 상기 그레이톤 마스크를 제조하는 방법에 대하여 도 18 및 도 19를 참조하여 설명한다.
도 18(a)에 도시한 바와 같이, 제1 실시예에서 이용한 마스크 블랭크(10)를 준비한다.
다음으로 이 마스크 블랭크 상에 묘화용의 포지티브형 레지스트를 도포하고, 베이킹을 행하여 차광막 패턴을 형성하기 위한 레지스트막(4)을 형성한다(도 18(b) 참조). 다음으로 전자선 묘화기 혹은 레이저 묘화기 등을 이용하여 묘화를 행한다. 이 경우의 묘화 데이터는, 도 17(b)에 도시한 소스 전극 및 드레인 전극의 대향 부분으로서 채널부에 인접한 차광부 영역(22)에 대응하는 차광막 패턴의 패턴 데이터이다. 묘화 후 이것을 현상하여 마스크 블랭크상에 차광부에 대응하는 레지스트 패턴(4p)을 형성한다(도 18(c) 참조).
다음으로, 형성된 레지스트 패턴(4p)을 마스크로 하여, 차광막(3)을 에칭하여 차광부에 대응하는 차광막 패턴(3h)을 형성한다(도 18(c) 참조). 잔존하는 레지스트 패턴(4p)은 산소에 의한 애싱 혹은 농황산 등을 이용하여 제거한다(도 18(d) 참조).
또한 본 실시예에서는, 콘택트 홀은 그레이톤 마스크 상의 반투광부에 대응하는데, 콘택트 홀과 관계하는 마크 패턴을 상기 차광막 패턴 형성과 동시에 형성 하고, 그 마크는 반투광막 패턴과의 위치 이탈량이 파악된 것으로 한다. 또한 이 마크 패턴은 게이트 전극을 형성할 때에 맞추기 쉬운 채널부와 인접하는 부분이 그레이톤 마스크 상의 차광부에 대응하기 때문에, 게이트 전극과 관계하는 마크 패턴도 겸할 수 있다. 따라서 본 실시예에 있어서는, 상기 공정에 있어서 차광막 패턴(3h)을 형성하기 위한 묘화 데이터에, 콘택트 홀과 관계하는 마크와 게이트 전극과 관계하는 마크를 겸용하는 마크를 포함하여, 디바이스 패턴 영역의 차광막 패턴의 형성과 동시에 상기 겸용의 마크 패턴(35)의 형성도 행한다(도 18(c), (d) 참조).
다음으로, 다시 전면에 상기 레지스트를 도포하고 레지스트막(4)을 형성한다(도 18(e) 참조). 그리고 2회째의 묘화를 행한다. 이때의 묘화 데이터는 도 17(b)에 도시한 소스 전극과 드레인 전극에 대응하는 패턴 데이터이다. 묘화 후, 이것을 현상하여 반투광막 패턴을 형성하기 위한 레지스트 패턴(4q)을 형성한다(도 19(f) 참조).
다음으로, 형성된 레지스트 패턴(4q)을 마스크로 하여, 투광부가 되는 영역의 반투광막(2)을 에칭에 의해 제거하고 반투광막 패턴(2h)을 형성한다. 이에 따라 반투광부는 투광부와 구획되어 반투광부 및 투광부가 형성된다(도 19(g) 참조). 잔존하는 레지스트 패턴은 산소 애싱 등을 이용하여 제거한다(도 19(h) 참조).
본 실시예에 있어서는, 콘택트 홀은 그레이톤 마스크 상의 반투광부에 대응하는데, 콘택트 홀과 관계하는 마크 패턴을 차광막 패턴 형성과 동시에 형성하고, 그 마크는 반투광막 패턴과의 위치 이탈량이 파악된 것으로 함으로써, 콘택트 홀과 관계하는 정확한 마크로서 기능한다. 또한 이러한 차광막 패턴 형성과 동시에 형성 되고 반투광막 패턴과의 위치 이탈량이 파악된 마크 패턴은, 게이트 전극을 형성할 때에 맞추기 쉬운 채널부와 인접하는 부분이 그레이톤 마스크상의 차광부에 대응하기 때문에, 게이트 전극과 관계하는 마크 패턴도 겸할 수 있다. 따라서 게이트 전극이나 콘택트 홀 등의 패턴과 관계하는 정확한 마크 패턴(35)을 구비한 그레이톤 마스크가 얻어진다.
또한 본 실시예에 있어서도 제1 실시예와 동일한 방법을 이용하여 TFT 기판을 제조할 수 있다. 그 경우, 본 실시예의 그레이톤 마스크를 이용하여 형성된 콘택트 홀과 관계하는 마크 패턴과, 콘택트 홀을 형성하기 위한 포토마스크의 정렬 마크 패턴과의 위치 맞춤 또는 위치 확인을 행할 시에는, 미리 파악된 마크 패턴의 위치 이탈량을 보정한 위치를 마크 패턴의 위치로서 이용한다. 그 결과, 제1 실시예와 마찬가지로, 마크를 노광시의 위치 맞춤에 이용하는 경우에는 상기 그레이톤 마스크 및 포토마스크와의 사이에서 정확한 위치 맞춤을 행할 수 있고, 마크를 노광 후의 위치 확인에 이용하는 경우에는 소스 전극과 콘택트 홀과의 정확한 위치 정밀도를 확인할 수 있다.
본 실시예에서는 상기 마크 패턴(35)은 차광막으로 형성하고, 차광부와 투광부로 형성되어 있기 때문에, 마크의 콘트라스트가 얻기 쉬어진다. 또한 예를 들면 상술한 제2 실시예보다도 적은 공정 수로 콘트라스트가 높은 마크를 얻을 수 있다.
또한 본 실시예에서는 차광부의 형성과 동시에 형성되고 반투광부와 차광부와의 위치 이탈량이 파악된, 콘택트 홀과 관계하는 마크 패턴이 마스크 상에 형성되고 게이트 전극과 관계하는 마크 패턴도 겸할 수 있는 경우를 설명했으나, 이 실 시예에 한하지 않고, 예를 들면 반투광부의 형성과 동시에 형성되고 차광부와 반투광부와의 위치 이탈량이 파악된, 게이트 전극과 관계하는 마크 패턴이 마스크 상에 형성되어 있음에 따라, 콘택트 홀과 관계하는 마크 패턴도 겸할 수 있다.
청구항 1에 따른 본 발명의 그레이톤 마스크에 의하면, 그레이톤 마스크를 이용하여 형성된 제1 디바이스 패턴과, 포토마스크를 이용하여 형성된 이 제1 디바이스 패턴과 겹치는 부분을 가지는 제2 디바이스 패턴을 적어도 하나 가지는 피 전사 기판을 제조하기 위한 마스크 패턴으로서, 제1 디바이스 패턴과 제2 디바이스 패턴이 겹치는 부분에 대응하는 그레이톤 마스크 상의 영역이 반투광부가 되는 마스크 패턴을 포함하는 경우, 제2 디바이스 패턴에 관계하는 마크 패턴이 상기 반투광부의 형성과 동시에 형성된 것이므로, 제1 디바이스 패턴과 겹치는 제2 디바이스 패턴과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 제공할 수 있다.
또한 청구항 2에 따른 본 발명의 그레이톤 마스크에 의하면, 제1 디바이스 패턴과 제2 디바이스 패턴이 겹치는 부분에 대응하는 그레이톤 마스크 상의 영역이 차광부 또는 투광부인 마스크 패턴을 추가로 포함하는 경우, 제2 디바이스 패턴에 관계하는 별도의 마크 패턴이 차광부 또는 투광부의 형성과 동시에 형성되므로, 제1 디바이스 패턴과 겹치는 제2 디바이스 패턴과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 제공할 수 있다.
또한 청구항 3에 따른 본 발명의 그레이톤 마스크에 의하면, 마크 패턴이 차광부와 투광부로 형성되어 있으므로, 콘트라스트가 높은 마크를 구비한 그레이톤 마스크를 제공할 수 있다.
또한 청구항 4에 따른 본 발명의 그레이톤 마스크에 의하면, 제1 디바이스 패턴과 제2 디바이스 패턴이 겹치는 부분에 대응하는 그레이톤 마스크 상의 영역이 반투광부가 되는 마스크 패턴을 포함하는 경우, 제2 디바이스 패턴에 관계하는 마크 패턴이 차광부 또는 투광부의 형성과 동시에 형성되어, 반투광부와 차광부 또는 투광부와의 위치 이탈량이 파악된 것이므로, 제1 디바이스 패턴과 겹치는 제2 디바이스 패턴과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 제공할 수 있다.
또한 청구항 5에 따른 본 발명의 그레이톤 마스크에 의하면, 제1 디바이스 패턴과 제2 디바이스 패턴이 겹치는 부분에 대응하는 그레이톤 마스크 상의 영역이 차광부 또는 투광부가 되는 마스크 패턴을 포함하는 경우, 제2 디바이스 패턴에 관계하는 마크 패턴이 반투광부의 형성과 동시에 형성되어, 차광부 또는 투광부와 반투광부와의 위치 이탈량이 파악된 것이므로, 제1 디바이스 패턴과 겹치는 제2 디바이스 패턴과 관계하는 정확한 마크를 구비한 그레이톤 마스크를 제공할 수 있다.
또한 청구항 6에 따른 본 발명의 박막 트랜지스터 기판의 제조 방법에 의하면, 본 발명의 그레이톤 마스크를 이용하여 패턴 전사를 행하므로, 이 그레이톤 마스크를 이용하여 형성된 제1 디바이스 패턴과, 타 포토 마스크를 이용하여 이 제1 디바이스 패턴과 겹치는 부분을 가지도록 형성되는 제2 디바이스 패턴과의 위치 정밀도가 높아, 그 때문에 기판의 동작 불량이 발생하지 않는 고품질의 박막 트랜지스터 기판이 얻어진다.

Claims (6)

  1. 피 전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지고, 상기 얇은 레지스트 패턴은 반투광부로 이루어지고, 상기 두꺼운 레지스트 패턴 형성부 및 상기 무 레지스트 영역 형성부는 각각 피 전사 기판상의 레지스트의 포지티브형이나 네가티브형에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크에 있어서,
    상기 그레이톤 마스크는, 상기 그레이톤 마스크를 이용하여 형성된 제1 디바이스 패턴과, 포토마스크를 이용하여 이 제1 디바이스 패턴과 겹치는 부분을 가지도록 형성되는 제2 디바이스 패턴을 적어도 하나 가지는 피 전사 기판을 제조하기 위한, 상기 제1 디바이스 패턴에 대응하는 마스크 패턴으로서, 상기 제1 디바이스 패턴과 상기 제2 디바이스 패턴이 겹치는 부분에 대응하는 상기 그레이톤 마스크 상의 영역이 반투광부가 되는 마스크 패턴과,
    상기 반투광부의 형성과 동시에 형성되는, 상기 제2 디바이스 패턴에 관계하는 마크 패턴을 적어도 가지는 것을 특징으로 하는 그레이톤 마스크.
  2. 제 1항에 있어서, 상기 제1 디바이스 패턴과 상기 제2 디바이스 패턴이 겹치는 부분에 대응하는 상기 그레이톤 마스크 상의 영역이 차광부 또는 투광부인 마스크 패턴과,
    상기 차광부 또는 투광부의 형성과 동시에 형성되는, 상기 제2 디바이스 패턴에 관계하는 마크 패턴을 추가로 포함하는 것을 특징으로 하는 그레이톤 마스크.
  3. 제 1항 또는 제 2항에 있어서, 상기 마크 패턴이 차광부와 투광부로 형성되어 있는 것을 특징으로 하는 그레이톤 마스크.
  4. 피 전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지고, 상기 얇은 레지스트 패턴은 반투광부로 이루어지고, 상기 두꺼운 레지스트 패턴 형성부 및 상기 무 레지스트 영역 형성부는 각각 피 전사 기판상의 레지스트의 포지티브형이나 네가티브형에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크에 있어서,
    상기 그레이톤 마스크는, 상기 그레이톤 마스크를 이용하여 형성된 제 1 디바이스 패턴과, 포토마스크를 이용하여 이 제 1 디바이스 패턴과 겹치는 부분을 가지도록 형성되는 제 2 디바이스 패턴을 적어도 하나 가지는 피 전사 기판을 제조하기 위한, 상기 제 1 디바이스 패턴에 대응하는 마스크 패턴으로서, 상기 제 1 디바이스 패턴과 상기 제 2 디바이스 패턴이 겹치는 부분에 대응하는 상기 그레이톤 마스크 상의 영역이 반투광부가 되는 마스크 패턴과,
    상기 차광부 또는 투광부의 형성과 동시에 형성되고 상기 반투광부와 상기 차광부 또는 투광부와의 위치 이탈량이 파악된, 상기 제 2 디바이스 패턴에 관계하 는 마크 패턴을 적어도 가지는 것을 특징으로 하는 그레이톤 마스크.
  5. 피 전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지고, 상기 얇은 레지스트 패턴은 반투광부로 이루어지고, 상기 두꺼운 레지스트 패턴 형성부 및 상기 무 레지스트 영역 형성부는 각각 피 전사 기판상의 레지스트의 포지티브형이나 네가티브형에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크에 있어서,
    상기 그레이톤 마스크는, 상기 그레이톤 마스크를 이용하여 형성된 제 1 디바이스 패턴과, 포토마스크를 이용하여 이 제 1 디바이스 패턴과 겹치는 부분을 가지도록 형성되는 제 2 디바이스 패턴을 적어도 하나 가지는 피 전사 기판을 제조하기 위한, 상기 제 1 디바이스 패턴에 대응하는 마스크 패턴으로서, 상기 제 1 디바이스 패턴과 상기 제 2 디바이스 패턴이 겹치는 부분에 대응하는 상기 그레이톤 마스크 상의 영역이 차광부 또는 투광부가 되는 마스크 패턴과,
    상기 반투광부의 형성과 동시에 형성되고 상기 차광부 또는 투광부와 상기 반투광부와의 위치 이탈량이 파악된, 상기 제 2 디바이스 패턴에 관계하는 마크 패턴을 적어도 가지는 것을 특징으로 하는 그레이톤 마스크.
  6. 제 1항, 제 2항, 제 4항 및 제 5항 중 어느 한 항에 기재된 그레이톤 마스크를 이용하여 패턴 전사를 행하는 공정을 가지는 것을 특징으로 하는 박막 트랜지스 터 기판의 제조 방법.
KR1020060026088A 2005-03-22 2006-03-22 그레이톤 마스크 및 박막 트랜지스터 기판의 제조 방법 KR101016464B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005082500A JP4693451B2 (ja) 2005-03-22 2005-03-22 グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法
JPJP-P-2005-00082500 2005-03-22

Publications (2)

Publication Number Publication Date
KR20060102524A true KR20060102524A (ko) 2006-09-27
KR101016464B1 KR101016464B1 (ko) 2011-02-24

Family

ID=37015388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060026088A KR101016464B1 (ko) 2005-03-22 2006-03-22 그레이톤 마스크 및 박막 트랜지스터 기판의 제조 방법

Country Status (4)

Country Link
JP (1) JP4693451B2 (ko)
KR (1) KR101016464B1 (ko)
CN (2) CN1837956B (ko)
TW (1) TW200702935A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809752B2 (ja) * 2006-11-01 2011-11-09 株式会社エスケーエレクトロニクス 中間調フォトマスク及びその製造方法
JP5044262B2 (ja) * 2007-04-10 2012-10-10 株式会社エスケーエレクトロニクス 多階調フォトマスク及びその製造方法
JP5089362B2 (ja) * 2007-12-13 2012-12-05 信越化学工業株式会社 フォトマスクおよび露光方法
KR101295235B1 (ko) * 2008-08-15 2013-08-12 신에쓰 가가꾸 고교 가부시끼가이샤 그레이톤 마스크 블랭크, 그레이톤 마스크, 및 제품 가공 표지 또는 제품 정보 표지의 형성방법
KR101650370B1 (ko) * 2009-03-26 2016-08-23 호야 가부시키가이샤 반사형 마스크용 다층 반사막 부착 기판 및 반사형 마스크블랭크 그리고 그것들의 제조방법
JP5306391B2 (ja) * 2011-03-02 2013-10-02 株式会社東芝 フォトマスク
JP2011186506A (ja) * 2011-07-01 2011-09-22 Sk Electronics:Kk 中間調フォトマスク
WO2014103875A1 (ja) * 2012-12-27 2014-07-03 アルバック成膜株式会社 位相シフトマスクおよびその製造方法
JP2015212720A (ja) * 2014-05-01 2015-11-26 Hoya株式会社 多階調フォトマスクの製造方法、多階調フォトマスク及び表示装置の製造方法
TWI710850B (zh) * 2018-03-23 2020-11-21 日商Ｈｏｙａ股份有限公司 光罩、光罩基底、光罩之製造方法、及電子元件之製造方法
JP7314523B2 (ja) * 2019-02-14 2023-07-26 大日本印刷株式会社 レーザ露光用フォトマスク及びフォトマスクブランクス
US20220390833A1 (en) * 2021-06-03 2022-12-08 Viavi Solutions Inc. Method of replicating a microstructure pattern

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149221B1 (ko) * 1994-06-27 1999-02-01 김주용 반도체 제조용 포토 마스크
JP2002189281A (ja) * 2000-12-19 2002-07-05 Hoya Corp グレートーンマスク及びその製造方法
JP2002189282A (ja) * 2000-12-21 2002-07-05 Hitachi Ltd ハーフトーン位相シフトマスクおよびそれを用いた半導体装置の製造方法
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
KR100390801B1 (ko) * 2001-05-24 2003-07-12 엘지.필립스 엘시디 주식회사 포토 반투과 마스크 제조방법
JP2003255510A (ja) * 2002-03-01 2003-09-10 Hitachi Ltd 電子装置の製造方法
JP2004341139A (ja) * 2003-05-14 2004-12-02 Canon Inc グレートーンマスク及びその製造方法
JP4210166B2 (ja) * 2003-06-30 2009-01-14 Ｈｏｙａ株式会社 グレートーンマスクの製造方法
JP4393290B2 (ja) * 2003-06-30 2010-01-06 Ｈｏｙａ株式会社 グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法
JP4108662B2 (ja) * 2004-10-04 2008-06-25 Ｎｅｃ液晶テクノロジー株式会社 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク

Also Published As

Publication number Publication date
JP2006267262A (ja) 2006-10-05
JP4693451B2 (ja) 2011-06-01
CN101833236A (zh) 2010-09-15
CN1837956A (zh) 2006-09-27
CN1837956B (zh) 2010-10-20
KR101016464B1 (ko) 2011-02-24
TW200702935A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
KR101016464B1 (ko) 그레이톤 마스크 및 박막 트랜지스터 기판의 제조 방법
KR100965181B1 (ko) 그레이톤 마스크 및 그레이톤 마스크의 제조방법
KR100609678B1 (ko) 그레이톤 마스크 및 그 제조방법
KR100663115B1 (ko) 그레이톤 마스크 및 그레이톤 마스크의 제조 방법
KR101182038B1 (ko) 그레이톤 마스크의 제조 방법 및 그레이톤 마스크
KR101036438B1 (ko) 그레이톤 마스크의 제조 방법 및 그레이톤 마스크
JP4393290B2 (ja) グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法
KR100960746B1 (ko) 그레이 톤 마스크의 제조 방법
JP2013167907A (ja) ハーフトーンマスク及びその製造方法
US7704646B2 (en) Half tone mask and method for fabricating the same
KR20090013114A (ko) 그레이톤 마스크의 제조 방법 및 그레이톤 마스크,그레이톤 마스크의 검사 방법과 패턴 전사 방법
KR20070094478A (ko) 패턴 형성방법 및 그레이톤 마스크의 제조 방법
JP2007279710A (ja) パターン形成方法及びグレートーンマスクの製造方法
JP4615032B2 (ja) 多階調フォトマスクの製造方法及びパターン転写方法
JP2007248943A (ja) パターン形成方法及びグレートーンマスクの製造方法
JP4834206B2 (ja) グレートーンマスクの製造方法及び被処理体の製造方法
JP2007248802A (ja) パターン形成方法及びグレートーンマスクの製造方法
KR20080061192A (ko) 하프 톤 마스크와 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee