KR20060078404A - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20060078404A KR20060078404A KR1020040118009A KR20040118009A KR20060078404A KR 20060078404 A KR20060078404 A KR 20060078404A KR 1020040118009 A KR1020040118009 A KR 1020040118009A KR 20040118009 A KR20040118009 A KR 20040118009A KR 20060078404 A KR20060078404 A KR 20060078404A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- aluminum wiring
- wiring
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 title claims abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 39
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 종횡비가 큰 알루미늄 배선 상부에 SOG막을 형성한 후 전면 식각 공정을 수행하여 상기 알루미늄 배선 상부에 형성되어 있는 SOG막을 제거하여 상기 종횡비가 큰 알루미늄 배선의 갭필 특성을 향상시키며, 하부 금속 배선 형태 및 분포에 따라 두께가 다르게 형성되는 것을 방지하여 후속 공정인 비아홀 형성시 층간 식각 선택비의 차이를 방지하여 공정 및 소자의 신뢰성을 향상시키는 기술을 나타낸다.
Description
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법 및 문제점을 도시한 단면도 및 사진.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 단면도들.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 종횡비가 큰 알루미늄 배선 상부에 SOG막을 형성한 후 전면 식각 공정을 수행하여 상기 알루미늄 배선 상부에 형성되어 있는 SOG막을 제거하여 상기 종횡비가 큰 알루미늄 배선의 갭필 특성을 향상시키며, 하부 금속 배선 형태 및 분포에 따라 두께가 다르게 형성되는 것을 방지하여 후속 공정인 비아홀 형성시 층간 식각 선택비의 차이를 방지하여 공정 및 소자의 신뢰성을 향상시키는 기술을 나타낸다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법 및 문제점을 도시한 단면도 및 사진이다.
반도체 소자의 크기가 감소됨에 따라 인접 금속 배선간의 RC 지연 문제로 인하여 저유전 상수값(Low-k)를 갖는 물질을 이용하거나 알루미늄 배선 물질 대신 낮은 비저항 물질인 구리를 사용하는 다마신 공정이 제시되고 있다. 그러나, CMOS 이미지 센서와 같이 소자의 광투과 특성이 중요한 소자의 경우에는 다마신 공정에서 필수적으로 요구되는 확산 방지막 및 식각 정지층으로 인하여 알루미늄 배선이 보다 유리한 공정일 수 있다.
그러나, 구리 배선 대신 기존 알루미늄 배선을 이용할 경우에는 비저항 측면을 고려하여 상기 알루미늄 배선의 두께를 증가시켜야하므로 필연적으로 종횡비가 증가하게 된다.
도 1a를 참조하면, 종횡비가 큰 알루미늄 배선 사이에 갭필 불량에 의해 'A'와 같이 보이드가 발생한 모습을 나타낸 사진이다. 이때, IMD(Inter Metal Dielectric)는 CVD 방식으로 증착하였으며, 상기 보이드로 인하여 공정및 소자의 신뢰성이 저하되는 문제점이 발생한다.
도 1b를 참조하면, 도 1a의 문제점인 보이드를 제거하기 위하여 상기 CVD 방식의 IMD 증착을 대신하여 SOG (Spin On Glass) 방식의 산화막을 이용할 경우에는 갭필 특성이 우수하여 'A''와 같이 보이드의 형성이 방지된 모습을 나타내는 사진이다.
도 1c를 참조하면, 알루미늄 배선(20)이 구비되어 있는 반도체 기판(10) 상부에 SOG막(30)을 형성하고, SOG막(30) 상부에 PE-TEOS막(40)을 형성한다.
이때. SOG막(30)은 하부의 알루미늄 배선(20)의 크기 및 분포의 차이에 의해 형성되는 두께가 달라진다. 알루미늄 배선(20)의 크기가 크거나 밀집되어 있는 영역은 SOG막(30)이 두껍게 형성되며, 알루미늄 배선(20)의 크기가 작거나 고립되어 있는 영역은 SOG막(30)이 낮게 형성된다.
이와 같이, SOG막을 증착하여 도 1a의 'A'와 같은 보이드의 형성은 방지하였지만 상기 SOG막의 증착 특성상 하부 금속 배선의 형태에 따라 상기 SOG막이 형성되는 두께의 차이가 심하게 발생한다.
상술한 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법에서 종횡비가 큰 알루미늄 배선 형성시 CVD 방식으로 IMD 증착을 할 경우에는 갭필 불량에 의해 보이드가 발생하는 문제점이 발생하며, 상기 문제점을 해결하기 위해 SOG 방식으로 IMD 증착하게 되면 갭필 특성이 우수하여 보이드의 형성은 방지되지만 SOG막의 증착 특성상 하부 알루미늄 배선의 형태에 따라 증착되는 두께의 차이가 발생하여 후속 비아홀 식각 공정에서 층간 식각 선택비에 의한 식각 타겟 차이가 발생하여 공정 여유도 확보가 어렵다는 문제점이 있다.
상기 문제점을 해결하기 위하여, 종횡비가 큰 알루미늄 배선 상부에 SOG막을 형성한 후 전면 식각 공정을 수행하여 상기 알루미늄 배선 상부에 형성되어 있는 SOG막을 제거하여 상기 종횡비가 큰 알루미늄 배선의 갭필 특성을 향상시키며, 하부 금속 배선 형태 및 분포에 따라 두께가 다르게 형성되는 것을 방지하여 후속 공정인 비아홀 형성시 층간 식각 선택비의 차이가 없어 식각 타겟 차이를 방지하여 공정 및 소자의 신뢰성을 향상시키는 반도체 소자의 금속 배선 형성 방법을 제공하 는 것을 그 목적으로 한다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은
반도체 기판 상부에 반사 방지막이 구비되는 알루미늄 배선을 형성하는 단계와,
상기 알루미늄 배선 사이를 매립하는 SOG막을 형성하는 단계와,
전면 식각 공정을 수행하여 상기 알루미늄 배선 및 반사 방지막 상부의 SOG막을 제거하는 단계와,
상기 알루미늄 배선을 포함하는 반도체 기판 상부에 산화막을 형성하는 단계
를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(100) 상부에 알루미늄 배선층(110) 및 반사 방지막(120)을 형성하고, 반사 방지막(120) 및 알루미늄 배선층(110)을 식각하여 종횡비가 큰 알루미늄 배선(110)을 형성한다.
여기서, 반사 방지막(120)은 티타늄 질화막으로 형성하는 것이 바람직하다.
도 2b를 참조하면, 알루미늄 배선(110) 사이를 매립하는 SOG(Spin On Glass)막을 형성한다.
도 2c를 참조하면, 반도체 기판(100) 상부에 전면 식각 공정을 수행하여 알루미늄 배선(110) 및 반사 방지막(120) 상부의 SOG막을 제거한다.
도 2d를 참조하면, 알루미늄 배선(110)을 포함하는 반도체 기판(100) 상부에 산화막(140)을 형성하고 평탄화 식각 공정을 수행한다. 이때, 산화막(140)은 FSG 및 TEOS막의 적층구조 또는 TEOS막으로 형성하는 것이 바람직하다.
여기서, 알루미늄 배선 사이의 갭필 특성이 양호할 뿐만 아니라 알루미늄 배선 상부에 SOG막이 잔존하지 않으므로 식각 선택비 차이에 의한 식각 타겟을 차이가 없어 공정 여유도를 향상 시킬 수 있다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 종횡비가 큰 알루미늄 배선 상부에 SOG막을 형성한 후 전면 식각 공정을 수행하여 상기 알루미늄 배선 상부에 형성되어 있는 SOG막을 제거하여 상기 종횡비가 큰 알루미늄 배선의 갭필 특성을 향상시키며, 하부 금속 배선 형태 및 분포에 따라 두께가 다르게 형성되는 것을 방지하여 후속 공정인 비아홀 형성시 층간 식각 선택비의 차이를 방지하여 공정 및 소자의 신뢰성을 향상시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (3)
- 반도체 기판 상부에 반사 방지막이 구비되는 알루미늄 배선을 형성하는 단계;상기 알루미늄 배선 사이를 매립하는 SOG막을 형성하는 단계;전면 식각 공정을 수행하여 상기 알루미늄 배선 및 반사 방지막 상부의 SOG막을 제거하는 단계; 및상기 알루미늄 배선을 포함하는 반도체 기판 상부에 산화막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 반사 방지막은 티타늄 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 산화막은 FSG / TEOS막 또는 TEOS막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118009A KR20060078404A (ko) | 2004-12-31 | 2004-12-31 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118009A KR20060078404A (ko) | 2004-12-31 | 2004-12-31 | 반도체 소자의 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060078404A true KR20060078404A (ko) | 2006-07-05 |
Family
ID=37170315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040118009A KR20060078404A (ko) | 2004-12-31 | 2004-12-31 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060078404A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105785639A (zh) * | 2016-03-30 | 2016-07-20 | 友达光电股份有限公司 | 低反射金属结构、显示面板及其制作方法 |
-
2004
- 2004-12-31 KR KR1020040118009A patent/KR20060078404A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105785639A (zh) * | 2016-03-30 | 2016-07-20 | 友达光电股份有限公司 | 低反射金属结构、显示面板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7541276B2 (en) | Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer | |
| US8765604B2 (en) | Interconnection structure for an integrated circuit | |
| US20090218699A1 (en) | Metal interconnects in a dielectric material | |
| US20080157380A1 (en) | Method for forming metal interconnection of semiconductor device | |
| JP2003168738A (ja) | 半導体素子及びその製造方法 | |
| KR100815952B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JP2006216787A (ja) | 半導体装置およびその製造方法 | |
| JP4558272B2 (ja) | 低誘電率技術における銅バイア用のクロム接着層 | |
| KR100701426B1 (ko) | 반도체소자의 다층 금속배선 및 그의 제조 방법 | |
| KR100772250B1 (ko) | 반도체 다마신 공정에서의 금속배선 형성 방법 | |
| KR20060078404A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100691105B1 (ko) | 듀얼 다마신 공정을 이용한 구리 배선 형성 방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JP2006114724A (ja) | 半導体装置及びその製造方法 | |
| KR100928507B1 (ko) | 반도체 소자의 제조 방법 | |
| US7704820B2 (en) | Fabricating method of metal line | |
| US8048799B2 (en) | Method for forming copper wiring in semiconductor device | |
| KR100602132B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100731085B1 (ko) | 듀얼 다마신 공정을 이용한 구리 배선 형성 방법 | |
| KR100729087B1 (ko) | 반도체 장치 형성 방법 | |
| JP2009038080A (ja) | 半導体装置及びその製造方法 | |
| US7439175B2 (en) | Method for fabricating a thin film and metal line of semiconductor device | |
| KR100357194B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100862826B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100670667B1 (ko) | 반도체소자의 구리배선 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |