KR20060076518A - 플래쉬 메모리소자의 제조방법 - Google Patents

플래쉬 메모리소자의 제조방법 Download PDF

Info

Publication number
KR20060076518A
KR20060076518A KR1020040114968A KR20040114968A KR20060076518A KR 20060076518 A KR20060076518 A KR 20060076518A KR 1020040114968 A KR1020040114968 A KR 1020040114968A KR 20040114968 A KR20040114968 A KR 20040114968A KR 20060076518 A KR20060076518 A KR 20060076518A
Authority
KR
South Korea
Prior art keywords
insulating film
film
sidewall insulating
gate electrode
oxide film
Prior art date
Application number
KR1020040114968A
Other languages
English (en)
Inventor
최원열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114968A priority Critical patent/KR20060076518A/ko
Publication of KR20060076518A publication Critical patent/KR20060076518A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리소자의 제조방법에 관한 것으로, 본 발명의 사상은 반도체 기판 내부에 제1 접합영역이 구비되고, 상기 제1 접합영역과 오버랩된 지점을 갖는 위치의 반도체 기판 상에 적층구조의 게이트 전극 패턴을 형성하는 단계, 상기 게이트 전극 패턴의 측벽에 제1 측벽 절연막, 산화막인 제2 측벽 절연막 및 제3 측벽 절연막을 순차적으로 형성하는 단계, 상기 제1, 제2 및 제3 측벽 절연막 및 게이트 전극 패턴을 이온주입 마스크로 이온주입공정을 수행하여, 상기 제1 접합영역과 인접한 영역에 제2 접합영역을 형성하는 단계 및 상기 제2 접합영역이 구비된 결과물 전면에 자기정렬 콘택용 절연막을 형성하는 단계를 포함한다.
측벽 절연막

Description

플래쉬 메모리소자의 제조방법{Method of manufacturing in flash memory device}
도 1 내지 도 4는 본 발명에 따른 플래쉬 메모리소자의 제조방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
10: 반도체 기판
G.P: 게이트 전극 패턴
24, 26, 28: 측벽 절연막
32, 34: 자기정렬 콘택홀 절연막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 플래쉬 메모리소자의 제조방법에 관한 것이다.
플래쉬 메모리소자의 제조방법에 있어서, 적층구조의 게이트 전극 패턴을 형성하고, 이 게이트 전극 패턴의 측벽에 측벽 절연막을 형성하고, 상기 측벽 절연막 및 게이트 전극 패턴을 이온주입 마스크로 이용하여 소스/드레인 영역을 형성한다.
상기 소스/드레인 영역이 형성된 결과물 상에 자기정렬콘택용 절연막을 형성한 후 소스/드레인 영역에 대한 어닐 공정을 수행한다.
이때, 상기 측벽 절연막은 산화막 및 질화막들로 적층 형성되어 있는 데, 상기 산화막의 두께로 인해 상기 산화막의 게이트 산화막 부근의 과도한 버즈빅을 형성하게 하여 프로그램 속도를 저하시키는 문제점이 있다.
또한, 상기 질화막으로 측벽 절연막을 사용하게 되면, 트랩 차지(trap charge)가 발생하여 소자의 신뢰성 저하를 가져오는 문제점이 있다.
또한, 이후 자기정렬콘택용 절연막의 증착 공정 후에 상기 어닐 공정이 수행되어, 터널 산화막의 열화를 발생하여, 터널 산화막의 특성이 저하되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 상기 측벽 절연막을 형성하는 산화막의 두께로 인해 상기 산화막의 게이트 산화막 부근의 과도한 버즈빅을 형성하게 하여 프로그램 속도를 저하되는 것을 방지하는 플래쉬 메모리소자의 제조방법을 제공함에 있다.
또한, 본 발명의 목적은 상기 측벽 절연막을 형성하는 질화막으로 인해, 트 랩 차지(trap charge)가 발생하여 소자의 신뢰성 저하를 가져오는 것을 방지하는 플래쉬 메모리소자의 제조방법을 제공함에 있다.
또한, 본 발명의 목적은 터널 산화막의 열화를 발생하여, 터널 산화막의 특성이 저하되는 것을 방지하는 플래쉬 메모리소자의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 사상은 반도체 기판 내부에 제1 접합영역이 구비되고, 상기 제1 접합영역과 오버랩된 지점을 갖는 위치의 반도체 기판 상에 적층구조의 게이트 전극 패턴을 형성하는 단계, 상기 게이트 전극 패턴의 측벽에 제1 측벽 절연막, 산화막인 제2 측벽 절연막 및 제3 측벽 절연막을 순차적으로 형성하는 단계, 상기 제1, 제2 및 제3 측벽 절연막 및 게이트 전극 패턴을 이온주입 마스크로 이온주입공정을 수행하여, 상기 제1 접합영역과 인접한 영역에 제2 접합영역을 형성하는 단계 및 상기 제2 접합영역이 구비된 결과물 전면에 자기정렬 콘택용 절연막을 형성하는 단계를 포함한다.
상기 적층구조의 게이트 전극 패턴은 반도체 기판 상에 터널산화막, 플로팅 게이트전극, ONO막, 콘트롤 게이트 전극 및 하드마스크용 절연막으로 적층되어 형성된 것이 바람직하다.
상기 하드마스크용 절연막은 PE-TEOS 산화막으로 형성하는 것이 바람직하다.
상기 제1 측벽 절연막은 23~ 27Å 정도의 두께로 형성하는 산화막인 것이 바람직하다.
상기 산화막인 제2 측벽 절연막은 80~ 120Å정도의 두께로 형성하는 ALD 산화막인 것이 바람직하다.
상기 제3 측벽 절연막은 450~ 550Å 정도의 두께로 형성하는 질화막인 것이 바람직하다.
상기 제2 접합영역을 형성하는 단계를 수행한 후 어닐 공정을 수행하는 단계를 더 포함하는 것이 바람직하다.
상기 자기정렬 콘택용 절연막은 자기정렬콘택용 산화막 및 자기정렬콘택용 질화막으로 적층 형성된 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 1 내지 도 4는 본 발명에 따른 플래쉬 메모리소자의 제조방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체기판(10)에 터널 산화막(12) 및 플로팅게이트전극용 제1 폴리 실리콘막(미도시)을 순차적으로 형성한다.
이때, 상기 반도체 기판(10)은 PMOS영역 및 NMOS영역으로 구분정의 되어있고, 이온주입공정을 통해 PMOS영역의 웰영역(미도시)및 문턱전압 조절용 이온이 주입된 영역(미도시), NMOS영역의 웰영역(미도시)및 문턱전압 조절용 이온이 주입된 영역(미도시)을 각각 형성한다.
상기 터널 산화막(12)은 750~ 800℃ 정도의 온도에서 습식산화를 진행한 후 900~ 910℃ 정도의 온도범위와 N2의 기체분위기에서 20~ 30분 동안 열처리하여 70Å 정도의 두께로 형성할 수 있다.
상기 플로팅게이트전극용 제1 폴리 실리콘막(미도시)은 SiH4 또는 SiH6와 같은 Si 소스 가스를 이용한 저압화학기상증착(pressure chemical vapor deposition: 이하는 'LP- CVD'이라 칭함)법을 통해 480~ 550℃ 정도의 온도 및 0.1~ 3torr 정도의 압력으로 형성할 수 있다.
이어서, 상기 제1 폴리 실리콘막(미도시) 상부에 패드질화막(미도시)을 형성한 후 포토레지스트패턴(미도시)을 형성하여 이를 식각마스크로 패드 질화막(미도시), 제1 폴리실리콘막(미도시), 터널산화막(12), 반도체기판(10)의 소정 깊이를 식각하여 소자분리영역을 정의하는 트렌치(미도시)를 형성한다. 상기 트렌치(미도시) 내부에 갭필(gap fill)특성이 우수한 HDP(High Density plasma)산화막이 채워지도록 증착한 후 상기 패드 질화막(미도시)이 노출될 때까지 화학적 기계적 연마 (chemical mechanical polishing: CMP)공정 등의 평탄화 공정을 수행하여 소자분리막(미도시)을 형성한다. 상기 패드 질화막(미도시)을 식각 공정을 통해 제거한다.
이어서, 상기 결과물 상부에 플로팅게이트전극용 제2 폴리 실리콘막(14) 및 유전체막(16), 콘트롤 게이트전극용 제3 폴리 실리콘막(18), 텅스텐 실리사이드막(20) 및 하드마스크(22)를 순차적으로 형성한다.
상기 제2 폴리 실리콘막(14)은 SiH4 또는 SiH6와 같은 Si 소스 가스와 PH3 가스를 이용한 저압화학기상증착(pressure chemical vapor deposition: 이하는 'LP- CVD'이라 칭함)법을 통해 480~ 550℃ 정도의 온도 및 0.1~ 3torr 정도의 압력에서 형성한 후, SiH4가스를 500~ 1500sccm 정도 흘리면서 PH3 소스가스를 100~ 200sccm 정도를 넣어줌으로써 800Å 정도의 두께로 형성할 수 있다.
상기 유전체막(16)은 ONO 구조 즉, 제1 산화막, 질화막 및 제2 산화막이 순차적으로 적층된 구조로 형성하는 것이 바람직하다. 이 때의 제1 산화막 및 제2 산화막은 600~ 700℃ 정도의 온도, 1~ 3torr 정도의 압력 및 810~ 850℃ 정도의 온도에서 LP- CVD법으로 45~ 65Å 정도의 두께로 형성하고, SiH2Cl2(DichloroSilane; DCS)를 소스로 한 HTO(high temperature oxide)막 또는 N2O가스를 소스로 한 HTO막 중 어느 하나로 형성할 수 있다. 상기 질화막은 반응기체로서 NH3와 SiH2Cl2 가스를 이용하여 1~ 3torr 정도의 압력 및 650~ 800℃ 정도의 온도에서 LP- CVD법으로 45Å 정도의 두께로 형성할 수 있다.
상기 콘트롤 게이트 전극용 제3 폴리 실리콘막(18)은 SiH4 또는 SiH6와 같은 Si 소스 가스와 PH3가스를 이용한 LP- CVD법을 통해 500~ 550℃ 정도의 온도 및 0.1~ 3torr 정도의 압력에서 2000Å 정도의 두께로 형성할 수 있다.
상기 텅스텐 실리사이드막(20)은 SiH4(monosilane : MS) 또는 SiH2Cl2 (DichloroSilane: DCS)와 WF6의 반응에 의해 300Å정도의 두께로 형성하고, 막질의 면저항을 최소화하도록 화학양론적비 2.0 내지 2.8 정도로 조절한다.
상기 하드마스크(22)는 산화질화막 및 PE-TEOS 산화막이 적층된 형태로 형성되며, 상기 산화 질화막은 200Å 정도의 두께로 형성하고, PE-TEOS 산화막은 700Å 정도의 두께로 형성한다.
종래 기술에서의 PE-질화막을 하드마스크로 사용할 때 발생되었던 과도한 디스로케이션을 디스로케이션(dislocation)발생을 상기 PE-TEOS 산화막을 사용함으로써 억제할 수 있게 된다.
이어서, 상기하드마스크 상의 소정 영역에 포토레지스트 패턴(미도시)을 형성한 후 이를 식각 마스크로 식각공정을 수행하여 게이트전극 패턴(G.P)을 형성한다. 상기 게이트 전극 패턴(G.P)을 정의하기 위해 형성된 포토레지스트 패턴(미도시)을 제거하는 공정을 수행하고, 상기 제거공정이 완료된 후 세정 공정을 수행한다.
상기 결과물의 게이트 전극 패턴을 이온주입 마스크로 이용하여 이온주입공정을 수행하여, 반도체 기판 내부의 소정 영역에 LDD 영역(23)을 형성한다.
도 2를 참조하면, 이어서, 상기 게이트 전극 패턴(G.P)이 형성된 결과물 상에 산화공정을 수행하여, 게이트 전극 패턴(G.P)의 측벽에 제1 측벽 절연막(24)을 형성하고, 상기 제1 측벽 절연막(24)의 상부에만 ALD 산화막인 제2 측벽 절연막(26)을 형성한다.
상기 제1 측벽 절연막(24)은 23~ 27Å 정도의 두께로 형성하고, 상기 제2 측벽 절연막(26)은 80~ 120Å 정도의 두께로 형성한다.
상기 산화막인 제1 측벽 절연막(24)은 상기 텅스텐막이 적층된 게이트 전극 패턴의 이상산화를 방지하면서 게이트 전극 패턴 식각 공정시에 발생하는 활성영역과 게이트 산화막 계면의 데미지(damage)를 보상해주기 위해 형성한다.
본 공정을 통해 형성되는 플래쉬 메모리소자는 프로그램/이레이즈시에 F/N 터널링 방식을 사용하는 데, 상기 제1 측벽 절연막에 의해서 게이트전극과 게이트 산화막 부근의 버즈빅이 과도하게 되므로, 셀의 전류가 줄어들어 센싱 문제가 발생하게 된다. 따라서 나노급의 플래쉬 메모리소자의 제조공정에서 제1 측벽 절연막이 산화되는 정도를 25Å 정도의 두께 이하로 증착하여, 제1 측벽 절연막에 의해서 게이트 전극과 게이트 산화막 부근의 과도한 버즈빅을 방지할 수 있도록 한다.
또한, 상기 제2 측벽 절연막을 ALD 산화막으로 형성함으로써, 제2 측벽 절연막을 질화막으로 사용했을 때 발생되었던 트랩차지(trap charge)보다 50% 정도를 감소시키게 된다.
이어서, 상기 제1 및 제2 측벽절연막의 상부에만 질화막인 제3 측벽 절연막(28)을 형성한다.
상기 제3 측벽 절연막(28)은 450~ 550Å 정도의 두께로 형성한다.
도 3을 참조하면, 상기 제1, 제2 및 제3 측벽 절연막 및 게이트 전극 패턴(G.P)을 이온주입용 마스크로 이용하여 이온주입공정을 수행하여, 상기 LDD 영역(23)이 형성된 반도체 기판의 소정 영역에 소스/드레인 영역(30)을 형성한다.
상기 소스/드레인 영역(30)이 형성된 결과물 전면에 어닐 공정을 수행한다.
이후 자기정렬콘택용 질화막(도 4의 34)의 증착 공정 전에 상기 어닐 공정이 수행되므로, 터널 산화막의 열화를 방지하여, 터널 산화막의 특성이 우수해진다.
도 4를 참조하면, 상기 어닐 공정이 완료된 결과물 전면에 자기정렬콘택용 버퍼 산화막(32) 및 자기정렬콘택용 질화막(34)을 순차적으로 형성함으로써, 본 공정은 완료한다.
도면에는 도시되지 않았지만, 상기 결과물 전면에 층간 절연막을 형성하고, 상기 층간 절연막의 소정 영역을 패터닝하여, 상기 소스/드레인 영역을 노출하는 콘택홀을 형성한다. 상기 자기정렬콘택용 버퍼 산화막(32) 및 자기정렬콘택용 질화막(34)은 상기 콘택홀 형성을 위한 식각 공정시 식각 정지막으로 작용하여 상기 게이트 전극 패턴의 손상을 방지하게 되어, 상기 자기정렬 소스 콘택과 게이트 전극 패턴간의 마진을 확보하게 되는 역할을 수행하게 되는 데, 본 콘택홀 형성공정은 자기정렬 콘택 플러그 형성공정이다.
본 공정은 F/N 터널링 방식을 사용하는 낸드 플래쉬 메모리 소자에 적용하였으나, 이레이즈를 F/N 터널링 방식으로 하고, 프로그램을 핫 케리어 인적션방식을 사용하는 경우에도 적용할 수 있다.
이 때, 드레인 콘택의 게이트 전극과 콘택간의 스페이스가 중요시되는 데, 스페이스를 상기와 같이 산화막인 제1 및 제2 측벽 절연막으로, 질화막인 제3 측벽절연막으로 사용하면, 커플링에 의한 셀의 플로팅 게이트전극내의 차지(charge)가 변화할 수 있기 때문에 0.5㎛이상 간격을 두도록 해야 한다.
본 발명에 의하면, 제1 측벽 절연막이 산화되는 정도를 25Å 정도의 두께 이하로 증착하여, 제1 측벽 절연막에 의해서 게이트 전극과 게이트 산화막 부근의 과도한 버즈빅을 방지할 수 있도록 함으로써, 프로그램 속도를 확보하게 된다.
또한, 본 발명에 의하면, 상기 제2 측벽 절연막을 ALD 산화막으로 형성함으로써, 제2 측벽 절연막을 질화막으로 사용했을 때 발생되었던 트랩차지(trap charge)보다 50% 정도를 감소시키게 된다.
또한, 본 발명에 의하면, 종래 기술에서의 PE-질화막을 하드마스크로 사용할 때 발생되었던 과도한 디스로케이션을 디스로케이션(dislocation)발생을 상기 PE-TEOS 산화막을 사용함으로써 억제할 수 있게 된다.
또한, 본 발명에 의하면, 이후 자기정렬콘택용 질화막(도 4의 34)의 증착 공정 전에 상기 어닐 공정이 수행되므로, 터널산화막의 열화를 방지하여, 터널 산화막의 특성이 우수해진다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 제1 측벽 절연막이 산화되는 정도를 23~ 27Å 정도의 두께 이하로 증착하여, 제1 측벽 절연막에 의해서 게이트 전극과 게이트 산화막 부근의 과도한 버즈빅을 방지할 수 있도록 함으로써, 프로그램 속도를 확보하게 되는 효과가 있다.
또한, 본 발명에 의하면, 상기 제2 측벽 절연막을 ALD 산화막으로 형성함으로써, 제2 측벽 절연막을 질화막으로 사용했을 때 발생되었던 트랩차지(trap charge)보다 50% 정도를 감소시키게 되어 신뢰성 향상을 확보하게 되는 효과가 있다.
또한, 본 발명에 의하면, 상기 하드마스크로써 PE-TEOS 산화막을 사용함으로써, 종래 기술에서의 PE-질화막을 하드마스크로 사용할 때 발생되었던 과도한 디스로케이션의 발생을 억제할 수 있게 되어, 디스로케이션의 효과에 의한 스피드 저하와 같은 페일을 억제할 수 있는 효과가 있다.
또한, 본 발명에 의하면, 이후 자기정렬콘택용 질화막(도 4의 34)의 증착 공정 전에 상기 어닐 공정이 수행되므로, 터널 산화막의 열화를 방지하여, 터널 산화막의 특성이 우수해지는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.

Claims (8)

  1. 반도체 기판 내부에 제1 접합영역이 구비되고, 상기 제1 접합영역과 오버랩된 지점을 갖는 위치의 반도체 기판 상에 적층구조의 게이트 전극 패턴을 형성하는 단계;
    상기 게이트 전극 패턴의 측벽에 제1 측벽 절연막, 산화막인 제2 측벽 절연막 및 제3 측벽 절연막을 순차적으로 형성하는 단계;
    상기 제1, 제2 및 제3 측벽 절연막 및 게이트 전극 패턴을 이온주입 마스크로 이온주입공정을 수행하여, 상기 제1 접합영역과 인접한 영역에 제2 접합영역을 형성하는 단계; 및
    상기 제2 접합영역이 구비된 결과물 전면에 자기정렬 콘택용 절연막을 형성하는 단계를 포함하는 플래쉬 메모리소자의 제조방법.
  2. 제1 항에 있어서, 상기 적층구조의 게이트 전극 패턴은
    반도체 기판 상에 터널산화막, 플로팅 게이트전극, ONO막, 콘트롤 게이트 전극 및 하드마스크용 절연막으로 적층되어 형성된 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  3. 제2 항에 있어서, 상기 하드마스크용 절연막은
    PE-TEOS 산화막으로 형성하는 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  4. 제1 항에 있어서, 상기 제1 측벽 절연막은
    23~ 27Å 정도의 두께로 형성하는 산화막인 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  5. 제1 항에 있어서, 상기 산화막인 제2 측벽 절연막은
    80~ 120Å 정도의 두께로 형성하는 ALD 산화막인 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  6. 제1 항에 있어서, 상기 제3 측벽 절연막은
    450~ 550Å 정도의 두께로 형성하는 질화막인 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  7. 제1 항에 있어서, 상기 제2 접합영역을 형성하는 단계를 수행한 후 어닐 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  8. 제1 항에 있어서, 상기 자기정렬 콘택용 절연막은
    자기정렬콘택용 산화막 및 자기정렬콘택용 질화막으로 적층 형성된 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
KR1020040114968A 2004-12-29 2004-12-29 플래쉬 메모리소자의 제조방법 KR20060076518A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114968A KR20060076518A (ko) 2004-12-29 2004-12-29 플래쉬 메모리소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114968A KR20060076518A (ko) 2004-12-29 2004-12-29 플래쉬 메모리소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20060076518A true KR20060076518A (ko) 2006-07-04

Family

ID=37168789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114968A KR20060076518A (ko) 2004-12-29 2004-12-29 플래쉬 메모리소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20060076518A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789610B1 (ko) * 2006-12-27 2007-12-27 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법
KR100861218B1 (ko) * 2007-06-26 2008-09-30 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
KR100954937B1 (ko) * 2007-12-21 2010-04-27 주식회사 동부하이텍 플래시 메모리 소자의 제조방법
KR101029041B1 (ko) * 2007-06-01 2011-04-15 재단법인서울대학교산학협력재단 전하트랩 플래시 기억소자 및 그 제조방법
CN106257622A (zh) * 2015-06-16 2016-12-28 原相科技股份有限公司 半导体元件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789610B1 (ko) * 2006-12-27 2007-12-27 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법
KR101029041B1 (ko) * 2007-06-01 2011-04-15 재단법인서울대학교산학협력재단 전하트랩 플래시 기억소자 및 그 제조방법
KR100861218B1 (ko) * 2007-06-26 2008-09-30 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
KR100954937B1 (ko) * 2007-12-21 2010-04-27 주식회사 동부하이텍 플래시 메모리 소자의 제조방법
CN106257622A (zh) * 2015-06-16 2016-12-28 原相科技股份有限公司 半导体元件及其制造方法

Similar Documents

Publication Publication Date Title
US6943075B2 (en) Method for manufacturing flash memory device
US7052960B2 (en) Method for manufacturing a flash memory device
KR100871753B1 (ko) 반도체 장치 및 그 제조 방법
KR100649974B1 (ko) 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법
JP2004214621A (ja) フラッシュメモリ素子の製造方法
KR20080022363A (ko) 낸드 플래시 메모리 소자의 제조방법
JP2008091614A (ja) 半導体装置およびその製造方法
KR100632638B1 (ko) 플래쉬 메모리소자의 제조방법
US8097507B2 (en) Method of fabricating a semiconductor device
US7763931B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
KR20060076518A (ko) 플래쉬 메모리소자의 제조방법
JP5525695B2 (ja) 半導体装置およびその製造方法
KR100542394B1 (ko) 플래쉬 메모리 소자의 게이트전극 형성방법
US8778808B2 (en) Method of fabricating a semiconductor device
KR20060135221A (ko) 플래시 메모리 소자의 셀 제조방법
US20090081847A1 (en) Method of manufacturing nonvolatile semiconductor memory device
US20090117705A1 (en) Method of forming isolation layer of semiconductor memory device
US20090163015A1 (en) Method of Fabricating Flash Memory Device
JP2005033166A (ja) フラッシュメモリ素子の製造方法
KR20110001585A (ko) 반도체 소자의 게이트 패턴 및 그 형성방법
KR100898656B1 (ko) 플래시 메모리 소자의 제조 방법
KR100856300B1 (ko) 플래시 메모리 셀의 제조 방법
KR100976698B1 (ko) 반도체소자의 게이트 산화막 형성방법
KR100854896B1 (ko) 플래시 메모리 소자의 제조 방법
KR20060076502A (ko) 플래쉬 메모리 소자의 게이트 전극 패턴 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid