KR20060076384A - 씨모스 이미지 센서의 제조방법 - Google Patents

씨모스 이미지 센서의 제조방법 Download PDF

Info

Publication number
KR20060076384A
KR20060076384A KR1020040114779A KR20040114779A KR20060076384A KR 20060076384 A KR20060076384 A KR 20060076384A KR 1020040114779 A KR1020040114779 A KR 1020040114779A KR 20040114779 A KR20040114779 A KR 20040114779A KR 20060076384 A KR20060076384 A KR 20060076384A
Authority
KR
South Korea
Prior art keywords
region
gate electrode
type impurity
image sensor
transistor
Prior art date
Application number
KR1020040114779A
Other languages
English (en)
Other versions
KR100606908B1 (ko
Inventor
심희성
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114779A priority Critical patent/KR100606908B1/ko
Priority to CNB2005101376145A priority patent/CN100405580C/zh
Priority to JP2005374220A priority patent/JP2006191054A/ja
Priority to US11/319,065 priority patent/US7361542B2/en
Publication of KR20060076384A publication Critical patent/KR20060076384A/ko
Application granted granted Critical
Publication of KR100606908B1 publication Critical patent/KR100606908B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 포토 다이오드의 표면 데미지를 최소화할 수 있는 씨모스 이미지 센서의 제조 방법에 관한 것으로, 포토다이오드 영역과 트랜지스터 영역이 정의되는 제 1 도전형 반도체 기판을 준비하는 단계; 전면에 절연막을 증착하고 상기 트랜지스터 영역의 게이트 전극 형성할 영역의 상기 절연막을 제거하는 단계; 상기 게이트 전극 형성 위치의 반도체 기판에 게이트 절연막을 형성하는 단계; 전면에 도전층을 증착하고 상기 절연막 표면이 노출되도록 평탄화하여 게이트 전극을 형성하는 단계; 상기 트랜지스터 영역의 상기 절연막을 제거하고, 노출된 반도체 기판에 저농도 제 2 도전형 불순물 영역을 형성하는 단계; 상기 게이트 전극 측벽에 스페이서를 형성하고 상기 절연막을 모두 제거하는 단계; 마스크 및 이온 주입 공정으로 상기 트랜지스터 형성 영역의 반도체 기판에 고농도 제 2 도전형 불순물 영역 및 상기 포토 다이오드 영역에 제 2 도전형 불순물 영역 및 제 1 도전형 불순물 영역을 형성하는 단계를 포함하여 이루어진 것이다.
씨모스 이미지 센서, 암전류

Description

씨모스 이미지 센서의 제조방법{Method for manufacturing CMOS image sensor}
도 1은 일반적인 3T형 씨모스 이미지 센서의 단위화소를 나타낸 레이아웃도
도 2는 일반적인 3T형 씨모스 이미지 센서의 등가 회로도
도 3a 내지 3e는 종래 기술에 따른 씨모스 이미지 센서의 공정 단면도
도 4a 내지 4i는 본 발명에 따른 씨모스 이미지 센서의 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : P형 에피층
23 : 소자 분리막 24 : 절연막
25 : 게이트 절연막 26 : 폴리 실리콘
26a : 게이트 전극 27 : 감광막
28 : 저농도 N형 불순물 영역 29 : 절연막
29a : 스페이서 30 : 고농도 N형 불순물 영역
31 : N형 불순물 영역 32 : P형 불순물 영역
본 발명은 씨모스 이미지 센서의 제조 방법에 관한 것으로서, 보다 상세하게는 포토 다이오드의 표면 데미지를 최소화할 수 있는 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 엠프(Sense Amp)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, 씨모스 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
상기 3T형 씨모스 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴 보면 다음과 같다.
도 1은 일반적인 3T형 씨모스 이미지 센서의 단위화소를 나타낸 레이아웃이고, 도 2는 일반적인 3T형 씨모스 이미지 센서의 등가 회로도이다.
일반적인 3T형 씨모스 이미지 센서의 단위 화소는, 도 1 및 도2에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다. 즉 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 셀렉트 트랜지스터(Sx)가 형성된다. 여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다. 따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)가 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역에는 전원전압(Vss)가 인가된다.
이와 같은 종래의 씨모스 이미지 센서의 제조 방법을 설명하면 다음과 같다.
이와 같은 구성을 갖는 종래의 씨모스 이미지 센서의 제조 방법을 설명하면 다음과 같다.
도 3a 내지 3e는 종래 기술에 따른 씨모스 이미지 센서의 공정 단면도로써, 도 1의 I-I' 선상의 단면도이다.
도 3a에 도시한 바와 같이, p형 반도체 기판(1)에 저농도 P형(P-) 에피층(p-type epitaxel layer)(2)을 형성한다. 그리고, 액티브 영역과 소자 분리 영역을 정의하는 마스크를 이용하여 노광하고 현상하여 상기 소자 분리 영역의 상기 에피층(2)을 소정 깊이로 식각하여 트렌치를 형성한다. 상기 트렌치가 채워지도록 상기 기판에 O3 TEOS막을 형성하고, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 트렌치 영역에만 남도록 패터닝하여 상기 소자 분리 영역에 소자 분리막(3)을 형성한다. 그리고, 상기 기판 전면에 게이트 절연막(4) 및 폴리 실리콘(5)을 차례로 형성한다.
도 3b에 도시한 바와 같이, 마스크를 이용한 사진 식각 공정으로 상기 게이트 절연막(4) 및 폴리 실리콘(5)을 선택적으로 제거하여 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)의 각 게이트 전극(5a) 및 게이트 절연막(4)을 형성한다.
도 3c에 도시한 바와 같이, 마스크 및 이온 주입 공정을 사용하여 단위 화소의 출력 회로(Readout Circuit)를 구성하는 상기 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx) 영역에 저농도 N형 불순물 영역(6)을 형성하고, 포토다이오드 영역의 에피층(2)에 N형 불순물 이온 주입하여 포토 다이오드 N형 불순물 영역(7)을 형성한다.
도 3d에 도시한 바와 같이, 전면에 질화막 혹은 산화막을 증착하고 건식 식각 공정을 통하여 상기 트랜지스터의 게이트 전극(5a) 측벽에 스페이서(9)를 형성 한다.
그리고, 전면에 감광막(8)을 증착하고 노광 및 현상 공정으로 상기 포토 다이오드 영역을 커버되고 상기 트랜지스터 형성 영역이 노출되도록 상기 감광막(8)을 패터닝한다. 그리고 상기 감광막(8) 패턴을 마스크로 이용한 불순물 이온 주입 공정으로 상기 트랜지스터 형성 영역에 고농도 N형 불순물 영역(10)을 형성한다.
도 3e에 도시한 바와 같이, 상기 감막막(8)을 제거하고 추가 마스크 공정을 이용한 불순물 이온 주입 공정에 의해 상기 포토 다이오드 영역에 핀드 포토 다이오드(Pinned Photo-diode) 구조를 형성하기 위한 상기 포토 다이오드 N형 불순물 영역(7) 표면에 P형 불순물 영역(11)을 형성한다.
그러나, 이와 같은 종래의 씨모스 이미지 센서의 제조 방법에 있어서는 다음과 같은 문제점이 있었다.
즉, 상기 게이트 전극 형성 시, 상기 폴리 실리콘의 건식 식각 공정과 상기 스페이서 형성 시의 절연막 식각 공정에서 상기 포토 다이오드 영역의 표면이 데미지를 받게되고, 상기 포토 다이오드 표면의 결정 격자 구조에 결함이 발생하게 된다.
이러한 포토 다이오드 표면에 결정 격자 결함에 의해 암전류가 발생하고, 상기 암전류는 저조도(Low Illumination) 환경에서 씨모스 이미지 센서의 이미지 구현에 큰 장애가 되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 상기 포토 다이오드 표면이 건식 식각 되지 않도록 하여 암전류를 최소화하는 씨모스 이미지 센서의 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 씨모스 이미지 센서의 제조 방법은, 포토다이오드 영역과 트랜지스터 영역이 정의되는 제 1 도전형 반도체 기판을 준비하는 단계; 전면에 절연막을 증착하고 상기 트랜지스터 영역의 게이트 전극 형성할 영역의 상기 절연막을 제거하는 단계; 상기 게이트 전극 형성 위치의 반도체 기판에 게이트 절연막을 형성하는 단계; 전면에 도전층을 증착하고 상기 절연막 표면이 노출되도록 평탄화하여 게이트 전극을 형성하는 단계; 상기 트랜지스터 영역의 상기 절연막을 제거하고, 노출된 반도체 기판에 저농도 제 2 도전형 불순물 영역을 형성하는 단계; 상기 게이트 전극 측벽에 스페이서를 형성하고 상기 절연막을 모두 제거하는 단계; 마스크 및 이온 주입 공정으로 상기 트랜지스터 형성 영역의 반도체 기판에 고농도 제 2 도전형 불순물 영역 및 상기 포토 다이오드 영역에 제 2 도전형 불순물 영역 및 제 1 도전형 불순물 영역을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기와 같은 특징을 갖는 본 발명에 따른 씨모스 이미지 센서의 제조 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 4a 내지 4i는 본 발명에 따른 씨모스 이미지 센서의 공정 단면도이다.
도 4a에 도시한 바와 같이, p형 반도체 기판(21)에 저농도 P형(P-) 에피층(p-type epitaxel layer)(22)을 형성한다. 그리고, 액티브 영역과 소자 분리 영역 을 정의하는 마스크를 이용하여 노광하고 현상하여 상기 소자 분리 영역의 상기 에피층(22)을 소정 깊이로 식각하여 트렌치를 형성한다. 상기 트렌치가 채워지도록 상기 기판에 O3 TEOS막을 형성하고, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 트렌치 영역에만 남도록 패터닝하여 상기 소자 분리 영역에 소자 분리막(23)을 형성한다.
그리고, 전면에 산화막 또는 질화막 등의 절연막(24)을 형성한다.
도 4b에 도시한 바와같이, 각 트랜지스터의 게이트 전극 패턴용 마스크를 이용한 사진식각 공정으로 게이트 전극을 형성할 영역의 상기 절연막(24)을 제거한다.
도 4c에 도시한 바와 같이, 상기 게이트 전극 형성 위치에 상기 에피층(22)에 산화(Oxidation) 공정을 통하여 게이트 절연막(Gate Oxide)(25)를 형성하고, 전면에 폴리 실리콘(26)를 증착한다.
도 4d에 도시한 바와 같이, CMP 공정을 통하여 상기 절연막(24)의 표면이 노출되도록 상기 폴리 실리콘(26)을 평탄화하여 상기 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)의 게이트 전극(26a)을 형성한다.
도 4e에 도시한 바와 같이, 전면에 감광막(27)을 증착하고 노광 및 현상 공정으로 상기 포토 다이오드 영역 상측에만 남도록 패터닝한다. 그리고, 노출된 트랜지스터 영역의 절연막(24)을 습식 혹은 건식 식각 공정으로 제거한다.
도 4f에 도시한 바와 같이, 상기 트랜지스터 형성 영역의 에피층(22)에 불순 물 이온 주입하여 저농도 N형 불순물 영역(28)을 형성한다.
도 4g에 도시한 바와 같이, 상기 트랜지스터의 게이트 전극(26a) 측벽에 스페이서를 형성하기 위하여 전면에 질화막 혹은 산화막 등의 절연막(29)을 증착한다.
도 4h에 도시한 바와 같이, 건식 식각 공정을 이용하여 상기 절연막(29)을 식각하여 상기 게이트 전극(26a) 측벽에 스페이서(29a)를 형성한다. 이 때 종래의 방법과는 달리 포토 다이오드 전면에 Oxide가 존재하기 때문에 포토 다이오드 표면은 이온 데미지를 피할 수 있게 된다.
도 4i에 도시한 바와 같이, 습식 식각 공정을 이용하여 상기 절연막(24)을 모두 제거한 후, 마스크 및 이온 주입 공정에 의해, 상기 트랜지스터 형성 영역의 에피층(22)에는 고농도 N형 불순물 영역(30)을 형성하고, 상기 포토다이오드 영역의 포토 다이오드 N형 불순물 영역(31)과 상기 N형 불순물 영역(31)의 표면에 P형 불순물 영역(32)을 각각 형성한다.
이상에서 설명한 바와 같은 본 발명에 따른 씨모스 이미지 센서의 제조 방법에 있어서는 다음과 같은 효과가 있다.
즉, 게이트 전극을 형성하기 위한 폴리 실리콘 식각 공정과 게이트 전극 측벽에 스페이서를 형성하기 위한 건식 식각 공정 중에 상기 포토 다이오드의 표면이 절연막에 의해 보호되므로 포토 다이오드 표면의 결정 결함을 방지할 수 있으므로 암전류 발생을 최소화 할 수 있다.
더불어 씨모스 이미지 센서의 저조도 특성을 향상시킬 수 있다.

Claims (2)

  1. 포토다이오드 영역과 트랜지스터 영역이 정의되는 제 1 도전형 반도체 기판을 준비하는 단계;
    전면에 절연막을 증착하고 상기 트랜지스터 영역의 게이트 전극 형성할 영역의 상기 절연막을 제거하는 단계;
    상기 게이트 전극 형성 위치의 반도체 기판에 게이트 절연막을 형성하는 단계;
    전면에 도전층을 증착하고 상기 절연막 표면이 노출되도록 평탄화하여 게이트 전극을 형성하는 단계;
    상기 트랜지스터 영역의 상기 절연막을 제거하고, 노출된 반도체 기판에 저농도 제 2 도전형 불순물 영역을 형성하는 단계;
    상기 게이트 전극 측벽에 스페이서를 형성하고 상기 절연막을 모두 제거하는 단계;
    마스크 및 이온 주입 공정으로 상기 트랜지스터 형성 영역의 반도체 기판에 고농도 제 2 도전형 불순물 영역 및 상기 포토 다이오드 영역에 제 2 도전형 불순물 영역 및 제 1 도전형 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  2. 제 1 항에 있어서,
    상기 게이트 절연막은 산화 공정에 의해 형성함을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
KR1020040114779A 2004-12-29 2004-12-29 씨모스 이미지 센서의 제조방법 KR100606908B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040114779A KR100606908B1 (ko) 2004-12-29 2004-12-29 씨모스 이미지 센서의 제조방법
CNB2005101376145A CN100405580C (zh) 2004-12-29 2005-12-26 制造cmos图像传感器的方法
JP2005374220A JP2006191054A (ja) 2004-12-29 2005-12-27 Cmosイメージセンサの製造方法
US11/319,065 US7361542B2 (en) 2004-12-29 2005-12-28 Method of fabricating CMOS image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114779A KR100606908B1 (ko) 2004-12-29 2004-12-29 씨모스 이미지 센서의 제조방법

Publications (2)

Publication Number Publication Date
KR20060076384A true KR20060076384A (ko) 2006-07-04
KR100606908B1 KR100606908B1 (ko) 2006-08-01

Family

ID=36919056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114779A KR100606908B1 (ko) 2004-12-29 2004-12-29 씨모스 이미지 센서의 제조방법

Country Status (2)

Country Link
KR (1) KR100606908B1 (ko)
CN (1) CN100405580C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924868B1 (ko) * 2007-11-27 2009-11-02 주식회사 동부하이텍 Cmos 이미지 센서의 게이트 패턴 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101800441B1 (ko) 2010-10-22 2017-11-22 삼성전자주식회사 반도체 소자의 형성 방법
CN105529250B (zh) * 2014-09-30 2020-10-09 中芯国际集成电路制造(上海)有限公司 高能离子注入方法及半导体结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464949B1 (ko) * 2000-08-31 2005-01-05 매그나칩 반도체 유한회사 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법
KR100494030B1 (ko) * 2002-01-10 2005-06-10 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
US6818930B2 (en) * 2002-11-12 2004-11-16 Micron Technology, Inc. Gated isolation structure for imagers
KR100494645B1 (ko) * 2002-12-27 2005-06-13 매그나칩 반도체 유한회사 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법
KR20040058739A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 시모스 이미지센서의 제조방법
KR20040058692A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법
US7087944B2 (en) * 2003-01-16 2006-08-08 Micron Technology, Inc. Image sensor having a charge storage region provided within an implant region
KR100521966B1 (ko) * 2003-04-29 2005-10-17 매그나칩 반도체 유한회사 씨모스 이미지센서의 제조방법
US7122408B2 (en) * 2003-06-16 2006-10-17 Micron Technology, Inc. Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924868B1 (ko) * 2007-11-27 2009-11-02 주식회사 동부하이텍 Cmos 이미지 센서의 게이트 패턴 형성 방법

Also Published As

Publication number Publication date
CN100405580C (zh) 2008-07-23
KR100606908B1 (ko) 2006-08-01
CN1819152A (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
US7294522B2 (en) CMOS image sensor and method for fabricating the same
KR100672669B1 (ko) Cmos 이미지 센서 및 그의 제조 방법
KR100752185B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100685892B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100720534B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100640980B1 (ko) 씨모스 이미지 센서의 제조방법
KR100731121B1 (ko) 씨모스 이미지센서의 제조방법
KR100720505B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100606910B1 (ko) Cmos 이미지 센서 및 그의 제조 방법
KR100752182B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100778858B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100606908B1 (ko) 씨모스 이미지 센서의 제조방법
KR100672668B1 (ko) Cmos 이미지 센서 및 그의 제조 방법
KR100698090B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR20060076392A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100720504B1 (ko) 씨모스 이미지 센서의 제조방법
KR100741875B1 (ko) Cmos 이미지 센서 및 그의 제조 방법
KR100769124B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100731099B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100606909B1 (ko) Cmos 이미지 센서의 제조 방법
KR100672700B1 (ko) Cmos 이미지 센서의 제조 방법
KR100752183B1 (ko) 씨모스 이미지 센서의 제조방법
KR100672665B1 (ko) 씨모스 이미지 센서의 제조 방법
KR100649001B1 (ko) 씨모스 이미지 센서의 제조방법
KR100720523B1 (ko) 씨모스 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180621

Year of fee payment: 13