CN100405580C - 制造cmos图像传感器的方法 - Google Patents
制造cmos图像传感器的方法 Download PDFInfo
- Publication number
- CN100405580C CN100405580C CNB2005101376145A CN200510137614A CN100405580C CN 100405580 C CN100405580 C CN 100405580C CN B2005101376145 A CNB2005101376145 A CN B2005101376145A CN 200510137614 A CN200510137614 A CN 200510137614A CN 100405580 C CN100405580 C CN 100405580C
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- insulating barrier
- semiconductor substrate
- conduction type
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 60
- 229910021332 silicide Inorganic materials 0.000 claims description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007634 remodeling Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
公开了一种制造CMOS图像传感器的方法,通过该方法通过避免干蚀刻光电二极管表面来使暗电流最小化,以及通过该方法可以降低单元像素中的读出电路单元的接触电阻和接触电阻的变化。本发明包括在被分开成光电二极管区域和晶体管区域的第一传导类型半导体衬底上形成绝缘层的步骤,在晶体管区域的栅电极形成区域上移除绝缘层,在半导体衬底的栅电极形成区域上形成栅绝缘层,在半导体衬底之上形成传导层,通过平坦化传导层来形成栅电极以暴露绝缘层的表面,选择性地移除绝缘层以暴露半导体衬底,在被暴露的半导体衬底中形成第二传导类型轻掺杂区,在栅电极的侧壁上形成间隔物,完全移除绝缘层,以及通过使用掩模的离子植入来在半导体衬底的晶体管区域上形成第二传导类型重掺杂区。
Description
本申请要求于2004年12月29日提交的No.P2004-114779和于2004年12月29日提交的No.P2004-114780韩国专利申请的权益,通过引用结合在本申请中,就如同在此阐述过一样。
技术领域
本发明涉及CMOS图像传感器,尤其涉及制造CMOS图像传感器的方法。尽管本发明适用于宽广范围的应用,其特别适用于通过使光电二极管表面损坏最小化来使暗电流最小化,以及适用于通过在除了光电二极管之外的有源区和栅电极上均匀地形成自对准硅化物(salicide)来降低单元像素内读出电路的接触电阻和接触电阻的变化。
背景技术
通常,图像传感器是将光学图像转换为电信号的半导体器件。并且,图像传感器主要被分类成电荷耦合器件(CCD)和CMOS(互补型金属氧化物半导体)图像传感器。
然而,CCD具有复杂的驱动系统,需要相当多的功率消耗,并且需要多步骤的光工艺。因此,不利的是,制造上面配置的CCD的工艺是复杂的。而且,CCD难以在CCD芯片上集成控制电路、信号处理电路、模拟/数字(A/D)转换器等等。因此,难以减小上面配置的CCD的尺寸。为了克服CCD的缺陷,注意到CMOS图像传感器作为下一代图像传感器。
在CMOS图像传感器中,总计为单元像素数目的MOS晶体管是通过使用控制电路、信号处理电路等等作为外围电路的CMOS技术而在半导体衬底上形成。因此,CMOS图像传感器采用了经由MOS晶体管来依次检测单元像素的输出的切换系统。
使用CMOS制造技术,CMOS图像传感器的优势在于低功率消耗、由于光工艺步骤少所以制造工艺简单等等。由于控制电路、信号处理电路、模拟/数字(A/D)转换器等等可集成在CMOS图像传感器芯片上,促进了CMOS图像传感器尺寸的减小。因此,CMOS图像传感器被广泛用于各种应用领域例如数字相机、数字摄像机等等中。
下面参考图1和图2,详细说明一般的CMOS图像传感器。图1是4T型CMOS图像传感器的单元像素的布局,图2是图1中所示的CMOS图像传感器的单元像素的等效电路示意图。
参考图1,在一般4T型CMOS图像传感器的单元像素中限定有源区10。在有源区10的宽阔区域上形成一个光电二极管20,四个晶体管的栅电极110、120、130和140与有源区10的其余部分重叠。也就是,栅电极110构成传送晶体管Tx。栅电极120构成复位晶体管Rx。栅电极130配置构成晶体管Dx。以及栅电极140构成选择晶体管Sx。
除了与相应的栅电极110、120、130或140相重叠的部分之外,每个晶体管的有源区10被掺有杂质离子,以变成每个晶体管的源/漏区。由此,电电压Vdd被施加到复位和驱动晶体管Rx和Dx之间的源/漏区,电源电压Vss被施加到选择晶体管Sx的源/漏区。
下面参考图3A到3C,详细说明根据相关技术来制造上面配置的CMOS图像传感器的方法。图3A至3C是沿着如图1所示切割线I-I′而取得的CMOS图像传感器的截面图。
参考图3A,轻掺杂p型(p-)外延层2在p型半导体衬底1上形成。然后,通过使用限定了有源区和器件隔离区的掩模来进行光刻,在器件隔离区中蚀刻外延层2到预定深度,形成沟槽。氧化物层在外延层2上形成。在氧化物层上进行CMP(化学机械抛光)以填充沟槽。由此,器件隔离层3在器件隔离区域中形成。
栅绝缘层和传导层被依次形成于衬底之上,然后被选择性地移除,以在晶体管区域上形成栅绝缘层4和栅电极5。
参考图3B,自对准硅化物阻挡绝缘层6在半导体衬底之上沉积。光阻剂层7在绝缘层6上形成。光阻剂层7通过曝光和显影来图案化以覆盖光电二极管区域。具体来说,光阻剂图案7覆盖光电二极管区域并且暴露自对准硅化物阻挡绝缘层6在栅电极5上的一部分。栅电极5上TEOS的暴露自对准硅化物阻挡绝缘层6被选择性地移除。
参考图3C,光阻剂图案7被移除。并且,自对准硅化物层8在栅电极5的暴露表面上形成。
然而,在相关技术的CMOS图像传感器的自对准硅化物形成方法中,由于用于栅电极的多晶硅传导层或者用于间隔物的绝缘层的蚀刻工艺,光电二极管区域的表面受到损坏,由此从光电二极管表面产生晶态缺陷。因此产生暗电流。
而且,在相关技术的CMOS图像传感器制造方法中,自对准硅化物阻挡掩模被延伸以防止在光电二极管上出现自对准硅化(salicidation)。因此,自对准硅化物和非自对准硅化物并存于配置像素单元读出电路的栅电极和有源区中,提高接触电阻。此外,自对准硅化物阻挡绝缘层的底切(undercut)由于湿蚀刻的特性而不可避免。同时,该底切随着晶片内的位置而变化以改变接触电阻。
发明内容
因此,本发明被指向一种制造CMOS图像传感器的方法,该方法充分地消除由于相关技术的局限和缺点造成的一个或多个问题。
本发明的目的是提供一种制造CMOS图像传感器的方法,借助该方法,暗电流是通过避免光电二极管表面的干蚀刻来最小化的,以及借助该方法,单元像素中读出电路单元的接触电阻以及接触电阻的变化能够被减少。
本发明的其它优点、目的和特征在下面的描述中将被部分地阐述,对于在察阅下文时的本领域技术人员将部分地变得明显,或者可从本发明的实践中来获悉。本发明的目的及其他优点可通过在书面的说明书及其权利要求以及附图中具体指出的结构来实现和获得。
为了实现这些目的和其它优点并且依照本发明的目的,如这里所具体化和广泛描述的,根据本发明的一种制造CMOS图像传感器的方法包括步骤:在分成光电二极管区域和晶体管区域的第一传导型半导体衬底上形成绝缘层;在晶体管区域的栅电极形成区域上移除绝缘层;在半导体衬底的栅电极形成区域上形成栅绝缘层;在半导体衬底之上形成传导层;通过平坦化传导层以暴露绝缘层的表面来形成栅电极;选择性地移除绝缘层以暴露半导体衬底;在暴露的半导体衬底中形成第二传导型轻掺杂区;在栅电极的侧壁上形成间隔物;完全移除绝缘层;以及通过使用掩模的离子植入,在半导体衬底的晶体管区域上形成第二传导型重掺杂区;在选择性地移除绝缘层的步骤中,晶体管区域上的绝缘层被选择性地移除。
优选地,绝缘层由基于TEOS的氧化物层形成。
优选地,栅绝缘层通过氧化来形成。
优选地,该方法进一步包括在栅电极的表面和有源区的暴露外延层上形成自对准硅化物的步骤。
优选地,该方法进一步包括通过使用掩模的离子植入在光电二极管区域中形成第二传导型杂质区和第一传导型杂质区的步骤。
在本发明的另一方面中,一种制造CMOS图像传感器的方法包括步骤:在分成光电二极管区域和晶体管区域的第一传导型半导体衬底上形成绝缘层;在晶体管区域的栅电极形成区域上移除绝缘层;在半导体衬底的栅电极形成区域上形成栅绝缘层;在半导体衬底之上形成传导层;通过平坦化传导层以暴露绝缘层的表面来形成栅电极;选择性地移除绝缘层以暴露半导体衬底;在暴露的半导体衬底中形成第二传导型轻掺杂区;在栅电极的侧壁上形成间隔物;使用栅电极和间隔物作为掩模,在半导体衬底上形成第二传导型重掺杂区;在栅电极的表面和有源区的暴露外延层上形成自对准硅化物;以及完全移除绝缘层;在选择性地移除绝缘层的步骤中,晶体管区域上的绝缘层被选择性地移除。
在本发明的又一方面中,一种制造CMOS图像传感器的方法包括步骤:在分成光电二极管区域和晶体管区域的第一传导型半导体衬底上形成绝缘层;在晶体管区域的栅电极形成区域上移除绝缘层;在半导体衬底的栅电极形成区域上形成栅绝缘层;在半导体衬底之上形成传导层;通过平坦化传导层以暴露绝缘层的表面来形成栅电极;完全移除绝缘层;在半导体衬底的暴露晶体管区域上形成第二传导型轻掺杂区;在栅电极的侧壁上形成间隔物;使用栅电极和间隔物作为掩模,在半导体衬底上形成第二传导型重掺杂区;在栅电极的表面和有源区的暴露外延层上形成自对准硅化物;以及通过使用掩模的离子植入,在光电二极管区域中形成第二传导型杂质区和第一传导型杂质区。
应当理解,本发明的前面一般性描述和下面详细描述是示范性和说明性的,旨在于提供所请求保护的本发明的进一步解释。
附图说明
附图图示了本发明的实施例,与说明书一起用于解释本发明的原理,这些附图被囊括用以提供本发明的进一步理解以及并入和构成本申请的一部分。在附图中:
图1是根据相关技术的4T型CMOS图像传感器的单元像素的布局;
图2是图1中所示的CMOS图像传感器的等效电路图;
图3A至3C是用于说明根据相关技术制造CMOS图像传感器的方法的截面图;以及
图4A至4J是用于说明根据本发明一个实施例制造CMOS图像传感器的方法的截面图。
具体实施方式
现在将详细地参考本发明的优选实施例,其实例在附图中被图示。如有可能,相似的参考标记在整个附图中将被用于指代相同或相似部分。
图4A至4J是用于说明根据本发明一个实施例制造CMOS图像传感器的方法的截面图。
参考图4A,轻掺杂p型(p-)外延层22在p型半导体衬底21上形成。然后,通过使用限定了有源区和器件隔离区的掩模来进行光刻,在器件隔离区中蚀刻外延层22到预定深度,形成沟槽。氧化物层在外延层22上形成。在氧化物层上进行CMP(化学机械抛光)以填充沟槽。由此,器件隔离层23在器件隔离区域中形成。例如氧化物层、氮化物层等等的绝缘层24在包括器件隔离层23的半导体衬底之上形成。优选地,绝缘层24由基于TEOS的氧化物层形成。
参考图4B,通过使用每个晶体管的栅电极图案掩模来进行光刻,绝缘层24的一部分从栅电极形成区域被移除。
参考图4C,栅氧化物层25通过氧化来形成于栅电极形成区域的外延层22上。然后,多晶硅层26在包括栅氧化物层25的半导体衬底之上被沉积。
参考图4D,多晶硅层26通过CMP来平坦化以暴露绝缘层24的表面。由此,传送、复位、驱动和选择晶体管Tx、Rx、Dx和Sx的栅电极26a被分别形成。在本实施例中,由于绝缘层在光电二极管形成区域上形成,所以光电二极管形成区域避免了在形成栅电极26a的工艺中被直接暴露。由此,光电二极管形成区域的表面可被保护。
参考图4E,光阻剂层27在半导体衬底之上形成。然后光阻剂层27通过曝光和显影来图案化,以仅保留于光电二极管形成区域之上。绝缘层24未受到图案化的光阻剂层27覆盖的一部分是通过湿或干蚀刻来移除。
参考图4F,杂质离子被植入到晶体管形成区域的外延层22中,以形成轻掺杂n型杂质区28。然后,光阻剂层27被移除。
参考图4G,为了在晶体管的栅电极26a的侧壁上形成间隔物,例如氮化物层、氧化物层等等的绝缘层29在半导体衬底之上被沉积。
参考图4H,绝缘层29通过干蚀刻来蚀刻,以在栅电极26a的侧壁上形成间隔物29a。随后,使用侧壁间隔物29a、栅电极26a和绝缘层作为掩模,n型杂质离子被大量地植入到外延层中,以形成重掺杂n型杂质区30。在这样做时,由于绝缘层24在光电二极管形成区域上形成,所以光电二极管形成区域避免了在于栅电极26a的侧壁上形成间隔物的工艺中被直接暴露。由此,光电二极管形成区域的表面可被保护。
参考图4I,自对准硅化物31在暴露的栅电极26a和有源区的外延层22上形成。由此,自对准硅化物可在栅电极和有源区上均匀地形成,除了光电二极管区域之外。
参考图4J,绝缘层24通过湿蚀刻来完全地移除。光电二极管n型杂质区32以及n型杂质区域32的表面上的p型杂质区33通过使用掩模的离子植入来分别地形成。
在本实施例中,绝缘层在自对准硅化物形成完成之后被完全地移除。替代地,绝缘层可在间隔物形成完成之后被完全地移除。替代地,绝缘层可在栅电极形成完成之后被完全地移除。
因此,本发明提供如下效果或优点。
首先,由于光电二极管区域的表面可在蚀刻多晶硅层以形成栅电极的工艺中或者在通过干蚀刻在栅电极的侧壁上形成间隔物的工艺中被保护,可防止在光电二极管区域的表面上发生晶态缺陷。由此,本发明可使暗电流的产生最小化。
第二,通过使暗电流的产生最小化,低照度强度特性可得以增强。
第三,本发明不需要自对准硅化物阻挡绝缘层沉积工艺、掩模化工艺、以及用于自对准硅化的蚀刻工艺,由此简化了一系列工艺。
最后,由于自对准硅化在除了光电二极管区域的整个单元像素区域上均匀地进行,所以接触电阻可被降低,在晶片中可能出现的工艺变化可被最小化。
对于本领域技术人员显而易见的是,在不脱离本发明的主旨或范围的情况下,可在本发明中做出各种改型和变形。由此,只要这些改型和变形落入所附权利要求及其等效的范围之内就被本发明所涵盖。
Claims (10)
1.一种制造CMOS图像传感器的方法,包括步骤:
在分成光电二极管区域和晶体管区域的第一传导型半导体衬底上形成绝缘层;
在晶体管区域的栅电极形成区域上移除绝缘层;
在半导体衬底的栅电极形成区域上形成栅绝缘层;
在半导体衬底之上形成传导层;
通过平坦化传导层以暴露绝缘层的表面来形成栅电极;
选择性地移除绝缘层以暴露半导体衬底;
在暴露的半导体衬底中形成第二传导型轻掺杂区;
在栅电极的侧壁上形成间隔物;
完全移除绝缘层;以及
通过使用掩模的离子植入,在半导体衬底的晶体管区域上形成第二传导型重掺杂区;
其中在选择性地移除绝缘层的步骤中,晶体管区域上的绝缘层被选择性地移除。
2.权利要求1的方法,其中绝缘层由基于TEOS的氧化物层形成。
3.权利要求1的方法,其中栅绝缘层通过氧化来形成。
4.权利要求1的方法,进一步包括在栅电极的表面和有源区的暴露外延层上形成自对准硅化物的步骤。
5.权利要求1的方法,进一步包括通过使用掩模的离子植入在光电二极管区域中形成第二传导型杂质区和第一传导型杂质区的步骤。
6.一种制造CMOS图像传感器的方法,包括步骤:
在分成光电二极管区域和晶体管区域的第一传导型半导体衬底上形成绝缘层;
在晶体管区域的栅电极形成区域上移除绝缘层;
在半导体衬底的栅电极形成区域上形成栅绝缘层;
在半导体衬底之上形成传导层;
通过平坦化传导层以暴露绝缘层的表面来形成栅电极;
选择性地移除绝缘层以暴露半导体衬底;
在暴露的半导体衬底中形成第二传导型轻掺杂区;
在栅电极的侧壁上形成间隔物;
使用栅电极和间隔物作为掩模,在半导体衬底上形成第二传导型重掺杂区;
在栅电极的表面和有源区的暴露外延层上形成自对准硅化物;以及
完全移除绝缘层;
其中在选择性地移除绝缘层的步骤中,晶体管区域上的绝缘层被选择性地移除。
7.权利要求6的方法,其中绝缘层由基于TEOS的氧化物层形成。
8.权利要求6的方法,其中栅绝缘层通过氧化来形成。
9.权利要求6的方法,进一步包括通过使用掩模的离子植入在光电二极管区域中形成第二传导型杂质区和第一传导型杂质区的步骤。
10.一种制造CMOS图像传感器的方法,包括步骤:
在分成光电二极管区域和晶体管区域的第一传导型半导体衬底上形成绝缘层;
在晶体管区域的栅电极形成区域上移除绝缘层;
在半导体衬底的栅电极形成区域上形成栅绝缘层;
在半导体衬底之上形成传导层;
通过平坦化传导层以暴露绝缘层的表面来形成栅电极;
完全移除绝缘层;
在半导体衬底的暴露晶体管区域上形成第二传导型轻掺杂区;
在栅电极的侧壁上形成间隔物;
使用栅电极和间隔物作为掩模,在半导体衬底上形成第二传导型重掺杂区;
在栅电极的表面和有源区的暴露外延层上形成自对准硅化物;以及
通过使用掩模的离子植入,在光电二极管区域中形成第二传导型杂质区和第一传导型杂质区。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040114779 | 2004-12-29 | ||
KR1020040114779A KR100606908B1 (ko) | 2004-12-29 | 2004-12-29 | 씨모스 이미지 센서의 제조방법 |
KR1020040114780 | 2004-12-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1819152A CN1819152A (zh) | 2006-08-16 |
CN100405580C true CN100405580C (zh) | 2008-07-23 |
Family
ID=36919056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101376145A Expired - Fee Related CN100405580C (zh) | 2004-12-29 | 2005-12-26 | 制造cmos图像传感器的方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100606908B1 (zh) |
CN (1) | CN100405580C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100924868B1 (ko) * | 2007-11-27 | 2009-11-02 | 주식회사 동부하이텍 | Cmos 이미지 센서의 게이트 패턴 형성 방법 |
KR101800441B1 (ko) | 2010-10-22 | 2017-11-22 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
CN105529250B (zh) * | 2014-09-30 | 2020-10-09 | 中芯国际集成电路制造(上海)有限公司 | 高能离子注入方法及半导体结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030127666A1 (en) * | 2002-01-10 | 2003-07-10 | Won-Ho Lee | Image sensor and method for fabricating the same |
US20040092054A1 (en) * | 2002-11-12 | 2004-05-13 | Chandra Mouli | Grounded gate for reducing dark current in CMOS image sensors |
US20040140491A1 (en) * | 2003-01-16 | 2004-07-22 | Howard Rhodes | Deep implanted region for a cmos imager |
US20040219709A1 (en) * | 2003-04-29 | 2004-11-04 | Won-Ho Lee | Method for fabricating complementary metal oxide semiconductor image sensor |
US20040251398A1 (en) * | 2003-06-16 | 2004-12-16 | Chandra Mouli | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100464949B1 (ko) * | 2000-08-31 | 2005-01-05 | 매그나칩 반도체 유한회사 | 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법 |
KR20040058739A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 시모스 이미지센서의 제조방법 |
KR100494645B1 (ko) * | 2002-12-27 | 2005-06-13 | 매그나칩 반도체 유한회사 | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 |
KR20040058692A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 |
-
2004
- 2004-12-29 KR KR1020040114779A patent/KR100606908B1/ko active IP Right Grant
-
2005
- 2005-12-26 CN CNB2005101376145A patent/CN100405580C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030127666A1 (en) * | 2002-01-10 | 2003-07-10 | Won-Ho Lee | Image sensor and method for fabricating the same |
US20040092054A1 (en) * | 2002-11-12 | 2004-05-13 | Chandra Mouli | Grounded gate for reducing dark current in CMOS image sensors |
US20040140491A1 (en) * | 2003-01-16 | 2004-07-22 | Howard Rhodes | Deep implanted region for a cmos imager |
US20040219709A1 (en) * | 2003-04-29 | 2004-11-04 | Won-Ho Lee | Method for fabricating complementary metal oxide semiconductor image sensor |
US20040251398A1 (en) * | 2003-06-16 | 2004-12-16 | Chandra Mouli | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation |
Also Published As
Publication number | Publication date |
---|---|
KR20060076384A (ko) | 2006-07-04 |
CN1819152A (zh) | 2006-08-16 |
KR100606908B1 (ko) | 2006-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100466279C (zh) | Cmos图像传感器及其制造方法 | |
CN100438057C (zh) | Cmos图像传感器及其制造方法 | |
US8629023B2 (en) | CMOS image sensor having double gate insulator therein and method for manufacturing the same | |
KR101323544B1 (ko) | 고체 촬상 디바이스 및 촬상 장치 | |
US7358108B2 (en) | CMOS image sensor and method for fabricating the same | |
US7838917B2 (en) | CMOS image sensor and method of fabricating the same | |
US7902577B2 (en) | Image sensor having heterojunction bipolar transistor and method of fabricating the same | |
KR100660348B1 (ko) | Cmos 이미지 센서의 제조방법 | |
CN100511694C (zh) | Cmos图像传感器及其制造方法 | |
US7387926B2 (en) | Method for manufacturing CMOS image sensor | |
CN100461370C (zh) | 制造cmos图像传感器的方法 | |
US7361542B2 (en) | Method of fabricating CMOS image sensor | |
US20060001062A1 (en) | Method for fabricating CMOS image sensor | |
CN100405580C (zh) | 制造cmos图像传感器的方法 | |
US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
JP2001085659A (ja) | 半導体装置、固体撮像装置及びその製造方法 | |
CN100470761C (zh) | Cmos图像传感器的制造方法 | |
US20060273321A1 (en) | CMOS image sensor and method for fabricating the same | |
JP5122089B2 (ja) | イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 | |
CN100559601C (zh) | Cmos图像传感器及其制造方法 | |
KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
US7632699B2 (en) | Method for manufacturing CMOS image sensor | |
US7179675B2 (en) | Method for fabricating image sensor | |
JPH11284167A (ja) | 半導体装置およびその製造方法および固体撮像装置 | |
JP2002231935A (ja) | 固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080723 Termination date: 20131226 |