KR20060070709A - 디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버 - Google Patents

디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버 Download PDF

Info

Publication number
KR20060070709A
KR20060070709A KR1020040109284A KR20040109284A KR20060070709A KR 20060070709 A KR20060070709 A KR 20060070709A KR 1020040109284 A KR1020040109284 A KR 1020040109284A KR 20040109284 A KR20040109284 A KR 20040109284A KR 20060070709 A KR20060070709 A KR 20060070709A
Authority
KR
South Korea
Prior art keywords
voltage
gray
amplifier
node
output
Prior art date
Application number
KR1020040109284A
Other languages
English (en)
Other versions
KR100640617B1 (ko
Inventor
우재혁
이재구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040109284A priority Critical patent/KR100640617B1/ko
Priority to US11/270,916 priority patent/US7940243B2/en
Priority to JP2005367026A priority patent/JP2006178462A/ja
Priority to CNA2005101215393A priority patent/CN1808553A/zh
Priority to CN2011100354407A priority patent/CN102081916B/zh
Priority to TW94145488A priority patent/TWI281791B/zh
Publication of KR20060070709A publication Critical patent/KR20060070709A/ko
Application granted granted Critical
Publication of KR100640617B1 publication Critical patent/KR100640617B1/ko
Priority to US13/103,653 priority patent/US20110210791A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이 장치의 소스 드라이버가 개시된다. 본 발명의 실시예에 따른 소스 드라이버는 디코더 및 증폭기를 구비한다. 디코더는 n 비트의 디스플레이 데이터 중에서 n-1 비트에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 제 1 및 제 2 계조 전압을 출력한다. 증폭기는 상기 제 1 및 제 2 계조 전압을 수신하고, 제어 신호에 응답하여 상기 제 1 및 제 2 계조 전압중 하나를 패널 구동 전압으로서 출력한다. 상기 증폭기는 상기 제어 신호의 논리 레벨에 따라 내부의 제 1 입력단 및 제 2 입력단 중에서 하나의 입력 단만 동작한다. 상기 제어 신호는 상기 디스플레이 데이터중 최 상위 비트(Most Significant Bit)이다. 본 발명에 따른 디스플레이 장치의 소스 드라이버는 디코더의 사이즈를 줄일 수 있으므로 패드 피치(pad pitch)를 줄일 수 있고 또한 증폭기의 소비 전류가 감소되며 따라서 증폭기에 장착되는 보상 커패시터의 사이즈를 줄일 수 있는 장점이 있다.

Description

디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이 장치의 소스 드라이버{Source driver capable of reducing consumption of current and size of decoder}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 소스 드라이버의 디코더와 증폭기를 나타낸 도면이다.
도 2는 도 1의 증폭기의 내부 구조를 설명하는 회로도이다.
도 3(a)는 도 2의 제 1 엔모스 트랜지스터 및 제 1 피모스 트랜지스터의 동작 범위를 설명하는 도면이다.
도 3(b)는 도 2의 증폭기에서 소비되는 전류와 입력되는 계조 전압과의 관계를 나타내는 도면이다.
도 4는 본 발명의 실시에에 따른 소스 드라이버를 설명하는 도면이다.
도 5는 도 4의 소스 드라이버를 상세히 설명한 회로도이다.
도 6(a)는 도 5의 제 1 엔모스 트랜지스터 및 제 1 피모스 트랜지스터의 동작 범위를 설명하는 도면이다.
도 6(b)는 도 5의 증폭기에서 소비되는 전류와 입력되는 계조 전압과의 관계를 나타내는 도면이다.
도 7은 본 발명의 다른 실시에에 따른 소스 드라이버를 설명하는 회로도이다.
본 발명은 디스플레이 장치에 관한 것으로서, 특히 내부의 디코더 사이즈와 전류 소비를 줄일 수 있는 디스플레이 장치의 소스 드라이버 회로에 관한 것이다.
디스플레이 장치 중에서 특히 박막 트랜지스터형 액정 표시 장치(Thin Film Transistor Liquid Crystal Display :TFT-LCD)는 노트북 컴퓨터나 모니터 등에서 현재 널리 사용되고 있다. TFT-LCD 패널을 구동하기 위한 구동회로는 일반적으로 게으트 드라이버와 소스 드라이버로 구분된다.
패널의 하나의 픽셀은 액정 커패시터 및 스위치로 모델링 될 수 있다. 스위치는 보통 모스 트랜지스터로 구현되는데 모스 트랜지스터의 게이트는 게이트 드라이버에서 출력되는 게이트 라인에 연결된다. 게이트 드라이버는 스위치들의 각 게이트를 턴 온 또는 턴 오프 시키는 기능을 한다.
소스 드라이버는 디스플레이 데이터에 대응되는 계조 전압(gradation voltage 또는 gray scale voltage)을 소스 라인들을 통하여 패널로 인가한다. 좀 더 설명하면, 게이트 드라이버에 의해서 스위치들이 턴 온 되면 소스 드라이버는 스위치에 연결된 액정 커패시터로 계조 전압을 인가한다.
일반적인 소스 드라이버는 디코더와 증폭기(amplifier)를 구비한다.
도 1은 일반적인 소스 드라이버의 디코더와 증폭기를 나타낸 도면이다.
도 1을 참조하면, 소스 드라이버(100)는 디코더(110) 및 증폭기(120)를 구비한다. 디코더(110)는 계조 전압들(VGRAY)을 수신하고 디스플레이 데이터(D)에 대응되는 계조 전압(D_VOL)을 출력한다.
디스플레이 데이터(D)가 n 비트일 경우 디코더(110)로 입력되는 각각의 계조 전압(VGRAY)은 접지 전압(VSS)과 전원 전압(GVDD) 사이를 단계로 나눈 전압 레벨을 가진다. 도 1에서는 디스플레이 데이터(D)가 6비트인 경우를 예로 설명하고 있다. 이 경우 디코더(110)로 입력되는 계조 전압들(VGRAY)은 전원 전압(GVDD)과 접지 전압(VSS) 사이를 64 단계로 나눈다.
디코더(110)는 64 단계의 전압 레벨을 가지는 계조 전압들(VGRAY)을 수신하고 디스플레이 데이터(D)에 대응되는 하나의 계조 전압(D_VOL)을 선택하여 증폭기(120)로 출력한다. 디코더(110)는 피모스 트랜지스터와 엔모스 트랜지스터가 결합된 전송 게이트(Transmission Gate)들을 구비한다.
증폭기(120)는 소스 팔로워(source follower) 타입의 증폭기로서 디코더(110)에서 출력되는 계조 전압(D_VOL)을 증폭한 패널 구동 전압(VOUT)을 출력 노드(NOUT)에 연결된 소스 라인(미도시)을 통하여 패널(미도시)로 인가한다. 일반적으로 소스 드라이버는 도 1에 개시된 디코더(110)와 증폭기(120)를 복수 개 구비한다.
도 2는 도 1의 증폭기의 내부 구조를 설명하는 회로도이다.
증폭기는 일반적으로 입력부, 증폭부 및 출력부를 구비하지만 도 2에는 증폭 기(120)의 입력부만 도시된다. 도 2의 증폭기(120)는 레일 투 레일(rail-to-rail) 증폭기이다.
증폭기(120)의 입력부는 전원 전압(VDD)과 제 1 노드(N1) 사이에 연결되는 제 1 전류원(IS1)과 제 1 노드(N1)에 병렬로 연결되는 제 1 및 제 2 피모스 트랜지스터(PTR1, PTR2), 제 2 노드(N2)와 접지 전압(VSS) 사이에 연결되는 제 2 전류원(IS2)과 제 2 노드(N2)에 병렬로 연결되는 제 1 및 제 2 엔모스 트랜지스터(NTR1, NTR2)를 구비한다.
디코더(110)에서 출력된 계조 전압(D_VOL)은 제 1 엔모스 트랜지스터(NTR1)와 제 1 피모스 트랜지스터(PTR1)의 게이트로 입력되고 계조 전압(D_VOL)의 전압 레벨에 따라 제 1 엔모스 트랜지스터(NTR1) 및 제 1 피모스 트랜지스터(PTR1) 중에서 하나만 턴 온 되어 증폭기(120)가 동작하거나 또는 제 1 엔모스 트랜지스터(NTR1) 및 제 1 피모스 트랜지스터(PTR1) 모두 턴 온 된다.
제 2 엔모스 트랜지스터(NTR2) 및 제 2 피모스 트랜지스터(PTR2)의 게이트는 출력 노드(NOUT)에 연결된다. 출력 노드(NOUT)에서는 패널 구동 전압(VOUT)이 출력된다.
그런데, 도 2와 같은 구조를 가지는 소스 드라이버의 증폭기(120)의 트랜지스터들(NTR1, PTR1)은 전류 소비가 크다는 문제가 있다.
도 3(a)는 도 2의 제 1 엔모스 트랜지스터 및 제 1 피모스 트랜지스터의 동작 범위를 설명하는 도면이다.
도 3(b)는 도 2의 증폭기에서 소비되는 전류와 입력되는 계조 전압과의 관계 를 나타내는 도면이다.
증폭기(120)로 입력되는 계조 전압(D_VOL)의 전압 레벨이 접지 전압(VSS) 레벨에서 제 1 피모스 트랜지스터(PTR1)의 문턱 전압보다 낮으면 제 1 피모스 트랜지스터(PTR1)는 턴 온 되고 제 1 엔모스 트랜지스터(NTR1)는 턴 오프 되며 제 1 전류원(IS1)이 동작하고 제 2 전류원(IS2)은 동작하지 아니한다.
제 1 피모스 트랜지스터(PTR1)는 턴 온 되고 제 1 엔모스 트랜지스터(NTR1)는 턴 오프 되며 제 1 전류원(IS1)이 동작하고 제 2 전류원(IS2)은 동작하지 아니하는 계조 전압(D_VOL)의 영역이 도 3(a)에서 C 로 표시된다.
증폭기(120)로 입력되는 계조 전압(D_VOL)의 전압 레벨이 제 1 엔모스 트랜지스터(NTR1)의 문턱 전압보다 높고 전원 전압(VDD)보다 낮으면 제 1 엔모스 트랜지스터(NTR1)는 턴 온 되고 제 1 피모스 트랜지스터(PTR1)는 턴 오프 되며 제 2 전류원(IS2)이 동작하고 제 1 전류원(IS1)은 동작하지 아니한다.
제 1 엔모스 트랜지스터(NTR1)는 턴 온 되고 제 1 피모스 트랜지스터(PTR1)는 턴 오프 되며 제 2 전류원(IS2)이 동작하고 제 1 전류원(IS1)은 동작하지 아니하는 계조 전압(D_VOL)의 영역이 도 3(a)에서 A 로 표시된다.
증폭기(120)로 입력되는 계조 전압(D_VOL)의 전압 레벨이 B 영역에 속하는 경우에는 제 1 엔모스 트랜지스터(NTR1)와 제 1 피모스 트랜지스터(PTR1)가 모두 턴 온 되며 제 1 전류원(IS1) 및 제 2 전류원(IS2)이 모두 동작한다.
따라서, 계조 전압(D_VOL)의 전압 레벨이 B 영역에 속하는 경우에는 증폭기(120)에서 소비되는 전류 량도 계조 전압(D_VOL)의 전압 레벨이 A 영역 또는 C 영 역에 속하는 경우의 두 배가된다.
도 3(b)의 영역 1은 계조 전압(D_VOL)의 전압 레벨이 C 영역에 속하는 경우에 증폭기(120)에서 소비되는 전류 량이고 영역 3은 계조 전압(D_VOL)의 전압 레벨이 A 영역에 속하는 경우에 증폭기(120)에서 소비되는 전류 량이며 영역 2는 계조 전압(D_VOL)의 전압 레벨이 B 영역에 속하는 경우에 증폭기(120)에서 소비되는 전류 량을 표시한다.
영역 2에서 증폭기(120)가 소비하는 전류 량이 크므로 증폭기의 교류(AC) 특성이 약해지고 주파수 보상을 위하여 증폭기(120)의 출력부에 장착되는 커패시터(미도시)의 사이즈도 커야 하는 문제가 있다. 따라서, 증폭기(120)에서 소비되는 전류 량을 감소시키는 것이 필요하다.
본 발명이 이루고자하는 기술적 과제는 증폭기에서 소비되는 전류 량을 줄이고 디코더의 사이즈를 줄일 수 있는 소스 드라이버를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 소스 드라이버는 디코더 및 증폭기를 구비한다.
디코더는 n 비트의 디스플레이 데이터 중에서 n-1 비트에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 제 1 및 제 2 계조 전압을 출력한다. 증폭기는 상기 제 1 및 제 2 계조 전압을 수신하고, 제어 신호에 응답하여 상기 제 1 및 제 2 계조 전압중 하나를 패널 구동 전압으로서 출력한다.
상기 증폭기는 상기 제어 신호의 논리 레벨에 따라 내부의 제 1 입력단 및 제 2 입력단 중에서 하나의 입력 단만 동작한다. 상기 제어 신호는 상기 디스플레이 데이터중 최 상위 비트(Most Significant Bit)이다.
상기 제 1 입력단은 상기 증폭기의 입력부 내부의 피모스 트랜지스터 쌍이고, 상기 제 2 입력단은 상기 증폭기의 상기 입력부 내부의 엔모스 트랜지스터 쌍이다. 상기 증폭기는 레일 투 레일(rail-to-rail) 증폭기이다.
상기 증폭기는 상기 제 1 및 제 2 계조 전압을 수신하는 입력부 및 상기 입력부의 출력을 증폭하여 상기 패널 구동 전압으로서 출력 노드를 통하여 출력하는 출력부를 구비한다.
상기 입력부는 제 1 및 제 2 입력단, 제 1 및 제 2 스위치, 제 1 전류원 및 제 2 전류원을 구비한다.
제 1 입력단은 상기 제 2 계조 전압을 수신하며 제 1 노드에 병렬로 연결되는 제 1 및 제 2 피모스 트랜지스터들을 구비한다. 상기 제 2 입력단은 상기 제 1 계조 전압을 수신하며 제 2 노드에 병렬로 연결되는 제 1 및 제 2 엔모스 트랜지스터들을 구비한다.
제 1 스위치는 상기 제 1 노드와 전원 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 피모스 트랜지스터들의 동작을 제어한다. 제 2 스위치는 상기 제 2 노드와 접지 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 엔모스 트랜지스터들의 동작을 제어한다.
제 1 전류원은 상기 전원 전압과 상기 제 1 스위치 사이에 연결된다. 제 2 전류원은 상기 접지 전압과 상기 제 2 스위치 사이에 연결된다. 상기 제 2 피모스 트랜지스터 및 상기 제 2 엔모스 트랜지스터의 게이트는 출력 노드에 연결된다.
상기 디코더는 제 1 및 제 2 서브 디코더를 구비한다.
제 1 서브 디코더는 상기개의 전압 레벨을 가지는 계조 전압들 중 상위 전압 레벨의/2 개의 계조 전압들을 수신하고 상기 n-1 비트의 디스플레이 데이터에 응답하여 상기 제 1 계조 전압을 출력한다.
제 2 서브 디코더는 상기개의 전압 레벨을 가지는 계조 전압들 중 하위 전압 레벨의 /2 개의 계조 전압들을 수신하고 상기 n-1 비트의 디스플레이 데이터에 응답하여 상기 제 2 계조 전압을 출력한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 소스 드라이버는 디코더 및 증폭기를 구비한다.
디코더는 n 비트의 디스플레이 데이터 중에서 n-1 비트에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 제 1 및 제 2 계조 전압을 출력한다. 증폭기는 상기 제 1 및 제 2 계조 전압을 수신하고, 제어 신호에 응답하여 상기 계조 전압을 패널 구동 전압으로서 출력한다.
상기 증폭기는 상기 제어 신호에 응답하여 상기 제 1 및 제 2 계조 전압을 수신하는 엔모스 트랜지스터 및 피모스 트랜지스터 중에서 하나의 트랜지스터만 동작하도록 제어한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 소스 드라이버는 디코더 및 증폭기를 구비한다. 디코더는 n 비트의 디스플레이 데이터 중에서 n-1 비트에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 제 1 및 제 2 계조 전압을 출력한다.
증폭기는 상기 제 1 및 제 2 계조 전압들 중에서 하나를 패널 구동 전압으로서 출력하는 증폭기로서, 상기 디스플레이 데이터의 최 상위 비트(Most Significant Bit)의 논리 레벨에 따라 상기 제 1 및 제 2 계조 전압을 수신하는 엔모스 트랜지스터 및 피모스 트랜지스터 중에서 하나의 트랜지스터만 동작하도록 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 소스 드라이버는 디코더 및 증폭기를 구비한다.
디코더는 n 비트의 디스플레이 데이터 중에서 n-1 비트에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 제 1 및 제 2 계조 전압을 출력한다. 증폭기는 상기 제 1 및 제 2 계조 전압을 수신하고, 제어 신호에 응답하여 상기 제 1 및 제 2 계조 전압들 중에서 하나를 패널 구동 전압으로서 출력한다.
상기 증폭기는 상기 제어 신호에 응답하여 상기 제 1 및 제 2 계조 전압들 중에서 하나만 출력되도록 제어하는 제어 스위치들을 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 소스 드라이버는 디코더 및 증폭기를 구비한다.
디코더는 n 비트의 디스플레이 데이터에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 하나를 선택 계조 전압으로서 출력한다. 증폭기는 상기 선택 계조 전압을 수신하고, 제어 신호에 응답하여 상기 선택 계조 전압을 패널 구동 전압으 로서 출력한다.
상기 증폭기는 상기 제어 신호의 논리 레벨에 따라 내부의 제 1 입력단 및 제 2 입력단 중에서 하나의 입력단만 동작한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 소스 드라이버는 디코더 및 증폭기를 구비한다.
디코더는 n 비트의 디스플레이 데이터에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 하나를 선택 계조 전압으로서 출력한다. 증폭기는 상기 선택 계조 전압을 패널 구동 전압으로서 출력하는 증폭기로서, 상기 디스플레이 데이터의 최 상위 비트(Most Significant Bit)의 논리 레벨에 따라 상기 선택 계조 전압을 수신하는 엔모스 트랜지스터 및 피모스 트랜지스터 중에서 하나의 트랜지스터만 동작하도록 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시에에 따른 소스 드라이버를 설명하는 도면이다.
도 4를 참조하면, 본 발명의 실시예에 따른 소스 드라이버(400)는 디코더(410) 및 증폭기(420)를 구비한다.
디코더(410)는 n 비트의 디스플레이 데이터(D) 중에서 n-1 비트에 응답하여 개의 전압 레벨을 가지는 계조 전압들(VGRAY) 중 제 1 및 제 2 계조 전압(VG1, VG2)을 출력한다. 좀 더 설명하면, 디코더(410)는 제 1 및 제 2 서브 디코더(P_DEC, N_DEC)를 구비한다.
제 1 서브 디코더(P_DEC)는 개의 전압 레벨을 가지는 계조 전압들(VGRAY) 중 상위 전압 레벨의/2 개의 계조 전압들(VGRAY_H)을 수신하고 n-1 비트의 디스플레이 데이터(D)에 응답하여 제 1 계조 전압(VG1)을 출력한다.
종래의 디코더(110)는 내부 회로가 전송 게이트로 구현되지만 제 1 서브 디코더(P_DEC)는 내부 회로가 피모스 트랜지스터들로 구현된다.
제 2 서브 디코더(N_DEC)는 개의 전압 레벨을 가지는 계조 전압들(VGRAY) 중 하위 전압 레벨의 /2 개의 계조 전압들(VGRAY_L)을 수신하고 n-1 비트의 디스플레이 데이터(D)에 응답하여 제 2 계조 전압(VG2)을 출력한다. 제 2 서브 디코더(N_DEC)는 내부 회로가 엔모스 트랜지스터들로 구현된다.
증폭기(420)는 제 1 및 제 2 계조 전압(VG1, VG2)을 수신하고, 제어 신호(MSBD)에 응답하여 제 1 및 제 2 계조 전압(VG1, VG2)중 하나를 출력 노드(NOUT)를 통하여 패널 구동 전압(VOUT)으로서 출력한다. 제어 신호(MSBD)는 디스플레이 데이터(D)중 최 상위 비트(Most Significant Bit)이다.
증폭기(420)는 제어 신호(MSBD)의 논리 레벨에 따라 내부의 제 1 입력단(AMP_P) 및 제 2 입력단(AMP_N) 중에서 하나의 입력 단만 동작한다. 제 1 입력단(AMP_P)은 증폭기(420)의 입력부 내부의 피모스 트랜지스터 쌍이고, 제 2 입력단 (AMP_N)은 증폭기(420)의 입력부 내부의 엔모스 트랜지스터 쌍이다.
제 1 입력단(AMP_P)은 제 1 스위치(SW1)에 의하여 전원 전압(VDD)에 연결되고 제 2 입력단(AMP_N)은 제 2 스위치(SW2)에 의해서 접지 전압(VSS)에 연결된다. 증폭기(420)는 레일 투 레일(rail-to-rail) 증폭기이다. 증폭기(420)의 구조는 도 5를 참조하여 좀 더 상세히 설명된다.
출력 노드(NOUT)에 연결된 트랜지스터들(PUTR, PDTR)은 각각 증폭기(420)의 출력부의 풀 업 트랜지스터와 풀 다운 트랜지스터를 설명한다.
도 5는 도 4의 소스 드라이버를 상세히 설명한 회로도이다.
도 5에 도시된 디코더(410)는 도 4에 도시된 디코더(410)와 동일하며 도 5에 도시된 증폭기(420)는 도 4의 증폭기(420)의 입력부의 회로도이다. 즉, 도 5의 증폭기(420)는 입력부만 도시하고 있다.
레일 투 레일(rail-to-rail) 타입의 증폭기(420)의 전체 구조는 당업자라면 이해할 수 있으므로 도 5에서는 증폭기(420)의 입력부만을 이용하여 본 발명의 실시예를 설명한다.
도 5를 참조하면, 증폭기(420)는 제 1 및 제 2 계조 전압(VG1, VG2)을 수신하는 입력부 및 입력부의 출력을 증폭하여 패널 구동 전압(VOUT)으로서 출력 노드(NOUT)를 통하여 출력하는 출력부(미도시)를 구비한다.
입력부는 제 1 및 제 2 입력단(AMP_P, AMP_N), 제 1 및 제 2 스위치(SW1, SW2), 제 1 전류원(IS1) 및 제 2 전류원(IS2)을 구비한다.
제 1 입력단(AMP_P)은 제 2 계조 전압(VG2)을 수신하며 제 1 노드(N1)에 병 렬로 연결되는 제 1 및 제 2 피모스 트랜지스터들(PTR1, PTR2)을 구비한다. 제 2 입력단(AMP_N)은 제 1 계조 전압(VG1)을 수신하며 제 2 노드(N2)에 병렬로 연결되는 제 1 및 제 2 엔모스 트랜지스터들(NTR1, NTR2)을 구비한다.
제 1 스위치(SW1)는 제 1 노드(N1)와 전원 전압(VDD) 사이에 연결되며 게이트로 제어 신호(MSBD)를 수신하여 제 1 및 제 2 피모스 트랜지스터들(PTR1, PTR2)의 동작을 제어한다. 본 발명의 실시예에서 제 1 스위치(SW1)는 피모스 트랜지스터이다.
제 2 스위치(SW2)는 제 2 노드(N2)와 접지 전압(VSS) 사이에 연결되며 게이트로 제어 신호(MSBD)를 수신하여 제 1 및 제 2 엔모스 트랜지스터들(NTR1, NTR2)의 동작을 제어한다. 본 발명의 실시예에서 제 2 스위치(SW2)는 엔모스 트랜지스터이다.
제 1 전류원(IS1)은 전원 전압(VDD)과 제 1 스위치(SW1) 사이에 연결된다. 제 2 전류원(IS2)은 접지 전압(VSS)과 제 2 스위치(SW2) 사이에 연결된다. 제 2 피모스 트랜지스터(PTR2) 및 제 2 엔모스 트랜지스터(NTR2)의 게이트는 출력 노드(NOUT)에 연결된다.
이하, 도 4 및 도 5를 참조하여 본 발명의 실시예에 따른 소스 드라이버(400)의 동작이 상세히 설명된다.
본 발명의 실시예에서 n 비트의 디스플레이 데이터(D)는 설명의 편의를 위하여 6비트 인 것으로 가정한다. 그러면 디코더(410)로 입력되는 계조 전압들(VGRAY)은 전원 전압(GVDD)과 접지 전압(VSS) 사이에서 64단계의 전압 레벨을 가진다.
제 1 서브 디코더(P_DEC)는 64 단계의 전압 레벨을 가지는 계조 전압들(VGRAY) 중에서 중간 전압 레벨 이상의 전압 레벨을 가지는 32개의 계조 전압들(VGRAY_H)을 수신한다. 제 2 서브 디코더(N_DEC)는 64 단계의 전압 레벨을 가지는 계조 전압들(VGRAY) 중에서 중간 전압 레벨 미만의 전압 레벨을 가지는 32개의 계조 전압들(VGRAY_L)을 수신한다.
디스플레이 데이터(D)는 6비트이지만 제 1 및 제 2 서브 디코더(P_DEC, N_DEC)로 각각 인가되는 디스플레이 데이터(D)는 최 상위 비트(Most Significant Bit)를 제외한 5비트이다. 최 상위 비트는 제어 신호(MSBD)로서 이용된다.
디코더(410)로 인가되는 디스플레이 데이터(D)가 5비트이므로 6비트의 디스플레이 데이터(D)가 인가되는 도 1의 종래의 디코더(110)보다 그 사이즈가 줄어든다. 즉, 디코더(410)의 사이즈를 줄일 수 있으므로 소스 드라이버(400)의 사이즈도 줄어든다.
제 1 서브 디코더(P_DEC)는 5비트의 디스플레이 데이터(D)에 응답하여 32개의 계조 전압들(VGRAY_H) 중에서 대응되는 계조 전압을 제 1 계조 전압(VG1)으로서 출력한다. 제 2 서브 디코더(N_DEC)는 5비트의 디스플레이 데이터(D)에 응답하여 32개의 계조 전압들(VGRAY_L) 중에서 대응되는 계조 전압을 제 2 계조 전압(VG2)으로서 출력한다.
제어 신호(MSBD)는 디스플레이 데이터(D)의 최상위 비트이다. 만일 최상위 비트가 "1"이라고 가정하면 제 1 스위치(SW1)는 제어 신호(MSBD)에 응답하여 턴 오프 되고 제 1 노드(N1)에 연결된 제 1 및 제 2 피모스 트랜지스터들(PTR1, PTR2), 즉 제 1 입력단(AMP_P)은 동작하지 아니한다.
그러나, 제어 신호(MSBD)에 응답하여 제 2 스위치(SW2)는 턴 온 되고 제 2 노드(N2)에 연결된 제 1 및 제 2 엔모스 트랜지스터들(NTR1, NTR2), 즉 제 2 입력단(AMP_N)이 동작한다.
따라서, 증폭기(420)는 제 1 계조 전압(VG1) 및 제 2 계조 전압(VG2) 중에서 제 1 계조 전압(VG1)을 증폭하여 출력 노드(NOUT)를 통하여 패널 구동 전압(VOUT)으로서 출력한다.
반대로 최상위 비트가 "0"이라고 가정하면 제 1 스위치(SW1)는 제어 신호(MSBD)에 응답하여 턴 온 되고 제 2 스위치(SW2)는 턴 오프 되며, 제 1 노드(N1)에 연결된 제 1 및 제 2 피모스 트랜지스터들(PTR1, PTR2), 즉 제 1 입력단(AMP_P)만 동작하고 제 2 입력단(AMP_N)은 동작하지 아니한다. 따라서, 증폭기(420)는 제 2 계조 전압(VG2)을 증폭하여 출력 노드(NOUT)를 통하여 패널 구동 전압(VOUT)으로서 출력한다.
도 6(a)는 도 5의 제 1 엔모스 트랜지스터 및 제 1 피모스 트랜지스터의 동작 범위를 설명하는 도면이다.
도 6(b)는 도 5의 증폭기에서 소비되는 전류와 입력되는 계조 전압과의 관계를 나타내는 도면이다.
도 5의 증폭기(420)는 제어 신호(MSBD), 즉 디스플레이 데이터(D)의 최 상위 비트의 논리 값에 따라 입력부의 엔모스 트랜지스터 및 피모스 트랜지스터 중에서 하나만 동작하도록 한다.
따라서, 종래의 증폭기(120)와 같이 입력부의 트랜지스터들의 동작 영역이 3단계로 나뉘어지고 중간 영역(도 3(a)의 B 영역)에서 소비되는 전류가 2배 이상 되는 문제가 해결될 수 있다.
도 6(a)를 참조하면, 제 1 엔모스 트랜지스터(NTR1)는 E 영역에서 동작하고 제 1 피모스 트랜지스터(PTR1)는 F 영역에서 동작한다. 또한, 도 6(b)로부터 증폭기(420)에서 소비되는 전류(I)가 도 3(b)와 달리 항상 일정한 것을 알 수 있다. 소비되는 전류를 감소시킬 수 있으므로 증폭기의 주파수 보상을 위하여 증폭기(420)의 출력부에 장착되는 커패시터(미도시)의 사이즈를 작게 할 수 있다.
도 7은 본 발명의 다른 실시에에 따른 소스 드라이버를 설명하는 회로도이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 소스 드라이버(700)는 디코더(710) 및 증폭기(720)를 구비한다.
디코더(710)는 n 비트의 디스플레이 데이터(D)에 응답하여 개의 전압 레벨을 가지는 계조 전압들(VGRAY) 중 하나를 선택 계조 전압(VG)으로서 출력한다. 증폭기(720)는 선택 계조 전압(VG)을 수신하고, 제어 신호(MSBD)에 응답하여 선택 계조 전압(VG)을 패널 구동 전압(VOUT)으로서 출력한다.
증폭기(720)는 제어 신호(MSBD)의 논리 레벨에 따라 내부의 제 1 입력단 및 제 2 입력단 중에서 하나의 입력단만 동작한다.
본 발명의 다른 실시예에 따른 도 7의 소스 드라이버(700)는 디코더(710)의 구조가 도 5의 디코더(410)의 구조와 다르다. 도 7의 디코더(710)는 도 1의 종래의 디코더(110)와 동일하다. 디스플레이 데이터(D)를 6비트라고 가정하면 디코더(710)는 64개의 전압 레벨을 가지는 계조 전압들(VGRAY)을 수신하고 6비트의 디스플레이 데이터(D) 모두에 응답하여 선택 계조 전압(VG)을 발생한다.
증폭기(720)의 구조는 도 5의 증폭기(420)의 구조와 동일하다. 다만 제 1 엔모스 트랜지스터(NTR1) 및 제 1 피모스 트랜지스터(PTR1)로 입력되는 신호가 선택 계조 전압(VG)으로서 동일하다.
제어 신호(MSBD)는 디스플레이 데이터(D)의 최 상위 비트이다. 디스플레이 데이터(D)의 최 상위 비트가 "1"이면 제 1 스위치(SW1)는 턴 오프 되고 제 2 스위치(SW2)가 턴 온 되며, 따라서 제 2 입력단, 즉 제 1 및 제 2 엔모스 트랜지스터(NTR1, NTR2)만이 동작한다.
반대로, 디스플레이 데이터(D)의 최 상위 비트가 "0"이면 제 1 스위치(SW1)는 턴 온 되고 제 2 스위치(SW2)가 턴 오프 되며, 따라서 제 1 입력단, 즉 제 1 및 제 2 피모스 트랜지스터(PTR1, PTR2)만이 동작한다.
증폭기(720)의 동작은 도 5의 증폭기(420)의 동작과 동일하므로 상세한 설명을 생략한다. 도 7의 소스 드라이버(700)도 도 5의 소스 드라이버(400)와 마찬가지로 증폭기(720)에서 소비되는 전류를 줄일 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 디스플레이 장치의 소스 드라이버는 디코더의 사이즈를 줄일 수 있으므로 패드 피치(pad pitch)를 줄일 수 있고 또한 증폭기의 소비 전류가 감소되며 따라서 증폭기에 장착되는 보상 커패시터의 사이즈를 줄일 수 있는 장점이 있다.

Claims (28)

  1. n 비트의 디스플레이 데이터 중에서 n-1 비트에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 제 1 및 제 2 계조 전압을 출력하는 디코더 ;
    상기 제 1 및 제 2 계조 전압을 수신하고, 제어 신호에 응답하여 상기 제 1 및 제 2 계조 전압중 하나를 패널 구동 전압으로서 출력하는 증폭기를 구비하고,
    상기 증폭기는,
    상기 제어 신호의 논리 레벨에 따라 내부의 제 1 입력단 및 제 2 입력단 중에서 하나의 입력단만 동작하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  2. 제 1항에 있어서, 상기 제어 신호는,
    상기 디스플레이 데이터중 최 상위 비트(Most Significant Bit)인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  3. 제 1항에 있어서,
    상기 제 1 입력단은 상기 증폭기의 입력부 내부의 피모스 트랜지스터 쌍이고, 상기 제 2 입력단은 상기 증폭기의 상기 입력부 내부의 엔모스 트랜지스터 쌍인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  4. 제 1항에 있어서, 상기 증폭기는,
    레일 투 레일(rail-to-rail) 증폭기인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  5. 제 1항에 있어서, 상기 증폭기는,
    상기 제 1 및 제 2 계조 전압을 수신하는 입력부 ; 및
    상기 입력부의 출력을 증폭하여 상기 패널 구동 전압으로서 출력 노드를 통하여 출력하는 출력부를 구비하고,
    상기 입력부는,
    상기 제 2 계조 전압을 수신하며 제 1 노드에 병렬로 연결되는 제 1 및 제 2 피모스 트랜지스터들을 구비하는 상기 제 1 입력단 ;
    상기 제 1 계조 전압을 수신하며 제 2 노드에 병렬로 연결되는 제 1 및 제 2 엔모스 트랜지스터들을 구비하는 상기 제 2 입력단 ;
    상기 제 1 노드와 전원 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 피모스 트랜지스터들의 동작을 제어하는 제 1 스위치 ;
    상기 제 2 노드와 접지 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 엔모스 트랜지스터들의 동작을 제어하는 제 2 스위치 ;
    상기 전원 전압과 상기 제 1 스위치 사이에 연결되는 제 1 전류원 ; 및
    상기 접지 전압과 상기 제 2 스위치 사이에 연결되는 제 2 전류원을 구비하고,
    상기 제 2 피모스 트랜지스터 및 상기 제 2 엔모스 트랜지스터의 게이트는 출력 노드에 연결되는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  6. 제 1항에 있어서, 상기 디코더는,
    상기개의 전압 레벨을 가지는 계조 전압들 중 상위 전압 레벨의 /2 개의 계조 전압들을 수신하고 상기 n-1 비트의 디스플레이 데이터에 응답하여 상기 제 1 계조 전압을 출력하는 제 1 서브 디코더 ; 및
    상기개의 전압 레벨을 가지는 계조 전압들 중 하위 전압 레벨의 /2 개의 계조 전압들을 수신하고 상기 n-1 비트의 디스플레이 데이터에 응답하여 상기 제 2 계조 전압을 출력하는 제 2 서브 디코더를 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  7. n 비트의 디스플레이 데이터 중에서 n-1 비트에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 제 1 및 제 2 계조 전압을 출력하는 디코더 ;
    상기 제 1 및 제 2 계조 전압을 수신하고, 제어 신호에 응답하여 상기 계조 전압을 패널 구동 전압으로서 출력하는 증폭기를 구비하고,
    상기 증폭기는,
    상기 제어 신호에 응답하여 상기 제 1 및 제 2 계조 전압을 수신하는 엔모스 트랜지스터 및 피모스 트랜지스터 중에서 하나의 트랜지스터만 동작하도록 제어하는 스위치들을 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  8. 제 7항에 있어서, 상기 제어 신호는,
    상기 디스플레이 데이터중 최 상위 비트(Most Significant Bit)인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  9. 제 7항에 있어서, 상기 증폭기는,
    레일 투 레일(rail-to-rail) 증폭기인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  10. 제 7항에 있어서, 상기 증폭기는,
    상기 제 1 및 제 2 계조 전압을 수신하는 입력부 ; 및
    상기 입력부의 출력을 증폭하여 상기 패널 구동 전압으로서 출력 노드를 통 하여 출력하는 출력부를 구비하고,
    상기 입력부는,
    제 1 노드에 병렬로 연결되는 제 1 및 제 2 피모스 트랜지스터들로서, 상기 제 1 피모스 트랜지스터는 상기 제 2 계조 전압을 게이트로 수신하고 상기 제 2 피모스 트랜지스터는 상기 출력 노드에 게이트가 연결되는 상기 제 1 및 제 2 피모스 트랜지스터들 ;
    제 2 노드에 병렬로 연결되는 제 1 및 제 2 엔모스 트랜지스터들로서, 상기 제 1 엔모스 트랜지스터는 상기 제 1 계조 전압을 게이트로 수신하고 상기 제 2 엔모스 트랜지스터는 상기 출력 노드에 게이트가 연결되는 상기 제 1 및 제 2 엔모스 트랜지스터들 ;
    상기 제 1 노드와 전원 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 피모스 트랜지스터들의 동작을 제어하는 제 1 스위치 ;
    상기 제 2 노드와 접지 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 엔모스 트랜지스터들의 동작을 제어하는 제 2 스위치 ;
    상기 전원 전압과 상기 제 1 스위치 사이에 연결되는 제 1 전류원 ; 및
    상기 접지 전압과 상기 제 2 스위치 사이에 연결되는 제 2 전류원을 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  11. 상기 제 10항에 있어서,
    상기 제 1 스위치는 피모스 트랜지스터이고, 상기 제 2 스위치는 엔모스 트 랜지스터인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  12. 제 7항에 있어서, 상기 디코더는,
    상기개의 전압 레벨을 가지는 계조 전압들 중 상위 전압 레벨의 /2 개의 계조 전압들을 수신하고 상기 n-1 비트의 디스플레이 데이터에 응답하여 상기 제 1 계조 전압을 출력하는 제 1 서브 디코더 ; 및
    상기개의 전압 레벨을 가지는 계조 전압들 중 하위 전압 레벨의 /2 개의 계조 전압들을 수신하고 상기 n-1 비트의 디스플레이 데이터에 응답하여 상기 제 2 계조 전압을 출력하는 제 2 서브 디코더를 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  13. n 비트의 디스플레이 데이터 중에서 n-1 비트에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 제 1 및 제 2 계조 전압을 출력하는 디코더 ;
    상기 제 1 및 제 2 계조 전압들 중에서 하나를 패널 구동 전압으로서 출력하는 증폭기로서, 상기 디스플레이 데이터의 최 상위 비트(Most Significant Bit)의 논리 레벨에 따라 상기 제 1 및 제 2 계조 전압을 수신하는 엔모스 트랜지스터 및 피모스 트랜지스터 중에서 하나의 트랜지스터만 동작하는 상기 증폭기를 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  14. 제 13항에 있어서, 상기 증폭기는,
    레일 투 레일(rail-to-rail) 증폭기인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  15. 제 13항에 있어서, 상기 증폭기는,
    상기 제 1 및 제 2 계조 전압을 수신하는 입력부 ; 및
    상기 입력부의 출력을 증폭하여 상기 패널 구동 전압으로서 출력 노드를 통하여 출력하는 출력부를 구비하고,
    상기 입력부는,
    제 1 노드에 병렬로 연결되는 제 1 및 제 2 피모스 트랜지스터들로서, 상기 제 1 피모스 트랜지스터는 상기 제 2 계조 전압을 게이트로 수신하고 상기 제 2 피모스 트랜지스터는 상기 출력 노드에 게이트가 연결되는 상기 제 1 및 제 2 피모스 트랜지스터들 ;
    제 2 노드에 병렬로 연결되는 제 1 및 제 2 엔모스 트랜지스터들로서, 상기 제 1 엔모스 트랜지스터는 상기 제 1 계조 전압을 게이트로 수신하고 상기 제 2 엔모스 트랜지스터는 상기 출력 노드에 게이트가 연결되는 상기 제 1 및 제 2 엔모스 트랜지스터들 ;
    상기 제 1 노드와 전원 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 피모스 트랜지스터들의 동작을 제어하는 제 1 스위치 ; 및
    상기 제 2 노드와 접지 전압 사이에 연결되며 게이트로 상기 제어 신호를 수 신하여 상기 제 1 및 제 2 엔모스 트랜지스터들의 동작을 제어하는 제 2 스위치를 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  16. 상기 제 15항에 있어서,
    상기 제 1 스위치는 피모스 트랜지스터이고, 상기 제 2 스위치는 엔모스 트랜지스터인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  17. 제 13항에 있어서, 상기 디코더는,
    상기개의 전압 레벨을 가지는 계조 전압들 중 상위 전압 레벨의 /2 개의 계조 전압들을 수신하고 상기 n-1 비트의 디스플레이 데이터에 응답하여 상기 제 1 계조 전압을 출력하는 제 1 서브 디코더 ; 및
    상기개의 전압 레벨을 가지는 계조 전압들 중 하위 전압 레벨의 /2 개의 계조 전압들을 수신하고 상기 n-1 비트의 디스플레이 데이터에 응답하여 상기 제 2 계조 전압을 출력하는 제 2 서브 디코더를 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  18. n 비트의 디스플레이 데이터 중에서 n-1 비트에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 제 1 및 제 2 계조 전압을 출력하는 디코더 ;
    상기 제 1 및 제 2 계조 전압을 수신하고, 제어 신호에 응답하여 상기 제 1 및 제 2 계조 전압들 중에서 하나를 패널 구동 전압으로서 출력하는 증폭기를 구비 하고,
    상기 증폭기는,
    상기 제어 신호에 응답하여 상기 제 1 및 제 2 계조 전압들 중에서 하나만 출력되도록 제어하는 제어 스위치들을 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  19. 제 18항에 있어서, 상기 제어 신호는,
    상기 디스플레이 데이터중 최 상위 비트(Most Significant Bit)인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  20. 제 18항에 있어서, 상기 증폭기는 레일 투 레일(rail-to-rail) 증폭기로서,
    상기 제 1 및 제 2 계조 전압을 수신하는 입력부 ; 및
    상기 입력부의 출력을 증폭하여 상기 패널 구동 전압으로서 출력 노드를 통하여 출력하는 출력부를 구비하고,
    상기 입력부는,
    제 1 노드에 병렬로 연결되는 제 1 및 제 2 피모스 트랜지스터들로서, 상기 제 1 피모스 트랜지스터는 상기 제 2 계조 전압을 게이트로 수신하고 상기 제 2 피모스 트랜지스터는 상기 출력 노드에 게이트가 연결되는 상기 제 1 및 제 2 피모스 트랜지스터들 ;
    제 2 노드에 병렬로 연결되는 제 1 및 제 2 엔모스 트랜지스터들로서, 상기 제 1 엔모스 트랜지스터는 상기 제 1 계조 전압을 게이트로 수신하고 상기 제 2 엔모스 트랜지스터는 상기 출력 노드에 게이트가 연결되는 상기 제 1 및 제 2 엔모스 트랜지스터들 ;
    상기 제 1 노드와 전원 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 피모스 트랜지스터들의 동작을 제어하는 제 1 스위치 ; 및
    상기 제 2 노드와 접지 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 엔모스 트랜지스터들의 동작을 제어하는 제 2 스위치를 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  21. 상기 제 20항에 있어서,
    상기 제 1 스위치는 피모스 트랜지스터이고, 상기 제 2 스위치는 엔모스 트랜지스터인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  22. 제 18항에 있어서, 상기 디코더는,
    상기개의 전압 레벨을 가지는 계조 전압들 중 상위 전압 레벨의 /2 개의 계조 전압들을 수신하고 상기 n-1 비트의 디스플레이 데이터에 응답하여 상기 제 1 계조 전압을 출력하는 제 1 서브 디코더 ; 및
    상기개의 전압 레벨을 가지는 계조 전압들 중 하위 전압 레벨의/2 개의 계조 전압들을 수신하고 상기 n-1 비트의 디스플레이 데이터에 응답하여 상기 제 2 계조 전압을 출력하는 제 2 서브 디코더를 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  23. n 비트의 디스플레이 데이터에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 하나를 선택 계조 전압으로서 출력하는 디코더 ;
    상기 선택 계조 전압을 수신하고, 제어 신호에 응답하여 상기 선택 계조 전압을 패널 구동 전압으로서 출력하는 증폭기를 구비하고,
    상기 증폭기는,
    상기 제어 신호의 논리 레벨에 따라 내부의 제 1 입력단 및 제 2 입력단 중에서 하나의 입력단만 동작하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  24. 제 23항에 있어서, 상기 제어 신호는,
    상기 디스플레이 데이터중 최 상위 비트(Most Significant Bit)인 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  25. 제 23항에 있어서, 상기 증폭기는 레일 투 레일(rail-to-rail) 증폭기이며,
    상기 증폭기는,
    상기 선택 계조 전압을 수신하는 입력부 ; 및
    상기 입력부의 출력을 증폭하여 상기 패널 구동 전압으로서 출력 노드를 통 하여 출력하는 출력부를 구비하고,
    상기 입력부는,
    상기 선택 계조 전압을 수신하며 제 1 노드에 병렬로 연결되는 제 1 및 제 2 피모스 트랜지스터들을 구비하는 상기 제 1 입력단 ;
    상기 선택 계조 전압을 수신하며 제 2 노드에 병렬로 연결되는 제 1 및 제 2 엔모스 트랜지스터들을 구비하는 상기 제 2 입력단 ;
    상기 제 1 노드와 전원 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 피모스 트랜지스터들의 동작을 제어하는 제 1 스위치 ; 및
    상기 제 2 노드와 접지 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 엔모스 트랜지스터들의 동작을 제어하는 제 2 스위치를 구비하고,
    상기 제 2 피모스 트랜지스터 및 상기 제 2 엔모스 트랜지스터의 게이트는 출력 노드에 연결되는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  26. n 비트의 디스플레이 데이터에 응답하여 개의 전압 레벨을 가지는 계조 전압들 중 하나를 선택 계조 전압으로서 출력하는 디코더 ;
    상기 선택 계조 전압을 패널 구동 전압으로서 출력하는 증폭기로서, 상기 디스플레이 데이터의 최 상위 비트(Most Significant Bit)의 논리 레벨에 따라 상기 선택 계조 전압을 수신하는 엔모스 트랜지스터 및 피모스 트랜지스터 중에서 하나 의 트랜지스터만 동작하는 상기 증폭기를 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  27. 제 26항에 있어서, 상기 증폭기는,
    상기 디스플레이 데이터의 최 상위 비트(Most Significant Bit)에 응답하여 상기 엔모스 트랜지스터 및 상기 피모스 트랜지스터 중에서 하나의 트랜지스터만 동작하도록 제어하는 스위치들을 더 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
  28. 제 26항에 있어서, 상기 증폭기는 레일 투 레일(rail-to-rail) 증폭기이며,
    상기 증폭기는,
    상기 선택 계조 전압을 수신하는 입력부 ; 및
    상기 입력부의 출력을 증폭하여 상기 패널 구동 전압으로서 출력 노드를 통하여 출력하는 출력부를 구비하고,
    상기 입력부는,
    제 1 노드에 병렬로 연결되는 제 1 및 제 2 피모스 트랜지스터들로서, 상기 제 1 피모스 트랜지스터는 상기 선택 계조 전압을 게이트로 수신하고 상기 제 2 피모스 트랜지스터는 상기 출력 노드에 게이트가 연결되는 상기 제 1 및 제 2 피모스 트랜지스터들 ;
    제 2 노드에 병렬로 연결되는 제 1 및 제 2 엔모스 트랜지스터들로서, 상기 제 1 엔모스 트랜지스터는 상기 선택 계조 전압을 게이트로 수신하고 상기 제 2 엔모스 트랜지스터는 상기 출력 노드에 게이트가 연결되는 상기 제 1 및 제 2 엔모스 트랜지스터들 ;
    상기 제 1 노드와 전원 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 피모스 트랜지스터들의 동작을 제어하는 제 1 스위치 ; 및
    상기 제 2 노드와 접지 전압 사이에 연결되며 게이트로 상기 제어 신호를 수신하여 상기 제 1 및 제 2 엔모스 트랜지스터들의 동작을 제어하는 제 2 스위치를 구비하는 것을 특징으로 하는 액정 표시 장치의 소스 드라이버 .
KR1020040109284A 2004-12-21 2004-12-21 디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버 KR100640617B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040109284A KR100640617B1 (ko) 2004-12-21 2004-12-21 디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버
US11/270,916 US7940243B2 (en) 2004-12-21 2005-11-10 Integrated circuit devices having a data controlled amplifier and methods of operating the same
JP2005367026A JP2006178462A (ja) 2004-12-21 2005-12-20 データによって制御される増幅器を備える集積回路装置及び該集積回路装置の動作方法
CNA2005101215393A CN1808553A (zh) 2004-12-21 2005-12-21 带有数据控制放大器的集成电路装置以及操作它的方法
CN2011100354407A CN102081916B (zh) 2004-12-21 2005-12-21 薄膜晶体管-液晶显示器驱动器以及操作它的方法
TW94145488A TWI281791B (en) 2004-12-21 2005-12-21 Integrated circuit devices having a data controlled amplifier and methods of operating the same
US13/103,653 US20110210791A1 (en) 2004-12-21 2011-05-09 Integrated circuit devices having a data controlled amplifier and methods of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109284A KR100640617B1 (ko) 2004-12-21 2004-12-21 디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버

Publications (2)

Publication Number Publication Date
KR20060070709A true KR20060070709A (ko) 2006-06-26
KR100640617B1 KR100640617B1 (ko) 2006-11-01

Family

ID=36595032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109284A KR100640617B1 (ko) 2004-12-21 2004-12-21 디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버

Country Status (3)

Country Link
US (2) US7940243B2 (ko)
KR (1) KR100640617B1 (ko)
CN (2) CN102081916B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373634B2 (en) 2008-11-14 2013-02-12 Tli Inc. Source driver for display devices
US8466868B2 (en) 2008-03-03 2013-06-18 Samsung Display Co., Ltd. Organic light emitting display device and method for driving the same
KR101294908B1 (ko) * 2009-10-20 2013-08-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Ｌｃｄ 드라이버

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI386909B (zh) * 2008-12-31 2013-02-21 Princeton Technology Corp 顯示器驅動電路及調整顯示器之輸出亮度的方法
KR20200078951A (ko) * 2018-12-24 2020-07-02 주식회사 실리콘웍스 소스 구동 회로
KR20230023238A (ko) 2021-08-10 2023-02-17 삼성전자주식회사 디스플레이 구동 집적 회로 및 이의 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311145A (en) * 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
GB9516025D0 (en) * 1995-08-04 1995-10-04 Philips Electronics Uk Ltd Amplifier
JP3605829B2 (ja) * 1997-04-18 2004-12-22 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器
JP2000003159A (ja) * 1998-06-15 2000-01-07 Oki Electric Ind Co Ltd 液晶ディスプレイの階調駆動回路
US6252534B1 (en) * 1999-01-14 2001-06-26 Analog Devices, Inc. Resistor string DAC with current mode interpolation
JP3759394B2 (ja) * 2000-09-29 2006-03-22 株式会社東芝 液晶駆動回路および負荷駆動回路
JP3926651B2 (ja) * 2002-01-21 2007-06-06 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
JP4614704B2 (ja) * 2003-07-23 2011-01-19 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバと表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466868B2 (en) 2008-03-03 2013-06-18 Samsung Display Co., Ltd. Organic light emitting display device and method for driving the same
US8373634B2 (en) 2008-11-14 2013-02-12 Tli Inc. Source driver for display devices
KR101294908B1 (ko) * 2009-10-20 2013-08-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Ｌｃｄ 드라이버
US8648779B2 (en) 2009-10-20 2014-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. LCD driver

Also Published As

Publication number Publication date
KR100640617B1 (ko) 2006-11-01
CN1808553A (zh) 2006-07-26
US7940243B2 (en) 2011-05-10
CN102081916B (zh) 2013-02-27
US20060132410A1 (en) 2006-06-22
US20110210791A1 (en) 2011-09-01
CN102081916A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
US7646371B2 (en) Driver circuit, electro-optical device, and electronic instrument
JP5616762B2 (ja) 出力回路及びデータドライバ及び表示装置
JP4237219B2 (ja) データ受信回路とデータドライバ及び表示装置
US7545305B2 (en) Data driver and display device
US8462145B2 (en) Digital-to-analog converter, source driving circuit and display device having the same
US20080111628A1 (en) Data driver and display device
JP4954924B2 (ja) 差動増幅器及びそれを用いた表示装置の駆動回路
US7098904B2 (en) Display control circuit and display device
JP4816077B2 (ja) レベルシフト回路及びそれを用いたドライバ回路
US20060267639A1 (en) Voltage generation circuit
US20060050037A1 (en) Impedance conversion circuit, drive circuit, and control method of impedance conversion circuit
US7292217B2 (en) Source driver and liquid crystal display using the same
JP4878249B2 (ja) デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置
US20090096818A1 (en) Data driver, integrated circuit device, and electronic instrument
US8922460B2 (en) Level shift circuit, data driver, and display device
US8350797B2 (en) Buffer amplifier with minimized power consumption and display driver including the same
US20110210791A1 (en) Integrated circuit devices having a data controlled amplifier and methods of operating the same
US5376926A (en) Liquid crystal driver circuit
JP2004247870A (ja) 表示装置の駆動回路
WO2020143398A1 (zh) 数模转换电路及数模转换方法、显示装置
KR19990081272A (ko) 액정표시장치 소스 드라이버의 출력 구동회로
JP2011135150A (ja) Ｄ／ａコンバータ回路及びその電圧供給制御方法
US10810922B2 (en) Device and method for driving display panel
US7342452B2 (en) Control circuit for operational amplifier and method thereof
JP2009258237A (ja) 液晶駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 13