KR20060066087A - 코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질재료 - Google Patents

코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질재료 Download PDF

Info

Publication number
KR20060066087A
KR20060066087A KR1020067002892A KR20067002892A KR20060066087A KR 20060066087 A KR20060066087 A KR 20060066087A KR 1020067002892 A KR1020067002892 A KR 1020067002892A KR 20067002892 A KR20067002892 A KR 20067002892A KR 20060066087 A KR20060066087 A KR 20060066087A
Authority
KR
South Korea
Prior art keywords
film
coating composition
compound
siliceous
silica
Prior art date
Application number
KR1020067002892A
Other languages
English (en)
Other versions
KR101097713B1 (ko
Inventor
도모코 아오키
히로유키 아오키
Original Assignee
에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 filed Critical 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Publication of KR20060066087A publication Critical patent/KR20060066087A/ko
Application granted granted Critical
Publication of KR101097713B1 publication Critical patent/KR101097713B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C08K5/541—Silicon-containing compounds containing oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Silicon Compounds (AREA)
  • Silicon Polymers (AREA)

Abstract

본 발명은 우수한 기계적 강도를 구비하며, 또한 대단히 낮은 유전율을 안정적으로 나타내며 각종 약제에 대한 내약품성을 겸비한 다공질 실리카질 막을 간편하게 제조할 수 있는 코팅 조성물과 이를 사용하는 실리카질 재료의 제조방법을 제공하는 것이다. 본 발명에 따르는 코팅 조성물은 폴리알킬실라잔 화합물, 아세톡시실란 화합물, 유기 용매 및 필요에 따라 다공질화재를 함유하여 이루어진다. 본 발명은 이러한 코팅 조성물을 소성함으로써 수득된 실리카질 재료 및 이의 제조방법에 관한 것이다.
코팅 조성물, 실리카질 재료, 낮은 유전율, 폴리알킬실라잔 화합물, 아세톡시실란 화합물.

Description

코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질 재료{Coating composition and low dielectric siliceous material produced by using same}
본 발명은 코팅 조성물에 관한 것이다. 또한, 본 발명은 이를 사용하는 저유전 실리카질 재료의 제조방법 및 이를 사용하여 제조한 저유전 실리카질 재료에 관한 것이다. 또한, 본 발명은 이와 동일하게 하여 제조된 저유전 실리카질 재료를 구비하여 이루어진 반도체 장치에 관한 것이다.
현재, 반도체 장치에서 집적회로의 새로운 고속화 및 고집적화의 필요성이 점점 더 높아지고 있다. 이에 따라 반도체 장치에서 내부 배선의 미세화 및 다층화를 보다 효율적으로 실현하기 위한 다층 배선 공정기술의 개발을 요구하고 있다. 이러한 기술은 예를 들면, 스퍼터 리플로우법 또는 CVD법에 의해 홈 내부에 Cu 등의 배선 재료를 매몰한 다음, CMP(Chemical Mechanical Polishing)법 등에 의해 홈 외부에 퇴적된 배선 재료를 제거함으로써 홈 배선을 형성하는 것을 들 수 있다. 이러한 홈 배선기술의 진보에 따라 반도체 장치는 내부 배선의 미세화를 할 수 있게 하는 동시에 CMP법에 따르는 표면 평탄화와 더불어 새로운 다층화를 할 수 있게 된다.
이러한 집적회로의 고집적화에 따라 배선간에 존재하는 층간 절연막에 대해 저유전율화가 더 요구되며, CMP법에 따르는 배선 재료의 제거공정에 견딜 수 있는 기계적 강도가 요구되며, 또한 CMP법에 사용되는 약제 이외에 습식 스트리핑에 의한 광내식막 제거를 하는 경우에는 이의 약제, 애슁에 의한 광내식막 제거를 하는 경우에는 애슁 후의 잔사를 제거하기 위한 약제 등의 각종 약품에 대한 내약품성을 요구하고 있다.
이와 같이 반도체에 사용되는 층간 절연막(IMD)이나 금속막하 절연막(PMD)과 같은 전자재료에는 새로운 저유전율화, 기계적 강도의 강화, 내약품성의 향상 등의 품질의 향상이 요청되고 있다. 이러한 요청에 대응하려고 절연재료에 대하여 다각적인 검토가 이루어지고 있다.
이 중에서, 각종 실리카질 재료를 사용하는 것도 검토되고 있지만, 실리카질 재료는 일반적으로 흡습성을 갖고 있으므로 주위 환경에 따라서는 시간과 함께 비유전율이 상승된다는 문제가 있다.
이러한 비유전율의 경시 상승을 방지하는 방법으로서, 폴리 유기 실라잔의 소성에 의해 수득되는 유기 실리카질 막이 생각된다. 이와 같이 수득된 유기 실리카질 막은 실리카의 규소원자에 유기기가 결합되어 있는 구조를 갖고 있으므로 막 자체의 발수성이 높으며 흡습에 의한 비유전율의 경시 상승이 억제되는 동시에 반도체용의 절연막으로서 요구되는 내열성, 내환경성을 구비한 실리카질 막을 수득할 수 있다.
특허 문헌 1: 일본 공개특허공보 2002-75982호
[발명이 해결하고자 하는 과제]
상기한 바와 같은 실리카질 재료에 대한 요구에 응하도록, 몇가지 방법이 검토되고 있다. 예를 들면, 본 발명자들은 폴리알킬실라잔과 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 함유하여 이루어진 조성물의 막을 소성함으로써 고강도의 다공질 실리카질 막이 수득되는 것을 밝혀냈다(특허 문헌 1). 이러한 특허 문헌 1에 기재된 다공질 실리카질 막은 흡습에 의한 비유전율의 경시 상승이 억제된다는 효과가 있다. 그러나, 본 발명자들이 한층 더 검토한 결과, 당해 다공질 실리카질 막은 비유전율이 2.2 정도인 경우에는 탄성율이 3GPa 이하에 그치는 것이 일반적이며, 막 강도의 점에서 개량의 여지가 있음을 알았다.
또한, 이러한 특허 문헌 1에 기재된 방법에서는 폴리알킬실라잔을 유전율이 낮은 막으로 전환시켜 막질이 양호한 실리카질 막을 유리하게 제조하기 위해 제조과정에서 「가습공정」이 불가결하다. 이러한 가습공정은 폴리실라잔막을 기판 위에 도포한 다음, 건조 분위기 중에서 가열 소성하기 전에 대기 분위기 중에서 장시간 동안, 예를 들면, 24시간 동안 또는 가습 분위기 하에 예를 들면, 50℃ 80% RH에서 30분 동안, 처리하는 것이다. 이러한 가습공정에서의 처리는 알킬실라잔으로부터 알킬실란올으로의 전환을 촉진시키는 처리이며, 종래 방법에서 이러한 가습공정을 생략하면 양질의 다공질 실리카질 막을 수득하는 것이 곤란하다. 그러나, 이러한 가습공정의 추가는 제조 효율을 떨어뜨리며 또한 가습장치의 추가를 위한 설비투자도 필요하게 되므로 이러한 가습공정을 필요로 하지 않는 양질의 실리카질 막이 수득되는 방법의 개발이 요망되고 있다.
또한, 특허 문헌 1의 방법에 제한되지 않으며 일반적인 실리카질 막의 제조에서는 도포막을 고온 처리하는 것으로 실리카질 막을 형성시킨다. 이러한 고온처리는 종래에는 400℃ 이상에서 실시하는 것이 일반적이다. 예를 들면, 구리를 배선 금속으로 사용하는 경우, 구리의 전기적 안정성을 확보하기 위해서는 막 형성시의 고온 처리량(서멀 버지트)을 종래보다 작게 하는 것이 바람직하다. 또한, 알루미늄을 배선 재료로 하는 경우에는 종래, 400℃ 1시간 정도의 서멀 버지트가 허용 범위이지만 작금에는 이러한 온도를 375℃, 경우에 따라서는 350℃로 낮추는 것이 요망되고 있다.
한편, 실리카질 막을 층간 절연막에 사용하여 다층 배선구조를 형성시킬 때, 실리카질 막에 다수의 미세공을 형성시키는 것으로, 저밀도화 및 저유전율화가 실현되는 것이 밝혀졌다. 그러나, 실리카질 막에 형성된 구멍의 구멍 직경이 보다 작은 것, 그리고 구멍 직경이 일치하는 것이 중요한다. 즉, 다층 배선구조를 형성시킬 때에 사용되는 에칭 가스나 박리액 등에 다공질 절연막이 노출되면 큰 구멍에 가스나 박리액이 들어가고, 침식되는 경우가 있기 때문이다. 또한, 다공질막 위에 금속 배선이나 기타 박막 형성을 실시할 때에 이러한 응력이나 열이 계기로 되어, 구멍이 확대되며, 또한 당해 부위가 리크 패스로 되며, 다공질막이 절연막으로서 작용하지 않는 경우도 있다. 이러한 관점에서, 다공질막의 구멍의 구멍 직경은 2nm 이하인 것이 바람직한 것으로 밝혀졌다. 그러나, 종래 방법에서는 2nm 이하의 구멍 직경이 일치하는 구멍을 갖는 다공질막을 형성시키는 것은 곤란하다.
[과제를 해결하기 위한 수단]
본 발명은 폴리알킬실라잔 화합물, 아세톡시실란 화합물 및 유기 용매를 함유하여 이루어짐을 특징으로 하는, 코팅 조성물에 관한 것이다.
또한, 본 발명의 실리카질 재료는 상기 코팅 조성물을 기판 위에 도포하거나 홈에 충전한 다음 소성시켜 형성됨을 특징으로 하는 것이다.
또한, 본 발명에 따르는 반도체 장치는 상기한 실리카질 재료를 층간 절연막으로서 포함함을 특징으로 하는 것이다.
또한 본 발명에 따르는 실리카질 재료의 제조방법은 상기한 코팅 조성물을 350℃ 이하의 온도에서 1 내지 60분 동안 가열함을 특징으로 하는 것이다.
[발명의 효과]
본 발명은 상기와 같은 종래의 실리카질 재료의 제조에서 문제였던 점을 해결하고, 다마신법을 비롯한 최신의 고집적화 공정에 견딜 수 있는 우수한 기계적 강도를 구비하여, 낮은 유전율을 나타내며 각종 약제에 대한 내약품성을 겸비한 실리카질 재료를 간편하게 제조할 수 있는 코팅 조성물을 제공하는 것이다.
또한 본 발명은 실라잔 화합물을 사용하여 실리카질 막을 형성시킬 때에 필요한 가습공정을 생략할 수 있게 하여, 제조공정의 간략화를 달성할 수 있는 것이다.
또한 본 발명은 종래의 실리카질 막의 제조방법과 비교하여, 소성온도를 낮게 할 수 있는 것이며 이에 따라 서멀 버지트를 작게 할 수 있으며 전자재료 중의 금속 배선의 안정성을 향상시킬 수 있는 동시에 에너지 소비량을 억제하여 제조비용의 감소를 도모할 수 있는 것이다.
또한, 본 발명에 따르는 코팅 조성물에서 다공질화재를 사용하는 경우에는 대단히 낮은 유전율을 안정적으로 얻을 수 있다.
도 1은 참고예 2의 폴리메틸실라잔만을 사용하는 실리카질 막의 IR 스펙트럼이다.
도 2는 참고예 2의 폴리메틸실라잔만을 사용하는 실리카질 막의 IR 스펙트럼의 확대도이다.
[발명을 실시하기 위한 최선의 형태]
폴리알킬실라잔 화합물
본 발명에서 폴리알킬실라잔 화합물은 알킬치환된 실라잔 결합을 갖는 것이다. 이의 구조는 한정되는 것이 아니지만, 바람직한 폴리알킬실라잔 화합물은 바람직하게는 화학식 1의 반복 단위를 함유하는 것이다.
Figure 112006010036190-PCT00001
위의 화학식 1에서,
R1은 수소원자 또는 탄소수 1 내지 3의 알킬 그룹이지만, 화합물 전체의 모든 R1이 동시에 수소는 아니며,
R2 내지 R4는 각각 독립적으로 수소원자 또는 탄소수 1 내지 3의 알킬 그룹이지만, R2 내지 R4 모두가 동시에 수소는 아니며,
p, q 및 r는 각각 0 또는 1이며, 0 ≤ p + q + r ≤ 3이다.
화학식 1에서, R1이 메틸 그룹이며, R2 내지 R4가 존재하는 경우에는 이들이 모두 수소인 것이 바람직하다.
또한, 본 발명에서 폴리알킬실라잔 화합물은 화학식 2 및 화학식 3 중의 어느 한 구조 또는 이들 두 구조를 모두 함유할 수 있다.
Figure 112006010036190-PCT00002
Figure 112006010036190-PCT00003
위의 화학식 2 및 화학식 3에서,
R5 내지 R11은 각각 독립적으로 수소원자 또는 탄소수 1 내지 3의 알킬 그룹이지만, R5와 R6이 동시에 수소는 아니며, R9 내지 R11가 모두 동시에 수소는 아니다.
화학식 2에서, R5 및 R6의 어느 하나가 수소원자이며, 나머지가 메틸 그룹이며, R7이 수소원자인 것이 바람직하다. 또한, 화학식 3에서, R8이 수소원자이며, R9 내지 R11 모두가 메틸 그룹인 것이 바람직하다.
본 발명에서는 화학식 1의 단위와 화학식 2 및 화학식 3 중의 어느 한 구조의 단위를 함유하거나 화학식 1 내지 화학식 3의 단위를 모두 함유하는 폴리알킬실라잔 화합물이 코팅 조성물을 보존할 때에 겔화를 방지할 수 있는 점에서 특히 유용한다. 이 경우, 화학식 1의 반복 단위의 수가 화학식 1 내지 3의 단위의 총 수의 50몰% 이상인 것이 바람직하며 80몰% 이상인 것이 보다 바람직하며 90몰% 이상인 것이 특히 바람직하다. 화학식 1의 반복 단위가 화학식 1 내지 3의 반복 단위의 총 수에 대하여 50% 이상이면 막 형성시에 튀긴 것이나 도포 불균일 등의 문제 가 생기기 어려워지기 때문이다.
본 발명에 따르는 폴리실라잔 화합물은 코팅 조성물의 도포성, 특히 스핀 코팅법에 의해 도포를 할 때의 도포성을 양호하게 하기 위해 수 평균 분자량이 100 이상인 것이 바람직하다. 또한, 본 발명에 따르는 폴리실라잔 화합물은 가교 그룹의 수를 적당하게 하여 조성물의 겔화를 억제하기 위해 수 평균 분자량이 50,000 이하인 것이 바람직하다. 본 발명에서 특히 바람직한 폴리알킬실라잔 화합물은 화학식 1의 반복 단위 및 화학식 2 또는 3 중의 하나 이상의 단위를 함유하여 이루어진 것이다. 또한, 본 발명에서 폴리알킬실라잔 화합물의 수 평균 분자량은 100 내지 50,000인 것이 바람직하며 1,000 내지 20,000인 것이 보다 바람직하다.
이들 폴리알킬실라잔은 당업자에게 자명한 통상적인 폴리실라잔을 합성할 때의 암모노리시스에서 화학식 1의 반복 단위를 함유하는 폴리알킬실라잔의 경우에는 알킬트리클로로실란(R1SiCl3), 화학식 2의 반복 단위를 함유하는 폴리알킬실라잔의 경우에는 디알킬디클로로실란(R5R6SiCl2), 화학식 3의 단위를 함유하는 폴리알킬실라잔의 경우에는 트리알킬클로로실란(R9R10R11SiCl)을, 그리고 이들 반복 단위를 둘 다 함유하는 폴리알킬실라잔의 경우에는 이들 혼합물을 출발원료로 함으로써 수득된다. 이들 클로로실란류의 혼합비가 각 단위의 존재비를 결정한다.
아세톡시실란 화합물
본 발명에 따르는 코팅 조성물은 아세톡시실란 화합물을 함유하여 이루어진다. 이러한 아세톡시실란 화합물은 규소원자에 아세톡시 그룹이 1 내지 4개 결합한 것이며 아세톡시 그룹이 3개 이하 결합되어 있는 경우에는 규소에 알킬 그룹, 알콕시 그룹 등의 치환기가 결합된 것일 수 있다. 필요에 따라 기타 치환기로 치환될 수 있다.
본 발명에서 아세톡시실란 화합물은 소성할 때에 비교적 저온, 예를 들면, 200℃ 정도에서 열분해되며, 생성되는 아세톡시 그룹이 상기한 폴리알킬실라잔 화합물이 경화되어 실리카질 막이 될 때의 반응을 촉진시키는 촉매와 같은 작용을 하는 것으로 생각된다. 따라서, 경화시킬 때의 소성온도를 낮게 할 수 있으며 또한 다공질막에서 미세공의 구멍 직경을 작게 할 수 있는 것으로 생각된다. 또한, 이러한 아세톡시실란 화합물의 규소를 포함하는 분해물 자체가 박막 중에 잔존하며, 경화할 때에 형성되는 가교 구조를 강화하여, 막 강도를 증대시키는 것으로 생각된다. 이때, 아세톡시실란 화합물로서, 규소에 알킬 그룹이 결합된 것을 사용하면 당해 알킬 그룹이 최종적인 다공질막에 잔존되는 경향이 있으며, 그 결과, 막 강도가 저하되는 경향이 있으므로, 목적하는 실리카질 재료의 용도에 따라 아세톡시실란 화합물을 적절하게 선택해야 한다.
종래, 폴리알킬실라잔 화합물을 사용하여 실리카질 재료를 형성시키고자 하는 경우에는 상기한 바와 같이 가습공정이 필수적이다. 이러한 가습공정은 폴리알킬실라잔의 일부를 실란올체로 전환시키는 것이 목적이지만, 본 발명에서는 아세톡시실란 화합물의 존재에 따라 가습공정이 없어도 폴리알킬실라잔이 실란올체로 단 시간에 전환된다. 따라서 본원 발명에 따르는 코팅 조성물을 사용하는 경우, 실리카질 재료를 형성시키는 데 가습공정이 필수적은 아니게 된다. 또한, 하기 다공질화재를 사용하는 경우에는 다공질화재와 매트릭스의 마이크로 상분리 상태를 단시간에 실현할 수 있다.
종래 방법에서는 폴리알킬실라잔에 대한 가습을 과잉으로 하면 실란올체가 과잉으로 되거나, 장시간에 걸친 가습을 실시하는 경우에는 매트릭스로 되는 알킬실란올체의 유동성 때문에 다공질화재와의 상분리가 과잉으로 진행되어 마크로 상분리를 일으키며 다공질화재의 승화에 의해 형성된 구멍의 구멍 직경이 커진다는 문제가 있다. 이에 대해 본 발명에서는 단시간에 최적인 마이크로 상분리 상태를 실현할 수 있을 뿐만 아니라 생성되는 알킬실란올체가 장시간 동안 정치해도 다공질화재와의 과잉의 상분리(마크로 상분리)를 일으키기 어렵다는 특징을 갖는다. 이것은 아세톡시실란 화합물에 유래하는 실리카 성분이 알킬실란올체의 유동성을 억제하여, 마크로 상분리를 억제하기 때문이라고 생각된다.
또한, 종래 방법에서 알킬실라잔 화합물과 다공질화재를 조합하여 실리카질 재료를 형성시키려고 하는 경우, 알킬실란올체의 가열에 의해 탈수반응에 따라서만 실리카 성분이 형성되지만, 알킬실란올의 유동성을 제어하는 데 충분한 실리카 성분을 형성시키기 위해서는 280℃ 이상의 고온으로 가열(프리베이킹)하는 것이 필요한다. 이때, 다공질화재가 소실되면 이후에 알킬실란올체가 유입되어, 구멍이 형성되지 않으므로 당해 온도에서 소실되지 않는 내열성을 갖는 다공질화재가 필수적으로 되며, 다공질화재가 한정된다는 문제도 있다. 이에 대해 본 발명에서는 아세 톡시실란 화합물의 분해온도(190℃ 부근)에서는 이미 매트릭스와 다공질화재의 마이크로 상분리가 거의 완료되며, 이후의 고온 공정에서 다공질화재를 승화시키는 과정에서도 이러한 마이크로 상분리 상태가 유지된다. 따라서, 비교적 저온에서 승화되는 다공질화재를 사용할 수 있으며 종래에 사용되고 있는 다공질화재보다 낮은 분자량의 것을 사용할 수 있다.
이러한 아세톡시실란 화합물의 바람직한 구체적인 예로서는 테트라아세톡시실란, 메틸트리아세톡시실란, 에틸트리아세톡시실란, 에톡시트리아세톡시실란, 이소프로폭시트리아세톡시실란, n-부톡시트리아세톡시실란, 디메틸디아세톡시실란, 디에틸디아세톡시실란, 디이소프로필디아세톡시실란, 디n-부틸디아세톡시실란, 디메톡시디아세톡시실란, 디에톡시아세톡시실란, 디이소프로폭시디아세톡시실란, 디n-부톡시디아세톡시실란 등을 들 수 있다.
유기 용매
본 발명에 따르는 코팅 조성물은 상기한 폴리알킬실라잔 화합물 및 아세톡시실란 화합물, 및 필요에 따라 하기하는 기타 첨가물을 유기 용매 중에 용해하거나 분산시킨 것이다. 이때, 유기 용매로서는 활성수소를 갖지 않는 불활성 유기 용매를 사용하는 것이 바람직하다. 이러한 유기 용매로서, 벤젠, 톨루엔, 크실렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠 등의 방향족 탄화수소계 용매; 사이클로헥산, 사이클로헥센, 데카하이드로나프탈렌, 에틸사이클로헥산, 메틸사이클로헥산, p-멘틴, 디펜텐(리모넨) 등의 지환족 탄화수소계 용매; 디프로필에테르, 디부틸 에테르 등의 에테르계 용매; 메틸 이소부틸 케톤 등의 케톤계 용매; 프로필렌 글리콜 모노메틸 에테르 아세테이트 등의 에스테르계 용매 등을 들 수 있다.
다공질화재
본 발명에 따르는 코팅 조성물은 경화 후에 수득된 실리카질 재료에 형성되는 미세공을 보다 많이, 또는 보다 작게 균일하게 하기 위해 다공질화재를 함유할 수 있다. 이러한 다공질화재를 사용하는 것으로, 본 발명에 따르는 코팅 조성물을 사용하여 형성시킨 실리카질 재료의 유전율을 보다 낮게 할 수 있다. 이러한 다공질화재로서는 폴리알킬렌 옥사이드류, 아크릴 중합체류 또는 메타크릴 중합체류를 사용할 수 있지만, 실록시 그룹 함유 폴리에틸렌 옥사이드 화합물 또는 이것을 단량체 단위로서 함유하는 공중합체(1) 및 아크릴산 에스테르 또는 메타크릴산 에스테르의 단독중합체 및 공중합체(2)이며, 이러한 측기의 일부에 카복실 그룹, 하이드록실 그룹 또는 실록시 그룹을 함유하는 것이 바람직하다. 이들 중에서 카복실 그룹 또는 하이드록실 그룹을 함유하는 아크릴산 에스테르 또는 메타크릴산의 중합체는 이들 기를 개재시켜 다공질화재가 상기한 폴리알킬실라잔 화합물과 결합하여, 다공질화재의 분리가 제한되며 그 결과 마크로 상분리를 일으키지 않고 마이크로 상분리에 머무는 조성물이 수득된다. 또한, 실록시 그룹을 함유하는 아크릴산 에스테르 또는 메타크릴산의 중합체는 가열에 의해 승화될 때에 이의 일부인 실록시 그룹이 매트릭스인 폴리알킬실라잔의 소성막 중에 잔존하여, 보다 강도가 높은 실리카질 재료를 생성시키는 효과를 나타낸다.
본 발명에서 특히 바람직한 다공질화재는 실록시 그룹 함유 폴리에틸렌 옥사이드 화합물 또는 이것을 단량체 단위로서 함유하는 공중합체이다. 이것은 폴리에틸렌 옥사이드를 함유하는 화합물이며, 또한 이의 구조 중에 실록시 그룹(Si-0 결합)을 함유하는 그룹을 갖는 것을 말한다. 실록시 그룹 함유기로서는 구체적으로는 트리메틸실록시 그룹, 디메틸부틸실록시 그룹, 메틸하이드로실록시 그룹, 디메틸실록시 그룹, 페닐메틸실록시 그룹, 디페닐실록시 그룹, 메틸비닐실록시 그룹, 페닐비닐실록시 그룹, 2-(트리메톡시실릴)에틸(메트)아크릴 그룹, γ-(트리메톡시실릴)프로필(메트)아크릴 그룹, 2-(트리메틸실록시)에틸(메트)아크릴 그룹, γ-(트리메틸실록시)프로필(메트)아크릴 그룹, 트리메틸실록시메타크릴 그룹, 트리메틸실릴옥시실록사닐 그룹 등을 들 수 있다. 여기서, (메트)아크릴 그룹이란 아크릴 그룹 또는 메타크릴 그룹의 어느 하나를 나타내는 것이다.
이러한 실록시 그룹 함유 폴리에틸렌 옥사이드 화합물의 일례를 화학식으로서 나타내면 다음과 같다:
HO-(CH2CH2O)m-L-(SiR'2-O) n-SiR'3
위의 화학식 A에서,
R'는 수소, 알킬 그룹, 알콕시 그룹 등의 임의의 치환기이며, 1분자 중의 R'는 복수 종류가 혼합될 수 있고, 또한, R'가 중합될 수는 있는 그룹이며, 다른 단량체 단위와 중합할 수 있고,
L은 연결 그룹이며, 예를 들면, 단일결합, 알킬렌 그룹 등이고,
m 및 n은 중합도를 나타내는 수이다.
본 발명에 사용되는 실록시 그룹 함유 폴리에틸렌 옥사이드 화합물의 분자량은 특별히 한정되지 않지만, 100 내지 10,000인 것이 바람직하며 350 내지 1,000인 것이 보다 바람직하다.
이러한 실록시 그룹 함유 폴리에틸렌 옥사이드 화합물에서 폴리에틸렌 옥사이드의 구조는 특별히 한정되지 않지만, 점도를 적절하게 유지한다는 관점에서, 분자의 중량에 대한 에틸렌 옥시 부분의 중량이 30 내지 90%인 것이 바람직하며 또한 폴리실록시 구조에서 실록시 그룹 부분의 중량이 10 내지 40%인 것이 바람직하다.
이러한 실록시 그룹 함유 폴리에틸렌 옥사이드 화합물로서, 바람직한 구체적인 예는 α-[3-[1,1,3,3-테트라메틸-1-[(트리메틸실릴)옥시]디실록사닐]프로필]-ω-하이드록시-폴리(옥시-2,3-에타네딜), 하이드록시(폴리에틸렌 옥시)프로필폴리디메틸실리콘, Gelest사(미국 펜실바니아주)제 MCR-C13 등을 들 수 있다.
또한, (메트)아크릴산 에스테르의 단독중합체 및 공중합체로 이루어진 그룹에서 선택되며, 이의 측기의 일부에 카복실 그룹 또는 하이드록실 그룹을 함유하는 것도 본 발명에서 다공질화재로서 사용할 수 있다. 이러한 다공질화재로서는 아크릴산 에스테르의 단독중합체, 예를 들면, 폴리아크릴산메틸, 폴리아크릴산에틸; 메타크릴산 에스테르의 단독중합체, 예를 들면, 폴리메타크릴산메틸, 폴리메타크릴산에틸; 아크릴산 에스테르의 공중합체, 예를 들면, 폴리(아크릴산메틸-코-메탸크릴산에틸); 메타크릴산 에스테르의 공중합체, 예를 들면, 폴리(메타크릴산메틸-코-메타크릴산에틸); 아크릴산 에스테르와 메타크릴산 에스테르의 공중합체, 예를 들면, 폴리(아크릴산메틸-코-메타크릴산에틸) 등을 들 수 있다.
다공질화재가 공중합체인 경우, 이의 단량체 배열에 제한은 없으며, 랜덤 공중합체, 블록 공중합체, 기타 임의의 배열을 사용할 수 있다.
(메트)아크릴산 에스테르의 단독중합체 및 공중합체를 구성하는 단량체로서는 메타크릴산메틸, 메타크릴산에틸, 메타크릴산 n-부틸, 메타크릴산 i-부틸, 메타크릴산 t-부틸, 아크릴산메틸, 아크릴산에틸, 아크릴산 n-부틸, 아크릴산 i-부틸, 아크릴산 t-부틸 등을 들 수 있지만, 이들로 한정은 되지 않는다. 특히, 메타크릴산메틸과 메타크릴산 n-부틸 및 아크릴산 n-부틸과 아크릴산 i-부틸은 폴리알킬실라잔과의 상용성의 관점에서 보다 바람직하다.
본 발명에서 다공질화재로서 사용할 수 있는 (메트)아크릴산 에스테르 중합체는 중합체 구조의 하나 이상에 함유되는 측기의 적어도 일부에 카복실 그룹 및/또는 하이드록실 그룹이 함유된다. 이러한 카복실 그룹 및/또는 하이드록실 그룹은 당해 중합체를 구성하는 단량체에 미리 함유시킬 수 있다. 카복실 그룹 또는 하이드록실 그룹을 함유하는 단량체로서는 아크릴산, 메타크릴산, 2-하이드록시에틸 메타크릴레이트, 2-하이드록시프로필 메타크릴레이트, 2-하이드록시부틸 메타크릴레이트 등을 들 수 있지만, 이들로 한정은 되지 않는다. 특히, 아크릴산, 메타크릴산, 2-하이드록시에틸 메타크릴레이트는 폴리아크릴실라잔 화합물과의 반응이 용이하다는 관점에서 바람직하다.
별도의 방법으로서, 카복실 그룹 및/또는 하이드록실 그룹을 단독중합체 또는 공중합체의 측쇄에 뒤로부터 도입할 수 있다. 예를 들면, 폴리메타크릴산 에스 테르를 적어도 부분적으로 가수분해함으로써 측쇄에 카복실 그룹을 도입할 수 있다.
중합체 성분이 2종류 이상 존재하는 경우에는 이들의 하나 이상이 카복실 그룹 및/또는 하이드록실 그룹을 함유하고 있으면 양호하다. 따라서, 중합체 성분으로서 카복실 그룹이나 하이드록실 그룹도 일체 함유하지 않는 것, 예를 들면, 폴리아크릴산 에스테르와, 카복실 그룹 및/또는 하이드록실 그룹을 함유하는 것, 예를 들면, 폴리(메타크릴산 에스테르-코메타크릴산)과의 혼합물을 사용할 수 있다.
다공질화재로서 사용할 수 있는 (메트)아크릴산 에스테르 중합체에 함유되는 카복실 그룹 및 하이드록실 그룹은 상기한 폴리알킬실라잔 화합물과 가교 결합을 형성한다. 이러한 가교반응은 최종적인 막의 강도나 구조에 영향을 주므로 카복실 그룹 및 하이드록실 그룹의 양은 중요하다. 카복실 그룹 및 하이드록실 그룹의 양은 충분한 가교 구조를 얻기 위해 중합체 성분을 구성하는 전체 단량체 수에 대하여 0.01몰% 이상인 것이 바람직하며 O.1몰% 이상인 것이 보다 바람직하다. 또한, 과도한 가교에 의한 겔화를 방지하기 위해 50몰% 이하인 것이 바람직하며 30몰% 이하인 것이 보다 바람직하다.
다공질화재로서 (메트)아크릴산 에스테르 중합체를 사용하는 경우, 당해 중합체가 적당한 온도에서 승화, 분해 또는 증발하여 다공질막을 형성하도록 중합체의 분자량이 1,000 이상인 것이 바람직하며 10,000 이상인 것이 보다 바람직하다. 한편, 공극의 발생 및 이에 따르는 막 강도의 저하를 방지한다는 관점에서, 중합체의 분자량은 800,000 이하인 것이 바람직하며 200,000 이하인 것이 보다 바람직하 다.
본 발명에서 메타크릴산의 구조 이성체인 크로톤산 및 이소크로톤산은 메타크릴산의 균등물이라고 인식된다. 따라서, 상기한 메타크릴산 및 이의 에스테르에 대응하는 크로톤산 및 이소크로톤산, 및 이들의 에스테르를 사용하는 형태도, 본 발명의 범위에 포함된다.
기타 첨가물
본 발명에 따르는 코팅 조성물은 필요에 따라 기타 첨가제 성분을 함유할 수 있다. 이러한 성분으로서, 예를 들면, 점도 조정제, 가교촉진제 등을 들 수 있다. 또한, 반도체 장치에 사용할 때에 나트륨의 게터링 효과 등을 목적으로, 인 화합물, 예를 들면, 트리스(트리메틸실릴)포스페이트 등을 함유할 수 있다.
코팅 조성물
본 발명에 따르는 코팅 조성물은 상기한 폴리알킬실라잔 화합물, 아세톡시실란 화합물 및 필요에 따라 상기한 다공질화재 또는 기타 첨가물을 유기 용매에 용해하거나 분산시켜 배합 성분을 반응시켜 코팅 조성물로 한다. 여기서, 유기 용매에 대하여 각 성분을 용해시키는 순서는 특별히 한정되지 않지만, 유기 용매에 알킬실라잔 화합물과 아세톡시실란 화합물을 혼합하여, 교반하면서 가열하고, 필요에 따라 냉각한 다음, 다공질화재를 교반 혼합하는 것이 바람직하다. 알킬실라잔 화합물 또는 아세톡시실란 화합물을 유기 용매에 혼합하는 경우의 온도는 50 내지 200℃인 것이 바람직하며 80 내지 180℃인 것이 보다 바람직하다. 이러한 온도는 사용되는 성분의 종류에 따라 변화된다. 교반시간은 반응되는 성분의 종류나 온도에 따르지만, 일반적으로 1 내지 24시간 정도이다. 또한, 다공질화재 또는 기타 첨가물을 혼합할 때의 온도는 반응에 의해 조성물이 겔화되는 것을 방지하기 위해 30 내지 80℃인 것이 바람직하다. 이때에 5 내지 90분 정도의 초음파 분산처리를 실시하는 것은 반응을 촉진시키므로 보다 바람직하다. 2종류 이상의 용액, 예를 들면, 폴리알킬실라잔 화합물의 용액과 아세톡시실란 화합물의 용액을 혼합할 수 있지만, 이때의 온도조건은 상기한 바와 같이 하는 것이 바람직하다. 각 성분의 배합 또는 이에 계속되는 반응은 임의의 분위기 하에 실시할 수 있지만, 형성되는 가교 구조중에 불필요한 산소원자가 수납되는 것을 방지하기 위해 불활성 분위기 중, 예를 들면, 질소 분위기 중에서 배합 및 반응을 실시하는 것이 바람직하다.
또한, 배합 성분을 반응을 시킨 뒤에 용매를 치환할 수 있다.
아세톡시실란 화합물의 배합량은 이의 촉매작용이나 막 강도 증대의 효과를 효과적으로 얻기 위해 폴리알킬실라잔 화합물의 중량에 대해 5중량% 이상의 양으로 사용하는 것이 바람직하다. 또한, 아세톡시실란 화합물의 배합량은 폴리알킬실라잔 화합물의 석출을 방지하고 조성물의 상용성을 유지하여, 막 형성할 때에 막 불균일을 방지하기 위해 폴리알킬실라잔 화합물의 중량에 대하여 40중량% 이하에서 사용하는 것이 바람직하다.
본 발명에 따르는 다공질화재의 첨가량은 사용하는 경우에는 막의 다공질화를 효과적으로 실현하기 위해 폴리알킬실라잔 화합물의 중량에 대하여 바람직하게 는 5중량% 이상, 보다 바람직하게는 10중량% 이상, 특히 바람직하게는 20중량% 이상의 첨가량으로 사용한다. 한편, 공극 또는 균열의 발생에 따르는 막 강도의 저하를 방지하기 위해 폴리알킬실라잔 화합물의 중량에 대하여 바람직하게는 50중량% 이하로 사용하는 것이 바람직하다.
또한, 상기한 각 성분의 함유량은 목적하는, 코팅 조성물의 용도에 따라 변화되지만, 충분한 막 두께의 실리카질 재료를 형성시키기 위해 고형분 중량이 5중량% 이상인 것이 바람직하며 코팅 조성물의 보존안정성을 확보하며, 점도를 적절하게 유지하기 위해 50중량% 이하인 것이 바람직하다. 즉, 일반적으로 코팅 조성물 전체에 대해 고형분 중량이 5 내지 50중량%로 하는 것이 바람직하며 10 내지 30중량%로 하는 것이 보다 바람직하다. 통상적으로 고형분 중량을 10 내지 30중량%로 하는 것으로, 일반적으로 바람직한 막 두께, 예를 들면, 2000 내지 8000Å을 얻을 수 있다.
실리카질 재료의 제조방법
본 발명에 따르는 코팅 조성물을 기판 위에 도포하거나 형 틀이나 홈에 충전한 뒤에 필요에 따라 건조시켜 과잉의 유기 용매를 제거하여, 소성하는 것으로 실리카질 재료를 수득할 수 있다. 본 발명에 따르는 실리카질 재료를 반도체 장치 등의 전자부품에 적용하는 경우에는 통상적으로 기판 위에 도포한 코팅 조성물을 소성하여 실리카질 재료로 하는 것으로, 반도체 장치 위에 직접 실리카질 재료를 형성시키는 것이 일반적이다.
기판 표면에 대한 코팅 조성물의 도포방법으로서는 종래부터 공지된 방법, 예를 들면, 스핀 도포법, 침지법, 스프레이법, 전사법 등을 들 수 있다.
기판 표면에 형성된 도포막의 소성은 각종 분위기 중에서 실시된다. 이 경우의 분위기에는 건조 공기, 건조 질소, 건조 헬륨 등의 수증기를 거의 함유하지 않는 분위기나 대기, 가습 대기, 가습 질소 등의 수증기를 함유하는 분위기가 포함된다. 소성온도는 본 발명에 따르는 코팅 조성물이 함유되는 아세톡시실란 화합물의 작용에 의해 일반적으로 실시되는 소성 온도보다 낮게 할 수 있으며 일반적으로 380℃ 이하, 보다 바람직하게는 350℃ 이하의 온도에서 소성된다. 한편, 소성을 단시간에 충분하게 하기 위해 소성온도는 250℃ 이상인 것이 바람직하며 300℃ 이상인 것이 보다 바람직하다. 소성시간은 소성온도나 배합 성분에 따라 변화되지만, 일반적으로 1분 내지 1시간이다.
종래의 알킬실라잔 화합물을 사용하는 실리카질 재료의 형성방법으로 필수적인 가습공정은 본 발명의 코팅 조성물을 사용하는 경우, 생략할 수 있으며 이에 따라 공정의 간략화 또는 제조비용의 삭감을 도모할 수 있다. 그러나, 필요에 따라 가습공정을 조합할 수 있다. 본 발명에 따르는 실리카질 재료의 제조방법에 가습공정을 조합하는 경우에는 도포막을 기판 표면에 형성시킨 후, 이의 막을 수증기 함유 분위기 중에서 예비가열한 다음, 가습 분위기 하에 단시간(예: 3 내지 30분), 또는 대기 분위기 중에서 장시간(예: 24시간) 동안 정치하고, 다음에 건조 분위기 중에서 가열 소성하는 것이 바람직하다. 이 경우, 수증기 함유 분위기에서 수증기 함유량은 0.1용적% 이상, 바람직하게는 1용적% 이상이다. 이러한 분위기에서는 대 기나, 가습 대기, 가습 질소가스 등을 들 수 있다. 한편, 건조 분위기에서 수증기 함유량은 0.5용적% 이하, 바람직하게는 0.05용적% 이하이다. 건조 분위기로서는 건조한 공기, 질소 가스, 아르곤 가스, 헬륨 가스 등을 들 수 있다. 예비 가열온도는 일반적으로 50 내지 300℃이다.
소성공정에 의해 폴리알킬실라잔 중의 SiH, SiR(R: 탄화수소기) 및 SiN의 각 결합중에서 SiN 결합만이 산화되어 SiO 결합으로 전환되며, 미산화의 SiH 및 SiR 결합을 갖는 실리카질 막이 형성된다. 이와 같이 형성되는 실리카질 막 중에는 SiN 결합이 선택적으로 산화되어 이루어진 SiO 결합과, 미산화의 SiH 및 SiR 결합을 존재시킬 수 있으며 이에 따라 저밀도의 실리카질 막을 수득할 수 있다. 일반적으로, 실리카질 막의 유전율은 이의 막 밀도의 저하에 따라 저하되지만 한편, 막 밀도가 저하되면 고유전질 물질인 물의 흡착이 일어나므로 실리카질 막을 대기중에 정치하면 막의 유전율이 상승한다는 문제를 발생시키는 경우가 있다. 한편, SiH나 SiR 결합을 포함하는 본 발명의 실리카질 막의 경우에는 이들 결합이 발수성을 갖는 점으로부터, 저밀도이면서 물의 흡착을 방지할 수 있다. 따라서, 본 발명에 따르는 실리카질 재료는 수증기를 포함하는 대기중에 정치해도, 이의 막의 유전율은 거의 상승하지 않는다는 큰 이점을 갖는다. 또한, 본 발명의 실리카질 재료는 아세톡시실란 화합물이 분해되어, 이의 분해물이 증발 또는 승화함으로써 이의 밀도가 한층 더 저하되며, 그 결과, 실리카질 재료의 비유전율이 보다 저하되는 것으로 된다. 또한, 저밀도인 점으로부터 막의 내부 응력이 작으며, 균열을 발생시키기 어려운 이점도 있다.
본 발명에 따르는 실리카질 재료의 다른 성상을 나타내면 이의 밀도는 0.5 내지 1.6g/cm3, 바람직하게는 0.8 내지 1.4g/cm3, 이의 균열 한계 막 두께는 1.0㎛ 이상, 바람직하게는 5㎛ 이상 및 이의 내부 응력은 100MPa 이하, 바람직하게는 80MPa 이하이다. 또한, 이러한 실리카질 재료 중에 포함되는 SiH 또는 SiR(R은 탄화수소 그룹이다) 결합으로서 존재하는 Si 함유기는 재료 중에 함유되는 Si 원자수에 대하여 10 내지 100원자%, 바람직하게는 25 내지 75원자%이다. 또한, SiN 결합으로서 존재하는 Si 함유량은 5원자% 이하이다. 소성 후 수득되는 실리카질 막의 두께는 그 기본체 표면의 용도에 따라서도 상이하지만, 통상적으로 0.01 내지 5㎛, 바람직하게는 0.1 내지 2㎛이다. 특히, 반도체의 층간 절연막으로서 사용하는 경우에는 0.1 내지 2㎛로 하는 것이 바람직하다.
본 발명에 따르는 코팅 조성물의 소성에서는 특히 다공질화재를 사용하는 경우에 실리카질 막의 내부에 주로 구멍 직경 0.5 내지 3nm의 미세공이 형성된다. 따라서 대단히 낮은 비유전율을 나타낸다. 이와 같이 본 발명에 따르는 다공질 실리카질 재료는 다공질화재를 사용하는 경우에 형성된 구멍이 매우 미세하므로 우수한 기계 강도를 갖는 것이다. 구체적으로는 본 발명에 따르는 다공질 실리카질 재료는 하기하는 나노인덴테이션법에 따르는 탄성율로서 3GPa 이상, 경우에 따라서는 5GPa 이상이라는 다공질 실리카질 재료로서는 현저하게 높은 기계적 강도를 나타내는 것이다.
따라서, CMP법에 따르는 배선 재료의 제거공정에 견딜 수 있는 기계적 강도와 각종 내약품성을 겸비하므로 다마신법을 비롯한 최신의 고집적화 공정에 적합한 층간 절연막으로서 사용할 수 있다.
또한, 본 발명에 따르는 실리카질 재료는 이의 매트릭스 성분인 폴리알킬실라잔 화합물에 유래하는 발수성 그룹이 소성후에 충분하게 잔존하므로 수증기를 포함하는 대기중에 정치해도, 비유전율은 거의 상승되지 않는다. 이와 같이 본 발명에 따르면 실리카질 재료의 결합 성분(SiH, SiR)에 의한 저밀도화·발수성화가 달성되며, 또한 다공질화재를 사용하는 경우에는 미세공에 의한 막 전체의 저밀도화가 더불어 2.5 미만, 바람직하게는 2.0 이하, 경우에 따라서는 1.6정도라는 매우 낮은 비유전율을 안정적으로 유지할 수 있는 다공질 실리카질 재료가 수득된다.
본 발명에 따르는 실리카질 재료는 상기한 바와 같이 저밀도의 것이며 이의 균열 한계 막 두께, 즉 막 균열을 일으키지 않고 막 제조할 수 있 최대 막 두께가 5㎛ 이상이라는 높은 수치를 나타낸다는 이점을 갖는다. 종래의 실리카질 막의 경우, 이의 균열 한계 막 두께는 0.5 내지 1.5㎛ 정도이다.
이와 같이 본 발명에 따르는 실리카질 재료는 종래의 실리카질 재료와 비교하여, 유전율이 낮으며 밀도가 낮고, 발수성이 높으며 내약품성이 우수하여, 기계적 강도가 높은 것이며 또한 저유전율을 안정적으로 유지할 수 있는 것이며 특히 반도체 장치에서 층간 절연막이나 금속막하 절연막, 특히 층간 절연막에 적용하는 데 바람직한 것이다.
또한, 본 발명에 따르는 실리카질 재료는 규소 함유율을 높게 할 수 있다. 이것은 아세톡시실란 화합물의 배합에 의한 것이다. 이와 같이 규소 함유율이 높은 점에 따라 본 발명에 따르는 실리카질 재료는 폴리알킬실라잔을 사용하여 종래 방법에 따라 수득된 실리카질 재료보다 고강도라는 특징을 갖는 것이다.
본 발명을 예를 사용하여 설명하면 하기와 같다. 또한, 실리카질 막에 관한 제반 물성의 평가는 최후에 정리하여 기재한다.
참고예 1
( 폴리메틸실라잔의 합성)
내용적 5리터의 스테인레스제 탱크 반응기에 원료 공급용의 스테인레스 탱크를 장착한다. 반응기 내부를 건조 질소로 치환한 다음, 원료 공급용 스테인레스에 메틸트리클로로실란 780g을 투입하고 이것을 질소에 의해 반응탱크로 압송(厭 送)하여 도입한다. 다음에 피리딘 투입의 원료 공급탱크를 반응기에 접속하여, 피리딘 4kg을 질소로 동일하게 압송하여 도입한다. 반응기의 압력을 1.0kg/cm2로 조정하여, 반응기 내의 혼합 액온이 -4℃가 되도록 온도 조절을 실시한다. 여기에 교반하면서 암모니아를 불어 넣고, 반응기의 압력이 2.Okg/cm2로 되는 시점에서 암모니아 공급을 정지한다. 배기 라인을 열어 반응기 압력을 낮추고 계속해서 건조 질소를 액상에 1시간 동안 불어 넣고, 잉여의 암모니아를 제거한다. 수득된 생성물을 가압 여과기를 사용하여 건조 질소 분위기 하에 가압 여과하여, 여액 3200ml를 수득한다. 증발기를 사용하여 피리딘을 증류 제거한 바, 약 340g의 폴리메틸실라 잔을 수득한다.
수득된 폴리메틸실라잔의 수 평균 분자량을 클로로포름을 전개액으로 하는 가스 크로마토그래피에 의해 측정한 바, 폴리스티렌 환산으로 1800이다. 적외선 흡수 스펙트럼(이하, IR 스펙트럼이라고 한다)을 측정한 바, 3350cm-1 및 1200cm-1 부근의 N-H 결합에 근거하는 흡수, 2900cm-1 및 1250cm-1의 Si-C 결합에 근거하는 흡수 및 1020 내지 820cm-1의 Si-N-Si 결합에 근거하는 흡수가 확인된다.
참고예 2
( 폴리메틸실라잔만을 사용하는 실리카질 막 의 제작)
참고예 1에서 합성한 폴리메틸실라잔 5g을 프로필렌 글리콜 모노메틸 에테르 아세테이트(이하, PGMEA라고 한다) 15g에 도입하여, 건조 질소 분위기 하에 스터러를 사용하여 실온에서 충분하게 용해시킨다. 계속해서 이러한 용액을 여과 정밀도 0.2㎛의 PTFE 실린지 필터(아드반텍사제)로 여과한다. 이러한 여액을 직경 10.2cm(4인치), 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여, 1500rpm/20초의 조건으로 도포한 다음, 실온에서 3분 동안 건조시킨다. 이러한 실리콘 웨이퍼를 대기 분위기 중(23℃ 상대습도 40%), 150℃에서 3분 동안, 이어서 250℃의 열판 위에서 3분 동안 가열한 다음, 흡습을 위해 24시간 동안 클린 룸 내(23℃ 상대습도 40%)에 정치한다. 정치후, 건조 질소 분위기 중에서 350℃/30분 동안 소성하여, 실리카질 막을 수득한다.
수득된 실리카질 막의 IR 스펙트럼은 도 1에 도시된 바와 같다. 1050 내지 1200cm-1 부근 및 450cm-1의 Si-O 결합에 근거하는 흡수, 1280cm-1 및 750cm-1의 Si-C 결합에 근거하는 흡수, 2950cm-1의 C-H 결합에 근거하는 흡수가 확인되고 있으며, 3350cm-1 및 1200cm-1의 N-H 결합에 근거하는 흡수는 소실되어 있다. IR 스펙트럼을 기초로 하여, 도 2에 도시된 바와 같은 피크 분할법으로, 1050 내지 1200cm-1 부근의 Si-O 결합에 근거하는 흡수(P1)의 면적과, 1280cm-1의 Si-C 결합에 근거하는 흡수(P2)의 면적의 비를 산출한 바, (P1 면적)/(P2 면적)은 17.0이다.
수득된 실리카질 막의 평가를 실시한 바, 비유전율은 2.90, 밀도 1.41g/cm3, 내부 응력은 50MPa, 균열 한계 막 두께는 3㎛ 이상이다. 또한, 수득된 막을 온도 23℃ 상대습도 50%의 대기중에 1주 동안 정치한 다음, 다시 비유전율을 측정한 바, 2.90이며, 변화는 확인되지 않는다. 이러한 막의 나노인덴테이션법에 따르는 탄성율은 4.9GPa이다.
실시예 1
참고예 1에서 합성한 폴리메틸실라잔의 5% 크실렌 용액 100g에 테트라아세톡시실란 1.65g을 첨가하며, 질소 분위기 하에 150℃ 30분 동안 가열한다. 이러한 용액을 증발기를 사용하여 농축하고, 용매를 PGMEA로 치환한다. 이때의 PGMEA 양 은 25g이다. 계속해서 이러한 용액을 여과 정밀도 0.2미크론의 PTFE 실린지 필터(아드반텍사제)로 여과한다. 이러한 여액을 직경 10.2cm(4인치), 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여, 1500rpm/20초의 조건으로 도포한 다음, 실온에서 3분 동안 건조시킨다. 이러한 실리콘 웨이퍼를 대기 분위기 중(23℃에서 상대습도 40%), 100℃에서 3분 동안, 이어서 190℃의 열판 위에서 3분 동안 가열하며 계속해서, 건조 질소 분위기 중에서 350℃/30분 동안 소성하여, 실리카질 막을 수득한다.
수득된 실리카질 막의 IR 스펙트럼은 1050 내지 1200cm-1 부근 및 450cm-1의 Si-O 결합에 근거하는 흡수, 1280cm-1 및 780cm-1의 Si-C 결합에 근거하는 흡수, 2980cm-1의 C-H 결합에 근거하는 흡수가 확인되며, 3350cm-1 및 1200cm-1의 N-H 결합에 근거하는 흡수 및 테트라아세톡시실란의 아세톡시기에 근거하는 흡수는 소실되어 있다. IR 스펙트럼을 기초로 하여, 1050 내지 1200cm-1 부근의 Si-O 결합에 근거하는 흡수(P1)의 면적과, 1280cm-1의 Si-C 결합에 근거하는 흡수(P2)의 면적의 비를 산출한 바, (P1 면적)/(P2 면적)은 22.4이다.
수득된 실리카질 막의 평가를 실시한 바, 비유전율은 2.81, 밀도 1.39g/cm3, 내부 응력은 64MPa, 균열 한계 막 두께는 2㎛ 이상이다. 본 예에서는 다공질화재를 사용하지 않는 것에 관계없이 막 밀도가 낮아지고 있지만, 첨가된 테트라아세톡 시실란의 아세톡시기나 실리카 성분의 일부가 소성중에 비산하여, 약간 저밀도화하기 때문이라고 예상된다.
또한, 수득된 막을 온도 23℃ 상대습도 50%의 대기중에 1주 동안 정치한 다음, 다시 비유전율을 측정한 바, 2.86이며, 근소하게 상승했지만, 실용상 문제가 없는 수준이다. 이러한 막의 나노인덴테이션법에 따르는 탄성율은 6.2GPa이다.
실시예 2
참고예 1에서 합성한 폴리메틸실라잔의 5% 크실렌 용액 100g에 테트라아세톡시실란 1.25g을 첨가하여, 질소 분위기 하에 150℃ 30분 동안 가열한다. 이러한 용액을 증발기를 사용하여 농축하며, 용매를 PGMEA로 치환한다. 이때의 PGMEA 양은 95g이다. 또한 하이드록시(폴리에틸렌 옥시)프로필 말단 실리콘[Gelest사제 MCR-C13(상품명)]을 3.2g 투입하여, 질소 분위기 하에 80℃ 3시간 동안 가열한다. 이러한 혼합물의 질량을 측정한 바, 98g이므로 증발기를 사용하여 농축하며, 용매인 PGMEA를 약 31g 증발시켜 고형분 약 15%의 PGMEA 용액을 수득한다. 계속해서 이러한 용액을 여과 정밀도 0.2미크론의 PTFE 실린지 필터(아드반텍사제)로 여과한다. 이러한 여액를 직경 10.2cm(4인치), 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여, 1500rpm/20초의 조건으로 도포한 다음, 실온에서 3분 동안 건조시킨다. 이러한 실리콘 웨이퍼를 대기 분위기 중(23℃에서 상대습도 40%), 100℃에서 3분 동안, 이어서 190℃의 열판 위에서 3분 동안 가열하며 계속해서, 건조 질소 분위기 중에서 350℃/30분 동안 소성하여, 실리카질 막을 수득한다.
수득된 실리카질 막의 IR 스펙트럼은 1020 내지 1200cm-1 부근 및 450cm-1의 Si-O 결합에 근거하는 흡수, 1280cm-1 및 780cm-1의 Si-C 결합에 근거하는 흡수, 2980cm-1의 C-H 결합에 근거하는 흡수가 확인되며, 3350cm-1 및 1200cm-1의 N-H 결합에 근거하는 흡수 및 하이드록시(폴리에틸렌 옥시)프로필 말단 실리콘에 근거하는 흡수, 테트라아세톡시실란에 근거하는 흡수는 소실되어 있다. IR 스펙트럼을 기초로 하여, 1020 내지 1200cm-1 부근의 Si-O 결합에 근거하는 흡수(P1)의 면적과, 1280cm-1의 Si-C 결합에 근거하는 흡수(P2)의 면적의 비를 산출한 바, (P1 면적)/(P2 면적)은 22.7이며, 참고예 2에서 수득된 실리카질 막과 비교하여, Si-O 결합에 의한 흡수가 크다. 이것은 테트라아세톡시실란의 분해물에 의한 Si-0결합이 생성된 막 중에 편입되기 때문이라고 생각된다.
수득된 실리카질 막의 평가를 실시한 바, 비유전율은 2.24, 밀도 1.29g/cm3, 내부 응력은 51MPa, 균열 한계 막 두께는 3㎛ 이상이다. 또한, 수득된 막을 온도 23℃ 상대습도 50%의 대기중에 1주 동안 정치한 다음, 다시 비유전율을 측정한 바, 2.27이며, 약간 상승했지만, 실용상 문제가 없는 수준이다.
이러한 막의 나노인덴테이션법에 따르는 탄성율은 5.2GPa이다. 또한 실리카질 막의 구멍 직경을 X선 산만 산란법에 의해 측정한 바, 평균 구멍 직경은 18Å이다.
실시예 3
테트라아세톡시실란 대신에 메틸트리아세톡시실란을 사용하는 이외에는 실시예 2와 동일하게 하여, 실리카질 막을 수득한다. 수득된 막의 IR 스펙트럼을 측정한 바, 피크의 위치는 실시예와 완전하게 동일하다. 즉, 1020 내지 1200cm-1 부근 및 450cm-1의 Si-O 결합에 근거하는 흡수, 1280cm-1 및 780cm-1의 Si-C 결합에 근거하는 흡수, 2980cm-1의 C-H 결합에 근거하는 흡수가 확인되며, 3350cm-1 및 1200cm-1의 N-H 결합에 근거하는 흡수 및 하이드록시(폴리에틸렌 옥시)프로필 말단 실리콘에 근거하는 흡수, 메틸트리아세톡시실란에 근거하는 흡수는 소실되어 있다. IR 스펙트럼을 기초로 하여, 1020 내지 1200cm-1 부근의 Si-O 결합에 근거하는 흡수(P1)의 면적과, 1280cm-1의 Si-C 결합에 근거하는 흡수(P2)의 면적의 비를 산출한 바, (P1 면적)/(P2 면적)은 20.6이다.
수득된 실리카질 막의 평가를 한 바, 비유전율은 2.30, 밀도 1.21g/cm, 내부 응력은 46MPa, 균열 한계 막 두께는 3㎛ 이상이다. 또한, 수득된 막을 온도 23℃ 상대습도 50%의 대기중에 1주 동안 정치한 다음, 다시 비유전율을 측정한 바, 2.22이며, 약간 상승했지만, 실용상 문제가 없는 수준이다.
이러한 막의 나노인덴테이션법에 따르는 탄성율은 5.1GPa이다. 또한 실리카질 막의 구멍 직경을 X선 산만 산란법에 의해 측정한 바, 평균 구멍 직경은 19Å이 다.
실시예 4
하이드록시(폴리에틸렌 옥시)프로필 말단 실리콘의 대신에 수 평균 분자량이 550의 폴리에틸렌 글리콜메틸 에테르를 사용하는 이외에는 실시예 2와 동일하게 하여, 실리카질 막을 수득한다. 수득된 막의 IR 스펙트럼을 측정한 바, 1030 내지 1200-1 부근 및 450cm-1의 Si-O 결합에 근거하는 흡수, 1270cm-1 및 780cm-1의 Si-C 결합에 근거하는 흡수, 2980cm-1의 C-H 결합에 근거하는 흡수가 확인되며, 3350cm-1 및 1200cm-1의 N-H 결합에 근거하는 흡수 및 폴리에틸렌 글리콜메틸 에테르에 근거하는 흡수, 테트라아세톡시실란에 근거하는 흡수는 소실되어 있다. IR 스펙트럼을 기초로 하여, 1030 내지 1200cm-1 부근의 Si-O 결합에 근거하는 흡수(P1)의 면적과, 1280cm-1의 Si-C 결합에 근거하는 흡수(P2)의 면적의 비를 산출한 바, (P1 면적)/(P2 면적)은 21.9이다.
수득된 실리카질 막의 평가를 한 바, 비유전율은 2.35, 밀도 1.30g/cm3, 내부 응력은 59MPa, 균열 한계 막 두께는 3㎛ 이상이다. 또한, 수득된 막을 온도 23℃ 상대습도 50%의 대기중에 1주 동안 정치한 다음, 다시 비유전율을 측정한 바, 2.38이며, 약간 상승했지만 실용상 문제가 없는 수준이다.
이러한 막의 나노인덴테이션법에 따르는 탄성율은 5.3GPa이다. 또한 실리카질 막의 구멍 직경을 X선 산만 산란법에 의해 측정한 바, 평균 구멍 직경은 19Å이다.
실시예 5
테트라아세톡시실란의 첨가량을 1.65g, 하이드록시(폴리에틸렌 옥시)프로필 말단 실리콘의 첨가량을 1.65g으로 각각 변경한 이외에는 실시예 1과 동일하게 하여 실리카질 막을 수득한다. 수득된 막의 IR 스펙트럼를 측정한 바, 1040 내지 1200cm-1 부근 및 460cm-1의 Si-O 결합에 근거하는 흡수, 1250cm-1 및 750cm-1의 Si-C 결합에 근거하는 흡수, 2980cm-1의 C-H 결합에 근거하는 흡수가 확인되며, 3350cm-1 및 1200cm-1의 N-H 결합에 근거하는 흡수 및 하이드록시(폴리에틸렌 옥시)프로필 말단 실리콘에 근거하는 흡수, 메틸트리아세톡시실란에 근거하는 흡수는 소실되어 있다. IR 스펙트럼을 기초로 하여, 1040 내지 1200cm-1 부근의 Si-O 결합에 근거하는 흡수(P1)의 면적과, 1280cm-1의 Si-C 결합에 근거하는 흡수(P2)의 면적의 비를 산출한 바, (P1 면적)/(P2 면적)은 23.1이다.
수득된 실리카질 막의 평가를 한 바, 비유전율은 2.52, 밀도 1.37g/cm3, 내부 응력은 62MPa, 균열 한계 막 두께는 3㎛ 이상이다. 또한, 수득된 막을 온도 23℃ 상대습도 50%의 대기중에 1주 동안 정치한 다음, 다시 비유전율을 측정한 바, 2.53이며, 약간 상승했지만 실용상 문제가 없는 수준이다.
이러한 막의 나노인덴테이션법에 따르는 탄성율은 5.5GPa이다.
실시예 6
조성물을 소성할 때의 온도를 350℃ 내지 400℃로 변경한 이외에는 실시예 1과 동일하게 하여 실리카질 막을 수득한다. 수득된 막의 IR 스펙트럼의 피크 위치는 실시예 1에서 수득된 실리카질 막과 거의 변화가 없으며, 1050 내지 1200cm-1 부근의 Si-O 결합에 근거하는 흡수(P1)의 면적과, 1280cm-1의 Si-C 결합에 근거하는 흡수(P2)의 면적의 비를 산출한 바, (P1 면적)/(P2 면적)은 17.0이다.
수득된 실리카질 막의 평가를 한 바, 비유전율은 2.21, 밀도 1.31g/cm3, 내부 응력은 54MPa, 균열 한계 막 두께는 3㎛ 이상이다. 또한, 수득된 막을 온도 23℃ 상대습도 50%의 대기중에 1주 동안 정치한 다음, 다시 비유전율을 측정한 바, 2.25이며, 약간 상승했지만, 실용상 문제가 없는 수준이다.
이러한 막의 나노인덴테이션법에 따르는 탄성율은 5.0GPa이다. 또한 실리카질 막의 구멍 직경을 X선 산만 산란법에 의해 측정한 바, 평균 구멍 직경은 18Å이다.
본 실시예와 실시예 1을 비교하면, 본 발명에 따르는 조성물을 사용하면, 종래 400℃ 이상에서 실시하던 소성온도를 350℃로 낮추어도 거의 변하지 않는 물성의 실리카질 막을 수득할 수 있다. 즉, 코팅 조성물을 가열하는 온도를 낮춤으로 써 서멀 버지트를 낮춘 뒤에 종래 방법에 따르는 것과 동등한 성능을 달성할 수 있다. 또한 에너지 소비를 억제하여 제조 비용의 감소을 도모할 수 있다.
비교예 1
아세톡시실란 화합물을 첨가하지 않는 경우에 관해서 조사한다. 즉, 참고예 1에서 합성한 폴리메틸실라잔의 5% 크실렌 용액 100g을 질소 분위기 하에 150℃ 30분 동안 가열한다. 이러한 용액을 증발기를 사용하여 농축하며, 용매를 PGMEA로 치환한다. 이때의 PGMEA 양은 95g이다. 또한 하이드록시(폴리에틸렌 옥시)프로필 말단 실리콘[Gelest사제 MCR-C13(상품명)]을 3.2g 투입하여, 질소 분위기 하에 80℃에서 3시간 동안 가열한다. 이러한 혼합물의 질량을 측정한 바, 95g이므로 증발기를 사용하여 농축하며, 용매인 PGMEA를 약 10g 증발시켜 고형분 약 15%의 PGMEA 용액을 수득한다. 계속해서 이러한 용액을 여과 정밀도 0.2미크론의 PTFE 실린지 필터(아드반텍사제)로 여과한다. 이러한 여액를 직경 10.2cm(4인치), 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여, 1500rpm/20초의 조건으로 도포하며, 흡습을 위해 24시간 클린룸 내(23℃ 상대습도 40%)에 정치한다(가습공정). 이러한 실리콘 웨이퍼를 대기 분위기 중(23℃에서 상대습도 40%), 100℃에서 3분 동안, 이어서 190℃의 열판 위에서 3분 동안 가열하며 계속해서, 건조 질소 분위기 중에서 350℃/30분 동안 소성하여, 실리카질 막을 수득한다.
수득된 실리카질 막의 IR 스펙트럼은 1020 내지 1200cm-1 부근 및 450cm-1
의 Si-O 결합에 근거하는 흡수, 1280cm-1 및 780cm-1의 Si-C 결합에 근거하는 흡수, 2980cm-1의 C-H 결합에 근거하는 흡수가 확인되며, 3350cm-1 및 1200cm-1의 N-H 결합에 근거하는 흡수 및 하이드록시(폴리에틸렌 옥시)프로필 말단 실리콘에 근거하는 흡수는 소실되어 있다. IR 스펙트럼을 기초로 하여, 1020 내지 1200cm-1 부근의 Si-O 결합에 근거하는 흡수(P1)의 면적과, 1280cm-1의 Si-C 결합에 근거하는 흡수(P2)의 면적의 비를 산출한 바, (P1 면적)/(P2 면적)은 17.4이다.
수득된 실리카질 막의 평가를 한 바, 비유전율은 2.64, 밀도 1.15g/cm3, 내부 응력은 38MPa, 균열 한계 막 두께는 3㎛ 이상이다. 또한, 수득된 막을 온도 23℃ 상대습도 50%의 대기중에 1주 동안 정치한 다음, 다시 비유전율을 측정한 바, 2.64이며, 변화가 없다.
이러한 막의 나노인덴테이션법에 따르는 탄성율은 4.2GPa이다.
비교예 2
아세톡시실란 화합물을 첨가하지 않고 또한 가습공정을 생략하는 경우에 관해 조사한다. 즉, 비교예 1과 동일하게 하여 용액을 조제하고 여과한 후, 이의 여액을 직경 10.2cm(4인치), 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여, 1500rpm/20초의 조건으로 도포한 다음, 실온에서 3분 동안 건조시킨다. 이러한 실리콘 웨이퍼를 대기 분위기 중(23℃에서 상대습도 40%), 100℃에서 3분 동안, 이어서 190℃의 열판 위에서 3분 동안 가열하며 계속해서, 건조 질소 분위기 중에서 350℃/30분 동안 소성하여, 실리카질 막을 수득한다.
수득된 실리카질 막의 IR 스펙트럼은 1020 내지 1200cm-1 부근 및 450cm-1의 Si-O 결합에 근거하는 흡수, 1280cm-1 및 780cm-1의 Si-C 결합에 근거하는 흡수, 2980cm-1의 C-H 결합에 근거하는 흡수, 3350cm-1 및 1200cm-1의 N-H 결합에 근거하는 흡수, 920cm-1 및 3700cm-1 부근의 브로드한 Si-OH 결합에 근거하는 흡수가 확인되고, 하이드록시(폴리에틸렌 옥시)프로필 말단 실리콘에 근거하는 흡수는 소실되어 있다.
수득된 실리카질 막의 평가를 한 바, 소성 직후의 비유전율은 3.65이지만, 대기 분위기 중(온도 25℃ 상대습도 40%)에서 3시간 동안 정치한 후에는 4.5를 초과하며 현저한 흡습이 일어나는 것을 알았다.
[실리카질 막 물성의 평가방법]
비유전율
파이렉스(등록상표: 다우·코닝사제) 유리판(두께 1mm, 크기 50mm ×50mm)를 중성 세제, 묽은 NaOH 수용액, 묽은 H2SO4 수용액의 순서로 잘 세정하며, 건조시킨다. 이러한 유리판의 전체면에 진공증착법으로 알루미늄막을 형성시킨다(두께: 0.2㎛). 이러한 유리판에 시료 조성물 용액을 스핀 도포법으로 도포하여 막 형성 한 후, 전극으로부터 신호를 인출하기 위해 유리판의 네 구석을 면봉으로 문질러 막을 제거한다(3mm ×3mm). 계속해서, 각 예의 방법에 따라 실리카질 막으로 전환시킨다. 수득되는 실리카질 막에 스테인레스제의 마스크를 피복하여 진공증착법으로 알루미늄막을 형성시킨다. 패턴은 2mm ×2mm의 정방형으로 두께를 2㎛로 한 것을 18개로 한다. 캐퍼시턴스 측정은 4192 ALF 임피던스 분석기(요코가와·휴렛·패커드사제)를 사용하여, 100kHz에서 측정한다. 또한, 막 두께의 측정에는 M-44형 분광 에립소미터(J.A. Woollam사제)를 사용한다. 비유전율은 18개의 패턴 모두에 관해 수학식 1에 의해 계산한 값을 평균한 것을 채용한다.
(비유전율) = (캐퍼시턴스[pF]) ×(막 두께[㎛])/35.4
막 밀도
직경 10.16cm(4인치), 두께 0.5mm의 실리콘 웨이퍼의 중량을 전자 천평으로 측정한다. 여기에 시료 조성물 용액을 스핀 도포법으로 도포하여 막 형성하며 각 예의 방법에 따라서 실리카질 막으로 전환시켜 다시 막 부착된 실리콘 웨이퍼의 중량을 전자 천평으로 측정한다. 막 중량은 막 형성 전후의 웨이퍼의 중량차로 한다. 막 두께는 M-44형 분광 에립소미터(J.A. Woollam사제)로 측정한다. 막 밀도는 수학식 2에 따라서 계산한다.
(막 밀도[g/cm3]) = (막중량[g])/(막 두께[㎛])/O.OO8
내부 응력
직경 20.32cm(8인치), 두께 1mm의 실리콘 웨이퍼의 휘어진 부분을 FLX-2320형 레이저 내부 응력 측정기(Tencor사제)에 입력한다. 또한, 이러한 실리콘 웨이퍼에 시료 조성물 용액을 스핀 도포법으로 도포하여 막 형성하며, 각 예의 방법에 따라서 실리카질 막으로 전환시켜 실온(23℃)으로 복귀시킨 다음, 다시 레이저 내부 응력 측정기로 내부 응력을 측정한다. 또한, 막 두께는 M-44형 분광 에립소미터(J.A. Woollam사제)로 측정한다.
균열 한계 막 두께
직경 10.16cm(4인치), 두께 0.5mm의 실리콘 웨이퍼에 시료 조성물 용액을 스핀 도포법으로 도포하여 막 형성하며, 각 예의 방법에 따라서 실리카질 막으로 전환시킨다. 도포할 때에 시료 조성물 용액의 고형분 농도 또는 스핀 피복기의 회전수를 조정하여 막 두께를 약 0.5㎛ 내지 약 5㎛의 범위로 변화시킨 시료를 제작한다. 소성후의 막 표면을 현미경 관찰(120배)하여, 각 시료의 균열의 유무를 조사하며 균열 발생이 없는 최대 막 두께를 균열 한계 막 두께로 한다.
탄성율 ( 나노인덴테이션법 )
직경 20.32cm(8인치), 두께 1mm의 실리콘 웨이퍼에 시료 조성물 용액을 스핀 도포법으로 도포하여 막 형성하며, 각 예의 방법에 따라서 실리카질 막으로 전환시 킨다. 수득되는 실리카질 막에 관해 박막용 기계적 특성 평가 시스템(미국 MTS 시스템즈사제 Nano Indenter DCM)에 의해 탄성율을 측정한다.
구멍 직경 측정
직경 20.32cm(8인치), 두께 1mm의 실리콘 웨이퍼에 시료 조성물 용액을 스핀 도포법으로 도포하여 막 형성하며, 각 예의 방법에 따라서 실리카질 막으로 전환시킨다. 수득되는 실리카질 막에 관해 ATX-G형 표면구조 평가용 다기능 X선 회절장치(리가쿠덴키가부시키가이샤제)를 사용하여, X선 산만 산란법에 의해 구멍 직경을 측정한다.
본 발명은 안정된 저유전율과, 최신의 미세 배선공정에 견딜 수 있는 기계적 강도 및 각종 내약품성을 균형적으로 겸비한 실리카질 재료를 제공하는 것이다. 본 발명에 따르는 실리카질 재료를 반도체 장치의 층간 절연막 또는 금속막하 절연막으로서 사용함으로써 집적회로의 보다 나은 고집적화, 다층화를 할 수 있게 된다.
본 발명에 따르는 실리카질 재료는 상기한 바와 같이 층간 절연막이나 금속막하 절연막에도 사용할 수 있지만, 본 발명에 따르는 코팅 조성물에 다공질화재를 함유시킨 경우에는 수득되는 실리카질 재료에 형성되는 미세공이 증가하여 유전율이 보다 낮아지므로 층간 절연막에 특히 바람직한 실리카질 재료로 된다.
또한, 전자재료 이외에 본 발명의 코팅 조성물을 사용함으로써 금속이나 세라믹, 목재 등의 각종 재료의 고체 표면에 대하여 실리카질 막을 형성할 수 있다. 본 발명에 따르면 실리카질 막을 표면에 형성한 금속 기판(실리콘, SUS, 텅스텐, 철, 구리, 아연, 놋쇠, 알루미늄 등)이나, 실리카질 막을 표면에 형성한 세라믹 기판(실리카, 알루미나, 산화마그네슘, 산화티타늄, 산화아연, 산화탄탈륨 등의 금속 산화물 이외에 질화규소, 질화붕소, 질화티타늄 등의 금속 질화물, 탄화규소 등)이 제공된다.

Claims (7)

  1. 폴리알킬실라잔 화합물, 아세톡시실란 화합물 및 유기 용매를 함유하여 이루어짐을 특징으로 하는, 코팅 조성물.
  2. 제1항에 있어서, 다공질화제를 추가로 함유함을 특징으로 하는, 코팅 조성물.
  3. 제2항에 있어서, 다공질화제가 실록시 함유 폴리에틸렌 옥사이드 화합물 또는 실록시 함유 폴리에틸렌 옥사이드 화합물을 단량체 단위로서 함유하는 공중합체임을 특징으로 하는, 코팅 조성물.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 폴리알킬실라잔 화합물이 화학식 1의 반복 단위를 함유하여 이루어짐을 특징으로 하는, 코팅 조성물.
    화학식 1
    Figure 112006010036190-PCT00004
    위의 화학식 1에서,
    R1은 수소원자 또는 탄소수 1 내지 3의 알킬 그룹이지만, 화합물 전체의 모든 R1이 동시에 수소는 아니며,
    R2 내지 R4는 각각 독립적으로 수소원자 또는 탄소수 1 내지 3의 알킬 그룹이지만, R2 내지 R4 모두가 동시에 수소는 아니며,
    p, q 및 r는 각각 0 또는 1이며, 0 ≤ p + q + r ≤ 3이다.
  5. 제1항 내지 제4항 중의 어느 한 항에 따르는 코팅 조성물을 기판 위에 도포하거나 형 틀 또는 홈에 충전한 다음, 소성시켜 형성됨을 특징으로 하는, 실리카질 재료.
  6. 제5항에 따르는 실리카질 재료를 층간 절연막으로서 함유함을 특징으로 하는, 반도체 장치.
  7. 제1항 내지 제4항 중의 어느 한 항에 따르는 코팅 조성물을 350℃ 이하의 온도에서 1 내지 60분 동안 가열함을 특징으로 하는, 실리카질 재료의 제조방법.
KR1020067002892A 2003-08-12 2004-08-04 코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질재료 KR101097713B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00292529 2003-08-12
JP2003292529A JP4588304B2 (ja) 2003-08-12 2003-08-12 コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料

Publications (2)

Publication Number Publication Date
KR20060066087A true KR20060066087A (ko) 2006-06-15
KR101097713B1 KR101097713B1 (ko) 2011-12-23

Family

ID=34131728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067002892A KR101097713B1 (ko) 2003-08-12 2004-08-04 코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질재료

Country Status (7)

Country Link
US (1) US7754003B2 (ko)
EP (1) EP1661960B1 (ko)
JP (1) JP4588304B2 (ko)
KR (1) KR101097713B1 (ko)
CN (1) CN1836017B (ko)
TW (1) TWI332520B (ko)
WO (1) WO2005014743A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305237B2 (ja) * 2009-04-23 2013-10-02 ダイソー株式会社 有機−無機ハイブリッドシリカゲルの製造方法
JP5405437B2 (ja) 2010-11-05 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 アイソレーション構造の形成方法
US8541301B2 (en) * 2011-07-12 2013-09-24 International Business Machines Corporation Reduction of pore fill material dewetting
US8927430B2 (en) 2011-07-12 2015-01-06 International Business Machines Corporation Overburden removal for pore fill integration approach
US8895379B2 (en) 2012-01-06 2014-11-25 International Business Machines Corporation Integrated circuit having raised source drains devices with reduced silicide contact resistance and methods to fabricate same
US9856400B2 (en) 2012-04-27 2018-01-02 Burning Bush Group, Llc High performance silicon based coating compositions
WO2013170124A1 (en) 2012-05-10 2013-11-14 Burning Bush Group High performance silicon based thermal coating compositions
CN104812543B (zh) 2012-07-03 2017-06-13 伯宁布什集团有限公司 硅基高性能涂料组合物
CN103950940B (zh) * 2014-04-10 2015-11-18 周雨 低介电常数硅微粉的制备方法
KR101833800B1 (ko) * 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR101940171B1 (ko) * 2015-10-29 2019-01-18 삼성에스디아이 주식회사 실리카 막의 제조방법, 실리카 막 및 전자소자
US10468244B2 (en) * 2016-08-30 2019-11-05 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-K films to fill surface features
US11017998B2 (en) 2016-08-30 2021-05-25 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-K films to fill surface features
CN107144483B (zh) * 2017-05-11 2023-10-03 兰州大学 一种基于液氮制冷的纳米压痕多场测试系统
WO2020180837A1 (en) 2019-03-07 2020-09-10 Liquid X Printed Metals, Inc. Thermal cure dielectric ink
US11724963B2 (en) 2019-05-01 2023-08-15 Corning Incorporated Pharmaceutical packages with coatings comprising polysilazane

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3400860A1 (de) * 1984-01-12 1985-07-18 Henkel KGaA, 4000 Düsseldorf Glasprimer
JP2651464B2 (ja) * 1987-08-13 1997-09-10 財団法人石油産業活性化センター 改質ポリシラザン、その製造方法及びその用途
US4975512A (en) * 1987-08-13 1990-12-04 Petroleum Energy Center Reformed polysilazane and method of producing same
JPH0766287A (ja) * 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US5436083A (en) * 1994-04-01 1995-07-25 Dow Corning Corporation Protective electronic coatings using filled polysilazanes
US5436084A (en) * 1994-04-05 1995-07-25 Dow Corning Corporation Electronic coatings using filled borosilazanes
TW353108B (en) * 1995-06-16 1999-02-21 Dow Corning Composite electronic coatings
KR100600631B1 (ko) * 1998-04-24 2006-07-13 쇼쿠바이가세고교 가부시키가이샤 저유전율 실리카계 피막 형성용 도포액 및 저유전율피막으로 도포된 기재
JP4722269B2 (ja) * 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法

Also Published As

Publication number Publication date
CN1836017A (zh) 2006-09-20
JP2006316077A (ja) 2006-11-24
KR101097713B1 (ko) 2011-12-23
EP1661960A1 (en) 2006-05-31
US20060246303A1 (en) 2006-11-02
US7754003B2 (en) 2010-07-13
EP1661960B1 (en) 2012-07-25
TW200523332A (en) 2005-07-16
CN1836017B (zh) 2011-11-02
TWI332520B (en) 2010-11-01
EP1661960A4 (en) 2011-05-11
JP4588304B2 (ja) 2010-12-01
WO2005014743A1 (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
KR101097713B1 (ko) 코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질재료
KR100802349B1 (ko) 유전율이 낮은 다공질 실리카질 막, 이의 제조방법 및 이를 포함하는 반도체 장치
JP6104785B2 (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
KR101222428B1 (ko) 폴리유기실록산 유전 물질
KR100727277B1 (ko) 저유전율 다공질 실리카질 막 및 당해 막이 형성되어 있는 반도체 장치
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
JP2004513503A (ja) ナノ多孔質シリカフィルムの表面改質用の多官能Ｓｉに基くオリゴマー・ポリマの使用
KR20090060433A (ko) 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
CN1328346C (zh) 涂料组合物、多孔硅质膜、用于制备多孔硅质膜的方法以及半导体装置
US20040195660A1 (en) Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device
JP3939408B2 (ja) 低誘電率シリカ質膜
EP1652890B1 (en) Phosphorus-containing silazane composition, phosphorus-containing siliceous film, phosphorus-containing siliceous filler, method for producing phosphorus-containing siliceous film, and semiconductor device
JP2006188547A (ja) コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8