KR20060065714A - 반도체 웨이퍼를 정전 척에 클램핑 - Google Patents

반도체 웨이퍼를 정전 척에 클램핑 Download PDF

Info

Publication number
KR20060065714A
KR20060065714A KR1020067004733A KR20067004733A KR20060065714A KR 20060065714 A KR20060065714 A KR 20060065714A KR 1020067004733 A KR1020067004733 A KR 1020067004733A KR 20067004733 A KR20067004733 A KR 20067004733A KR 20060065714 A KR20060065714 A KR 20060065714A
Authority
KR
South Korea
Prior art keywords
wafer
electrostatic chuck
square wave
single phase
clamping voltage
Prior art date
Application number
KR1020067004733A
Other languages
English (en)
Other versions
KR101130514B1 (ko
Inventor
피터 켈러맨
슈 퀸
윌리엄 디베르길리오
Original Assignee
액셀리스 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 액셀리스 테크놀로지스, 인크. filed Critical 액셀리스 테크놀로지스, 인크.
Publication of KR20060065714A publication Critical patent/KR20060065714A/ko
Application granted granted Critical
Publication of KR101130514B1 publication Critical patent/KR101130514B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 단상 구형파 AC 클램핑 전압을 사용하여 웨이퍼를 정전 척에 클램핑하는 방법에 관한 것이다. 이 방법은 정전 척용 단상 구형파 클램핑 전압을 결정하는 단계를 포함하는데, 상기 결정은 적어도 부분적으로 웨이퍼의 관성 응답 시간을 토대로 하며, 정전 척 및 웨이퍼 간의 갭은 규정된다. 그리고 나서, 이 결정된 단상 구형파 클램핑 전압이 인가되는데, 상기 웨이퍼는 일반적으로 소정 거리 내에서 정전척에 클램프되는 반면에, 정전 전하량이 일반적으로 누적되지 않음으로 웨이퍼을 고속으로 디클램핑시킨다.
구형파 전원, 제어기, 정전 척, 관성 응답 시간, 단상 구형파 클램핑 전압

Description

반도체 웨이퍼를 정전 척에 클램핑{CLAMPING OF SEMICONDUCTOR WAFERS TO AN ELECTROSTATIC CHUCK}
관련 출원
본 출원은 2003년 8월 18일에 출원되고 본원에 참조된 발명의 명칭이 "MEMS Based Multi-Polar Electronics Chuck"인 미국 출원 일련 번호 10/642,939(대리인 도킷 번호 02-IMP-056) 및 2003년 9월 12일에 출원된 발명의 명칭이 "Clamping and De-clamping Semiconductor Wafers on a J-R Electrostatic Chuck Having a Micromachined Surface by Using Force Delay in Applying a Single-Phase Square Wave AC Clamping Voltage"인 미국 출원 일련 번호 10/661,180(대리인 도킷 번호 03-IMP-002)에 관한 것이다.
본 발명은 일반적으로 반도체 처리 시스템에 관한 것이며, 특히 단상 구형파 AC 클램핑 전압을 인가함으로써 정정 척에 웨이퍼를 클램핑하는 방법에 관한 것이다.
정전 척(ESCs)은 에칭, CVD, 및 이온 주입 등과 같은 플라즈마-기반으로한 또는 진공-기반으로 한 반도체 공정에서 오랫동안 사용되어 왔다. 비-에지 익스클루젼(non-edge exclusion) 및 웨이퍼 온도 제어를 포함한 ESCs의 성능은 실리콘 웨 이퍼와 같은 반도체 기판 또는 웨이퍼 처리시 매우 가치있는 것으로 판명되었다. 전형적인 ESC는 예를 들어, 도전성 전극 위에 위치되는 유전층을 포함하는데, 반도체 웨이퍼는 ESC(예를 들어, 웨이퍼는 유전층의 표면 위에 배치된다)의 표면상에 배치된다. 반도체 프로세싱(예를 들어, 플라즈마 프로세싱) 동안, 클램핑 전압은 전형적으로 웨이퍼 및 전극간에 인가되는데, 여기서 웨이퍼는 정전력들에 의해 척 표면에 대해 클램프된다. 게다가, 웨이퍼는 헬륨과 같은 가스를 도입함으로써 그리고 웨이퍼 및 유전층 간에 백프레셔(backpressure)을 가함으로써 냉각될 수 있다. 그 후, 웨이퍼의 온도는 웨이퍼 및 유전층 간의 백프레셔를 조정함으로써 제어될 수 있다.
그러나, 웨이퍼를 척 표면으로부터 디클램핑하거나 언스틱(un-stick)하는 것이 많은 ESC 애플리케이션들에서 관심사항이다. 예를 들어, 클램핑 전압이 턴오프된 후, 웨이퍼는 통상적으로 상당 시간 동안 척 표면에 "스틱"되는데, 웨이퍼는 전형적인 웨이퍼 리프팅 메커니즘(예를 들어, 유전층의 표면으로부터 웨이퍼를 리프트하도록 동작될 수 있는 ESC를 통해서 신장되는 핀)에 의해 제거될 수 없다. 이 웨이퍼 디클램핑 문제는 프로세스의 처리량을 감소시킬 수 있다. 클램핑 전압에 의해 유도된 잔여 전하들이 유전층 또는 웨이퍼의 표면상에 남아 있을 때 웨이퍼-디클램핑 문제가 발생되어 바람직하지 않은 전계 및 클램핑 력을 야기하는 것으로 간주된다. 전하 이동 모델을 따르면, 잔류 전하들은 클램핑 동안 전하 이동 및 누적에 의해 초래되는데, 여기서 전하들은 유전 표면 및/또는 웨이퍼 이면(예를 들어, 웨이퍼 표면이 절연층을 포함할 때)에서 누적된다.
RC 시정수는 예를 들어 웨이퍼를 각각 클램프 또는 디클램프하는데 통상 필요로되는 시간량에 대응하는 충전/방전 시간을 특징화하는데 사용될 수 있다. 이 시정수는 유전층의 볼륨 저항 및 웨이퍼 및 유전 표면들간의 갭 커패시턴스의 곱에 의해 결정된다.
즉
Figure 112006016378409-PCT00001
여기서 Rdie는 유전층의 저항이며, Cgap은 웨이퍼 및 척 표면간의 갭의 커패시턴스이며, ρ(dielectric)은 유전층의 볼륨 저항율이며, ε0은 자유 공간 유전율이며, εr은 갭의 유전 상수이며, d(dielectric)은 유전층의 두께이며, 갭은 유전체 및 웨이퍼 표면들 간의 거리이다. 예를 들어, 전형적인 평판 ESC에 대해서, ρ(dielectric) = 1015Ω-cm, ε0=8.85×10-14F/cm, ε0=1, d(dielectric)=0.2mm 및 gap=3㎛라고 가정하면, RC=5900초이다. 이는 클램핑이 5900초보다 긴 경우 클램핑 시간이 또한 대략 5900초 지속한다는 것을 의미하는 상당히 긴 충전/방전 시간이다.
ESCs의 사용시에 부닥치는 웨이퍼 디클램핑 문제들을 감소시키는 다양한 기술들이 이전에 개시되어 있다. 예를 들어, 한 가지 종래 기술은 웨이퍼가 ESC로부터 제거되기 전 반전 전압을 인가하여, 잔여 인력을 제거하는 것을 포함한다. 그러나, 이 반전 전압은 전형적으로 클램핑 전압보다 1.5 내지 2배 높고 디클램핑 시간 은 여전히 전형적으로 대단히 크다. 또 다른 종래 기술은 저 주파수 사인 AC 전압을 제공하여 제어된 진폭 및 위상의 사인파 필드들을 발생시킨다. 그러나, 이와 같은 저-주파수 사인 AC 전압은 전형적으로 저 클램핑 력을 제공할 뿐만 아니라 상당히 긴 잔여 클램핑 시간을 제공한다.
웨이퍼를 디클램프하는 다른 종래 기술들은 전극에 인가될 대향 극성의 DC 구동 전압 값을 결정하여, 잔여 정전 전하의 홀딩 효과들을 소거하고 웨이퍼의 릴리스를 인에이블한다. 그러나, 전형적으로 이 기술은 대단히 복잡한 타이밍 화로들을 포함하고 웨이퍼 관성 효과, 냉각 가스로부터의 백프레셔 또는 정전 척의 전체 RC 시정수에 대해서 최적화되는 것으로 나타나지 않는다.
본 발명의 일부 양상들의 기본적인 이해를 제공하기 위하여 이하에서 본 발명이 간단한 요약이 제공된다. 이 요약은 본 발명을 광범위하게 요약한 것은 아니다. 본 발명의 주요 또는 중요한 소자들을 식별하는 것이 아니라 본 발명의 범위를 제한하는 것도 아니다. 이의 목적은 후에 제공되는 상세한 설명에 대한 서두로서 간단화된 형태로 본 발명의 일부 개념들을 제공하는 것이다.
단상 구형파 AC 전압을 정전 척(ESC)에 인가함으로써 본 발명에서 종래 기술의 문제들을 극복하는 것인데, 구형파 전압 극성은 예를 들어 클램프되는 반도체 웨이퍼의 관성 응답 시간 보다 빠르게 스위칭된다. 본 발명은 각종 종래 정전 척과 비교하여 상대적으로 간단하고 값싼 장치를 사용한다. 가능한 신속하게 잔류 전하를 제거하도록 시도하는 일부 종래 기술들과 반대로, 본 발명의 이 방법 및 시스템은 일반적으로, 우선 잔류 전하가 발생되는 것을 방지하도록 설계된다. 이 방법은 "웨이퍼 관성 제한(wafer inertial confinement)"이라 칭하고 유니폴라 또는 멀티폴라 전극 ESC 중 어느 하나에 인가될 수 있는 구형파 단상 AC 클램핑 전압을 사용한다. 디클램핑 시간은 인가된 전압의 펄스폭 및 펄스 상승 시간을 조정함으로써 더욱 최소화될 수 있다.
본 발명의 한 양상을 따르면, 이 방법은 평판 ESCs뿐만 아니라 MEMS-기반으로 한 ESCs에 적용될 수 있는데, 이 반도체 웨이퍼는 웨이퍼 관성 제한 메커니즘을 통해서 클램프되고 디클램프된다. 단상 구형파 AC 신호의 상승-시간, 펄스폭 및 펄스 반복 주파수(prf)와 같은 파라미터들을 제어함으로써, 반도체 웨이퍼는 적어도 부분적으로 전압 스위칭 동안 웨이퍼의 관성 질량으로 인해 신뢰할 수 있게 클램프될 수 있다. 게다가, 본 발명의 또 다른 전형적인 양상을 따르면, 웨이퍼의 유전체 정면 및/또는 이면으로 전하 이동 및 누적으로 상당히 방지할 정도로 충분히 짧게되는 클램핑 동안 적어도 부분적으로 펄스폭에 의해 클램핑 전압이 턴오프된 후, 웨이퍼는 거의 순간적으로 디클램프될 수 있다.
본 발명의 또한 다른 전형적인 양상을 따르면, ESC는 예를 들어 플라즈마-환경 시스템을 위한 간단한 유니폴라 구조 또는 진공-환경 시스템을 위한 간단한 D-형 바이폴라 구조를 포함한 각종 유형들의 전극 패턴들을 포함할 수 있다. 게다가, 본 발명은 복잡한 전극 패턴들 또는 복잡한 신호 타이밍 제어 전자장치들을 필요로 하지 않는다.
상술되고 관련된 목적들을 성취하기 위하여, 본 발명은 이하에 충분히 설명되고 특히 청구항에 규정된 특징들을 포함한다. 이하의 설명 및 첨부된 도면들은 본 발명의 예시적인 실시예들을 상세하게 설명한 것이다. 그러나, 이들 실시예들은 본 발명의 원리들을 사용할 수 있는 각종 방법들 중 몇 가지 방법을 나타낸다. 본 발명의 다른 목적들, 장점들 및 새로운 특징들은 도면들과 관련하여 고려할 때 본 발명의 이하의 상세한 설명으로부터 명백하게 될 것이다.
도1은 본 발명의 한 양상을 따른 전형적인 정전 척의 시스템 레벨 블록도.
도2a 내지 도2d는 본 발명의 또 다른 양상을 따른 전형적인 EEC를 위한 시간 함수로서 클램핑 전압, 웨이퍼 위치, 속도 및 가속의 파형들을 도시한 그래프.
도3은 본 발명의 또한 다른 전형적인 양상을 따른 전형적인 MEMS-기반으로 한 ESC를 도시한 도면.
도4a 내지 도4d는 본 발명의 또 다른 양상을 따른 전형적인 MEMS-기반으로 한 ESC를 위한 시간 함수로서 클램핑 전압, 웨이퍼 위치, 속도 및 가속의 파형들을 도시한 그래프.
도5는 본 발명의 또 다른 전형적인 양상을 따른 웨이퍼를 클램핑 및 디클램핑하는 전형적인 방법을 도시한 도면.
본 발명은 정전 척(ESC)을 사용하는 웨이퍼를 클램핑 및 디클램핑하는 시스템 및 방법에 관한 것이다. 따라서, 본 발명이 도면 전체에 걸쳐서 동일한 소자에 동일한 참조번호가 병기된 도면을 참조하여 지금부터 설명될 것이다. 이들 양상들 은 단지 예시한 것이지 제한하고자 하는 것이 아니라는 것을 이해하여야 한다. 이하의 설명에서, 설명을 위하여, 수많은 특정 상세사항들이 본 발명의 완전한 이해를 제공하기 위하여 설명된다. 그러나, 본 발명이 이들 특정 실시예들 없이 실시될 수 있다는 것이 당업자에게 명백할 것이다.
본 발명은 웨이퍼(예를 들어, 반도체 기판)를 클램핑하고 디클램핑하는 시스템 및 방법을 제공함으로써 종래 기술의 문제들을 극복하는데, 소정 구형파 전압은 정전 척에 인가되어 웨이퍼를 선택적으로 이에 클램프한다. 본 발명의 한 가지 전형적인 실시예를 따르면, 소정의 구형파 전압은 웨이퍼의 관성 특성들, 정전 척의 전기 특성들 및 웨이퍼와 ESC 간의 냉각 가스와 관련된 이면 압력(backside pressure)의 함수이다.
지금부터 도면을 참조하면, 도1은 전형적인 클램핑 시스템(100)의 블록도로서, 상기 클램핑 시스템은 웨이퍼를 자신에 선택적으로 클램핑하는 정전 척(105)을 포함한다. 전압원(115)은 예를 들어 ESC(105)에 전압 포텐셜(V)을 선택적으로 제공하도록 동작될 수 있는데, 여기서 전압 포텐셜은 웨이퍼를 ESC의 유전층(125)의 표면에 그리고 이로부터 선택적으로 정전적으로 클램프 및 디클램프하도록 동작될 수 있다. 본 발명의 한가지 전형적인 양상을 따르며, 전압원(115)은 단상 구형파 AC 클램핑 전압(V)을 ESC(105)에 제공하도록 동작될 수 있다. 예를 들어, 단상 구형파 AC 클램핑 전압(V)을 제공하면 웨이퍼(110)에 대한 디클램핑 시간을 최소화할 수 있는데, 여기서 구형파와 관련된 펄스폭 및 펄스 상승 시간은 후술되는 바와 같이 디클램핑 시간을 제어하도록 동작될 수 있다. 이 시스템(100)은 예를 들어 이면 가 스압(P)(또한 냉각 가스 백프레셔 력(Fgas)이라 칭함)을 웨이퍼(110)에 제공하도록 동작될 수 있는 가스 공급원(130)을 더 포함한다. 이 가스 공급원(130)은 예를 들어 헬륨과 같은 냉각 가스(도시되지 않음)를 ESC(105)의 표면 및 웨이퍼(110) 간에 제공하도록 동작될 수 있다. 제어기(135)는 예를 들어 냉각 가스의 압력(P)을 제어하도록 또한 동작될 수 있는데, 여기서 압력 제어는 ESC(105) 및 웨이퍼(110)간의 열전달 량을 제어하도록 또한 동작될 수 있다. 이 제어기(135)는 예를 들어 ESC(105)에 전압원(115)(예를 들어, 전원)에 의해 클램핑 전압(V)의 인가를 제어하도록 동작될 수 있다.
웨이퍼(110)를 효율적으로 클램프하고 디클램프하기 위하여 구형파 클램핑 전압(V)을 ESC(105)에 제공하는 것은 여러 곤란성들을 극복하는 것을 포함한다. 예를 들어, ESC(105)에 인가되는 구형파 클램핑 전압(V)은 웨이퍼(110) 상에 정전 클램핑 력(Fesc)을 유도하도록 동작되어, 웨이퍼를 ESC의 표면(120)으로 이끈다. 클램핑 전압(V)의 극성이 반전되는 시간 동안(예를 들어, 구형파 클램핑 전압이 0볼트들을 교차할 때), 냉각 가스 백프레셔(Fgas)는 클램핑 력(Fesc)을 초과할 수 있고 웨이퍼(110)는 ESC(105)의 표면(120)으로부터 벗어나서 가속될 수 있다. 웨이퍼(110)는 냉각 가스 백프레셔(Fgas)에 의해 규정된 반발력 및/또는 ESC가 거꾸로 지향되는 경우 중력(도시되지 않음)과 같은 다른 힘들으로 인해 ESC(105)로부터 거리 (x) 벗어나서 이동할 수 있다. 웨이퍼(110)는 무한 속도(v)로 이동할 수 없지만, 웨이퍼의 이동은 관성 질량에 의해 제한된다. 뉴톤의 제2 법칙, 즉 F=ma에 의해 서술된 바와 같이, 클램핑 력(Fesc) 및 백프레셔 력(Fgas)의 합인 알짜 힘(net force)는 예를 들어 웨이퍼의 가속도(a)와 승산되는 웨이퍼(110)의 관성 질량(m)과 동일한데, 여기서 이 가속도는 속도 및 거리의 미분, 즉 a=dv/dt=d2x/dt2로서 규정된다.
본 발명의 한 양상을 따르면, 웨이퍼(110)의 위치는 시간(t)의 함수로서 결정되는데, 여기서 웨이퍼가 손실되지 않는 최소 시간(dt)(예를 들어, 웨이퍼는 ESC(105)와 근사한 영역으로 한정된다)이 결정될 수 있다. 클램핑 력(Fesc) 및 냉각 가스 백프레셔(Fgas)는 예를 들어 일반적으로 클램핑 전압(V)이 O볼트를 교차할 때 가변되는데, 그 이유는 클램핑 전압이 시간(t)의 함수인 상승-시간을 갖고 백프레셔가 ESC(105)의 표면(120) 및 웨이퍼(110) 간의 냉각 가스 볼륨이 팽창 또는 압축되기 때문에 시간에 따라서 변화하도록 동작될 수 있기 때문이다.
수학적으로, ESC의 관성 제한의 역학은 다음과 같이 표현될 수 있다. 웨이퍼(100)의 이동은 일반적으로 뉴톤의 제2 법칙, 즉 F=ma를 준수하는데, 여기서 F는 웨이퍼에 대한 알짜 힘이다. 알짜 힘(F)는 예를 들어 가스 백프레셔 력(Fgas(x,t)) 및 클램핑 력(Fesc(x, t))의 합으로서 표현될 수 있는데, 여기서 F는 거리 x 및 시간 t의 함수이며, 다음을 유도한다.
Figure 112006016378409-PCT00002
우선, 웨이퍼(110)가 이동중일 때, 가스 백프레셔 력(Fgas) 및 클램핑 력 (Fesc)은 일반적으로 일정하여 정적 가스 백프레셔 력(Fgas(0))은 다음과 같이 된다.
Figure 112006016378409-PCT00003
여기서 P는 웨이퍼의 원하는 냉각을 위하여 적용되는 가스 백프레셔(토르)이고, RW는 웨이퍼의 반경이다. 정적 클램핑 력(Fesc(0))은 또한 다음과 같이 표현된다.
Figure 112006016378409-PCT00004
여기서 ε0은 자유 공간 유전율(예를 들어, ε0=8.85×10-12F/m)이며, k는 절연 유전층(125)의 유전상수이며, d는 유전층의 두께이며, 갭은 (예를 들어, 냉각 가스에 의해 점유되는) 웨이퍼(110)의 표면 및 ESC(105)의 표면 간의 정적 갭 길이(도시되지 않음)이고 VO는 인가된 클램핑 전압이다. 정적 갭 길이(gap)는 에를 들어 ESC(105)의 표면(120)의 표면 거칠기와 관련될 수 있다.
인가된 단상 구형파 클램핑 전압(V)이 0볼트를 교차할 때, 예를 들어, 웨이퍼(110)는 클램핑 력(Fesc)을 손실할 수 있고 ESC(105)의 표면(120)으로부터 벗어나서 이동하기 시작하는데, 가스 백프레셔 힘(Fgas)는 거리 x 및 시간 t의 함수로서 다음과 같이 규정된다.
Figure 112006016378409-PCT00005
클램핑 력(Fesc)은 또한 x 및 t의 함수이며, 다음과 같이 규정된다.
Figure 112006016378409-PCT00006
여기서 V(t)는 ESC(105)와 관련된 전극(140) 및 웨이퍼(105) 양단의 클램핑 전압이다. 대안적으로, V(t)는 ESC(105)와 관련된 2개 이상의 전극들 간의 클램핑 전압이다. 게다가, V(t)는 예를 들어 더 이상 일정하지 않고 시스템(100)과 관련된 RC 시정수에 따라서 지수적으로 가변하는데, 여기서 R은 웨이퍼(105)의 저항이고 C는 웨이퍼 및 전극(140) 간의 저항이다.
그러므로, 클램핑 전압(V(t))은 다음과 같이 표현될 수 있다.
Figure 112006016378409-PCT00007
식들(5) 및 (6)을 식(2)과 결합하면, 웨이퍼(110)의 관성 제한의 역학은 다음과 같은 미분 방정식으로서 표현될 수 있다.
Figure 112006016378409-PCT00008
이 미분 방정식(8)은 전형적인 150mm 웨이퍼를 위한 매쓰소프트 엔지니어링 및 에쥬케이션 사에 의해 제조된 매쓰카드와 같은 계산된 미분 방정식 솔버(solver)를 사용함으로써 웨이퍼(110)의 위치(x(t))에 대해서 수치적으로 풀수 있 다. 이 위치(x(t))가 구해진 후, 속도 v(t)=dx/dt 및 가속도 a(t)=d2x/dt2가 또한 유도될 수 있다.
도2a-도2d는 도1의 통상적인 평판 ESC(105)에 인가되는 전형적인 단상 구형파 클램핑 전압(V)을 도시한다. 단상 구형파(AC) 클램핑 전압 신호의 상승-시간, 펄스 폭, 및 펄스 반복 주파수(prf)와 같은 파라미터들을 제어함으로써, 웨이퍼(110)는 적어도 부분적으로 전압 스위칭 동안 웨이퍼 관성 질량에 신뢰할 수 있게 클램프될 수 있다. 도2a는 예를 들어 도1의 전극(104) 및 웨이퍼(105) 양단의 전압(V(t)) 및 인가된 클램핑 전압(V0)을 도시한다. 도2a의 전형적인 구형파 클램핑 전압은 일반적으로 클램핑 력(Fesc)을 규정하고 도2b는 x(t)에 대한 해결 결과를 도시하는데, 여기서 최대(x)(예를 들어, 웨이퍼가 이동하는 최대 거리) 및 0으로 다시 리터하기 위하여 x에 대해 필요로 되는 시간(예를 들어, 웨이퍼의 관성 위치)이 결정될 수 있다. 웨이퍼가 이탈하여 자신의 관성 위치로 리턴할 때 간의 경과 시간을 웨이퍼 임팩트 시간이라 칭한다. 도2c 및 도2d는 웨이퍼의 속도(v(t)) 및 가속도(a(t)) 각각을 도시하고 참조하기 위하여 도시되어 있다.
예로서, 도2a 내지 도2d의 그래프들은 150mm 직경을 갖는 도1의 평판 ESC(105)을 사용하고 0.2mm 절연 유전층(125)(예를 들어, 알루미늄 층)이 사용되는데, 여기서 웨이퍼(110) 및 ESC(105) 간의 대략 3㎛의 갭은 대략 200 Torr의 가스 백프레셔(P)로 유지된다. 대략 ± 2000 볼트의 클램핑 전압(V)이 인가되는데, 대략 250 Torr의 정적 클램핑 력이 제공된다. 커패시턴스(C)는 대략 3.4nF이며, 저항(R) 은 대략 20Ω 이며, RC=6.8×10-8초로서 RC 시정수를 규정한다.
본 발명의 또 다른 전형적인 양상을 따르면, 도1의 MEMS-기반으로 한 ESC)(105)는 또한 본 발명에 따라서 사용될 수 있다. 도3은 전형적인 MEMS-기반으로 한 ESC(150)의 평면도이네, 여기서 ESC의 표면(155)은 다수의 마이크로구조(160)를 포함한다. 다수의 마이크로구조(160)는 예를 들어 일반적으로 ESC(150)의 표면(155) 및 웨이퍼(도시되지 않음) 간에 일정한 갭을 일반적으로 유지시키도록 동작될 수 있다. 또 다시, 단상 구형파 AC 전압 신호의 상승 시간, 펄스폭, 및 펄스 반복 주파수와 같은 파라미터들을 제어함으로써, 웨이퍼는 적어도 부분적으로 전압 스위칭 도안 웨이퍼 관성 질량에 신뢰할 수 있게 클램프될 수 있다. 그러나, EMS-기반으로 한 ESC(150)을 사용하면 일반적으로 클램핑 전압(V)이 도1의 통상적인 평판(ESC) 보다 크게 낮게되도록 한다.
도4a-도4에 도시된 그래프들은 예를 들어, 본 발명을 따른 도3의 MEMS-기반으로 한 ESC(150)에 대한 시간 함수로서 클램핑 전압(V), 웨이퍼 위치(x), 속도(v), 및 가속도(a) 각각의 전형적인 파형을 도시한다. 예를 들어, 150mm 직경을 갖는 MEMS-기반으로 한 ESC(150)가 사용되는데, 여기서 웨이퍼(도시되지 않음) 및 ESC 간의 대략 1㎛의 갭이 대략 200Torr의 백프레셔(P) 및 대략 ±112 볼트의 클램핑 전압(V)으로 유지되어, 대략 400 Torr 정적 클램핑 력을 제공한다. 커패시턴스(C)는 예를 들어, 대략 78.2nF이며, 저항(R)은 대략 20Ω 이 되어, RC=1.56×10-6초의 RC 시정수를 규정한다.
도2a 및 도4a를 다시 참조하면, 본 발명의 또 다른 전형적인 실시예를 따르면, 클램핑 전압(V)의 펄스폭은 일반적으로 큰 범위를 가질 수 있다. 펄스폭의 하한은 예를 들어, 상술된 바와 같이 웨이퍼 임팩트 시간 보다 긴 것이 바람직하다. 게다가, 또 다른 예에서, 펄스폭은 ESC에 대해서 더 높은 신뢰성 팩터를 제공하도록 웨이퍼 충격 시간의 10배 이상인 것이 바람직하다. 예를 들어, 상술된 통상적인 MEMS-기반으로 한 ESCs를 위한 가장 짧은 펄스폭은 대략 1.3μsec 및 11μsec 각각이다. 펄스 폭의 상한은 예를 들어 ESC에 대한 쓰루풋 사양(throughput specification)과 관련된 소정의 디클램핑 시간에 의해 결정되는데, 그 이유는 디클램핑 시간이 특정 클램핑 전압 하에서 클램핑 시간에 비례하기 때문이다. 0.5초보다 짧은 디클램핑 시간이 바람직한 경우, 예를 들어, 상기 통상적인 ESC 예를 위한 펄스폭의 범위는 대략 300kHz 내지 1Hz의 펄스 반복 주파수들에 대응하는 대략 1.3μsec 내지 대략 0.5초까지 이어야만 된다. 상기 MEMS 기반으로 한 ESC 예에 따른 펄스폭의 범위는 대략 40kHz 내지 1Hz의 prf에 대응하는 대략 11μsec 내지 0.5초 사이이어야 한다.
본 발명의 다른 예시적인 양상에 따르면, 도1의 시스템(100)과 관련된 RF 상수에 대한 타이트한 한계가 존재하지 않는다. 예를 들어, R은 실리콘 웨이퍼의 저항이며, 일반적으로 마일드한 범위로 변화될 수 있다. 예를 들어, 도3의 MEMS에 기초한 ESC(150)의 경우에, 커패시턴스(C)는 표면(155) 및 웨이퍼(도시되지 않음) 사이의 갭에 의해 직접 결정되며, 여기서, 클램핑력(Fesc)이 또한 갭에 의해 직접 결 정된다. 그러나, 종래의 평판 ESC의 경우에, 커패시턴스(C) 및 클램핑력(Fesc) 둘 다는 일반적으로 도1의 유전층(125) 및 갭의 조합에 의해 결정된다. 일례에 따르면, RC 시정수는 가능한 한 작게 유지되어야 하지만, RC 시정수는 일반적으로 웨이퍼의 저항(R) 및 척 표면 상태에 의해 제한된다. 일반적으로, RC 시정수가 작으면 작을수록, 웨이퍼의 이동(x)이 작아지고, 웨이퍼 충돌 시간이 짧아진다. 마찬가지로, RC 시정수가 크면 클수록, 웨이퍼의 이동(x)이 커지고, 웨이퍼 충돌 시간이 길어진다. 예를 들어, RC 시정수가 너무 큰 경우, 웨이퍼(100)는 ESC(105)로부터 훨씬 떨어진 거리로 이동하여, 정전력에 의해 회수될 수 없게 되며, 여기서 웨이퍼는 그 이후에 ESC로부터 "손실"된다. 다른 예에 따르면, RC 시정수는 단상 구형파 클램핑 전압의 상승 시간에 영향을 줄 것이다.
상기 예를 통해 알 수 있는 바와 같이, 종래의 평판 ESC는 일반적으로 더 관대하며, 여기서, 클램핑 전압(V)이 극성을 스위칭하여 0 볼트를 가로지를 때, 7x10-10m(0.0007μm)의 웨이퍼 이동 및 1.2x10-6초의 웨이퍼 충돌 시간이 나타난다. 이러한 거리는 3μm의 평균화된 고정 갭에 비교할 때, 무시 가능한 것으로 간주될 수 있다. MEMS에 기초한 ESC의 예는 비교적 덜 관대하고, 커패시턴스(C)가 대략 1차의 진폭 이상이기 때문에, 웨이퍼 이동이 1x10-7m(0.1μm)이 되고 웨이퍼 충돌 시간이 1.2x10-5초가 된다. 그러나, 종래의 ESC에 비한 MEMS에 기초한 ESC의 장점은 ESC 및 웨이퍼 사이의 갭이 MEMS에 기초한 ESC에서 양호하게 제어되어, 더 작은 갭 및 더 낮은 클램핑 전압(V)(또는 동일한 전압 하에서 더 큰 클램핑력)이 가능하다는 것이다. 예를 들어, 클램핑 전압(V)이 낮으면 낮을수록, 바람직하지 않은 전기 방전의 위험이 더 낮아지고, ESC를 오염시킬 수 있는 입자를 형성하는 위험이 또한 더 낮아진다.
다른 실시예에 따르면, RF 시정수의 상한은 갭이 예를 들어, 가스 냉각 성능에 큰 영향을 미치기 때문에, 웨이퍼 이동(x)이 최초 갭의 1/10보다 적게 되도록 된다. 그러나, 펄스 폭이 큰 범위로 변화될 수 있기 때문에, 웨이퍼 이동의 영향을 최소하기 위하여 더 긴 펄스 폭(더 낮은 펄스 반복 주기)이 선택될 수 있다. 바람직하게는, 종래의 ESC 및 MEMS에 기초한 ESC 각각에 대한 대략 0.5μm 및 0.11μm의 최대 이동(x)에 대하여 펄스 폭은 0.1초보다 적고, 구형파 클램핑 전압의 상승 시간은 2μsec보다 적다. 펄스 폭이 임계가 아닌 경우, 0.1 msec 내지 0.1 초 prf는 일반적으로 고속의 클램핑 시간을 제공할 것이다.
본 발명의 다른 예시적인 양상에 따르면, 도1 및 3의 ESC는 또한 예를 들어, 플라즈마-환경 시스템을 위한 단순한 유니폴라 구조 또는 진공-환경 시스템을 위한 단순한 D-형 바이폴라 구조를 포함한 다양한 유형의 전극 패턴을 포함할 수 있다. 더구나, 본 발명은 복잡한 전극 패턴 또는 복잡한 신호 타이밍 제어 전자부품을 필요로 하지 않는다. 웨이퍼는 적어도 부분적으로, 클램핑이 유전체 정면 및/또는 웨이퍼의 배면으로의 전하 이동 및 축적을 상당히 방지할 만큼 충분히 짧은 동안의 펄스 폭으로 인하여 클램핑 전압(V)이 턴오프된 이후에 거의 순시적으로 디-클램핑(de-clamping)될 수 있다.
예시적인 방법이 본원에 일련의 동작 및 이벤트로서 설명되고 서술되었지만, 일부 단계가 상이한 순서로 그리고/또는 본 발명에 따라서 본원에 설명된 것과 별도의 다른 단계와 동시에 발생될 수 있기 때문에, 본 발명이 이와 같은 동작 및 이벤트의 설명된 순서에 의해 국한되지 않는다는 것이 이해될 것이다. 게다가, 본 발명에 따른 방법을 구현하는데 필요로 될 수 있는 모든 단계가 설명된 것은 아니다. 더구나, 상기 방법이 본원에 설명되고 서술된 시스템 뿐만 아니라, 설명되지 않은 다른 시스템과 관련하여 구현될 수 있다는 것이 이해될 것이다.
이제 도5를 참조하면, 반도체 웨이퍼를 정전 척에 클램핑하는 방법(200)이 본 발명의 한 예시적인 양상에 따라서 설명된다. 단계(205)에서 시작하면, 적어도 부분적으로 웨이퍼의 관성 응답 시간에 기초하여 단상 구형파 클램핑 전압이 결정된다. 단계(210)에서, 웨이퍼가 정전 척의 클램핑 표면 상에 위치된다. 클램핑 표면은 예를 들어, 평판 정전 척 표면, 또는 척 표면으로부터 확장한 다수의 마이크로구조를 포함한 MEMS에 기초한 정전 척 표면을 포함할 수 있다. 단계(215)에서, 결정된 단상 구형파 클램핑 전압이 ESC에 인가되며, 여기서 웨이퍼는 일반적으로 ESC에 클램핑된다. 예를 들어, 결정된 클램핑 전압은 ESC와 웨이퍼 사이에서 정전력을 유도하여 일반적으로 웨이퍼를 ESC의 표면으로 끌어당기도록 동작 가능하다. 단계(220)에서, 단상 구형파 클램핑 전압이 중단되어, 웨이퍼를 ESC로부터 디-클램핑한다. 디-클램핑 시간은 예를 들어, 단계(205)에서 수행된 클램핑 전압 결정으로 인하여 최소화된다.
본 발명이 어떤 바람직한 실시예 또는 실시예들과 관련하여 도시되고 서술되 었을지라도, 본 명세서 및 첨부 도면을 판독하여 이해시에 당업자들에 의해 등가의 변경 및 변화가 행해질 것이라는 것이 명백하다. 특히, 상술된 구성요소(어셈블리, 장치, 회로 등)에 의해 수행된 다양한 기능과 관련하여, 이와 같은 구성요소를 서술하기 위하여 사용된 ("수단"에 대한 참조를 포함하는) 용어는 만약 다르게 나타내지 않은 경우, 본원에 서술된 본 발명의 예시적인 실시예에서의 기능을 수행하는 개시된 구조와 구조적으로 등가가 아닐지라도, 서술된 요소의 특정 기능을 수행하는(예를 들어, 기능적으로 등가인) 임의의 요소에 대응하도록 의도된다. 게다가, 본 발명의 특정한 특성이 몇 가지 실시예들 중 단지 하나와 관련하여 개시될 수 있지만, 이와 같은 특성은 임의의 소정 또는 특정 애플리케이션에 바람직하거나 유용할 수 있기 때문에, 다른 실시예의 하나 이상의 다른 특성과 결합될 수 있다.

Claims (20)

  1. 반도체 웨이퍼를 정전 척에 클램핑하는 방법으로서,
    상기 정전 척용 단상 구형파 클램핑 전압을 결정하는 단계로서, 상기 결정은 적어도 부분적으로 상기 웨이퍼의 관성 응답 시간을 토대로 하는, 결정 단계;
    상기 정전 척상에 웨이퍼를 배치하는 단계로서, 갭은 상기 웨이퍼 및 상기 정전 척 간에 정해지는, 배치 단계;
    상기 결정된 단상 구형파 클램핑 전압을 상기 정전 척에 인가하여, 상기 웨이퍼를 상기 정전 척에 정전기적으로 클램프하는 단계; 및,
    상기 결정된 단상 구형파 클램핑 전압을 중지하여 상기 웨이퍼를 상기 정전척으로부터 디클램프하는 단계를 포함하는 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  2. 제1항에 있어서, 상기 결정된 단상 구형파 클램핑 전압은 상기 정전 척과 관련된 하나 이상의 전극들에 인가되는 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  3. 제1항에 있어서, 상기 정전 척은 유전층을 포함하는 평판 정전척 표면을 포함하는데, 상기 웨이퍼를 상기 정전척에 배치하는 단계는 상기 유전층 상에 웨이퍼를 배치하는 단계를 포함하는 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  4. 제1항에 있어서, 상기 정전 척은 다수의 마이크로구조를 포함하는 MEMS-기반으로 한 정전척 표면을 포함하고 상기 정전척 상에 웨이퍼를 배치하는 단계느누 상기 다수의 마이크로구조들 상에 웨이퍼를 배치하는 단계를 포함하는 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  5. 제4항에 있어서, 상기 다수의 마이크로구조는 상기 웨이퍼가 배치되는 실질적으로 균일한 표면을 제공하고, 상기 갭은 상기 정전척 양단에서 상당히 균일하게 되는 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  6. 제1항에 있어서, 상기 정전척을 통해서 상기 웨이퍼상에 냉각 가스 백프레셔을 인가하는 단계를 더 포함하는데, 상기 결정된 단상 구형파 클램핑 전압은 냉각 가스 백프레셔를 토대로 또한 결정되는 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  7. 제6항에 있어서, 상기 결정된 단상 구형파 클램핑 전압은 상승 시간, 펄스 폭 및 펄스 반복 주파수를 갖는 파형에 의해 규정되는데, 상기 파형은 상기 정전척, 웨이퍼, 상기 웨이퍼의 관성 응답 시간 및 냉각 가스 백프레셔와 관련된 RC 시정수의 함수인 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  8. 제1항에 있어서, 상기 단상 구형파 클램핑 전압을 결정하는 단계는 상기 결 정된 단상 구형파 클램핑 전압의 상승 시간을 결정하는 단계를 더 포함하는데, 상기 상승 시간은 대략 상기 웨이퍼 관성 응답 시간 보다 적은 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  9. 제1항에 있어서, 상기 결정된 단상 구형파 클램핑 전압은 상기 구형파가 0볼트와 교차할 때 상기 정전척으로부터 벗어나서 상기 웨이퍼를 이동시키고, 상기 이동은 상기 웨이퍼 및 상기 정전 척 간의 갭의 1/10보다 적은 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  10. 제1항에 있어서, 상기 결정된 단상 구형파 클램핑 전압의 펄스폭은 프로세스 쓰루풋 사양들을 충족하는 필요로 되는 디클램핑 시간보다 짧은 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  11. 제1항에 있어서, 상기 결정된 단상 구형파 클램핑 전압의 펄스폭은 웨이퍼 관성 응답 시간보다 긴 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  12. 제11항에 있어서, 상기 결정된 단상 구형파 클램핑 전압의 펄스폭은 상기 웨이퍼 관성 응답 시간 보다 대략 10 배 이상 긴 반도체 웨이퍼를 정전 척에 클램프하는 방법.
  13. 웨이퍼를 클램핑하는 시스템으로서,
    정전척의 표면 및 웨이퍼 간에 정전 클램핑 력을 제공하도록 동작될 수 있는 하나 이상의 전극들을 포함하는 정전 척으로서, 상기 정전척은 RC 시정수 및 일반적으로 자신과 관련된 클램핑 력에 대향되는 반발력을 또한 가지며, 소정 탈출 거리는 일반적으로 웨이퍼의 관성 응답 시간으로 규정되며, 상기 관성 응답 시간은 정전 척의 RC 시정수와 또한 관련되는, 정전 척; 및
    상기 하나 이상의 전극들에 단상 구형파 클램핑 전압을 제공하도록 구성되는 전원을 포함하는 웨이퍼를 클램핑하는 시스템.
  14. 제13항에 있어서, 상기 단상 구형파 클램핑 전압의 상승 시간은 대략 상기 웨이퍼의 관성 응답 시간 보다 적은 웨이퍼를 클램핑하는 시스템.
  15. 제13항에 있어서, 상기 단상 구형파 클램핑 전압의 펄스 폭은 프로세스 쓰루풋 사양들을 충족하는 필요로 되는 디클램핑 시간보다 짧은 웨이퍼를 클램핑하는 시스템.
  16. 제13항에 있어서, 상기 단상 구형파 클램핑 전압의 펄스폭은 상기 웨이퍼의 관성 응답 시간보다 긴 웨이퍼를 클램핑하는 시스템.
  17. 제16항에 있어서, 상기 결정된 단상 구형파 클램핑 전압의 펄스폭은 상기 웨 이퍼 관성 응답 시간보다 대략 10배 긴 웨이퍼를 클램핑하는 시스템.
  18. 제13항에 있어서, 상기 표면은 평판을 포함하는 웨이퍼를 클램핑하는 시스템.
  19. 제13항에 있어서, 상기 표면은 다수의 MEMS 마이크로구조들을 포함하는 웨이퍼를 클램핑하는 시스템.
  20. 제13항에 있어서, 냉각 가스 공급원을 더 포함하며, 상기 냉각 가스 공급원은 상기 정전 척의 표면 및 상기 웨이퍼 간에 냉각 가스 백프레셔를 제공하여 반발력에 기여하도록 동작될 수 있는 웨이퍼를 클램핑하는 시스템.
KR1020067004733A 2003-09-08 2004-09-08 반도체 웨이퍼를 정전 척에 클램핑하는 방법 및 시스템 KR101130514B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/657,449 US6947274B2 (en) 2003-09-08 2003-09-08 Clamping and de-clamping semiconductor wafers on an electrostatic chuck using wafer inertial confinement by applying a single-phase square wave AC clamping voltage
US10/657,449 2003-09-08
PCT/US2004/029224 WO2005027219A1 (en) 2003-09-08 2004-09-08 Clamping of semiconductor wafers to an electrostatic chuck

Publications (2)

Publication Number Publication Date
KR20060065714A true KR20060065714A (ko) 2006-06-14
KR101130514B1 KR101130514B1 (ko) 2012-03-28

Family

ID=34226552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067004733A KR101130514B1 (ko) 2003-09-08 2004-09-08 반도체 웨이퍼를 정전 척에 클램핑하는 방법 및 시스템

Country Status (7)

Country Link
US (1) US6947274B2 (ko)
EP (1) EP1665365A1 (ko)
JP (1) JP4844893B2 (ko)
KR (1) KR101130514B1 (ko)
CN (1) CN100459093C (ko)
TW (1) TWI358784B (ko)
WO (1) WO2005027219A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655022A (zh) * 2004-02-14 2005-08-17 鸿富锦精密工业（深圳）有限公司 基板贴合装置
US7802917B2 (en) * 2005-08-05 2010-09-28 Lam Research Corporation Method and apparatus for chuck thermal calibration
US20070195482A1 (en) * 2006-02-23 2007-08-23 Varian Semiconductor Equipment Associates, Inc. Johnsen-Rahbek electrostatic chuck driven with AC voltage
US8270142B2 (en) * 2008-12-10 2012-09-18 Axcelis Technologies, Inc. De-clamping wafers from an electrostatic chuck
US8592786B2 (en) * 2012-03-23 2013-11-26 Varian Semiconductor Equipment Associates, Inc. Platen clamping surface monitoring
GB201321463D0 (en) 2013-12-05 2014-01-22 Oxford Instr Nanotechnology Tools Ltd Electrostatic clamping method and apparatus
US10923379B2 (en) * 2017-02-15 2021-02-16 Lam Research Corporation Methods for controlling clamping of insulator-type substrate on electrostatic-type substrate support structure
CN108861614B (zh) * 2018-07-10 2020-11-27 成都青山利康药业有限公司 一种天然生物薄膜材料的移动方法
US11437262B2 (en) * 2018-12-12 2022-09-06 Applied Materials, Inc Wafer de-chucking detection and arcing prevention

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103367A (en) * 1987-05-06 1992-04-07 Unisearch Limited Electrostatic chuck using A.C. field excitation
JP2779950B2 (ja) 1989-04-25 1998-07-23 東陶機器株式会社 静電チャックの電圧印加方法および電圧印加装置
US5452177A (en) * 1990-06-08 1995-09-19 Varian Associates, Inc. Electrostatic wafer clamp
US5325261A (en) * 1991-05-17 1994-06-28 Unisearch Limited Electrostatic chuck with improved release
US5315473A (en) * 1992-01-21 1994-05-24 Applied Materials, Inc. Isolated electrostatic chuck and excitation method
US5444597A (en) 1993-01-15 1995-08-22 Blake; Julian G. Wafer release method and apparatus
US5583736A (en) 1994-11-17 1996-12-10 The United States Of America As Represented By The Department Of Energy Micromachined silicon electrostatic chuck
US5792562A (en) 1995-01-12 1998-08-11 Applied Materials, Inc. Electrostatic chuck with polymeric impregnation and method of making
US5838529A (en) 1995-12-22 1998-11-17 Lam Research Corporation Low voltage electrostatic clamp for substrates such as dielectric substrates
US5810933A (en) 1996-02-16 1998-09-22 Novellus Systems, Inc. Wafer cooling device
US5754391A (en) * 1996-05-17 1998-05-19 Saphikon Inc. Electrostatic chuck
US5793192A (en) * 1996-06-28 1998-08-11 Lam Research Corporation Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system
US5818682A (en) * 1996-08-13 1998-10-06 Applied Materials, Inc. Method and apparatus for optimizing a dechucking period used to dechuck a workpiece from an electrostatic chuck
TW334609B (en) * 1996-09-19 1998-06-21 Hitachi Ltd Electrostatic chuck, method and device for processing sanyle use the same
US5958813A (en) 1996-11-26 1999-09-28 Kyocera Corporation Semi-insulating aluminum nitride sintered body
US6117246A (en) 1997-01-31 2000-09-12 Applied Materials, Inc. Conductive polymer pad for supporting a workpiece upon a workpiece support surface of an electrostatic chuck
JPH10284583A (ja) * 1997-04-04 1998-10-23 Mitsubishi Electric Corp 静電チャック除電方法及び半導体製造装置
US6138745A (en) 1997-09-26 2000-10-31 Cvc Products, Inc. Two-stage sealing system for thermally conductive chuck
US6149774A (en) * 1998-06-10 2000-11-21 Delsys Pharmaceutical Corporation AC waveforms biasing for bead manipulating chucks
JP3323135B2 (ja) 1998-08-31 2002-09-09 京セラ株式会社 静電チャック
US6236555B1 (en) 1999-04-19 2001-05-22 Applied Materials, Inc. Method for rapidly dechucking a semiconductor wafer from an electrostatic chuck utilizing a hysteretic discharge cycle
JP3805134B2 (ja) * 1999-05-25 2006-08-02 東陶機器株式会社 絶縁性基板吸着用静電チャック

Also Published As

Publication number Publication date
JP2007505500A (ja) 2007-03-08
TW200524071A (en) 2005-07-16
WO2005027219A1 (en) 2005-03-24
JP4844893B2 (ja) 2011-12-28
KR101130514B1 (ko) 2012-03-28
US20050052817A1 (en) 2005-03-10
US6947274B2 (en) 2005-09-20
CN1875471A (zh) 2006-12-06
EP1665365A1 (en) 2006-06-07
CN100459093C (zh) 2009-02-04
TWI358784B (en) 2012-02-21

Similar Documents

Publication Publication Date Title
US7072166B2 (en) Clamping and de-clamping semiconductor wafers on a J-R electrostatic chuck having a micromachined surface by using force delay in applying a single-phase square wave AC clamping voltage
US6236555B1 (en) Method for rapidly dechucking a semiconductor wafer from an electrostatic chuck utilizing a hysteretic discharge cycle
JP4559595B2 (ja) 被処理体の載置装置及びプラズマ処理装置
US20210358758A1 (en) Method for releasing sample and plasma processing apparatus using same
KR101130514B1 (ko) 반도체 웨이퍼를 정전 척에 클램핑하는 방법 및 시스템
TWI307122B (en) Method and apparatus for dynamic plasma treatment of bipolar esc system
JPH0647642A (ja) 絶縁型静電チャックと励起方法
US20070195482A1 (en) Johnsen-Rahbek electrostatic chuck driven with AC voltage
CN101405857A (zh) 承载基片的装置和方法
JPWO2005109489A1 (ja) ワーク除電方法及びその装置
US8270142B2 (en) De-clamping wafers from an electrostatic chuck
JPH09167794A (ja) 静電チャックおよびプラズマ処理方法
US8228658B2 (en) Variable frequency electrostatic clamping
US20070295356A1 (en) In-situ method to reduce particle contamination in a vacuum plasma processing tool
EP1096561A2 (en) Method for rapid dechucking of a semiconductor wafer from an electrostatic chuck
JP2003060018A (ja) 基板吸着方法およびその装置
JPH0786380A (ja) 静電チャック
JP3839193B2 (ja) 静電気力を用いたハンドリング対象物のハンドリング装置
JPH07263412A (ja) プラズマ処理装置
JP2000049145A (ja) ウェハ保持装置およびその方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 8