KR20060062260A - 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 - Google Patents

유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 Download PDF

Info

Publication number
KR20060062260A
KR20060062260A KR1020040101030A KR20040101030A KR20060062260A KR 20060062260 A KR20060062260 A KR 20060062260A KR 1020040101030 A KR1020040101030 A KR 1020040101030A KR 20040101030 A KR20040101030 A KR 20040101030A KR 20060062260 A KR20060062260 A KR 20060062260A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
thin film
organic semiconductor
film transistor
Prior art date
Application number
KR1020040101030A
Other languages
English (en)
Other versions
KR100652055B1 (ko
Inventor
서현식
남대현
최낙봉
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040101030A priority Critical patent/KR100652055B1/ko
Priority to US11/207,308 priority patent/US7439103B2/en
Publication of KR20060062260A publication Critical patent/KR20060062260A/ko
Application granted granted Critical
Publication of KR100652055B1 publication Critical patent/KR100652055B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판 상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 기판 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 서로 이격되도록 소스전극 및 드레인전극을 형성하는 단계; 상기 기판 전면에 유기 반도체층을 형성하는 단계; 상기 유기 반도체층 위에 제1보호막을 형성하는 단계; 상기 제1보호막을 소정 형상으로 패터닝하는 단계; 상기 패터닝 후 잔존하는 제1보호막을 마스크로 하여 상기 유기 반도체층을 식각하는 단계; 및 상기 기판 전면에 제2보호막을 형성하는 단계를 포함하여 이루어진 유기 박막 트랜지스터의 제조방법, 그 방법에 의해 제조된 유기 박막 트랜지스터, 및 액정표시소자에 관한 것으로서,
유기 반도체층 위에 제1보호막을 소정형상으로 패터닝한 후에 상기 제1보호막을 마스크로 이용하여 유기 반도체층을 패터닝함으로써 미세패턴 형성이 가능하다.
유기 박막 트랜지스터

Description

유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한 액정표시소자{Organic thin film transistor, method of the same, and Liquid crystal Display Device using the same}
도 1은 종래 펜타센이 적용된 유기 박막 트랜지스터의 개략적 단면도이다.
도 2는 종래 펜타센을 형성하는 개략적 공정사시도이다.
도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조공정도이다.
도 4는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 개략적 단면도이다.
<도면의 주요부의 부호에 대한 설명>
100: 기판 120: 게이트전극
140: 게이트절연막 160: 소스전극
180: 드레인전극 200: 유기 반도체층
300: 제1보호막 350: 제2보호막
본 발명은 유기 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 유기 박막 트랜지스터의 반도체층에 관한 것이다.
유기 박막 트랜지스터(Organic thin film transistors: OTFTs)는 종래 실리콘 박막 트랜지스터로써 실현할 수 없는 플렉시블(Flexible) 디스플레이, 스마트 카드 등의 응용분야에 핵심소자로 활용될 수 있기 때문에 그 관심이 커져가고 있다.
종래 AMLCD(Active matrix liquid crystal display)에 사용되는 능동형 소자인 비정질 실리콘 박막 트랜지스터는 그 제조온도가 약 360℃ 정도로 고온이므로, 고온의 제조온도에서 사용할 수 있는 고가의 플라스틱 기판을 적용해야 하며 유연성 관점에서도 무기물 소자의 특성상 깨질 수 있는 단점이 있었다.
그에 반하여 유기물을 이용하여 소자를 제작할 경우에는 상온에서의 공정이 가능하고 그에 따라 유연성이 있고 가벼운 플라스틱 기판의 사용이 가능해지고 간단한 공정으로 소자를 제작할 수 있어 생산성 면에서 유리하다. 그러므로, 최근 상온 근처의 온도에서 증착 가능하면서도 유연성을 보장할 수 있는 유기 박막 트랜지스터의 필요성은 점점 커져가고 있다.
하지만, 현재까지 유기 박막 트랜지스터에서는 특성상 이동도가 1cm2/Vsec 이하의 열악한 특성을 보이는 소자들이 대부분이며, 공기 중에서의 안정성이 저하되는 경우가 큰 문제로 지적되었다.
이러한 문제를 해결하기 위해서, 유기 반도체 물질인 펜타센(Pentacene)을 유기 박막 트랜지스터의 반도체층으로 적용시키는 연구가 활발히 진행되고 있다. 그 이유는 펜타센이 적용된 유기 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터의 성능과 대등할 정도의 우수한 이동도 특성을 보여 줄 뿐만 아니라 공기 중에서 상당히 안정적인 특성을 보여주기 때문이다.
이하, 도면을 참조로 종래 펜타센이 적용된 유기 박막 트랜지스터에 대해서 설명하기로 한다.
도 1은 종래 펜타센이 적용된 유기 박막 트랜지스터의 개략적 단면도이고, 도 2는 종래 펜타센을 형성하는 개략적 공정사시도이다.
도 1에서 알 수 있듯이, 종래 유기 박막 트랜지스터는 기판(10) 상에 게이트전극(12)이 형성되어 있고, 상기 게이트전극(12)을 포함한 기판 전면에 게이트절연막(14)이 형성되어 있고, 상기 게이트절연막(14) 상부에 소스전극(16) 및 드레인전극(18)이 서로 이격되어 형성되어 있으며, 그 상부에 펜타센으로 이루어진 반도체층(20)이 형성되어 있다.
여기서, 상기 펜타센으로 이루어진 반도체층(20)은, 도 2에서 알 수 있듯이, 게이트전극(12), 게이트절연막(14), 소스전극(16) 및 드레인전극(18)이 차례로 형성된 기판(10) 위에, 소정 형상의 쉐도우 마스크(30)를 위치시킨 후 증착공정을 수행하여 형성하였다. 그러나, 상기 쉐도우 마스크(30) 제조시 현실적으로 마스크의 최소 패턴폭은 40um이고 패턴간 거리의 최소값은 120um 정도이다. 따라서, 상기 쉐도우 마스크(30)를 이용하여 미세패턴을 형성하는 것은 현실적으로 어렵기 때문에 미세 패턴을 통한 고해상도 구현에 한계가 있다.
본 발명은 상기 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명의 목적은 유기 박막 트랜지스터에서 미세 패턴의 유기 반도체층을 형성할 수 있는 방법을 제공하는 것이다.
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 기판 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 서로 이격되도록 소스전극 및 드레인전극을 형성하는 단계; 상기 기판 전면에 유기 반도체층을 형성하는 단계; 상기 유기 반도체층 위에 제1보호막을 형성하는 단계; 상기 제1보호막을 소정 형상으로 패터닝하는 단계; 상기 패터닝후 잔존하는 제1보호막을 마스크로 하여 상기 유기 반도체층을 식각하는 단계; 및 상기 기판 전면에 제2보호막을 형성하는 단계를 포함하여 이루어진 유기 박막 트랜지스터의 제조방법을 제공한다.
여기서, 상기 유기 반도체층은 펜타센으로 이루어진 것이 바람직하다.
또한, 상기 제1보호막 및 제2보호막은 포토아크릴계 물질로 이루어진 것이 바람직하다.
또한, 상기 제1보호막을 패터닝하는 단계는 노광 및 현상 공정을 통해 수행되는 것이 바람직하고, 패터닝시 상기 게이트전극, 소스전극 및 드레인전극 상부 이외의 제1보호막을 제거하는 것이 바람직하다.
또한, 상기 유기 반도체층을 식각하는 단계는 습식식각공정 또는 건식식각공 정을 통해 수행되는 것이 바람직하다.
또한, 본 발명은 기판; 상기 기판 상에 형성된 게이트전극; 상기 게이트전극을 포함한 기판 전면에 형성된 게이트절연막; 상기 게이트절연막 위에 서로 이격되어 형성된 소스전극 및 드레인전극; 상기 게이트전극, 소스전극 및 드레인전극 상부에 형성된 유기 반도체층; 상기 유기 반도체층 상부에 형성된 제1보호막; 및 상기 제1보호막을 포함한 기판 전면에 형성된 제2보호막을 포함하여 이루어진 유기 박막 트랜지스터를 제공한다.
또한, 본 발명은 상기 유기 박막 트랜지스터를 이용한 액정표시소자를 제공한다.
이와 같이, 본 발명은 종래와 같이 쉐도우 마스크를 이용하여 유기 반도체층을 형성한 것이 아니라, 유기 반도체층 위에 제1보호막을 소정형상으로 패터닝한 후에 상기 제1보호막을 마스크로 이용하여 유기 반도체층을 패터닝함으로써 미세패턴 형성이 가능하도록 한 것입니다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 보다 상세히 설명하기로 한다.
도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조공정도이다.
우선, 도 3a와 같이, 기판(100) 상에 게이트전극(120)을 형성한다.
상기 기판(100)은 유리 또는 플라스틱이 사용될 수 있으나 이에 한정되는 것은 아니다. 상기 플라스틱은 폴리에틸렌나프탈레이트(Polyethylenenaphthalate: PEN), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate: PET), 폴리카보네이트(Polycarbonate), 폴리비닐알콜(Polyvinylalcohol), 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 폴리노르보넨(Polynorbornene), 폴리에테르설폰(Polyethersulfone: PES)등이 사용될 수 있으나 이에 한정되는 것은 아니다.
상기 게이트전극(120)은 금, 은, 구리, 알루미늄, 니켈, 인듐주석산화물(Indium Tin Oxide: ITO), 크롬 등과 같은 통상적인 금속을 통상적인 방법에 의해 형성한다.
그 후, 도 3b와 같이, 상기 게이트전극(120)을 포함한 기판(100) 전면에 게이트절연막(140)을 형성한다.
상기 게이트절연막(140)은 Al2O3, Ta2O5, La2O 5, TiO2, Y2O3와 같은 강유전성 절연체, SiO, SiN, AlON 등의 무기절연체, 폴리이미드(Polyimide), BCB(benzocyclobutene), 폴리비닐알콜(Polyvinylalcohol), 폴리아크릴레이트(Polyacrylate) 등의 유기절연체를 통상적인 방법에 의해 형성하지만, 이에 한정되는 것은 아니다.
그 후, 도 3c와 같이, 상기 게이트절연막(140) 위에 서로 이격되도록 소스전극(160) 및 드레인전극(180)을 형성한다.
상기 소스전극(160) 및 드레인전극(180)은 금, 은, 구리, 알루미늄, 니켈, 인듐주석산화물(Indium Tin Oxide: ITO), 크롬 등과 같은 통상적인 금속을 통상적인 방법으로 형성한다.
그 후, 도 3d와 같이, 상기 기판 전면에 유기 반도체층(200)을 형성한다.
상기 유기 반도체층(200)으로는 펜타센을 이용하는 것이 바람직하다.
그 후, 도 3e와 같이, 상기 유기 반도체층(200) 위에 제1보호막(300)을 형성한다.
상기 제1보호막(300)은 포토아크릴계 물질이 바람직하다.
상기 제1보호막(300)은 상기 유기 반도체층(200)의 패터닝시 마스크 역할을 하는 것이다. 따라서, 통상적으로 노광 및 현상 공정 등 포토리소그래피 공정을 통해 마스크 패턴으로 형성되는 포토레지스트 물질을 상기 제1보호막(300) 대신 사용할 수도 있다. 그러나, 통상적인 포토레지스트 물질을 마스크로 사용할 경우에는 유기 반도체층(200)의 패터닝후에 포토레지스트 물질은 제거되어야 한다. 그러나, 포토레지스트 물질을 제거하는 공정 중에 제거액(스트리퍼 또는 증류수) 등으로 인해 상기 유기 반도체층(200)이 손상될 수 있다.
따라서, 본 발명에서는 상기 유기 반도체층(200)의 패터닝시 마스크 역할을 하는 물질을 포토아크릴계 물질로 형성함으로써, 상기 유기 반도체층(200)의 패터닝 후에도 상기 포토아크릴계 물질을 제거하지 않고 잔존시켜 보호막 역할까지도 수행하도록 한 것이다.
그 후, 도 3f와 같이, 상기 제1보호막(300)을 소정 형상으로 패터닝한다.
전술한 바와 같이, 상기 제1보호막(300)은 포토아크릴계 물질로 구성되는 것이 바람직하며, 노광 및 현상으로 구성된 포토리소그래피 공정을 통해 소정 형상으로 패터닝하는 것이 바람직하다.
이때, 도면에서와 같이 상기 게이트전극(120), 소스전극(160) 및 드레인전극 (180) 상부의 제1보호막(300)이 잔존하도록 그 외의 제1보호막을 제거하는 것이 바람직하다.
그 후, 도 3g와 같이, 상기 패터닝 후 잔존하는 제1보호막(300)을 마스크로 하여 상기 유기 반도체층(200)을 식각한다.
상기 유기 반도체층(200)의 식각은 습식식각공정 또는 건식식각공정을 통해 수행될 수 있다. 상기 건식식각공정은 산소 플라즈마를 이용하는 것이 바람직하다.
그 후, 도 3h와 같이, 상기 기판 전면에 제2보호막(350)을 형성한다.
전술한 바와 같이, 제1보호막(300)은 마스크 역할도 하지만 보호막 역할도 하는 것이므로 상기 유기 반도체층(200) 식각공정 후 제거되지 않고 잔존하게 되며, 그 상부에 다시 제2보호막(350)을 형성하여 보호막을 완성하는 것이다.
여기서, 상기 제2보호막은 보호막 역할을 하는 물질이면 어느 것이나 가능하지만, 포토아크릴계 물질이 바람직하다.
본 발명은 상기 도 3a 내지 도 3h에 의해 제조된 유기 박막 트랜지스터를 제공한다. 도 4는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 개략적 단면도이다.
도 4에서 알 수 있듯이, 본 발명에 따른 유기 박막 트랜지스터는 기판(100) 상에 게이트전극(120)이 형성되어 있고, 상기 게이트전극(120)을 포함한 기판 전면에 게이트절연막(140)이 형성되어 있으며, 상기 게이트절연막(140) 위에 서로 이격되도록 소스전극(160) 및 드레인전극(180)이 형성되어 있다.
그리고, 상기 게이트전극(120), 소스전극(160) 및 드레인전극(180) 상부에 유기 반도체층(200)이 형성되어 있고, 상기 유기 반도체층(200) 상부에 제1보호막(300)이 형성되어 있으며, 상기 제1보호막(300)을 포함한 기판 전면에 제2보호막(350)이 형성되어 있다.
상기 유기 반도체층(200)은 펜타센으로 이루어진 것이 바람직하며, 상기 제1보호막(300) 및 제2보호막(350)은 포토아크릴계 물질로 이루어진 것이 바람직하다. 그 외에 구성요소는 전술한 바와 동일하므로 구체적인 설명은 생략하기로 한다.
또한, 도시하지는 않았지만, 본 발명은 상기 유기 박막 트랜지스터를 이용한 액정표시소자를 제공한다. 즉, 상기 유기 박막 트랜지스터가 형성된 제1기판과 상기 제1기판과 대향하는 제2기판, 그리고 상기 제1기판 및 제2기판 사이에 형성된 액정층을 포함하는 액정표시소자를 제공한다.
상기 제1기판에는 화소전극이 추가로 형성되며, 상기 제2기판에는 컬러필터층 및 공통전극이 형성될 수 있다. 그 외에 액정표시소자를 구성하는 구성요소에 대해서는 당업자에게 자명한 범위내에서 다양하게 변경할 수 있을 것이다.
이상은 본 발명의 바람직한 실시예에 대해서 설명한 것으로, 본 발명은 상기 실시예에 한정되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 당업자에게 자명한 범위까지 변경될 수 있을 것이다.
상기 구성에 의한 본 발명은 다음과 같은 효과가 있다.
첫째, 유기 반도체층 위에 제1보호막을 소정형상으로 패터닝한 후에 상기 제 1보호막을 마스크로 이용하여 유기 반도체층을 패터닝함으로써 미세패턴 형성이 가능하다.
둘째, 유기 반도체층의 패터닝시 마스크 역할을 하는 물질을 포토아크릴계 물질로 형성함으로써 상기 유기 반도체층의 패터닝 후에도 상기 포토아크릴계 물질을 제거하지 않으므로 제거공정시 발생할 수 있는 유기 반도체층의 손상을 방지할 수 있으며, 또한 잔존시킨 포토아크릴계 물질을 이용하여 제1보호막의 역할을 수행하도록 할 수 있다.

Claims (13)

  1. 기판 상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 포함한 기판 전면에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 위에 서로 이격되도록 소스전극 및 드레인전극을 형성하는 단계;
    상기 기판 전면에 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층 위에 제1보호막을 형성하는 단계;
    상기 제1보호막을 소정 형상으로 패터닝하는 단계;
    상기 패터닝 후 잔존하는 제1보호막을 마스크로 하여 상기 유기 반도체층을 식각하는 단계; 및
    상기 기판 전면에 제2보호막을 형성하는 단계를 포함하여 이루어진 유기 박막 트랜지스터의 제조방법.
  2. 제 1항에 있어서,
    상기 유기 반도체층은 펜타센으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  3. 제 1항에 있어서,
    상기 제1보호막은 포토아크릴계 물질로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  4. 제 3항에 있어서,
    상기 제1보호막을 패터닝하는 단계는 노광 및 현상 공정을 통해 수행되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  5. 제 1항에 있어서,
    상기 제1보호막을 패터닝하는 단계는 상기 게이트전극, 소스전극 및 드레인전극 상부 이외의 제1보호막을 제거하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  6. 제1항 또는 제2항에 있어서,
    상기 유기 반도체층을 식각하는 단계는 습식식각공정 또는 건식식각공정을 통해 수행되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  7. 제6항에 있어서,
    상기 건식식각공정은 산소 플라즈마에 의해 수행되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  8. 제1항에 있어서,
    상기 제2보호막은 포토아크릴계 물질로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  9. 기판;
    상기 기판 상에 형성된 게이트전극;
    상기 게이트전극을 포함한 기판 전면에 형성된 게이트절연막;
    상기 게이트절연막 위에 서로 이격되어 형성된 소스전극 및 드레인전극;
    상기 게이트전극, 소스전극 및 드레인전극 상부에 형성된 유기 반도체층;
    상기 유기 반도체층 상부에 형성된 제1보호막; 및
    상기 제1보호막을 포함한 기판 전면에 형성된 제2보호막을 포함하여 이루어진 유기 박막 트랜지스터.
  10. 제 9항에 있어서,
    상기 유기 반도체층은 펜타센으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
  11. 제 9항에 있어서,
    상기 제1보호막 및 제2보호막은 포토아크릴계 물질로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
  12. 상기 제9항에 따른 유기 박막 트랜지스터가 구비된 제1기판;
    상기 제1기판과 대향하는 제2기판; 및
    상기 제1기판 및 제2기판 사이에 형성된 액정표시소자.
  13. 제 12항에 있어서,
    상기 제1기판에는 화소전극이 추가로 형성되어 있고,
    상기 제2기판에는 컬러필터 및 공통전극이 형성되어 있는 것을 특징으로 하는 액정표시소자.
KR1020040101030A 2004-12-03 2004-12-03 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 KR100652055B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040101030A KR100652055B1 (ko) 2004-12-03 2004-12-03 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자
US11/207,308 US7439103B2 (en) 2004-12-03 2005-08-19 Organic thin film transistor, method for fabricating the same, and liquid crystal display device with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101030A KR100652055B1 (ko) 2004-12-03 2004-12-03 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자

Publications (2)

Publication Number Publication Date
KR20060062260A true KR20060062260A (ko) 2006-06-12
KR100652055B1 KR100652055B1 (ko) 2006-12-01

Family

ID=36574838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101030A KR100652055B1 (ko) 2004-12-03 2004-12-03 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자

Country Status (2)

Country Link
US (1) US7439103B2 (ko)
KR (1) KR100652055B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719546B1 (ko) * 2005-03-19 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100846595B1 (ko) * 2006-12-07 2008-07-16 삼성에스디아이 주식회사 반도체 요소, 이를 구비한 유기 발광 디스플레이 장치 및상기 반도체 요소의 제조방법
KR101015338B1 (ko) * 2008-03-13 2011-02-16 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조방법
KR101352110B1 (ko) * 2007-06-18 2014-01-14 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치
US8981348B2 (en) 2006-12-07 2015-03-17 Samsung Display Co., Ltd. Semiconducting element, organic light emitting display including the same, and method of manufacturing the semiconducting element

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4602920B2 (ja) * 2005-03-19 2010-12-22 三星モバイルディスプレイ株式會社 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
CN100585903C (zh) * 2007-11-21 2010-01-27 中国科学院微电子研究所 一次掩膜光刻同时定义有机薄膜晶体管源漏栅电极的方法
KR101243824B1 (ko) * 2008-09-24 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN102956550B (zh) 2011-08-18 2015-03-25 元太科技工业股份有限公司 制造主动阵列基板的方法与主动阵列基板
JP6040518B2 (ja) * 2011-08-25 2016-12-07 ソニー株式会社 電子機器および半導体基板
CN104662646B (zh) * 2012-09-21 2018-01-09 凸版印刷株式会社 薄膜晶体管及其制造方法、图像显示装置
US9887373B2 (en) 2013-11-06 2018-02-06 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor
CN105954920B (zh) * 2016-07-11 2019-11-05 深圳市华星光电技术有限公司 柔性液晶显示面板的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492190B2 (en) * 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
JP3616584B2 (ja) * 2000-06-12 2005-02-02 鹿児島日本電気株式会社 パターン形成方法及びそれを用いた表示装置の製造方法
JP4281325B2 (ja) * 2002-10-24 2009-06-17 コニカミノルタホールディングス株式会社 有機薄膜トランジスタ素子
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719546B1 (ko) * 2005-03-19 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100846595B1 (ko) * 2006-12-07 2008-07-16 삼성에스디아이 주식회사 반도체 요소, 이를 구비한 유기 발광 디스플레이 장치 및상기 반도체 요소의 제조방법
US8981348B2 (en) 2006-12-07 2015-03-17 Samsung Display Co., Ltd. Semiconducting element, organic light emitting display including the same, and method of manufacturing the semiconducting element
KR101352110B1 (ko) * 2007-06-18 2014-01-14 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치
KR101015338B1 (ko) * 2008-03-13 2011-02-16 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조방법
US8420457B2 (en) 2008-03-13 2013-04-16 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same

Also Published As

Publication number Publication date
KR100652055B1 (ko) 2006-12-01
US20060121643A1 (en) 2006-06-08
US7439103B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
US7439103B2 (en) Organic thin film transistor, method for fabricating the same, and liquid crystal display device with the same
US9768306B2 (en) Array substrate and display device
US7198968B2 (en) Method of fabricating thin film transistor array substrate
JP5951773B2 (ja) 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置
KR101592328B1 (ko) 어레이 기판 및 이의 제조방법
JP6129313B2 (ja) 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置
EP3166156B1 (en) Organic thin film transistor and preparation method thereof, array substrate and preparation method thereof, display device
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
WO2013127200A1 (zh) 阵列基板及其制造方法和显示装置
US8785264B2 (en) Organic TFT array substrate and manufacture method thereof
US20140080254A1 (en) Fabricating Method Of Thin Film Transistor, Fabricating Method Of Array Substrate And Display Device
US9685621B2 (en) Thin film transistor, its manufacturing method, array substrate and display device
WO2016026177A1 (zh) Tft基板的制作方法及其结构
WO2013143294A1 (zh) 阵列基板、其制作方法以及显示装置
US10002889B2 (en) Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
US9035364B2 (en) Active device and fabricating method thereof
KR101397445B1 (ko) 유기박막트랜지스터 제조방법
US20230387133A1 (en) Thin film transistor array substrate and manufacturing method thereof
KR100628269B1 (ko) 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자
KR101023319B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20080101534A (ko) 플렉서블 액정표시패널의 제조방법
KR20050068886A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20030089205A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 13