KR100628269B1 - 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 - Google Patents
유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 Download PDFInfo
- Publication number
- KR100628269B1 KR100628269B1 KR1020040101041A KR20040101041A KR100628269B1 KR 100628269 B1 KR100628269 B1 KR 100628269B1 KR 1020040101041 A KR1020040101041 A KR 1020040101041A KR 20040101041 A KR20040101041 A KR 20040101041A KR 100628269 B1 KR100628269 B1 KR 100628269B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- substrate
- layer
- thin film
- drain electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- 239000001301 oxygen Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 11
- 238000009832 plasma treatment Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 7
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 239000010931 gold Substances 0.000 abstract description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052737 gold Inorganic materials 0.000 abstract description 16
- 230000004888 barrier function Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000004770 highest occupied molecular orbital Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000004886 process control Methods 0.000 description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017109 AlON Inorganic materials 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 기판 상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 기판 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 서로 이격되도록 소스전극 및 드레인전극을 형성하는 단계; 및 상기 게이트전극, 소스전극 및 드레인전극 상부에 유기 반도체층을 형성하는 단계를 포함하여 구성되며, 이때, 상기 소스전극 및 드레인전극은 ITO층을 패터닝한 후 산소플라즈마처리하여 형성하거나 또는 상부 ITO층 및 하부 금속층의 이중층을 패터닝한 후 산소플라즈마처리하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법, 그 방법에 의해 제조된 유기 박막 트랜지스터, 및 액정표시소자에 관한 것으로서,
본 발명은 산소플라즈마처리된 ITO층을 박막트랜지스터의 소스전극 및 드레인전극으로 사용함으로써, 저가이면서도 종래의 금과 유사한 정도의 높은 일함수를 가질 수 있어 유기 반도체층과의 에너지 장벽이 낮아 정공의 이동이 용이하게 된다.
유기 박막 트랜지스터
Description
도 1은 종래 펜타센이 적용된 유기 박막 트랜지스터의 개략적 단면도이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조공정도이다.
도 3a 내지 도 3e는 본 발명의 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정도이다.
도 4a는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 개략적 단면도이고, 도 4b는 본 발명의 다른 일 실시예에 따른 유기 박막 트랜지스터의 개략적 단면도이다.
도 5는 본 발명의 일 실시예에 따른 액정표시소자의 하나의 화소에 해당하는 평면도이다.
도 6a 및 도 6b는 각각 도 5의 I-I라인의 단면도이다.
<도면의 주요부의 부호에 대한 설명>
100: 기판 120: 게이트전극
140: 게이트절연막 160: 소스전극
180: 드레인전극 200: 유기 반도체층
본 발명은 유기 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 유기 박막 트랜지스터의 소스전극 및 드레인전극에 관한 것이다.
유기 박막 트랜지스터(Organic thin film transistors: OTFTs)는 종래 실리콘 박막 트랜지스터로써 실현할 수 없는 플렉시블(Flexible) 디스플레이, 스마트 카드 등의 응용분야에 핵심소자로 활용될 수 있기 때문에 그 관심이 커져가고 있다.
종래 AMLCD(Active matrix liquid crystal display)에 사용되는 능동형 소자인 비정질 실리콘 박막 트랜지스터는 그 제조온도가 약 360℃ 정도로 고온이므로, 고온의 제조온도에서 사용할 수 있는 고가의 플라스틱 기판을 적용해야 하며 유연성 관점에서도 무기물 소자의 특성상 깨질 수 있는 단점이 있었다.
그에 반하여 유기물을 이용하여 소자를 제작할 경우에는 상온에서의 공정이 가능하고 그에 따라 유연성이 있고 가벼운 플라스틱 기판의 사용이 가능해지고 간단한 공정으로 소자를 제작할 수 있어 생산성 면에서 유리하다. 그러므로, 최근 상온 근처의 온도에서 증착 가능하면서도 유연성을 보장할 수 있는 유기 박막 트랜지스터의 필요성은 점점 커져가고 있다.
하지만, 현재까지 유기 박막 트랜지스터에서는 특성상 이동도가 1cm2/Vsec 이하의 열악한 특성을 보이는 소자들이 대부분이며, 공기 중에서의 안정성이 저하되는 경우가 큰 문제로 지적되었다.
이러한 문제를 해결하기 위해서, 유기 반도체 물질인 펜타센(Pentacene)을 유기 박막 트랜지스터의 반도체층으로 적용시키는 연구가 활발히 진행되고 있다. 그 이유는 펜타센이 적용된 유기 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터의 성능과 대등할 정도의 우수한 이동도 특성을 보여 줄 뿐만 아니라 공기 중에서 상당히 안정적인 특성을 보여주기 때문이다.
이하, 도면을 참조로 종래 펜타센이 적용된 유기 박막 트랜지스터에 대해서 설명하기로 한다.
도 1은 종래 펜타센이 적용된 유기 박막 트랜지스터의 개략적 단면도이다.
도 1에서 알 수 있듯이, 종래 유기 박막 트랜지스터는 기판(10) 상에 게이트전극(12)이 형성되어 있고, 상기 게이트전극(12)을 포함한 기판 전면에 게이트절연막(14)이 형성되어 있다.
그리고, 상기 게이트절연막(14) 상부에 소스전극(16) 및 드레인전극(18)이 서로 이격되어 형성되어 있으며, 그 상부에 펜타센으로 이루어진 반도체층(20)이 형성되어 있다.
여기서, 상기 소스전극(16) 및 드레인전극(18)으로는 금(Au)이 주로 사용되고 있다. 그 이유는 금의 일함수가 5.1eV으로 펜타센의 HOMO(Highest Occupied Molecular Orbital의 약자로 반도체의 가전자대 최고 에너지를 의미함)인 6.02eV와 가장 유사하기 때문이다.
즉, 펜타센은 p형 반도체이므로 전극에서 펜타센의 HOMO 레벨로 정공이 이동하여 전류가 흐르게 된다. 이때, 펜타센과 전극과의 에너지 장벽이 낮을수록 정공이 더 쉽게 이동하게 된다. 따라서, 펜타센과 유사하게 높은 일함수를 갖는 물질을 상기 소스전극(16) 및 드레인전극(18)으로 사용하는 것이 바람직하고, 그에 따라 일함수가 5.1eV로 가장 유사한 금이 바람직한 재료로서 사용되고 있는 것이다.
그러나, 금을 소스전극(16) 및 드레인전극(18)의 재료로 사용할 경우에는 금의 가격이 고가이므로 생산성이 떨어지고 그와 더불어 금의 특성상 공정제어가 어려운 단점이 있다.
본 발명은 상기 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명의 목적은 소스전극 및 드레인전극으로 금과 유사하게 높은 일함수를 가지면서도 가격이 저렴하여 생산성이 우수하고 공정제어도 용이한 새로운 재료를 적용하는 방법을 제공하는 것이다.
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 기판 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 서로 이격되도록 소스전극 및 드레인전극을 형성하는 단계; 및 상기 게이트전극, 소스전극 및 드레인전극 상부에 유기 반도체층을 형성하는 단계 를 포함하여 구성되며, 이때, 상기 소스전극 및 드레인전극은 ITO층을 패터닝한 후 산소플라즈마처리하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 기판 상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 기판 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 서로 이격되도록 소스전극 및 드레인전극을 형성하는 단계; 및 상기 게이트전극, 소스전극 및 드레인전극 상부에 유기 반도체층을 형성하는 단계를 포함하여 구성되며, 이때, 상기 소스전극 및 드레인전극은 상부 ITO층 및 하부 금속층의 이중층을 패터닝한 후 산소플라즈마처리하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 상기 방법에 의해 제조된 유기 박막 트랜지스터를 제공한다. 즉, 본 발명은 기판; 상기 기판 상에 형성된 게이트전극; 상기 게이트전극을 포함한 기판 전면에 형성된 게이트절연막; 상기 게이트절연막 위에 서로 이격되어 형성된 소스전극 및 드레인전극, 및 상기 게이트전극, 소스전극 및 드레인전극 상부에 형성된 유기 반도체층을 포함하여 이루어지며, 이때, 상기 소스전극 및 드레인전극은 산소플라즈마처리된 ITO층으로 이루어지거나, 또는 산소플라즈마처리된 상부 ITO층 및 하부 금속층의 이중층으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
또한, 본 발명은 상기 유기 박막 트랜지스터를 이용한 액정표시소자를 제공한다. 즉, 본 발명은 제1기판 및 제2기판; 상기 제1기판 상에 종횡으로 형성되어 화소영역을 정의하는 게이트라인 및 데이터라인; 상기 게이트라인 및 데이터라인의 교차점에 형성되며, 게이트전극, 소스전극, 드레인전극, 및 유기반도체층을 포함하여 이루어진 박막트랜지스터; 및 상기 화소영역에 형성되며, 상기 박막트랜지스터의 드레인전극과 전기적으로 연결된 화소전극; 및 상기 제1기판 및 제2기판 사이에 형성된 액정층을 포함하여 이루어지며, 상기 데이터라인, 소스전극 및 드레인전극은 산소플라즈마처리된 ITO층으로 이루어지거나, 또는 산소플라즈마처리된 상부 ITO층 및 하부 금속층의 이중층으로 이루어진 것을 특징으로 하는 액정표시소자를 제공한다.
여기서, 상기 유기 반도체층은 펜타센으로 이루어진 것이 바람직하다.
또한, 상기 소스전극 및 드레인전극을 구성하는 하부 금속층은 은, 구리, 또는 알루미늄인 것이 바람직하다.
본 발명자는 소스전극 및 드레인전극으로서, 종래의 금과 유사한 정도의 높은 일함수를 가지면서도 가격이 저렴하고 공정제어도 용이한 새로운 대체방안에 대해 연구하던 중, ITO층을 산소플라즈마처리할 경우 일함수가 금과 유사하거나 오히려 높게 나타남을 확인하여(5.0 ~ 5.2eV) 본 발명을 완성한 것이다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 보다 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조공정도이다.
우선, 도 2a와 같이, 기판(100) 상에 게이트전극(120)을 형성한다.
상기 기판(100)은 유리 또는 플라스틱이 사용될 수 있으나 이에 한정되는 것은 아니다. 상기 플라스틱은 폴리에틸렌나프탈레이트(Polyethylenenaphthalate: PEN), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate: PET), 폴리카보네이트(Polycarbonate), 폴리비닐알콜(Polyvinylalcohol), 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 폴리노르보넨(Polynorbornene), 폴리에테르설폰(Polyethersulfone: PES)등이 사용될 수 있으나 이에 한정되는 것은 아니다.
상기 게이트전극(120)은 금, 은, 구리, 알루미늄, 인듐주석산화물(Indium Tin Oxide: ITO) 등과 같은 금속을 통상적인 방법에 의해 형성하지만, 그에 한정되는 것은 아니다.
그 후, 도 2b와 같이, 상기 게이트전극(120)을 포함한 기판(100) 전면에 게이트절연막(140)을 형성한다.
상기 게이트절연막(140)은 Al2O3, Ta2O5, La2O
5, TiO2, Y2O3와 같은 강유전성 절연체, SiO, SiN, AlON 등의 무기절연체, 폴리이미드(Polyimide), BCB(benzocyclobutene), 폴리비닐알콜(Polyvinylalcohol), 폴리아크릴레이트(Polyacrylate) 등의 유기절연체를 통상적인 방법에 의해 형성하지만, 이에 한정되는 것은 아니다.
그 후, 도 2c 및 도 2d와 같이, 상기 게이트절연막(140) 위에 서로 이격되도록 소스전극용 ITO층(160) 및 드레인전극용 ITO층(180)를 패터닝한 후 산소 플라즈마처리하여 소스전극(160) 및 드레인전극(180)을 완성한다.
이와 같이 ITO층에 산소 플라즈마처리하면 그 일함수가 5.0 ~ 5.2eV정도가 되어 금과 유사하거나 오히려 높은 일함수 값을 갖게 되므로, 후술할 유기 반도체층(200) 사이의 에너지 장벽이 낮게 되어 정공의 이동이 원활하게 된다. 여기서, ITO는 그 가격이 금이 비해 월등히 저렴하므로 생산성이 증가되며 또한 금에 비해 다루기도 용이하다.
그 후, 도 2e와 같이, 상기 게이트전극(120), 소스전극(160) 및 드레인전극(180) 상부에 유기 반도체층(200)을 형성한다.
상기 유기 반도체층(200)으로는 펜타센을 이용하는 것이 바람직하다.
도 3a 내지 도 3e는 본 발명의 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정도이다.
도 3a 내지 도 3e에 따른 유기 박막 트랜지스터의 제조방법은 소스전극(160) 및 드레인전극(180)을 형성하는 공정을 제외하고는 전술한 도 2a 내지 도 2e에 따른 제조방법과 동일하다. 따라서, 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였고, 그에 대한 구체적인 설명은 생략하기로 한다.
즉, 도 2c 및 도 2d와 같이, ITO층(160, 180)을 패터닝한 후 산소 플라즈마처리하여 소스전극(160) 및 드레인전극(180)을 형성한 것이 아니라, 도 3c 및 도 3d에서 알 수 있듯이, 하부에는 금속층(160a, 180a)을 형성하고 상부에는 ITO층(160b, 180b)을 형성한 후 패터닝하고 산소플라즈마처리함으로써 소스전극(160) 및 드레인전극(180)을 이중층으로 형성한 것이다.
여기서, 상기 하부에 형성되는 금속층(160a, 180a)으로는 은, 구리, 또는 알 루미늄을 이용하는 것이 바람직하다.
본 발명은 또한, 전술한 방법에 의해 제조된 유기 박막 트랜지스터를 제공한다. 도 4a는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 개략적 단면도이고, 도 4b는 본 발명의 다른 일 실시예에 따른 유기 박막 트랜지스터의 개략적 단면도이다.
도 4a에서 알 수 있듯이, 본 발명에 따른 유기 박막 트랜지스터는 기판(100) 상에 게이트전극(120)이 형성되어 있고, 상기 게이트전극(120)을 포함한 기판 전면에 게이트절연막(140)이 형성되어 있으며, 상기 게이트절연막(140) 위에 서로 이격되도록 소스전극(160) 및 드레인전극(180)이 형성되어 있다.
그리고, 상기 게이트전극(120), 소스전극(160) 및 드레인전극(180) 상부에 유기 반도체층(200)이 형성되어 있다.
여기서, 상기 소스전극(160) 및 드레인전극(180)은 산소플라즈마처리된 ITO층으로 이루어져있다. 그리고, 상기 유기 반도체층(200)은 펜타센으로 이루어진 것이 바람직하다. 그 외에 구성요소는 전술한 바와 동일하므로 구체적인 설명은 생략하기로 한다.
도 4b에서 알 수 있듯이, 본 발명에 따른 유기 박막 트랜지스터는 기판(100) 상에 게이트전극(120)이 형성되어 있고, 상기 게이트전극(120)을 포함한 기판 전면에 게이트절연막(140)이 형성되어 있으며, 상기 게이트절연막(140) 위에 서로 이격되도록 소스전극(160) 및 드레인전극(180)이 형성되어 있다.
그리고, 상기 게이트전극(120), 소스전극(160) 및 드레인전극(180) 상부에 유기 반도체층(200)이 형성되어 있다.
여기서, 상기 소스전극(160) 및 드레인전극(180)은 산소플라즈마처리된 상부 ITO층(160b, 180b) 및 하부 금속층(160a, 180a)의 이중층으로 이루어져있다. 그리고, 상기 유기 반도체층(200)은 펜타센으로 이루어진 것이 바람직하다. 그 외에 구성요소는 전술한 바와 동일하므로 구체적인 설명은 생략하기로 한다.
본 발명은 또한, 전술한 유기 박막 트랜지스터를 이용한 액정표시소자를 제공한다. 도 5는 본 발명의 일 실시예에 따른 액정표시소자의 하나의 화소에 해당하는 평면도이고, 도 6a 및 도 6b는 각각 도 5의 I-I라인의 단면도이다.
도면에서 알 수 있듯이, 본 발명에 따른 액정표시소자는 제1기판(300), 제2기판(500), 및 상기 양 기판(300, 500) 사이에 형성된 액정층(600)을 포함하여 구성된다.
상기 제1기판(300) 상에는 종횡으로 형성되어 화소영역을 정의하는 게이트라인(305) 및 데이터라인(335)이 형성되어 있고, 상기 게이트라인(305) 및 데이터라인(335)의 교차점에는 박막트랜지스터가 형성되어 있으며, 상기 화소영역에는 화소전극(370)이 형성되어 있다.
상기 박막트랜지스터는 상기 게이트라인(305)에서 분기된 게이트전극(310), 상기 게이트전극(310) 상부에 형성된 게이트절연막(320), 상기 게이트절연막(320) 상부에 형성되며 상기 데이터라인(335)에서 분기된 소스전극(330), 상기 소스전극(330)과 이격 형성된 드레인전극(340), 상기 게이트전극(310), 소스전극(330), 및 드레인전극(340) 상부에 형성된 유기반도체층(350)을 포함하여 이루어진다.
여기서, 상기 소스전극(330), 드레이전극(340)은 상기 데이터라인(335) 형성시 동시에 형성되며, 도 6a와 같이 산소플라즈마처리된 ITO층(330, 340)으로 이루어질 수도 있고, 도 6b와 같이 산소플라즈마처리된 상부 ITO층(330b, 340b) 및 하부 금속층(330a, 340a)의 이중층으로 이루어질 수도 있다.
상기 유기 반도체층(200)은 펜타센으로 이루어진 것이 바람직하다.
상기 제2기판(500) 상에는 빛의 누설을 방지하기 위한 차광층(510)이 형성되어 있고, 상기 차광층(510) 위에 컬러필터층(520)이 형성되어 있으며, 상기 컬러필터층(520) 위에 공통전극(530)이 형성되어 있다.
그 외에 액정표시소자를 구성하는 구성요소의 재료 및 형성방법 등은 당업자에게 자명한 범위내에서 다양하게 변경할 수 있을 것이다.
이상은 본 발명의 바람직한 실시예에 대해서 설명한 것으로, 본 발명은 상기 실시예에 한정되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 당업자에게 자명한 범위까지 변경될 수 있을 것이다.
상기 구성에 의한 본 발명은 산소플라즈마처리된 ITO층을 박막트랜지스터의 소스전극 및 드레인전극으로 사용함으로써, 저가이면서도 종래의 금과 유사한 정도의 높은 일함수를 가질 수 있어 유기 반도체층과의 에너지 장벽이 낮아 정공의 이동이 용이하게 된다.
또한, 산소플라즈마처리된 ITO층을 소스전극 및 드레인전극으로 사용함으로써 종래 금을 이용하는 것에 비하여 공정 제어가 용이하다.
Claims (13)
- 기판 상에 게이트전극을 형성하는 단계;상기 게이트전극을 포함한 기판 전면에 게이트절연막을 형성하는 단계;상기 게이트절연막 위에 서로 이격되도록 소스전극 및 드레인전극을 형성하는 단계; 및상기 게이트전극, 소스전극 및 드레인전극 상부에 유기 반도체층을 형성하는 단계를 포함하여 구성되며,이때, 상기 소스전극 및 드레인전극은 ITO층을 패터닝한 후 산소플라즈마처리하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 기판 상에 게이트전극을 형성하는 단계;상기 게이트전극을 포함한 기판 전면에 게이트절연막을 형성하는 단계;상기 게이트절연막 위에 서로 이격되도록 소스전극 및 드레인전극을 형성하는 단계; 및상기 게이트전극, 소스전극 및 드레인전극 상부에 유기 반도체층을 형성하는 단계를 포함하여 구성되며,이때, 상기 소스전극 및 드레인전극은 상부 ITO층 및 하부 금속층의 이중층을 패터닝한 후 산소플라즈마처리하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 유기 반도체층은 펜타센으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제 2항에 있어서,상기 소스전극 및 드레인전극을 구성하는 하부 금속층은 은, 구리, 또는 알루미늄인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 기판;상기 기판 상에 형성된 게이트전극;상기 게이트전극을 포함한 기판 전면에 형성된 게이트절연막;상기 게이트절연막 위에 서로 이격되어 형성되며, 산소플라즈마처리된 ITO층으로 이루어진 소스전극 및 드레인전극; 및상기 게이트전극, 소스전극 및 드레인전극 상부에 형성된 유기 반도체층을 포함하여 이루어진 유기 박막 트랜지스터.
- 기판;상기 기판 상에 형성된 게이트전극;상기 게이트전극을 포함한 기판 전면에 형성된 게이트절연막;상기 게이트절연막 위에 서로 이격되어 형성되며, 산소플라즈마처리된 상부 ITO층 및 하부 금속층의 이중층으로 이루어진 소스전극 및 드레인전극; 및상기 게이트전극, 소스전극 및 드레인전극 상부에 형성된 유기 반도체층을 포함하여 이루어진 유기 박막 트랜지스터.
- 제 5항 또는 제 6항에 있어서,상기 유기 반도체층은 펜타센으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 6항에 있어서,상기 소스전극 및 드레인전극을 구성하는 하부 금속층은 은, 구리, 또는 알루미늄으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
- 제1기판 및 제2기판;상기 제1기판 상에 종횡으로 형성되어 화소영역을 정의하는 게이트라인 및 데이터라인;상기 게이트라인 및 데이터라인의 교차점에 형성되며, 게이트전극, 소스전극, 드레인전극, 및 유기반도체층을 포함하여 이루어진 박막트랜지스터; 및상기 화소영역에 형성되며, 상기 박막트랜지스터의 드레인전극과 전기적으로 연결된 화소전극; 및상기 제1기판 및 제2기판 사이에 형성된 액정층을 포함하여 이루어지며,상기 데이터라인, 소스전극 및 드레인전극은 산소플라즈마처리된 ITO층으로 이루어진 것을 특징으로 하는 액정표시소자.
- 제1기판 및 제2기판;상기 제1기판 상에 종횡으로 형성되어 화소영역을 정의하는 게이트라인 및 데이터라인;상기 게이트라인 및 데이터라인의 교차점에 형성되며, 게이트전극, 소스전극, 드레인전극, 및 유기반도체층을 포함하여 이루어진 박막트랜지스터; 및상기 화소영역에 형성되며, 상기 박막트랜지스터의 드레인전극과 전기적으로 연결된 화소전극; 및상기 제1기판 및 제2기판 사이에 형성된 액정층을 포함하여 이루어지며,상기 데이터라인, 소스전극 및 드레인전극은 산소플라즈마처리된 상부 ITO층 및 하부 금속층의 이중층으로 이루어진 것을 특징으로 하는 액정표시소자.
- 제 9항 또는 제 10항에 있어서,상기 유기 반도체층은 펜타센으로 이루어진 것을 특징으로 하는 액정표시소자.
- 제 9항 또는 제 10항에 있어서,상기 금속층은 은, 구리, 또는 알루미늄으로 이루어진 것을 특징으로 하는 액정표시소자.
- 제 9항 또는 제 10항에 있어서,상기 제2기판에는 컬러필터 및 공통전극이 형성되어 있는 것을 특징으로 하는 액정표시소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101041A KR100628269B1 (ko) | 2004-12-03 | 2004-12-03 | 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101041A KR100628269B1 (ko) | 2004-12-03 | 2004-12-03 | 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060062266A KR20060062266A (ko) | 2006-06-12 |
| KR100628269B1 true KR100628269B1 (ko) | 2006-09-27 |
Family
ID=37158457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040101041A KR100628269B1 (ko) | 2004-12-03 | 2004-12-03 | 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100628269B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859113B1 (ko) * | 2007-02-13 | 2008-09-18 | 홍익대학교부설과학기술연구소 | 문턱 전압의 조절이 가능한 유기 박막 트랜지스터 및 그것의 제조방법 |
-
2004
- 2004-12-03 KR KR1020040101041A patent/KR100628269B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060062266A (ko) | 2006-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
| KR102180037B1 (ko) | 가요성 표시 장치 및 그 제조 방법 | |
| TWI360702B (en) | Liquid crystal display device and method for manuf | |
| TWI535034B (zh) | 畫素結構及其製作方法 | |
| US20070058101A1 (en) | Liquid crystal display device | |
| KR20070111378A (ko) | 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 및디스플레이 장치 | |
| US10923555B2 (en) | Organic light-emitting display apparatus | |
| US10784287B2 (en) | TFT substrate and manufacturing method thereof | |
| EP3333900A1 (en) | Thin film transistor and array substrate, and manufacturing method thereof, and display device | |
| US8785264B2 (en) | Organic TFT array substrate and manufacture method thereof | |
| KR100652055B1 (ko) | 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 | |
| KR100670379B1 (ko) | 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치 | |
| US8618538B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100647704B1 (ko) | 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법 | |
| KR100628269B1 (ko) | 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 | |
| KR100787439B1 (ko) | 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치 | |
| KR20060040826A (ko) | 박막 트랜지스터를 구비한 기판의 제조방법 및 상기방법을 이용한 평판 디스플레이 장치의 제조방법 | |
| KR100626051B1 (ko) | 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치 | |
| KR101310911B1 (ko) | 평판 표시장치용 폴리실리콘 박막 트랜지스터 기판의제조방법 | |
| KR100666633B1 (ko) | 평판 표시 장치 및 그 제조 방법 | |
| KR101785916B1 (ko) | 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치 | |
| KR20090059511A (ko) | 유기박막트랜지스터 제조방법 | |
| US10319749B1 (en) | Array substrate, fabricating method for the same and display device | |
| KR101482551B1 (ko) | 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101435474B1 (ko) | 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 13 |