KR20060058010A - 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기 - Google Patents

배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20060058010A
KR20060058010A KR1020050103719A KR20050103719A KR20060058010A KR 20060058010 A KR20060058010 A KR 20060058010A KR 1020050103719 A KR1020050103719 A KR 1020050103719A KR 20050103719 A KR20050103719 A KR 20050103719A KR 20060058010 A KR20060058010 A KR 20060058010A
Authority
KR
South Korea
Prior art keywords
region
wiring pattern
substrate
functional liquid
film
Prior art date
Application number
KR1020050103719A
Other languages
English (en)
Other versions
KR100669934B1 (ko
Inventor
가츠유키 모리야
도시미츠 히라이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060058010A publication Critical patent/KR20060058010A/ko
Application granted granted Critical
Publication of KR100669934B1 publication Critical patent/KR100669934B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 배선 패턴을 형성할 때에, 단선(斷線) 등의 품질 문제를 감소시킬 수 있는 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스, 전기 광학 장치, 및 전자 기기를 제공하는 것을 과제로 한다.
기판(P) 위에 액적 토출 헤드(1)로부터 배선 패턴용 기능액(X)을 토출하여 배선 패턴을 형성할 때에, 기판(P) 위의 뱅크(B)에 의해 구획된 오목부인 제 1 영역부(Gh)와 제 3 영역부(Ga)에 배선 패턴용 기능액(X)을 배치시키고, 모세관 현상을 이용하여, 제 1 영역부(Gh), 제 3 영역부(Ga)보다 좁은 제 2 영역부(Gd)에 배선 패턴용 기능액(X)을 유입시켜 소성(燒成)함으로써, 게이트 전극(11)과 게이트 배선(12)을 형성했다.
배선 패턴, 디바이스, 전기 광학 장치, 토출 헤드, 게이트 배선

Description

배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스, 전기 광학 장치 및 전자 기기{METHOD OF FORMING A WIRING PATTERN, METHOD OF MANUFACTURING A DEVICE, DEVICE, ELECTRO-OPTIC DEVICE, AND ELECTRONIC INSTRUMENT}
도 1은 본 실시예의 액적 토출 장치(IJ)의 개략 구성을 나타내는 사시도.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하는 모식 단면도.
도 3은 TFT 어레이 기판의 요부(要部)의 개략 구성을 나타낸 평면도.
도 4의 (a)는 TFT의 단면도, (b)는 게이트 배선과 소스 배선이 평면적으로 교차하는 부분의 단면도.
도 5는 배선 패턴 형성 방법을 나타내는 플로차트.
도 6의 (a) 내지 (h)는 배선 패턴을 형성하는 순서의 일례를 나타내는 모식도로서, (a), (c), (e), (g)는 평면도, (b)는 (a) 중의 C-C선에 따른 단면 구조를 나타내는 개략 단면도, (d)는 (c) 중의 C-C선에 따른 단면 구조를 나타내는 개략 단면도, (f)는 (e) 중의 C-C선에 따른 단면 구조를 나타내는 개략 단면도, (h)는 (g) 중의 C-C선에 따른 단면 구조를 나타내는 개략 단면도.
도 7의 (i) 내지 (n)은 배선 패턴을 형성하는 순서의 일례를 나타내는 모식도로서, (i), (k), (m)은 평면도, (j)는 (i) 중의 C-C선에 따른 단면 구조를 나타내는 개략 단면도, (l)은 (k) 중의 C-C선에 따른 단면 구조를 나타내는 개략 단면 도, (n)은 (m) 중의 C-C선에 따른 단면 구조를 나타내는 개략 단면도.
도 8은 배선 패턴의 개략 구성을 나타낸 도면으로서, (a)는 평면도, (b)는 (a) 중의 C-C선에 따른 단면 구조를 나타내는 개략 단면도.
도 9는 플라즈마 처리 장치의 개략 구성도.
도 10은 액정 표시 장치의 대향 기판 측으로부터 본 평면도.
도 11은 도 10의 H-H'선에 따른 단면도.
도 12는 액정 표시 장치의 등가 회로도.
도 13은 전자 기기로서의 휴대 전화의 사시도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 액적 토출 헤드
10 : TFT 어레이 기판
11 : 게이트 전극
12 : 게이트 배선
14 : 드레인 전극
16 : 소스 배선
17 : 소스 전극
19 : 화소 전극
30 : TFT
35 : 뱅크(B, B) 사이에 형성된 저부(底部)
71 : 제 1 배선 패턴으로서의 하지막
71a : 제 1 막
71b : 제 2 막
73 : 제 2 배선 패턴으로서의 도전막
77 : 제 3 배선 패턴으로서의 확산 방지막
79 : 배선 패턴
100 : 전기 광학 장치로서의 액정 표시 장치
600 : 전자 기기로서의 휴대 전화
B : 뱅크
Gh : 제 1 영역부
Gd : 제 2 영역부
Ga : 제 3 영역부
IJ : 액적 토출 장치
L : 액적
P : 기판
X(X1, X2, X3) : 배선 패턴용 기능액
본 발명은 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스, 전기 광학 장치 및 전자 기기에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 배선을 갖는 디바이스 제조에는 예를 들어 포토리소그래피법이 이용되고 있다. 이 포토리소그래피법은 미리 도전막을 형성한 기판 위에 레지스트라고 불리는 감광재를 도포하고, 회로 패턴에 광을 조사하여 노광 및 현상하며, 레지스트 패턴에 따라 도전막을 에칭함으로써 박막의 배선 패턴을 형성하는 것이다. 이 포토리소그래피법은 진공 장치 등의 대규모 설비와 복잡한 공정을 필요로 하고, 또한 재료 사용 효율도 몇% 정도로 그 대부분을 폐기해야만 하기 때문에, 제조 비용이 높다.
예를 들어, 특허문헌 1 및 특허문헌 2에 개시되어 있는 바와 같이, 액적 토출 헤드로부터 액체 재료인 기능액을 액적 형상으로 토출하는 액적 토출법을 이용하여 기판 위에 배선 패턴을 형성하는 방법이 제안되고 있다. 이 방법에서는 금속 미립자 등의 도전성 미립자를 분산시킨 기능액인 배선 패턴용 기능액을 기판에 직접 패턴 형성 영역에 배치하고, 그 후, 열처리나 레이저 조사를 행하여 박막의 도전막 패턴으로 변환한다. 이 방법에 의하면, 포토리소그래피가 불필요해져 프로세스가 대폭으로 간단해지는 동시에, 원재료의 사용량도 적게 해결된다는 이점이 있다(예를 들어, 특허문헌 1, 특허문헌 2 참조).
[특허문헌 1] 일본국 특개평11-274671호 공보
[특허문헌 2] 일본국 특개2000-216330호 공보
그런데, 상기 종래의 배선 패턴 형성 방법에서는, 게이트 배선을 형성하는 부분에 기능액을 액적 토출법에 의해 토출하여 배선 패턴을 형성하였다. 이 때, 게이트 배선을 형성하는 부분에 적하된 기능액이 모세관 현상에 의해 게이트 전극을 형성하는 부분을 향하여 흘러가, 게이트 배선을 형성하는 부분과 게이트 전극을 형성하는 부분이 기능액에 의해 충전되는 방법이었다. 그러나, 게이트 배선을 형성하는 부분은 게이트 전극을 형성하는 부분보다 폭이 넓기 때문에, 적하된 기능액의 대부분은 게이트 배선을 형성하는 부분에 흡수되어, 그곳에 체류되어 버리는 경향이 있었다. 그리고, 게이트 전극을 형성하는 부분에 기능액이 충분히 보급되지 않게 되는 경우가 있었다. 그리고, 기능액 소성 후에 얻어지는 배선 패턴은, 게이트 배선을 형성하는 부분보다 폭이 좁은 게이트 전극을 형성하는 부분의 얻어지는 막 두께가 불균일해지는 경우가 있었다. 그리고, 막 두께 부족이 발생하거나, 배선 패턴의 단선 등의 품질 문제가 발생하게 되는 경우가 있었다. 이 게이트 전극을 형성하는 부분의 막 두께가 얇아지면, 배선 패턴으로서의 배선 저항이 높아지는 경향이 있기 때문에, 화소의 구동 능력이 저하된다는 현상이 있었다. 따라서, 결과적으로는 안정된 트랜지스터 특성을 얻을 수 없는 경우가 있었다.
본 발명의 목적은 배선 패턴을 형성할 때에, 단선 등의 품질 문제를 감소시킬 수 있는 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스, 전기 광학 장치 및 전자 기기를 제공하는 것이다.
본 발명의 배선 패턴 형성 방법은, 기판 위의 소정 영역에 액적 토출법을 이용하여 배선 패턴을 형성하는 방법으로서, 상기 소정 영역이 제 1 영역부와, 상기 제 1 영역부와 접속된 제 2 영역부와, 상기 제 2 영역부와 접속된 제 3 영역부를 갖는 동시에, 상기 제 2 영역부의 폭이 상기 제 1 영역부 및 상기 제 3 영역부의 각 폭보다 좁아진 형상을 갖고 있으며, 상기 소정 영역에 기능액을 배치하기 위한 오목부를 형성하는 공정과, 상기 제 1 영역부에 상기 배선 패턴의 재료를 함유하는 기능액을 토출하는 제 1 토출 공정과, 상기 제 1 영역부에 토출된 상기 기능액을 건조시켜 막을 형성하는 제 1 성막 공정과, 상기 제 3 영역부에 상기 기능액을 토출하는 제 2 토출 공정과, 상기 제 3 영역부에 토출된 상기 기능액을 건조시켜 막을 형성하는 제 2 성막 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 기판 위의 소정 영역에 대응한 오목부에 기능액을 토출하여 배선 패턴을 형성할 때에, 오목부를 형성하는 공정과, 제 1 영역부에 기능액을 토출하여 건조시키는 제 1 성막 공정과, 제 3 영역부에 기능액을 토출하여 건조시키는 제 2 성막 공정이 있기 때문에, 기능액을 제 1 영역부에 토출하여 배치하면, 제 1 영역부보다 제 2 영역부의 폭이 좁기 때문에, 모세관 현상에 의해 기능액이 제 2 영역부에 유입되어 고화(固化)된다. 마찬가지로, 기능액을 제 3 영역부에 토출하여 배치하면, 제 3 영역부보다 제 2 영역부의 폭이 좁기 때문에, 모세관 현상에 의해 기능액이 제 2 영역부에 유입되어 고화된다. 그리고, 고화된 기능액이 제 2 영역부를 충전한다. 기능액이 충전된 제 2 영역부가 게이트 전극이기 때문에, 게이트 전극의 막 두께 부족이나 패턴 단선 등의 발생을 적게 억제할 수 있다. 따라서, 품질 문제가 적은 전기적 특성이 우수한 배선 패턴을 형성할 수 있다.
본 발명의 배선 패턴 형성 방법은, 상기 오목부를 형성하는 공정에서는 상기 기판 위에 상기 소정 영역을 둘러싸는 뱅크를 형성하는 것이 바람직하다.
본 발명에 의하면, 오목부가 뱅크로 형성되어 있기 때문에, 소정 영역에 토출된 기능액이 오목부에 들어가기 쉽다.
본 발명의 배선 패턴 형성 방법은, 상기 소정 영역에 형성된 상기 배선 패턴 중 상기 제 2 영역부에 형성된 부분이 게이트 전극인 것이 바람직하다.
본 발명에 의하면, 모세관 현상에 의해 기능액이 제 2 영역부에 축적되기 쉽기 때문에, 제 2 영역부의 막 두께를 균일하게 형성하기 쉬워지므로, 제 2 영역부로서의 게이트 전극의 막 두께 부족이나 패턴 단선 등의 발생을 적게 억제할 수 있다.
본 발명의 배선 패턴 형성 방법은, 상기 제 3 영역부는 외주(外周)의 일부에 원호(圓弧)를 갖는 형상을 구비하는 것이 바람직하다.
본 발명에 의하면, 제 3 영역부가 외주의 일부에 원호를 갖는 형상이기 때문에, 제 3 영역부에 토출된 기능액이 축적되기 쉬워져, 축적된 기능액이 모세관 현상에 의해 제 3 영역부로부터 제 2 영역부를 향하여 흐르기 쉬워진다.
본 발명의 배선 패턴 형성 방법은, 상기 배선 패턴은 상기 오목부에 상이한 상기 막이 복수층 배치되어 이루어지고, 상기 제 1 토출 공정, 상기 제 1 성막 공정, 상기 제 2 토출 공정, 상기 제 2 성막 공정을 1층마다 행하여 상이한 상기 막을 복수 적층하는 것이 바람직하다.
본 발명에 의하면, 제 1 및 제 2 토출 공정과 제 1 및 제 2 성막 공정이 있어, 제 1 막과 제 2 막을 1층마다 복수 형성하기 때문에, 상이한 적층막의 배선 패턴을 제공할 수 있다.
본 발명의 디바이스의 제조 방법은 기판 위의 소정 영역에 액적 토출법을 이용하여 배선 패턴이 형성된 디바이스의 제조 방법으로서, 상기 기판 위에 상술한 배선 패턴 형성 방법을 이용하여 배선 패턴을 형성하는 것을 특징으로 한다.
본 발명에 의하면, 게이트 전극의 막 두께 부족이나 패턴 단선 등의 품질 문제가 적은 전기적 특성이 우수한 배선 패턴을 형성할 수 있기 때문에, 배선 저항이 거의 균일해져 화소의 구동 능력 저하가 적은 디바이스를 제공할 수 있다.
본 발명의 디바이스의 제조 방법은 상기 기판 위에 상기 배선 패턴으로서 게이트 전극 및 게이트 배선을 형성하는 것이 바람직하다.
본 발명에 의하면, 게이트 전극과 게이트 배선의 막 두께가 거의 균일하게 형성됨으로써, 배선 저항이 보다 균일해지기 때문에, 화소의 구동 능력 저하가 적은, 전기적 특성이 우수한 디바이스를 제공할 수 있다.
본 발명의 배선 패턴은 기판 위의 소정 영역에 액적 토출법을 이용하여 형성된 배선 패턴으로서, 상기 소정 영역이 제 1 영역부와, 상기 제 1 영역부와 접속된 제 2 영역부와, 상기 제 2 영역부와 접속된 제 3 영역부를 갖는 동시에, 상기 제 2 영역부의 폭이 상기 제 1 영역부 및 상기 제 3 영역부의 각 폭보다 좁아진 형상을 갖고 있으며, 상기 제 1 영역부에 기능액을 토출하여 상기 기능액을 건조시켜 상기 제 1 영역부 및 제 2 영역부에 형성된 제 1 막과, 상기 제 3 영역부에 기능액을 토출하여 상기 기능액을 건조시켜 상기 제 3 영역부 및 제 2 영역부에 형성된 제 2 막을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 기판 위의 소정 영역에 대응한 오목부에 기능액을 토출하 여 배선 패턴을 형성할 때에, 기능액을 제 1 영역부에 토출하여 배치하면, 제 1 영역부보다 제 2 영역부의 폭이 좁기 때문에, 모세관 현상에 의해 기능액이 제 2 영역부에 유입되어 고화된다. 마찬가지로, 기능액을 제 3 영역부에 토출하여 배치하면, 제 3 영역부보다 제 2 영역부의 폭이 좁기 때문에, 모세관 현상에 의해 기능액이 제 2 영역부에 유입되어 고화된다. 그리고, 고화된 기능액이 제 2 영역부를 충전한다. 기능액이 충전된 제 2 영역부가 게이트 전극이기 때문에, 게이트 전극의 막 두께 부족이나 패턴 단선 등의 발생을 적게 억제할 수 있다. 따라서, 품질 문제가 적은 전기적 특성이 우수한 배선 패턴을 제공할 수 있다.
본 발명의 배선 패턴은 상기 기판 위에 형성된 오목부가 상기 소정 영역을 둘러싸는 뱅크로 형성되어 있는 것이 바람직하다.
본 발명에 의하면, 오목부가 뱅크로 형성되어 있기 때문에, 소정 영역에 토출된 기능액이 오목부에 들어가기 쉽다.
본 발명의 배선 패턴은 상기 소정 영역에 형성된 상기 배선 패턴 중 상기 제 2 영역부에 형성된 부분이 게이트 전극인 것이 바람직하다.
본 발명에 의하면, 모세관 현상에 의해 기능액이 제 2 영역부에 축적되기 쉽기 때문에, 제 2 영역부의 막 두께를 균일하게 형성하기 쉬워지므로, 제 2 영역부로서의 게이트 전극의 막 두께 부족이나 패턴 단선 등의 발생을 적게 억제할 수 있다.
본 발명의 배선 패턴은 상기 제 3 영역부는 외주의 일부에 원호를 갖는 형상을 구비하는 것이 바람직하다.
본 발명에 의하면, 제 3 영역부가 외주의 일부에 원호를 갖는 형상이기 때문에, 제 3 영역부에 토출된 기능액이 축적되기 쉬워져, 축적된 기능액이 제 3 영역부로부터 제 2 영역부를 향하여 흐르기 쉬워진다.
본 발명의 배선 패턴은 상기 배선 패턴은 상기 오목부에 상이한 상기 막이 복수층 배치되어 이루어지고, 상기 제 1 막, 상기 제 2 막이 복수 적층되어 있는 것이 바람직하다.
본 발명에 의하면, 배선 패턴에 제 1 막과 제 2 막이 있어, 이들 제 1 막과 제 2 막을 1층마다 복수 형성하기 때문에, 상이한 적층막의 배선 패턴을 제공할 수 있다.
본 발명의 디바이스는 기판 위의 소정 영역에 액적 토출법을 이용하여 배선 패턴이 형성된 디바이스로서, 상기 기판 위에 상술한 배선 패턴을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 상술한 배선 패턴을 구비하고 있기 때문에, 배선 저항이 거의 균일해져 화소의 구동 능력 저하가 적은, 전기적 특성이 우수한 디바이스를 제공할 수 있다.
본 발명의 디바이스는 상기 기판 위에 상기 배선 패턴으로서 게이트 전극 및 게이트 배선을 구비하는 것이 바람직하다.
본 발명에 의하면, 게이트 전극과 게이트 배선의 막 두께가 거의 균일하게 형성됨으로써, 배선 저항이 보다 균일해지기 때문에, 화소의 구동 능력 저하가 적은, 전기적 특성이 우수한 디바이스를 제공할 수 있다.
본 발명의 전기 광학 장치는 상술한 디바이스를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 화소의 구동 능력 저하가 적은, 전기적 특성이 우수한 디바이스를 갖고 있기 때문에, 안정된 트랜지스터 특성을 얻을 수 있다. 그리고, 품질이나 성능의 향상이 도모되는 전기 광학 장치를 제공할 수 있다. 또한, 전기 광학 장치로서는, 예를 들어 전계(電界)에 의해 물질의 굴절률이 변화하여 광의 투과율을 변화시키는 전기 광학 효과를 갖는 것 이외에, 전기 에너지를 광학 에너지로 변환하는 것 등도 포함하여 총칭한다. 구체적으로는, 전기 광학 물질로서 액정을 사용하는 액정 표시 장치, 유기 EL(Electro-Luminescence)을 사용하는 유기 EL 장치, 무기 EL을 사용하는 무기 EL 장치, 전기 광학 물질로서 플라즈마용 가스를 사용하는 플라즈마 디스플레이 장치 등이 있다. 더 나아가서는, 전기 영동 디스플레이 장치(EPD: Electrophoretic Display), 필드 이미션 디스플레이 장치(FED: 전계 방출 표시 장치: Field Emission Display) 등이 있다.
본 발명의 전자 기기는, 상술한 전기 광학 장치를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 품질이나 성능의 향상이 도모되는 전기 광학 장치를 갖고 있기 때문에, 보다 품질의 향상이 가능한 전자 기기를 제공할 수 있다.
이하, 본 발명의 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스, 전기 광학 장치 및 전자 기기에 대해서 실시예를 들어 첨부 도면에 따라 상세하게 설명한다.
(실시예)
본 실시예에서는, 액적 토출법에 의해 액적 토출 헤드(1)의 토출 노즐로부터 도전성 미립자를 함유하는 배선 패턴용 기능액(X)을 액적 형상으로 토출하고, 기판 위에 배선 패턴에 따라 형성된 뱅크 사이에 복수의 도전막으로 이루어지는 배선 패턴을 형성하는 경우의 예를 이용하여 설명한다. 여기서, 본 발명의 특징적인 구성 및 방법에 대해서 설명하기 전에, 우선, 액적 토출 방법에서 사용되는 배선 패턴용 기능액, 기판, 액적 토출 방법, 액적 토출 장치에 대해서 차례로 설명한다.
<배선 패턴용 기능액에 대해서>
배선 패턴용 기능액(X)은 도전성 미립자를 분산매에 분산시킨 분산액으로 이루어지는 것이다. 본 실시예에서는, 도전성 미립자로서, 예를 들어 금, 은, 구리, 철, 크롬, 망간, 몰리브덴, 티탄, 팔라듐, 텅스텐 및 니켈 중 어느 하나를 함유하는 금속 미립자 이외에, 이들의 산화물, 도전성 폴리머나 초전도체의 미립자 등이 사용된다. 이들 도전성 미립자는 분산성을 향상시키기 위해 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입경은 1㎚ 이상 0.1㎛ 이하인 것이 바람직하다. 0.1㎛보다 크면, 후술하는 액적 토출 헤드의 토출 노즐에 막힘이 생길 우려가 있다. 또한, 1㎚보다 작으면, 도전성 미립자에 대한 코팅제의 부피비가 커지고, 얻어지는 막 중의 유기물 비율이 과다해진다.
분산매로서는, 상기 도전성 미립자를 분산시킬 수 있는 것으로서, 응집(凝集)을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들어 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테 트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트,
Figure 112005062777840-PAT00001
-
부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥산 등의 극성 화합물을 예시할 수 있다. 이들 중 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법에 대한 적용의 용이성 면에서 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 액적 토출법에 의해 액체를 토출할 때, 표면장력이 0.02N/m 미만이면, 배선 패턴용 기능액(X)의 조성물의 토출 노즐면에 대한 습윤성이 증대하기 때문에 비행 만곡이 생기기 쉬워지고, 0.07N/m를 초과하면, 토출 노즐 선단(先端)에서의 메니스커스 형상이 안정되지 않기 때문에 토출량이나 토출 타이밍의 제어가 곤란해진다. 표면장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서 불소계, 실리콘계, 노니온계 등의 표면장력 조절제를 미량(微量) 첨가하는 것이 좋다. 노니온계 표면장력 조절제는 액체의 기판으로의 습윤성을 향상시키고, 막의 레벨링성을 개량하여, 막의 미세한 요철(凹凸) 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유할 수도 있다.
상기 분산액의 점도(粘度)는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 액적 토출법을 이용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작을 경우에는 토출 노즐 주변부가 배선 패턴용 기능액(X)의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 클 경우에는 토출 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적 토출이 곤란해진다.
<기판에 대해서>
배선 패턴이 형성되는 기판으로서는 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
<액적 토출법에 대해서>
여기서, 액적 토출법의 토출 기술로는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기열 변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극에 의해 전하를 부여하고, 편향 전극에 의해 재료의 비상(飛翔) 방향을 제어하여 토출 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 30㎏/㎠ 정도의 초고압을 인가하여 토출 노즐 선단 측에 재료를 토출시키는 것으로서, 제어 전압을 인가하지 않을 경우에는 재료가 직진하여 토출 노즐로부터 토출되고, 제어 전압을 인가하면 재료 사이에 정전적인 반발이 일어나 재료 가 비산(飛散)되어 토출 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아 변형하는 성질을 이용한 것으로서, 피에조 소자가 변형함으로써 재료를 저장한 공간에 가요(可撓) 물질을 통하여 압력을 부여하고, 이 공간으로부터 재료를 압출하여 토출 노즐로부터 토출시키는 것이다.
또한, 전기열 변환 방식은 재료를 저장한 공간 내에 설치한 히터에 의해 재료를 급격하게 기화(氣化)시켜 버블(기포)을 발생시키고, 버블의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간 내에 미소 압력을 가하고, 토출 노즐에 재료의 메니스커스를 형성하며, 이 상태에서 정전 인력을 가하고 나서 재료를 인출하는 것이다. 또한, 그 이외에, 전기장에 의한 유체(流體)의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용할 수 있다. 액적 토출법은 재료 사용에 낭비가 적고, 또한 소망하는 위치에 소망하는 양의 재료를 정확하게 배치할 수 있다는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액상 재료 1방울의 양은 예를 들어 1나노그램 내지 300나노그램이다.
다음으로, 본 발명에 따른 디바이스를 제조할 때에 사용되는 디바이스 제조 장치에 대해서 설명한다. 이 디바이스 제조 장치로서는, 액적 토출 헤드로부터 기판에 대하여 액적을 토출(적하)함으로써 디바이스를 제조하는 액적 토출 장치가 사용된다.
<액적 토출 장치에 대해서>
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타내는 사시도이다. 액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 베이스(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 배선 패턴용 기능액(X)이 배치되는 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정시키는 고정 기구(도시 생략)를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티노즐 타입의 액적 토출 헤드이며, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 하면에 X축 방향으로 나란히 일정 간격으로 설치되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는 스테이지(7)에 의해 지지되어 있는 기판(P)에 대하여 상술한 도전성 미립자를 함유하는 배선 패턴용 기능액(X)이 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 베이스(9)에 대하여 움직이지 않게 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동시킨다.
제어 장치(CONT)는 액적 토출 헤드(1)에 액적(L)의 토출 제어용 전압을 공급한다. 또한, 제어 장치(CONT)는 X축 방향 구동 모터(2)에 대하여 액적 토출 헤드(1)의 X축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급하는 동시에, Y축 방향 구동 모터(3)에 대하여 스테이지(7)의 Y축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝 하는 것으로서, Y축 방향 구동 모터(도시 생략)를 구비하고 있다. 이 Y축 방향 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 위에 도포된 배선 패턴용 기능액(X)에 함유되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대하여 액적(L)을 토출한다. 여기서, 이하의 설명에서 Y축 방향을 주사 방향, Y축 방향과 직교하는 X축 방향을 비주사 방향으로 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은 비주사 방향인 X축 방향으로 일정 간격으로 나란히 설치되어 있다. 또한, 도 1에서는 액적 토출 헤드(1)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여 기판(P)의 진행 방향에 대하여 교차시키도록 할 수도 있다. 이와 같이 하면, 액적 토출 헤드(1)의 각도를 조정함으로써 노즐 사이의 피치를 조절할 수 있 다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절가능하게 할 수도 있다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다. 도 2에서, 액체 재료(배선 패턴용 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있으며, 이 구동 회로(24)를 통하여 피에조 소자(22)에 전압을 인가하고, 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형하여 토출 노즐(25)로부터 액체 재료가 액적(L)으로서 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써 피에조 소자(22)의 왜곡량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써 피에조 소자(22)의 왜곡 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주기 어렵다는 이점을 갖는다.
다음으로, 본 실시예의 배선 패턴 형성 방법을 이용하여 제조되는 장치의 일례인 박막트랜지스터(TFT(Thin Film Transistor))에 대해서 설명한다. 도 3은 TFT 어레이 기판의 TFT 1개를 포함하는 일부분의 개략 구성을 나타낸 평면도이다. 도 4의 (a)는 TFT의 단면도이고, 도 4의 (b)는 게이트 배선과 소스 배선이 평면적으로 교차하는 부분의 단면도이다.
도 3에 나타낸 바와 같이, TFT(30)를 갖는 TFT 어레이 기판(10) 위에는 게이트 배선(12)과, 소스 배선(16)과, 드레인 전극(14)과, 드레인 전극(14)에 전기적으로 접속되는 화소 전극(19)을 구비하고 있다. 게이트 배선(12)은 X축 방향으로 연 장되도록 형성되고, 그 일부가 Y축 방향으로 연장되도록 형성된다. 그리고, Y축 방향으로 연장되는 게이트 배선(12)의 일부가 게이트 전극(11)으로서 사용된다. 또한, 게이트 전극(11)의 폭은 게이트 배선(12)의 폭보다도 좁게 되어 있다. 그리고, 이 게이트 배선(12)이 본 실시예의 배선 패턴 형성 방법에 의해 형성된다. 또한, Y축 방향으로 연장되도록 형성된 소스 배선(16)의 일부는 광폭(廣幅)으로 형성되어 있고, 이 소스 배선(16)의 일부가 소스 전극(17)으로서 사용된다.
도 4에 나타낸 바와 같이, 게이트 배선(12)은 기판(P) 위에 설치된 뱅크(B) 사이에 형성되어 있다. 게이트 배선(12) 및 뱅크(b)는 절연막(28)으로 덮여 있고, 절연막(28) 위에 소스 배선(16)과, 소스 전극(17)과, 드레인 전극(14)과, 뱅크(B1)가 형성되어 있다. 게이트 배선(12)은 절연막(28)에 의해 소스 배선(16)과 절연되어 있고, 게이트 전극(11)은 절연막(28)에 의해 소스 전극(17) 및 드레인 전극(14)과 절연되어 있다. 소스 배선(16)과, 소스 전극(17)과, 드레인 전극(14)은 절연막(29)으로 덮여 있다.
다음으로, 본 실시예의 배선 패턴 형성 방법에 대해서 설명한다. 도 5는 본 실시예에 따른 배선 패턴 형성 방법의 일례를 나타내는 플로차트이다. 도 6의 (a) 내지 (h) 및 도 7의 (i) 내지 (m)은 배선 패턴을 형성하는 순서의 일례를 나타내는 모식도이다. 도 8의 (a)는 배선 패턴의 개략 구성을 나타낸 평면도이고, 도 8의 (b)는 (a) 중의 C-C선에 따른 단면 구조를 나타내는 개략 단면도이다.
본 실시예에 따른 배선 패턴 형성 방법은, 상술한 배선 패턴 형성용 기능액(X)을 기판(P) 위에 배치하고, 기판(P) 위에 배선막을 형성하여 배선 패턴을 형성 하는 것이다. 스텝 S1은 기판(P) 위에 배선 패턴의 형상에 따른 오목부를 형성하도록 뱅크(B)를 돌출 설치하는 뱅크 형성 공정이고, 다음 스텝 S2는 기판(P)에 친액성을 부여하는 친액화 처리 공정이며, 다음 스텝 S3은 뱅크(B)의 표면에 발액성을 부여하는 발액화 처리 공정이다. 또한, 다음 스텝 S4는 발액성이 부여된 뱅크(B) 내의 제 1 영역부에 배선 패턴용 기능액(X)을 배치하는 기능액 배치 공정이고, 다음 스텝 S5는 배선 패턴용 기능액(X)을 건조시켜 하지막(71)을 형성하는 중간 건조 공정이고, 다음 스텝 S6은 제 3 영역부에 배선 패턴용 기능액(X)을 배치하는 기능액 배치 공정이며, 그리고 최후의 스텝 S7은 이들 배선 패턴용 기능액(X)과 하지막(71)을 열처리하는 소성 공정이다.
이하, 각 스텝의 공정마다 상세하게 설명한다. 또한, 여기서는 기판(P) 위에 하지막(71), 도전막(73), 확산 방지막(77)으로 구성된 적층막 배선 패턴(79)을 형성하는 경우에 대해서 설명한다. 본 실시예에서는 기판(P)으로서 유리 기판이 사용된다.
처음으로, 스텝 S1의 뱅크 형성 공정에 대해서 설명한다. 이 뱅크 형성 공정에서는, 우선, 뱅크(B)의 형성 재료를 도포하기 전에, 표면 개질(改質) 처리로서, 기판(P)에 대하여 HMDS 처리가 행해진다. HMDS 처리는 헥사메틸디실라잔((CH3)3SiNHSi(CH3)3)을 증기 상태로 하여 도포하는 방법이다. 이에 의해, 뱅크(B)와 기판(P)의 밀착성이 향상되는 밀착층으로서의 HMDS층(도시 생략)이 기판(P) 위에 형성된다.
뱅크(b)는 구획 부재로서 기능하는 부재이며, 뱅크(B)의 형성은 포토리소그래피법이나 인쇄법 등 임의의 방법에 의해 행할 수 있다. 예를 들어 포토리소그래피법을 사용할 경우는, 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등 소정의 방법에 의해 기판(P) 위에 뱅크(B)의 높이에 맞추어 뱅크(B)의 형성 재료를 도포하여 레지스트층을 형성한다. 그리고, 뱅크(B)의 형상(배선 패턴 형상)에 맞추어 마스크를 설치하고, 레지스트층을 노광 및 현상함으로써 뱅크(B)의 형상에 맞춘 레지스트층을 남긴다. 마지막으로 에칭하여 마스크 이외의 부분의 뱅크(B) 형성 재료를 제거한다.
도 6의 (a)에 나타낸 바와 같이, 배선 패턴용 기능액(X)을 배치하기 위해 구비된 오목부로서의 제 1 영역부(Gh), 제 2 영역부(Gd), 제 3 영역부(Ga)가 뱅크(B)에 의해 둘러싸이도록 형성되어 있다. 제 1 영역부(Gh)는 배선의 패턴이 형성됨으로써, 게이트 배선(12)으로 되고, 마찬가지로 제 2 영역부(Gd)는 게이트 전극(11)으로 된다. 제 2 영역부(Gd)는 제 1 영역부(Gh)와 접속되어 배치되어 있고, 제 2 영역부(Gd)의 한쪽 단부에 제 3 영역부(Ga)가 접속되어 배치되어 있다. 그리고, 제 1 영역부(Gh)의 폭은 제 2 영역부(Gd)에 비하여 넓게 형성되어 있다. 제 3 영역부(Ga)의 폭은 제 2 영역부(Gd)보다 넓게 형성되어 있고, 제 3 영역부(Ga)는 그 외주 부분에 원호 형상을 가진 부분을 구비하고 있다.
도 6의 (b)에 나타낸 바와 같이, 뱅크(b)는 기판(P) 위에 배치되어 있고, 이 뱅크(B)에 의해 둘러싸인 제 1 영역부(Gh), 제 2 영역부(Gd), 제 3 영역부(Ga)에서의 바닥 부분이 저부(底部)(35)이다.
본 실시예의 배선 패턴 형성 방법에서는, 뱅크(B)의 형성 재료로서, 무기질 재료가 사용된다. 무기질 재료에 의해 뱅크(B)를 형성하는 방법으로서는, 예를 들어 각종 코팅법이나 CVD법(화학적 기상 성장법) 등을 이용하여 기판(P) 위에 무기질 재료로 이루어지는 층을 형성한 후, 에칭이나 에싱(ashing) 등에 의해 패터닝하여 소정 형상의 뱅크(B)를 얻을 수 있다. 또한, 기판(P)과는 다른 물체 위에서 뱅크(B)를 형성하고, 이것을 기판(P) 위에 배치할 수도 있다.
뱅크(B)의 형성 재료로서는, 배선 패턴용 기능액(X)에 대하여 발액성을 나타내는 재료일 수도 있고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(불소화)가 가능하며 하지 기판과의 밀착성이 양호하여 포토리소그래피에 의한 패터닝이 용이한 절연 유기 재료일 수도 있다. 무기질 뱅크(B)의 형성 재료로서는, 예를 들어 실리카 유리, 알킬실록산 폴리머, 알킬실세스키옥산 폴리머, 수소화 알킬실세스키옥산 폴리머, 폴리아릴에테르 중 어느 하나를 포함하는 스핀온 글래스막, 다이아몬드막, 및 불소화 비정질 탄소막 등을 들 수 있다. 또한, 무기질 뱅크(B)의 형성 재료로서, 예를 들어 에어로겔, 다공질 실리카 등을 사용할 수도 있다.
또한, 뱅크(B)의 형성 재료로서, 유기질 재료를 사용할 수도 있다. 뱅크(B)를 형성하는 유기 재료로서는, 배선 패턴용 기능액(X)에 대하여 발액성을 나타내는 재료일 수도 있고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(불소화)가 가능하며 하지 기판과의 밀착성이 양호하여 포토리소그래피에 의한 패터닝이 용이한 유기 재료일 수도 있다. 예를 들어 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 페놀 수지, 멜라민 수지 등의 고분자 재료를 사용할 수 있다. 또는, 무기 골 격(실록산 결합)을 주쇄(主鎖)로 하여 유기기를 가진 재료일 수도 있다.
기판(P) 위에 뱅크(B, B)가 형성되면, 불산 처리가 실시된다. 불산 처리는 예를 들어 2.5% 불산 수용액에 의해 에칭을 실시함으로써 뱅크(B, B) 사이의 HMDS층(도시 생략)을 제거하는 처리이다.
다음으로, 스텝 S2의 친액화 처리 공정에 대해서 설명한다. 이 친액화 처리 공정에서는, 뱅크(B, B) 사이의 저부(35)(기판(P)의 노출부)에 친액성을 부여하는 친액화 처리가 행해진다. 친액화 처리 공정으로서는, 자외선을 조사하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라즈마 처리 등을 선택할 수 있다. 본 실시예에서는 O2 플라즈마 처리를 실시한다.
O2 플라즈마 처리는 기판(P)에 대하여 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사(照射)한다. O2 플라즈마 처리의 조건의 일례로서, 예를 들어 플라즈마 파워가 50W 내지 1,000W, 산소 가스 유량이 50㎖/min 내지 100㎖/min, 플라즈마 방전 전극에 대한 기판(P)의 상대 이동 속도가 0.5㎜/sec 내지 10㎜/sec, 기판 온도가 70℃ 내지 90℃이다.
그리고, 기판(P)이 유리 기판인 경우, 그 표면은 배선 패턴용 기능액(X)에 대하여 친액성을 갖고 있지만, 본 실시예와 같이 O2 플라즈마 처리나 자외선 조사 처리를 실시함으로써, 뱅크(B, B) 사이에서 노출되는 기판(P) 표면(저부(35))의 친액성을 더 높일 수 있다. 여기서, 뱅크 사이의 저부(35)의 배선 패턴용 기능액(X) 에 대한 접촉각이 15° 이하로 되도록 O2 플라즈마 처리나 자외선 조사 처리가 행해지는 것이 바람직하다.
도 9는 O2 플라즈마 처리를 행할 때에 사용하는 플라즈마 처리 장치의 일례를 나타내는 개략 구성도이다. 도 9에 나타낸 플라즈마 처리 장치는 교류 전원 (41)에 접속된 전극(42)과, 접지 전극인 시료(試料) 테이블(40)을 갖고 있다. 시료 테이블(40)은 시료인 기판(P)을 지지하면서 Y축 방향으로 이동할 수 있게 되어 있다. 전극(42)의 하면에는 이동 방향과 직교하는 X축 방향으로 연장되는 2개의 평행한 방전 발생부(44, 44)가 돌출 설치되어 있는 동시에, 방전 발생부(44)를 둘러싸도록 유전체 부재(45)가 설치되어 있다. 유전체 부재(45)는 방전 발생부(44)의 이상(異常) 방전을 방지하는 것이다. 그리고, 유전체 부재(45)를 포함하는 전극(42)의 하면은 대략 평면 형상으로 되어 있고, 방전 발생부(44) 및 유전체 부재(45)와 기판(P) 사이에는 약간의 공간(방전 갭)이 형성되게 되어 있다. 또한, 전극(42)의 중앙에는 X축 방향으로 가늘고 길게 형성된 처리 가스 공급부의 일부를 구성하는 가스 분출구(46)가 설치되어 있다. 가스 분출구(46)는 전극 내부의 가스 통로(47) 및 중간 챔버(48)를 통하여 가스 도입구(49)에 접속되어 있다.
가스 통로(47)를 통과하여 가스 분출구(46)로부터 분사된 처리 가스를 포함하는 소정 가스는 상기 공간 속을 이동 방향(Y축 방향)의 전방(前方) 및 후방(後方)으로 나뉘어 흐르고, 유전체 부재(45)의 전단(前端) 및 후단(後端)으로부터 외부에 배기된다. 이와 동시에, 교류 전원(41)으로부터 전극(42)에 소정의 전압이 인가되고, 방전 발생부(44, 44)와 시료 테이블(40) 사이에서 기체 방전이 발생한다. 그리고, 이 기체 방전에 의해 생성되는 플라즈마에서 상기 소정 가스의 여기(勵起) 활성종이 생성되고, 방전 영역을 통과하는 기판(P)의 표면 전체가 연속적으로 처리된다.
본 실시예에서는, 상기 소정 가스는 처리 가스인 산소(O2)와, 대기압 근방의 압력 하에서 방전을 용이하게 개시시키고, 또한 안정되게 유지하기 위한 헬륨(He), 아르곤(Ar) 등의 희가스나 질소(N2) 등의 불활성 가스를 혼합한 것이다. 특히 처리 가스로서 산소를 사용함으로써, 뱅크(B, B) 사이의 저부(35)에서의 뱅크(B) 형성 시의 유기물(레지스트나 HMDS) 잔사(殘渣)를 제거할 수 있다. 즉, 상기 불산 처리에서는 뱅크(B, B) 사이의 저부(35)의 HMDS(유기물)가 완전히 제거되지 않는 경우가 있다. 또는, 뱅크(B, B) 사이의 저부(35)에서의 뱅크(B) 형성 시의 레지스트(유기물)가 남아 있는 경우도 있다. 그래서, O2 플라즈마 처리를 행함으로써, 뱅크(B, B) 사이의 저부(35)의 잔사가 제거된다.
또한, 여기서는 불산 처리를 행함으로써 HMDS층(도시 생략)을 제거하도록 설명했지만, O2 플라즈마 처리 또는 자외선 조사 처리에 의해 뱅크(B, B) 사이의 저부(35)의 HMDS층(도시 생략)을 충분히 제거할 수 있기 때문에, 불산 처리는 행하지 않아도 된다. 또한, 여기서는 친액화 처리로서 O2 플라즈마 처리 또는 자외선 조사 처리 중 어느 한쪽을 행하도록 설명했지만, O2 플라즈마 처리와 자외선 조사 처 리를 조합시킬 수도 있다.
다음으로, 스텝 S3의 발액화 처리 공정에 대해서 설명한다. 이 발액화 처리 공정에서는, 뱅크(B)에 대해서 발액화 처리를 행하고, 그 표면에 발액성을 부여한다. 발액화 처리로서는, 사불화탄소(테트라플루오로메탄)를 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용한다. CF4 플라즈마 처리의 조건은 예를 들어 플라즈마 파워가 50W 내지 1,000W, 사불화탄소 가스 유량이 50㎖/min 내지 100㎖/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5㎜/sec 내지 20㎜/sec, 기체 온도가 70℃ 내지 90℃로 된다. 또한, 처리 가스로서는, 테트라플루오로메탄에 한정되지 않고, 다른 플루오로카본계 가스, 또는 SF6나 SF5CF3 등의 가스도 사용할 수 있다. CF4 플라즈마 처리에는 도 9를 참조하여 설명한 플라즈마 처리 장치를 사용할 수 있다.
이러한 발액화 처리를 행함으로써, 뱅크(B, B)에는 이것을 구성하는 수지 중에 불소기가 도입되고, 뱅크(B, B)에 대하여 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2 플라즈마 처리는 뱅크(B)의 형성 전에 행할 수도 있지만, O2 플라즈마에 의한 전처리가 행해지는 것이 불소화(발액화)되기 더 쉽다는 성질이 있기 때문에, 뱅크(B)를 형성한 후에 O2 플라즈마 처리하는 것이 바람직하다.
또한, 뱅크(B, B)에 대한 발액화 처리에 의해, 앞서 친액화 처리한 뱅크(B, B) 사이의 기판(P) 노출부에 대하여 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어질 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, 기판(P)은 그 친액성, 즉, 습윤성이 실질상 손상되지 않는다.
상술한 친액화 처리 공정 및 발액화 처리 공정에 의해, 뱅크(B)의 발액성이 뱅크(B, B) 사이의 저부(35)의 발액성보다 높아지도록 표면 개질 처리된다. 또한, 여기서는 친액화 처리로서 O2 플라즈마 처리를 행하고 있지만, 상술한 바와 같이, 기판(P)이 유리 등으로 이루어질 경우에는 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, O2 플라즈마 처리를 행하지 않고 CF4 플라즈마 처리만을 행하는 것에 의해서도, 뱅크(B)의 발액성을 뱅크(B, B) 사이의 저부(35)보다 높게 할 수 있다. 배선 패턴용 기능액(X)을 배치하기 전의 상태를 도 6의 (a) 및 (b)에 나타낸다.
다음으로, 스텝 S4의 기능액 배치 공정에 대해서 설명한다. 이 기능액 배치 공정에서는, 상기한 액적 토출 장치(IJ)에 의한 액적 토출법을 이용하여, 배선 패턴용 기능액(X)이 기판(P) 위의 뱅크(B, B) 사이에 배치된다. 이 기능액 배치 공정에서는, 액적 토출 헤드(1)로부터 배선 패턴 형성용 재료를 함유하는 배선 패턴용 기능액(X)을 액적(L)으로 하여 토출한다. 액적 토출 장치(IJ)에 의한 액적 토출법을 이용하여, 하지막(71)을 형성하기 위한 배선 패턴용 기능액(X)이 도 6의 (c) 및 (d)에 나타낸 바와 같이 제 1 영역부(Gh)에 배치된다. 그리고, 도 6의 (e) 및 (f)에 나타낸 바와 같이, 제 1 영역부(Gh)에 배치된 배선 패턴용 기능액(X)의 일부가 모세관 현상에 의해 제 2 영역부(Gd)에 유입된다. 또한, 하지막(71)을 형 성하기 위한 배선 패턴용 기능액(X(X1))은 하지막(71)을 형성하는 원료로서 망간을 사용하고, 용매(분산매)로서 디에틸렌글리콜디에틸에테르를 사용한다.
본 실시예에서는, 액적(L)을 토출하는 분위기는 온도 60℃ 이하, 습도 80% 이하로 설정되어 있는 것이 바람직하다. 이에 의해, 액적 토출 헤드(1)의 토출 노즐(25)이 막히지 않아 안정된 액적 토출을 행할 수 있다.
다음으로, 스텝 S5의 중간 건조 공정에 대해서 설명한다. 이 중간 건조 공정에서는, 기판(P)에 배선 패턴용 기능액(X(X1))을 배치한 후, 분산매 제거 및 막 두께 확보를 위해, 필요에 따라 건조 처리를 행한다. 건조 처리는 예를 들어 기판 (P)을 가열하는 통상의 핫플레이트, 전기로 등에 의한 처리 이외에, 램프 어닐링에 의해 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로서는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는 출력 10W 이상 5,000W 이하의 범위의 것이 사용되지만, 본 실시예에서는 100W 이상 1,000W 이하의 범위로 충분하다. 도 6의 (g) 및 (h)에 나타낸 바와 같이, 배선 패턴용 기능액(X(X1))을 중간 건조시킴으로써, 제 1 영역부(Gh)와 제 2 영역부(Gd)의 일부에 제 1 막(71a)이 형성된다.
다음으로, 스텝 S6의 기능액 배치 공정에 대해서 설명한다. 이 기능액 배치 공정에서는, 도 7의 (i) 및 (j)에 나타낸 바와 같이, 제 3 영역부(Ga)에 배선 패턴용 기능액(X(X1))을 배치하면, 제 3 영역부(Ga)에 배치된 배선 패턴용 기능액(X(X1))이 도 7의 (k) 및 (l)에 나타낸 바와 같이 모세관 현상에 의해 제 2 영역부 (Gd)에 유입된다.
다음으로, 스텝 S7의 소성 공정에 대해서 설명한다. 이 소성 공정에서는, 배선 패턴용 기능액(X(X1)) 중의 분산매 제거 및 막 두께 확보를 위한 열처리를 행한다. 또한, 금속 미립자의 표면에는 분산성을 향상시키기 위해 유기물 등의 코팅이 행해질 경우에는, 이 코팅재도 제거할 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리가 실시된다. 열처리 및/또는 광처리는 통상 대기 중에서 행해지지만, 필요에 따라 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중, 또는 수소 등의 환원 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(沸點)(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 운동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적절히 결정된다. 본 실시예에서는 패턴을 형성한 배선 패턴용 기능액(X)에 대하여 대기중 클린오븐에 의해 280℃ 내지 300℃에서 300분간의 소성 공정이 행해진다. 또한, 예를 들어 유기 은 화합물의 유기분을 제거하기 위해서는, 약 200℃에서 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용할 경우에는, 실온 이상 250℃ 이하에서 행하는 것이 바람직하다. 이상의 공정에 의해 토출 공정 후의 건조막은 미립자 사이의 전기적 접촉이 확보되고, 도전성막으로 변환된다. 이상의 공정에 의해 토출 공정 후에는 제 3 영역부(Ga)와 제 2 영역부(Gd)의 일부에 제 2 막(71b)이 형성된다. 그 결과, 도 7의 (m) 및 (n)에 나타낸 바와 같이, 제 1 배선 패턴으로서의 하지막(71)이 형성된다.
도 8의 (a)에 나타낸 바와 같이, 뱅크(B)로 둘러싸인 영역은 제 1 영역부 (Gh), 제 2 영역부(Gd), 제 3 영역부(Ga)로 구성되어 있다. 또한, 기판(P) 위에 제 1 배선 패턴으로서의 하지막(71)이 형성됨으로써, 제 1 영역부(Gh)는 게이트 배선(12)으로 되고, 제 2 영역부(Gd)는 게이트 전극(11)으로 된다. 도 8의 (b)에 나타낸 바와 같이, 기판(P) 위에 뱅크(B)로 둘러싸인 영역에 3층 구조의 적층막의 배선 패턴(79)이 형성되어 있다. 이 배선 패턴(79)은 제 1 배선 패턴으로서의 하지막(71), 제 2 배선 패턴으로서의 도전막(73), 제 3 배선 패턴으로서의 확산 방지막(77)으로 구성된다.
다음으로, 이 3층 구조의 적층막의 배선 패턴(79)의 형성 방법에 대해서 설명한다. 도 5에 나타낸 스텝 S1 내지 스텝 S7을 행하고, 기판(P) 위에 제 1 배선 패턴으로서의 하지막(71)을 형성한다. 다음으로, 도 5에 나타낸 스텝 S4 내지 스텝 S7을 반복하여(도 6의 (c) 내지 (n)), 제 2 배선 패턴으로서의 도전막(73)을 형성한다. 또한, 도 5에 나타낸 스텝 S4 내지 스텝 S7을 반복하여(도 6의 (c) 내지 (n)), 제 3 배선 패턴으로서의 확산 방지막(77)을 형성한다. 그리고, 기판(P) 위에 하지막(71)과 도전막(73)과 확산 방지막(77)이 적층된 3층 구조의 적층막의 배선 패턴(79)을 얻는다.
보다 구체적으로는, 제 2 배선 패턴으로서의 도전막(73)을 형성하기 위한 도전성 재료로서 유기 은 화합물을 사용하고, 배선 패턴용 기능액(X(X2))의 용매(분산매)로서 디에틸렌글리콜디에틸에테르를 사용한다. 도 5에 나타낸 스텝 S4의 기능액 배치 공정에서, 배선 패턴용 기능액(X(X2))을 액적 토출 헤드(1)로부터 토출하여 제 1 영역부(Gh)에 배치한다. 스텝 S5의 중간 건조 공정에서 배선 패턴용 기 능액(X(X2))을 건조시킨다. 또한, 스텝 S6의 기능액 배치 공정에서 배선 패턴용 기능액(X(X2))을 제 3 영역부(Ga)에 배치하여, 스텝 S7의 소성 공정에서 소성한다. 제 1 배선 패턴으로서의 하지막(71) 위에 제 2 배선 패턴으로서의 도전막(73)을 형성한다.
다음으로, 제 3 배선 패턴으로서의 확산 방지막(77)을 형성하기 위한 확산 방지 재료로서 니켈을 사용하고, 배선 패턴용 기능액(X(X3))의 용매(분산매)로서 디에틸렌글리콜디에틸에테르를 사용한다. 도 5에 나타낸 스텝 S4의 기능액 배치 공정에서, 배선 패턴용 기능액(X(X3))을 액적 토출 헤드(1)로부터 토출하여 제 1 영역부(Gh)에 배치한다. 스텝 S5의 중간 건조 공정에서 배선 패턴용 기능액(X(X3))을 건조시킨다. 또한, 스텝 S6의 기능액 배치 공정에서 배선 패턴용 기능액(X)을 제 3 영역부(Ga)에 배치하여, 스텝 S7의 소성 공정에서 소성한다. 제 2 배선 패턴으로서의 도전막(73) 위에 제 3 배선 패턴으로서의 확산 방지막(77)을 형성한다. 그리고, 기판(P) 위에 하지막(71)과 도전막(73)과 확산 방지막(77)이 3층 구조에 적층된 적층막의 배선 패턴(79)을 얻는다.
또한, 배선 패턴용 기능액(X2)과 배선 패턴용 기능액(X3)의 배치 방법은 상술한 배선 패턴용 기능액(X1)의 배치 방법과 동일하다. 액적 토출 헤드(1)로부터 제 1 영역부(Gh)에 배치된 배선 패턴용 기능액(X2)은 모세관 현상에 의해 제 2 영역부(Gd)에 유입되고, 기능액을 건조시켜 고화하면 막이 형성된다. 마찬가지로, 제 3 영역부(Ga)에 배치된 배선 패턴용 기능액(X3)은 모세관 현상에 의해 제 2 영역부(Gd)에 유입되고, 기능액을 건조시켜 고화하면 막이 형성된다.
이상과 같은 실시예에서는 다음과 같은 효과를 얻을 수 있다.
(1) 제 1 영역부(Gh)에 배치된 배선 패턴용 기능액(X(X1))이 모세관 현상에 의해 제 1 영역부(Gh)로부터 제 2 영역부(Gd)를 향하여 유입되고, 이 기능액을 건조시켜 고화하면 막이 형성된다. 또한, 제 3 영역부(Ga)를 설치함으로써, 제 3 영역부(Ga)에 배치된 배선 패턴용 기능액(X(X1))이 모세관 현상에 의해 제 2 영역부(Gd)에 유입되고, 이 기능액을 건조시켜 고화하면 막이 형성된다. 이 때, 기능액이 보다 많이 제 2 영역부(Gd)에 충전되기 때문에, 제 2 영역부(Gd)인 게이트 전극(11)에서의 막 두께가 거의 균일하게 형성된다. 또한, 게이트 전극(11)의 막 두께 부족이나 패턴 단선을 적게 억제할 수 있기 때문에, 게이트 전극(11)과 게이트 배선(12)의 막 두께가 균일하게 형성된다. 이 막 두께가 균일하게 형성됨으로써, 패턴으로서의 배선 저항이 거의 균일해지기 때문에, 전기적 특성이 우수한 배선 패턴을 형성할 수 있다.
(2) 전기적 특성이 우수한 배선 패턴을 형성할 수 있기 때문에, 화소의 구동 능력 저하를 억제할 수 있는 디바이스가 얻어진다.
(3) 전기적 특성이 우수한 디바이스가 얻어지기 때문에, 안정된 트랜지스터 특성을 얻을 수 있다. 따라서, 품질이나 성능의 향상이 도모되는 전기 광학 장치및 전자 기기를 제공할 수 있다.
<표시 장치(전기 광학 장치) 및 그 제조 방법>
다음으로, 본 발명에 따른 전기 광학 장치의 일례인 액정 표시 장치(100)에 대해서 설명한다. 본 실시예의 액정 표시 장치(100)는 제 1 실시예에서 설명한 회 로 배선 형성 방법을 이용하여 형성된 회로 배선을 갖는 TFT를 구비하고 있다.
도 10은 본 실시예에 따른 액정 표시 장치(100)에 대해서 각 구성요소와 함께 나타낸 대향 기판 측으로부터 본 평면도이고, 도 11은 도 10의 H-H'선에 따른 단면도이다. 도 12는 액정 표시 장치(100)의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 또한 이하의 설명에 사용한 각 도면에서는 각 층이나 각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 한다.
도 10 및 도 11에 있어서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100)는 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성 밀봉재인 밀봉재(52)에 의해 접합되고, 이 밀봉재(52)에 의해 구획된 영역 내에 액정(50)이 봉입(封入) 및 유지되어 있다. 밀봉재(52)는 기판면 내의 영역에서 폐쇄된 프레임 형상으로 형성되어 있다.
밀봉재(52) 형성 영역의 내측 영역에는 차광성 재료로 이루어지는 주변 구획(53)이 형성되어 있다. 밀봉재(52)의 외측 영역에는 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 나머지 1변에는 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들어 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자 그룹을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 할 수도 있다. 또한, 액정 표시 장치(100)에서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드 등의 동작 모드나, 표준 백색 모드/표준 흑색 모드에 따라, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기서는 도시를 생략한다. 또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성할 경우에는, 대향 기판(20)에 있어서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에 예를 들어 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그의 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시영역에서는, 도 12에 나타난 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는 화소 스위칭용 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는 이 순서에 의해 선순차(線順次)로 공급할 수도 있고, 서로 인접하는 복수의 데이터선 (6a)끼리에 대하여 그룹마다 공급하도록 할 수도 있다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서에 의해 선순차로 인가하도록 구성되 어 있다.
또한, 상기 실시예에서는 TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했지만, 액정 표시 장치(100) 이외에도 예를 들어 유기 EL(일렉트로루미네선스) 표시 디바이스에 응용할 수 있다. 유기 EL 표시 디바이스는 형광성의 무기 및 유기 화합물을 함유하는 박막을 음극과 양극에 의해 사이에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 재결합시킴으로써 여기자(엑시톤)을 생성시키고, 이 엑시톤이 비활성일 때의 광의 방출(형광 및 인광)을 이용하여 발광시키는 소자이다. 그리고, 상기 TFT(30)를 갖는 기판 위에 유기 EL 표시 소자에 사용되는 형광성 재료 중 적색, 녹색 및 청색의 각 발광색을 나타내는 재료, 즉, 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 배선 패턴용 기능액(X)으로 하고, 각각을 패터닝함으로써, 자발광 풀컬러(full-color) EL 디바이스를 제조할 수 있다. 본 발명에서의 디바이스(전기 광학 장치) 범위에는 이러한 유기 EL 디바이스도 포함하는 것이다.
또한, 본 발명에 따른 디바이스(전기 광학 장치)로서는, 상기 이외에, PDP(플라즈마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막면에 평행하게 전류를 흐르게 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용할 수 있다.
<전자 기기>
다음으로, 본 발명에 따른 액정 표시 장치(100)를 구비한 전자 기기에 대해서 설명한다.
도 13은 휴대 전화의 일례를 나타낸 사시도이다. 도 13에 있어서, 휴대 전화 본체(600)를 나타내고, 상기 실시예의 액정 표시 장치(100)를 구비한 액정 표시부 (601)를 나타낸다.
도 13에 나타낸 휴대 전화 본체(600)는 상기한 실시예의 액정 표시 장치(100)를 구비한 것이며, 상기 실시예의 뱅크 구조를 갖는 패턴 형성 방법에 의해 형성된 액정 표시 장치를 구비한 것이기 때문에, 높은 품질이나 성능을 얻을 수 있다. 또한, 본 실시예의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상 바람직한 실시예를 들어 본 발명을 설명했지만, 본 발명은 상기 각 실시예에 한정되는 것이 아니라, 이하에 나타낸 바와 같은 변형도 포함하여, 본 발명의 목적을 달성할 수 있는 범위에서 다른 어느쪽의 구체적인 구조 및 형상으로 설정할 수 있다.
(변형예 1)
상술한 실시예에서, 제 1 영역부(Gh)에 배선 패턴용 기능액(X)을 배치하고, 건조시키고 나서 제 3 영역부(Ga)에 배선 패턴용 기능액(X)을 다시 배치하여 소성했지만, 이에 한정되지 않는다. 예를 들어 공정을 반대로 하여 제 3 영역부(Ga)에 배선 패턴용 기능액(X)을 배치하고, 건조시키고 나서 제 1 영역부(Gh)에 배선 패턴용 기능액(X)을 다시 배치하여 소성할 수도 있다. 이와 같이 하여도, 실시예와 마찬가지로, 완성된 게이트 전극(11)에서의 막 두께를 거의 균일하게 형성할 수 있 다. 또한, 게이트 전극(11)의 막 두께 부족이나 패턴 단선을 적게 억제할 수 있다. 게이트 전극(11)과 게이트 배선(12)의 막 두께가 거의 균일하게 형성되기 때문에, 실시예와 동일한 효과를 얻을 수 있다. 또한, 적층막의 배선 패턴(79)도 동일한 방법에 의해 형성할 수 있기 때문에, 실시예와 동일한 효과가 얻어진다.
(변형예 2)
상술한 실시예에서, 제 3 영역부(Ga)의 외주를 원호 형상으로 했지만, 이에 한정되지 않는다. 예를 들어 정사각형이나 직사각형일 수도 있다. 이와 같이 하여도, 제 3 영역부(Ga)에 배치된 배선 패턴용 기능액(X)이 모세관 현상에 의해 제 2 영역부(Gd)에 유입되기 때문에, 실시예와 동일한 효과가 얻어진다.
(변형예 3)
상술한 실시예에서, 제 3 영역부(Ga)의 저부(35)의 높이를 제 1 영역부(Gh), 제 2 영역부(Gd)와 동일한 높이로 했지만, 이에 한정되지 않는다. 예를 들어 제 3 영역부(Ga)의 저부(35)를 제 1 영역부(Gh), 제 2 영역부(Gd)보다 높게 할 수도 있. 이와 같이 하여도, 제 3 영역부(Ga)에 배치된 배선 패턴용 기능액(X)이 모세관 현상에 의해 제 2 영역부(Gd)에 유입되기 때문에, 실시예와 동일한 효과가 얻어진다.
(변형예 4)
상술한 실시예에서, 제 3 영역부(Ga)의 저부(35)의 높이를 제 1 영역부(Gh), 제 2 영역부(Gd)와 동일한 높이로 했지만, 이에 한정되지 않는다. 예를 들어 제 3 영역부(Ga)의 저부(35)를 제 1 영역부(Gh), 제 2 영역부(Gd)보다 낮게 할 수도 있다. 이와 같이 하여도, 제 3 영역부(Ga)의 높이가 낮아짐으로써, 제 3 영역부(Ga) 의 용적이 증대되지만, 단위시간당 배치하는 배선 패턴용 기능액(X)의 양을 증가시키면 되기 때문에, 실시예와 동일한 효과를 얻을 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면 배선 패턴을 형성할 때에, 단선 등의 품질 문제를 감소시킬 수 있는 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스, 전기 광학 장치 및 전자 기기를 제공할 수 있다.

Claims (16)

  1. 기판 위의 소정 영역에 액적 토출법을 이용하여 배선 패턴을 형성하는 방법으로서,
    상기 소정 영역이 제 1 영역부와, 상기 제 1 영역부와 접속된 제 2 영역부와, 상기 제 2 영역부와 접속된 제 3 영역부를 갖는 동시에, 상기 제 2 영역부의 폭이 상기 제 1 영역부 및 상기 제 3 영역부의 각 폭보다 좁아진 형상을 갖고 있으며,
    상기 소정 영역에 기능액을 배치하기 위한 오목부를 형성하는 공정과,
    상기 제 1 영역부에 상기 배선 패턴의 재료를 함유하는 기능액을 토출하는 제 1 토출 공정과,
    상기 제 1 영역부에 토출된 상기 기능액을 건조시켜 막을 형성하는 제 1 성막 공정과,
    상기 제 3 영역부에 상기 기능액을 토출하는 제 2 토출 공정과,
    상기 제 3 영역부에 토출된 상기 기능액을 건조시켜 막을 형성하는 제 2 성막 공정을 갖는 것을 특징으로 하는 배선 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 오목부를 형성하는 공정에서는 상기 기판 위에 상기 소정 영역을 둘러싸는 뱅크를 형성하는 것을 특징으로 하는 배선 패턴 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 소정 영역에 형성된 상기 배선 패턴 중 상기 제 2 영역부에 형성된 부분이 게이트 전극인 것을 특징으로 하는 배선 패턴 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 영역부는 외주(外周)의 일부에 원호(圓弧)를 갖는 형상을 구비하고 있는 것을 특징으로 하는 배선 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 배선 패턴은 상기 오목부에 상이한 상기 막이 복수층 배치되어 이루어지고,
    상기 제 1 토출 공정, 상기 제 1 성막 공정, 상기 제 2 토출 공정, 상기 제 2 성막 공정을 1층마다 행하여 상이한 상기 막을 복수 적층하는 것을 특징으로 하는 배선 패턴 형성 방법.
  6. 기판 위의 소정 영역에 액적 토출법을 이용하여 배선 패턴이 형성된 디바이스의 제조 방법으로서,
    상기 기판 위에 제 1 항에 기재된 배선 패턴 형성 방법을 이용하여 상기 배선 패턴을 형성하는 것을 특징으로 하는 디바이스의 제조 방법.
  7. 제 6 항에 있어서,
    상기 기판 위에 상기 배선 패턴으로서 게이트 전극 및 게이트 배선을 형성하는 것을 특징으로 하는 디바이스의 제조 방법.
  8. 기판 위의 소정 영역에 액적 토출법을 이용하여 형성된 배선 패턴으로서,
    상기 소정 영역이 제 1 영역부와, 상기 제 1 영역부와 접속된 제 2 영역부와, 상기 제 2 영역부와 접속된 제 3 영역부를 갖는 동시에, 상기 제 2 영역부의 폭이 상기 제 1 영역부 및 상기 제 3 영역부의 각 폭보다 좁아진 형상을 갖고 있으며,
    상기 제 1 영역부에 기능액을 토출하여 상기 기능액을 건조시켜 상기 제 1 영역부 및 제 2 영역부에 형성된 제 1 막과,
    상기 제 3 영역부에 기능액을 토출하여 상기 기능액을 건조시켜 상기 제 3 영역부 및 제 2 영역부에 형성된 제 2 막을 구비하고 있는 것을 특징으로 하는 배선 패턴.
  9. 제 8 항에 있어서,
    상기 기판 위에 형성된 오목부가 상기 소정 영역을 둘러싸는 뱅크로 형성되어 있는 것을 특징으로 하는 배선 패턴.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 소정 영역에 형성된 상기 배선 패턴 중 상기 제 2 영역부에 형성된 부분이 게이트 전극인 것을 특징으로 하는 배선 패턴.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 제 3 영역부는 외주의 일부에 원호를 갖는 형상을 구비하고 있는 것을 특징으로 하는 배선 패턴.
  12. 제 9 항에 있어서,
    상기 배선 패턴은 상기 오목부에 상이한 상기 막이 복수층 배치되어 이루어지고,
    상기 제 1 막, 상기 제 2 막이 복수 적층되어 있는 것을 특징으로 하는 배선 패턴.
  13. 기판 위의 소정 영역에 액적 토출법을 이용하여 배선 패턴이 형성된 디바이스로서,
    상기 기판 위에 제 8 항에 기재된 상기 배선 패턴을 구비하고 있는 것을 특징으로 하는 디바이스.
  14. 제 13 항에 있어서,
    상기 기판 위에 상기 배선 패턴으로서 게이트 전극 및 게이트 배선을 구비하고 있는 것을 특징으로 하는 디바이스.
  15. 제 13 항 또는 제 14 항에 기재된 디바이스를 구비하고 있는 것을 특징으로 하는 전기 광학 장치.
  16. 제 15 항에 기재된 전기 광학 장치를 구비하고 있는 것을 특징으로 하는 전자 기기.
KR1020050103719A 2004-11-24 2005-11-01 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기 KR100669934B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00338517 2004-11-24
JP2004338517A JP4311342B2 (ja) 2004-11-24 2004-11-24 配線パターンの形成方法及びデバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20060058010A true KR20060058010A (ko) 2006-05-29
KR100669934B1 KR100669934B1 (ko) 2007-01-16

Family

ID=36461463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103719A KR100669934B1 (ko) 2004-11-24 2005-11-01 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US20060110919A1 (ko)
JP (1) JP4311342B2 (ko)
KR (1) KR100669934B1 (ko)
CN (1) CN1780530A (ko)
TW (1) TWI317254B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009075252A (ja) * 2007-09-19 2009-04-09 Ricoh Co Ltd 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置
FR2938834B1 (fr) * 2008-11-27 2011-03-04 Commissariat Energie Atomique Procede de realisation d'une matrice de retention et comprenant un liquide fonctionnel
KR101064381B1 (ko) * 2009-07-29 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101034718B1 (ko) * 2009-10-13 2011-05-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치
WO2012067060A1 (ja) * 2010-11-19 2012-05-24 シャープ株式会社 薄膜トランジスタの製造方法、および、それを用いて製造された薄膜トランジスタを含む表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW369672B (en) * 1997-07-28 1999-09-11 Hitachi Ltd Wiring board and its manufacturing process, and electrolysis-free electroplating method
US6766817B2 (en) * 2001-07-25 2004-07-27 Tubarc Technologies, Llc Fluid conduction utilizing a reversible unsaturated siphon with tubarc porosity action
US6616967B1 (en) * 2002-04-15 2003-09-09 Texas Instruments Incorporated Method to achieve continuous hydrogen saturation in sparingly used electroless nickel plating process
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
TWI275333B (en) * 2003-12-05 2007-03-01 Ind Tech Res Inst Method for forming metal wire by microdispensing

Also Published As

Publication number Publication date
JP4311342B2 (ja) 2009-08-12
CN1780530A (zh) 2006-05-31
KR100669934B1 (ko) 2007-01-16
US20060110919A1 (en) 2006-05-25
TWI317254B (en) 2009-11-11
TW200626033A (en) 2006-07-16
JP2006147976A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
US7235415B2 (en) Film pattern formation method, device and method for manufacturing the same, electro-optical device, electronic device, and method for manufacturing active matrix substrate
KR100690547B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
US7008809B2 (en) Pattern formation method and pattern formation apparatus, method for manufacturing device, electro-optical device, electronic device, and method for manufacturing active matrix substrate
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100691717B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및 디바이스
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR100723590B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR100703020B1 (ko) 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기
KR100592372B1 (ko) 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
KR100735951B1 (ko) 막 패턴의 형성 방법 및 장치의 제조 방법
KR100737307B1 (ko) 막 패턴의 형성 방법, 디바이스 및 그 제조 방법, 전기광학 장치와 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
KR100733057B1 (ko) 패턴 형성 방법, 배선 형성 방법, 반도체 장치, tft디바이스, 전기 광학 장치 및 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee