KR20060055612A - 유기전계 발광표시장치의 제조방법 - Google Patents

유기전계 발광표시장치의 제조방법 Download PDF

Info

Publication number
KR20060055612A
KR20060055612A KR1020040094504A KR20040094504A KR20060055612A KR 20060055612 A KR20060055612 A KR 20060055612A KR 1020040094504 A KR1020040094504 A KR 1020040094504A KR 20040094504 A KR20040094504 A KR 20040094504A KR 20060055612 A KR20060055612 A KR 20060055612A
Authority
KR
South Korea
Prior art keywords
pixel electrode
layer
light emitting
display device
forming
Prior art date
Application number
KR1020040094504A
Other languages
English (en)
Inventor
이정열
박준영
김재중
민경욱
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040094504A priority Critical patent/KR20060055612A/ko
Publication of KR20060055612A publication Critical patent/KR20060055612A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 화소분리막을 형성한 다음 유기막을 증착하기 전에 전처리공정을 수행하여 수명을 향상시키고 특성을 향상시킬 수 있는 유기전계 발광표시장치의 제조방법을 개시한다.
본 발명의 유기전계 발광표시장치의 제조방법은 기판상에 화소전극을 형성하는 단계와; 상기 화소전극의 일부분을 노출시키는 개구부를 구비하는 절연막을 형성하는 단계와; 전처리공정을 수행하는 단계와; 상기 개구부내의 화소전극상에 유기막층을 증착하는 단계를 포함하고, 상기 전처리공정은 상기 절연막의 잔유물 제거단계와; 세정단계와; 건조단계와; 표면처리하는 단계를 구비한다.
상기 전처리공정중 상기 절연막의 잔유물 제거단계는 Excimer UV를 25-35초 동안 조사하고, 세정단계는 수소수를 이용하여 1㎛ 보다 크고 5㎛ 보다는 작은 크기를 갖는 파티클을 제거한 다음 25kgf/㎠ 의 고압수로 5㎛이상의 크기를 갖는 파티클을 제거한다. 건조공정은 진공오븐내에서 180-250℃의 온도로 15-45분동안 실시하고, 상기 표면처리단계는 O2 플라즈마를 이용하여 표면처리한다.

Description

유기전계 발광표시장치의 제조방법{Method for fabricating OLED}
도 1a 및 도 1b는 본 발명의 실시예에 따른 유기전계 발광표시장치의 제조방법을 설명하기 위한 공정단면도,
도 2는 본 발명의 유기전계 발광표시장치의 제조방법에 있어서, 전처리공정중 진공오븐에서의 건조공정을 수행한 경우의 수명특성을 나타낸 도면,
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 기판 130 : 박막 트랜지스터
120, 140, 150 : 절연막 131 : 반도체층
132 : 게이트전극 134, 135 : 소오스/드레인 전극
160 : 애노드전극 170 : 화소분리막
175 : 개구부 180 : 유기막층
190 : 캐소드전극
본 발명은 유기전계 발광표시장치에 관한 것으로서, 보다 구체적으로는 화소분리막을 형성한 다음 유기막층을 증착하기 전에 전처리공정을 수행하는 유기전계 발광표시장치의 제조방법에 관한 것이다.
통상적으로 액티브 매트릭스 유기전계 발광표시장치(AMOLED)는 기판상에 다수의 화소가 배열되고, 각 화소는 적어도 하나의 스위칭 박막 트랜지스터와, 하나의 구동 박막 트랜지스터 및 캐패시터와 유기전계 발광소자를 구비한다. 유기전계 발광소자는 화소전극인 하부전극과 상부전극 및 상, 하부전극사이에 개재된 유기막층을 구비한다.
종래의 유기전계 발광표시장치를 제조하는 방법은 기판상에 박막 트랜지스터를 제조한 다음, 상기 박막 트랜지스터에 연결되는 유기전계 발광소자를 제조한다. 유기전계 발광소자를 제조하는 방법은 화소전극을 형성하는 단계, 화소전극의 일부분을 노출시키는 개구부를 구비하는 화소분리막을 형성하는 단계, 유기막층을 형성하는 단계 및 상부전극인 캐소드전극을 형성하는 단계를 포함한다.
종래에는 기판상에 화소분리막을 위한 절연막을 형성하고, 상기 화소전극의 일부분이 노출되도록 사진식각공정을 통하여 상기 절연막을 식각하여 개구부를 형성한 다음 개구부내의 화소전극상에 유기막층을 증착하였다. 종래의 유기전계 발광표시장치를 제조할 때, 사진식각공정을 통해 화소분리막에 개구부를 형성하여 화소전극을 노출시킨 다음 노출된 화소전극상에 유기막층을 형성한다.
이로 인해, 유기물질을 포함하는 화소분리막의 식각공정후 기판표면상에 유기물 또는 파티클이 잔류하게 되고, 또한 이송중에서 기판표면에 파티클이 흡착된다. 이로 인하여 후속으로 증착되는 유기막층의 특성이 저하되고 수명이 저하되는 문제점이 있었다. 또한, 화소분리막의 형성공정후 잔류하는 수분에 후속으로 증착 되는 유기막층이 취약하게 되어 그의 특성이 저하될 뿐만 아니라 수명이 저하되는 문제점이 있었다.
일본공개특허 제2003-332058호에는 화소전극의 일부분을 노출시키는 개구부를 구비하는 평탄화막을 형성한 다음 평탄화막에 포함되어 있는 수분을 제거하기 위하여 열처리공정을 수행하는 기술이 개시되었다. 그러나, 상기 특허는 화소전극의 일부분을 노출시키는 평탄화막을 형성한 다음 유기막을 제거하기 전에 열처리공정을 수행하므로써 수분에 의한 영향을 감소시킬 수는 있으나, 잔존 유기물질 및 파티클에 의한 영향이 남아있는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 화소전극의 일부분을 노출시켜 주는 개구부를 구비하는 화소분리막을 형성한 다음 유기막층을 증착하기 전에 전처리공정을 수행하여 특성 및 수명을 향상시킬 수 있는 유기전계 발광표시장치의 제조방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 기판상에 화소전극을 형성하는 단계와; 상기 화소전극의 일부분을 노출시키는 개구부를 구비하는 절연막을 형성하는 단계와; 전처리공정을 수행하는 단계와; 상기 개구부내의 화소전극상에 유기막층을 증착하는 단계를 포함하고, 상기 전처리공정은 상기 절연막의 잔유물을 제거하는 단계와; 파티클을 제거하기 위한 세정단계와; 수분을 제거하기 위한 건조단계와; 기판표면을 표면처리하는 단계를 구비하는 유기전계 발광표시장치의 제조방법을 제 공하는 것을 특징으로 한다.
상기 절연막은 화소분리막, 평탄화막 및 보호막으로부터 선택되는 유기막이다. 상기 전처리공정중 상기 절연막의 잔유물을 제거하는 단계는 Excimer UV를 25초 내지 35초동안 조사하여 상기 절연막의 잔유물을 제거한다.
상기 전처리공정중 세정단계는 소정크기의 파티클을 제거하기 위한 1차세정단계와; 상기 1차세정단계보다 작은 크기 또는 큰 크기의 파티클을 제거하기 위한 2차세정단계와; 순수로 세정하는 3차세정단계를 구비한다.
상기 전처리공정중 1차세정단계는 수소수를 이용하여 1㎛ 보다 크고 5㎛ 보다는 작은 크기를 갖는 파티클을 제거하고, 2차세정단계는 25kgf/㎠ 의 고압수로 5㎛이상의 크기를 갖는 파티클을 제거한다. 또는, 상기 전처리공정중 1차세정단계는 25kgf/㎠ 의 고압수로 5㎛이상의 크기를 갖는 파티클을 제거하고, 2차세정단계는 수소수를 이용하여 1㎛ 보다 크고 5㎛ 보다는 작은 크기를 갖는 파티클을 제거한다.
상기 전처리공정중 건조공정은 진공오븐내에서 180 내지 250℃의 온도로 15 내지 45분동안 실시하고, 상기 표면처리단계는 O2 플라즈마를 이용하여 기판표면을 표면처리한다.
상기 기판은 상기 화소전극에 연결되어 상기 화소전극을 구동하기 위한 박막 트랜지스터를 포함하며, 상기 절연막에 개구부를 형성한 다음 상기 개구부를 통해 노출되는 화소전극인 하부전극상에 유기막층을 형성하는 단계와; 기판상에 상부전극을 형성하는 단계를 더 포함한다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 유기전계 발광표시장치의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.
도 1a를 참조하면, 기판(100)상에 버퍼층(110)을 형성하고, 통상적인 박막 트랜지스터 제조공정을 통해 상기 버퍼층(110)상에 박막 트랜지스터(130)를 형성한다. 상기 박막 트랜지스터(130)는 버퍼층(110)상에 형성되고 소오스/드레인영역(도면상에는 도시되지 않음)을 구비하는 반도체층(131)과, 상기 반도체층(131)의 상부에 형성된 게이트(132) 및 상기 반도체층(131)의 소오스/드레인 영역에 각각 콘택홀을 통해 각각 연결되는 소오스/드레인 전극(134), (135)을 구비한다.
상기 반도체층(131)과 게이트전극(132) 그리고 게이트전극(132)과 소오스/드레인 전극(134), (135)사이에는 절연막(120)이 개재되어 서로 절연되어 있다. 상기 절연막(120)은 게이트 절연막 및 층간 절연막 등을 포함한다.
상기 절연막(120)상에 상기 박막 트랜지스터(130)의 소오스/드레인 전극(134), (135)중 하나의 전극, 예를 들어 드레인 전극(135)을 노출시키는 비어홀을 구비하는 보호막(140)이 형성된다. 상기 보호막(140)상에 상기 박막 트랜지스터(130)의 드레인 전극(135)을 노출시키는 비어홀(155)을 구비하는 평탄화막(150)이 형성된다.
상기 평탄화막(150)상에 상기 비어홀(155)을 통해 상기 박막 트랜지스터(130)의 드레인 전극(135)에 연결되는 유기전계 발광소자의 하부전극인 화소전극(160)이 형성된다. 본 발명의 유기전계 발광표시장치는 전면발광구조를 가지므로, 상기 화소전극(160)은 반사전극을 구비한다. 그러므로, 도면상에는 도시되지 않았으나, 상기 화소전극(160)의 하부에는 반사막이 형성되고, 상기 화소전극(160)은 투명전극물질을 포함한다.
상기 화소전극(160)이 형성된 평탄화막(150)상에 아크릴계 수지등과 같은 유기절연막(170)을 기판상에 증착한다. 상기 유기절연막(170)상에 화소분리막의 개구부 형성을 위한 마스크패턴(도면상에는 도시되지 않음)을 형성한다. 상기 마스크패턴을 이용하여 상기 유기절연막(170)을 식각하여 개구부(175)를 구비한 화소분리막(170)을 형성한다.
화소분리막(170)을 형성한 다음 유기막을 증착하기 전에 특성을 향상시키고 수명을 연장시키기 위한 전처리공정을 수행한다. 상기 전처리공정은 UV 처리단계, 세정단계, 건조단계 및 플라즈마 처리단계의 4단계를 순차적으로 수행한다.
상기 전처리공정에 대하여 상세히 설명하면 다음과 같다.
먼저, UV 처리를 하는데, Excimer UV 를 25초 내지 35초동안 조사하여 화소분리막에 개구부를 형성하기 위한 식각공정후 남아있는 잔존 유기물을 제거한다. 이어서, 세정공정을 통해 기판표면의 파티클을 제거한다. 세정공정은 고압수에 의한 1차 세정단계, 수소수에 의한 2차 세정단계 및 순수에 의한 3차 세정단계로 진행된다.
1차 세정단계에서는 4 내지 15 kgf/㎠ 의 고압수로 5㎛이상의 크기를 갖는 파티클을 제거하고, 2차 세정단계에서는 수소수를 이용하여 1㎛보다크고 5㎛보다는 작은 크기를 갖는 파티클을 제거한다. 마지막으로 3차 세정단계에서는 순수로 린스 한다. 본 발명의 다른 예로서, 상기 세정공중 1차 세정공정에서 수소수를 이용하여 1㎛ 보다 크고 5㎛보다 작은 크기를 갖는 파티클을 제거한 다음 2차 세정공정에서 5㎛ 이상의 크기를 갖는 파티클을 제거하고, 3차 세정공정으로 린스할 수도 있다.
이어서, 건조공정은 화소분리막에 흡착되어 있는 개스를 제거하고 남아있는 수분을 제거하기 위한 공정으로서, 진공 오븐내에서 열처리한다. 이때, 건조공정은 진공오븐내에서 180 내지 250℃의 온도범위로 15 내지 45분동안 수행하여 수분 및 개스를 제거한다.
마지막으로 O2 플라즈마 처리를 수행하여 전처리공정을 완료한다. O2 플라즈마 처리를 하여 화소전극의 투명도전막의 표면 특성을 향상시킨다.
도 1b를 참조하면, 전처리공정을 통해 표면특성이 개선된, 상기 화소분리막(170)의 개구부(175)내의 화소전극(160)상에 유기막층(180)을 형성한다. 기판상에 상부전극인 캐소드전극(190)을 형성한다. 상기 유기막층(180)은 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층 및 정공억제층으로부터 선택되는 하나이상의 유기막을 포함한다.
상기한 바와같은 방법으로 제조된 유기전계 발광표시장치는 화소분리막인 유기절연막의 식각후 남아있는 유기잔존물 및 파티클과 수분을 전처리공정을 통해 제거하여 줌으로써, 암점과 같은 불량을 방지한다. 기판상에 유기전계발광소자를 제조한 다음 봉지기판으로 상기 기판을 접착시켜 줄 때 기판표면에 유기물질이 남아있게 되면 상, 하기판의 접착정도가 열악하지만, 본 발명에서와 같이 전처리공정을 통해 기판표면의 유기물질을 제거한 다음 상, 하기판을 합착하게 되면 상, 하기판 간의 접착력이 우수해진다.
이와 같이 전처리공정을 통해 제조된 본 발명의 유기전계 발광표시장치와 통상적인 유기전계 발광표시장치의 특성을 비교하여 보면 다음과 같다.
(표 1)은 전처리공정에 따른 본 발명의 유기전계 발광표시장치의 상, 하부 기판의 합착정도를 나타낸 것이다.
(표 1)에서 "O" 는 공정이 수행되었음을 의미하고, "X"는 공정이 수행되지 않았음을 의미한다. "EUV"는 Excimer UV 처리공정을 의미하고, "세정"은 고압수 및 수소수를 이용한 세정공정을 의미하며, "VA"는 진공오븐에서의 건조공정을 의미한다. 또한, "HP"는 고압샤워(high pressure shower) 세정공정을 의미하며, "N2"는 N2 분위기의 오븐에서의 건조공정을 의미하고, "플라즈마"는 플라즈마 처리공정을 의미한다. 또한, "D"는 상, 하부기판의 합착정도가 열악함을 의미하고, "G" 는 상, 하부기판의 합착정도가 양호함을 의미한다.
(표 1)로부터 세정공정, UV 처리공정 및 건조공정을 순차적으로 수행하는 "전처리공정 1" 은 상, 하부기판의 합착정도가 열악하다. 세정공정 및 UV 처리공정을 순차적으로 수행하는 "전처리공정 2"는 상, 하부기판의 합착정도가 열악하다.
한편, UV 처리공정, 세정공정 및 건조공정을 순차적으로 수행하는 "전처리공정 3" 은 상, 하부기판의 합착정도가 열악하다. UV 처리공정, 세정공정, 건조공정 및 UV 처리공정을 순차적으로 수행하는 "전처리공정 4"는 상, 하부기판의 합착정도가 양호하다. UV 처리공정, 세정공정, 건조공정, UV 처리공정 및 건조공정을 순차적으로 수행하는 "전처리공정 5"의 경우, 상, 하부기판의 합착정도가 열악하다.
한편, UV 처리공정, 세정공정, 건조공정, UV 처리공정 및 고압샤워 세정공정을 순차적으로 수행하는 "전처리공정 6" 은 상, 하부기판의 합착정도가 열악하다. UV 처리공정, 세정공정, 건조공정 및 플라즈마 처리공정을 순차적으로 수행하는 "전처리공정 7"는 상, 하부기판의 합착정도가 양호하다.
(표 1)로부터 알 수 있는 바와같이, 본 발명에서와 같이, UV 처리공정, 세정공정, 건조공정 및 플라즈마 처리공정을 순차적으로 진행하는 전처리공정을 수행하여야만 상, 하부기판의 합착정도가 양호함을 알 수 있다. 그리고, 상기 4단계의 전처리공정중 임의 하나이상의 공정이 배제되거나 또는 추가되는 경우에는 상, 하부기판의 합착정도가 열악함을 알 수 있다.
한편, UV처리공정, 세정공정, 건조공정 및 UV 처리공정을 수행하는 전처리공정을 수행하는 경우에도 상, 하부기판의 합착정도가 양호하다. 하지만, 마지막전처리공정으로 UV 처리공정을 수행하는 경우에는 상, 합기판의 합착정도는 양호하지만, 유기막으로 된 화소분리막이 축소(shrinkage)되는 등의 불량이 발생하게 된다. 그러므로, 화소분리막을 형성한 다음 유기막층을 증착하기 전에 반드시 UV 처리공정, 고압수 및 수소수를 이용한 세정공정, 진공오븐내에서의 건조공정 및 O2 플라즈마 처리공정의 4단계를 순차적으로 수행하는 것이 바람직하다.
(표 1)
EUV 세정 EUV VA EUV HP N2 플라즈마 결과
1 X O O O X X X X D급
2 X O O X X X X X D급
3 O O X O X X X X D급
4 O O X O O X X X G급
5 O O X O O X O X D급
6 O O X O O O X X D급
7 O O X O X X X O G급
도 3은 전처리공정중 진공오븐내에서 건조공정을 수행한 본 발명의 유기전계 발광표시장치와 건조공정을 수행하지 않은 종래의 유기전계 발광표시장치의 수명을 비교 도시한 것이다.
도 3에서 "A"는 전처리공정을 수행하지 않은 경우 측정된 상대휘도를 나타낸 것이고, "B"는 진공오븐내에서 180 내지 250℃의 온도범위 그리고 15분 내지 45분의 열처리온도와 시간을 변화시켜 측정한 경우의 상대휘도를 나타낸 것이다.
도 3을 참조하면, 유기막을 증착하기 전에 건조공정을 수행하지 않은 종래의 유기전계 발광표시장치에 비하여 진공오븐내에서 건조공정을 수행한 본 발명의 유기전계 발광표시장치의 수명이 향상됨을 알 수 있다.
본 발명의 실시예는 기판상에 박막 트랜지스터가 형성되고, 박막 트랜지스터를 포함한 기판상에 보호막 및 평탄화막이 형성되고, 평탄화막상에 비어홀을 통해 박막 트랜지스터에 화소전극이 연결되는 유기전계 발광표시장치에 있어서, 상기 화소전극의 일부분을 노출시키는 개구부를 구비하는 화소분리막을 형성한 다음 전처리공정을 수행하는 방법에 대하여 설명하였으나, 이에 국한되는 것이 아니라 다양한 단면구조를 갖는 유기전계 발광표시장치에 있어서 화소전극의 일부분을 노출시키는 개구부를 구비하는 화소분리막을 형성한 다음 전처리공정을 수행하는 방법에는 모두 적용가능하다.
본 발명의 실시예에서는 화소전극의 일부분을 노출시켜 주는 화소분리막을 형성한 다음 전처리공정을 수행하는 것을 예시하였으나, 이에 반드시 국한되는 것이 아니라 화소전극의 일부분을 노출시켜 주는 개구부가 유기절연막으로 된 평탄화 막 또는 유기절연막으로 된 보호막에 형성되는 유기전계 발광표시장치의 제조방법에도 적용가능하다.
또한, 본 발명의 실시예는 전면발광구조를 갖는 유기전계 발광표시장치에 있어서, 화소전극의 일부분을 노출시켜 주는 개구부를 구비한 화소분리막을 형성한 다음 유기막을 증착하기 전에 전처리공정을 실시하는 것을 예시하였으나, 이에 반드시 국한되는 것이 아니라 배면발광구조를 갖는 유기전계 발광표시장치 또는 양면발광형 유기전계 발광표시장치에 있어서, 화소전극의 일부분을 노출시켜 주는 개구부를 구비하는 절연막으로 유기 절연막을 사용하는 경우에도 적용가능하다.
상기한 바와같은 본 발명의 실시예에 따른 유기전계 발광표시장치의 제조방법에 따르면, 화소전극의 일부분을 노출시켜주는 개구부를 구비하는 화소분리막을 형성한 다음 전처리공정을 수행하여 화소분리막의 형성에 따른 유기막, 파티클 및 수분을 제거하여 줌으로써 후속공정에서 증착되는 유기막의 특성을 향상시켜 줄 수 있을 뿐만 아니라 수명을 향상시켜 줄 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 기판상에 화소전극을 형성하는 단계와;
    상기 화소전극의 일부분을 노출시키는 개구부를 구비하는 절연막을 형성하는 단계와;
    전처리공정을 수행하는 단계와;
    상기 개구부내의 화소전극상에 유기막층을 증착하는 단계를 포함하고,
    상기 전처리공정은 상기 절연막의 잔유물을 제거하는 단계와;
    파티클을 제거하기 위한 세정단계와;
    수분을 제거하기 위한 건조단계와;
    기판표면을 표면처리하는 단계를 구비하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
  2. 제1항에 있어서, 상기 절연막은 화소분리막, 평탄화막 및 보호막으로부터 선택되는 유기막인 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
  3. 제1항에 있어서, 상기 전처리공정중 상기 절연막의 잔유물을 제거하는 단계는 Excimer UV를 25초 내지 35초동안 조사하여 상기 절연막의 잔유물을 제거하는 유기전계 발광표시장치의 제조방법.
  4. 제1항에 있어서, 상기 전처리공정중 세정단계는
    소정크기의 파티클을 제거하기 위한 1차세정단계와;
    상기 1차세정단계보다 작은 크기 또는 큰 크기의 파티클을 제거하기 위한 2차세정단계와;
    순수로 세정하는 3차세정단계를 구비하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
  5. 제4항에 있어서, 상기 전처리공정중 1차세정단계는 수소수를 이용하여 1㎛ 보다 크고 5㎛ 보다는 작은 크기를 갖는 파티클을 제거하고, 2차세정단계는 25kgf/㎠ 의 고압수로 5㎛이상의 크기를 갖는 파티클을 제거하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
  6. 제4항에 있어서, 상기 전처리공정중 1차세정단계는 25kgf/㎠ 의 고압수로 5㎛이상의 크기를 갖는 파티클을 제거하고, 2차세정단계는 수소수를 이용하여 1㎛ 보다 크고 5㎛ 보다는 작은 크기를 갖는 파티클을 제거하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
  7. 제1항에 있어서, 상기 전처리공정중 건조공정은 진공오븐내에서 180 내지 250℃의 온도로 15 내지 45분동안 실시하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
  8. 제1항에 있어서, 상기 표면처리단계는 O2 플라즈마를 이용하여 기판표면을 표면처리하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
  9. 제1항에 있어서, 상기 기판은 상기 화소전극에 연결되어 상기 화소전극을 구동하기 위한 박막 트랜지스터를 포함하며,
    상기 절연막에 개구부를 형성한 다음 상기 개구부를 통해 노출되는 화소전극인 하부전극상에 유기막층을 형성하는 단계와;
    기판상에 상부전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
KR1020040094504A 2004-11-18 2004-11-18 유기전계 발광표시장치의 제조방법 KR20060055612A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040094504A KR20060055612A (ko) 2004-11-18 2004-11-18 유기전계 발광표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040094504A KR20060055612A (ko) 2004-11-18 2004-11-18 유기전계 발광표시장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20060055612A true KR20060055612A (ko) 2006-05-24

Family

ID=37151575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094504A KR20060055612A (ko) 2004-11-18 2004-11-18 유기전계 발광표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20060055612A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787460B1 (ko) * 2006-09-21 2007-12-26 삼성에스디아이 주식회사 유기 발광 소자의 제조방법 및 이에 의하여 제조된 유기발광 소자
KR100810646B1 (ko) * 2006-07-04 2008-03-07 삼성에스디아이 주식회사 유기전계발광소자의 제조방법
US10236309B2 (en) 2016-10-14 2019-03-19 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810646B1 (ko) * 2006-07-04 2008-03-07 삼성에스디아이 주식회사 유기전계발광소자의 제조방법
KR100787460B1 (ko) * 2006-09-21 2007-12-26 삼성에스디아이 주식회사 유기 발광 소자의 제조방법 및 이에 의하여 제조된 유기발광 소자
US10236309B2 (en) 2016-10-14 2019-03-19 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100683695B1 (ko) 유기전계 발광표시장치
US8076844B2 (en) Organic EL display device and manufacturing method of the same
KR100903101B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
KR100611151B1 (ko) 박막트랜지스터 및 그의 제조방법
KR100501707B1 (ko) 유기전계발광표시장치
KR101483193B1 (ko) 박막 패터닝 방법 및 이를 이용한 전기 광학 소자
JP4570420B2 (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法
KR100787438B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR20060055612A (ko) 유기전계 발광표시장치의 제조방법
JP2006277989A (ja) 表示装置の製造方法
JP4617749B2 (ja) 表示装置の製造方法
KR100942498B1 (ko) 유기발광장치의 제조방법
KR101127574B1 (ko) 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
JP2008293957A (ja) 有機発光装置の製造方法
KR100611751B1 (ko) 박막트랜지스터의 제조 방법
KR100768707B1 (ko) 유기 발광 소자의 제조 방법
KR100768693B1 (ko) 유기 발광 소자 및 그의 제조 방법
KR20060104398A (ko) 반도체 소자의 제조 방법
JPH11261101A (ja) フォトセンサ素子の製造方法
KR100626003B1 (ko) 유기 전계발광 소자의 제조방법
CN117135981A (zh) 显示装置的制造方法及cvd装置
JP2009181770A (ja) 有機ｅｌ表示装置の製造方法および製造装置
KR100779399B1 (ko) 반도체 소자의 제조방법
KR100691133B1 (ko) 반도체 소자의 제조 방법
KR100637202B1 (ko) 리프트 오프법을 이용한 유기전계 발광표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070122

Effective date: 20071130