KR20060043726A - 압전 트랜스 구동 회로 및 냉음극관 점등 장치 - Google Patents

압전 트랜스 구동 회로 및 냉음극관 점등 장치 Download PDF

Info

Publication number
KR20060043726A
KR20060043726A KR1020050022083A KR20050022083A KR20060043726A KR 20060043726 A KR20060043726 A KR 20060043726A KR 1020050022083 A KR1020050022083 A KR 1020050022083A KR 20050022083 A KR20050022083 A KR 20050022083A KR 20060043726 A KR20060043726 A KR 20060043726A
Authority
KR
South Korea
Prior art keywords
voltage
piezoelectric transformer
side transistor
output
circuit
Prior art date
Application number
KR1020050022083A
Other languages
English (en)
Inventor
킨야 타카마
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20060043726A publication Critical patent/KR20060043726A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/24—Circuit arrangements in which the lamp is fed by high frequency ac, or with separate oscillator frequency
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H05B41/2825—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage
    • H05B41/2827—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage using specially adapted components in the load circuit, e.g. feed-back transformers, piezoelectric transformers; using specially adapted load circuit configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H10N30/804—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits for piezoelectric transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

입력 전원 Vcc 의 전압 변동에 의한 영향을 억제한 고효율의 풀브릿지형 압전 트랜스 구동 회로를 제공한다. 이 압전 트랜스 구동 회로(5a)는, 압전 트랜스(6)의 1차 전극 A, B 를 구동하는 트랜지스터(25 내지 28)와, 인덕터(29)와, 관전류 검파 회로(11)와, 제 1 오차 증폭기(12)와, 발진 클록 CLK 및 삼각파 신호 TRI 를 출력하는 전압 제어 발진기(13)와, 1차 전극 A, B 의 전압의 차를 출력하는 인가 차전압 생성 회로(14)와, 인가 전압 검파 회로(15a)와, 제 2 오차 증폭기(16)와, 그 전압을 삼각파 신호 TRI 와 비교하여 PWM 신호 P 를 출력하는 PWM 비교기(17)와, 발진 클록 CLK 를 분주하는 분주기(18)와, 그 출력 신호와 PWM 신호 P 의 논리적을 계산하여 트랜지스터(25, 26)를 제어하는 AND 회로(19)와, 분주기(18)의 출력 신호의 반전 신호와 PWM 신호 P 의 논리적을 계산하여 트랜지스터(27, 28)를 제어하는 AND 회로(20)를 구비한다.

Description

압전 트랜스 구동 회로 및 냉음극관 점등 장치 {PIEZOELECTRIC TRANSFORMER DRIVE CIRCUIT AND COLD CATHODE TUBE LIGHTING APPARATUS}
도 1 은 본 발명의 바람직한 실시형태에 관한 압전 트랜스 구동 회로 및 이를 구비한 냉음극관 점등 장치의 회로도.
도 2 는 상기 회로의 각부의 파형도.
도 3 은 본 발명의 다른 바람직한 실시형태에 관한 압전 트랜스 구동 회로 및 이를 구비한 냉음극관 점등 장치의 회로도.
도 4 는 배경기술의 압전 트랜스 구동 회로 및 이를 구비한 냉음극관 점등 장치의 회로도.
도 5 는 압전 트랜스의 일반적인 특성도.
도 6 은 배경기술의 압전 트랜스 구동 회로의 각부의 파형도.
본 발명은, 1쌍의 1차 전극과 2차 전극을 가지고, 또한, 1쌍의 1차 전극에 인가되는 교류 전압을 승압하여 2차 전극으로부터 출력하는 압전 트랜스를 구동하는 압전 트랜스 구동 회로에 관한 것이다. 또, 본 발명은 그 압전 트랜스 구동 회 로를 구비한 냉음극관 점등 장치에 관한 것이다.
일반적으로, 액정 파넬의 백 라이트 광원으로서는 냉음극관이 사용된다. 그 냉음극관을 점등하기 위한 냉음극관 점등 장치에는, 냉음극관에 고전압을 출력하는 것으로서 1쌍의 1차 전극과 2차 전극을 가진 압전 트랜스가 이용되고 있다. 이 압전 트랜스를 구동하는 압전 트랜스 구동 회로로서, 예를 들어 특개 2004-39336호 공보에 개시된 푸시풀(Push-pull)형의 것이 알려져 있다. 도 4 에, 종래의 푸시풀형의 것으로서, 압전 트랜스의 1쌍의 1차 전극에 인가되는 교류 전압을 일정하게 유지하도록 피드백 제어하는 압전 트랜스 구동 회로 및 이를 구비한 냉음극관 점등 장치를 나타낸다.
이 냉음극관 점등 장치(101)는, 압전 트랜스 구동 회로(105)와, 압전 트랜스 구동 회로(105)에 의해 구동되고 1쌍의 1차 전극 A, B 에 인가되는 교류 전압을 승압하여 얻어지는 고전압을 2차 전극으로부터 출력하는 압전 트랜스(6)와, 압전 트랜스(6)의 2차 전극에 부하로서 접속된 냉음극관(7)과, 냉음극관(7)과 직렬로 접속된 저항인 임피던스 소자(8)를 포함한다.
이 압전 트랜스 구동 회로(105)는, 2차 전극에 접속되는 부하 상태를 나타내는 신호로서 임피던스 소자(8)의 신호를 검파하여 그 피크 전압 또는 평균 전압을 출력하는 관전류(Tube Current) 검파 회로(CDET: 111)와, 관전류 검파 회로(111)의 출력 전압을 반전 입력 단자에 입력하고 제 1 오차 기준 전압 VREF1 를 비반전 입력 단자에 입력해서 비교하여 그 차전압(Difference Voltage)을 증폭해서 출력하는 제 1 오차 증폭기(112)와, 제 1 오차 증폭기(112)의 출력 전압에 의해 제어되고 기준 주기의 발진 클록 CLK 및 그것에 동기한 삼각파 신호 TRI 를 출력하는 전압 제어 발진기(VCO: 113)와, 압전 트랜스(6)의 1쌍의 1차 전극의 제 1 1차 전극 A 에 인가되고 직렬 접속 저항으로 이루어진 감쇠기(114)에 의해 감쇠되는 교류 전압을 검파해서 그 피크 전압 또는 평균 전압을 출력하는 인가 전압 검파 회로(VDET: 115)와, 인가 전압 검파 회로(115)의 출력 전압을 반전 입력 단자에 입력하고 제 2 오차 기준 전압 VREF2 를 비반전 입력 단자에 입력해서 비교하여 그 차전압을 증폭해서 출력하는 제 2 오차 증폭기(116)와, 제 2 오차 증폭기(116)의 출력 전압(절점 C 의 전압)을 비반전 입력 단자에 입력하고 전압 제어 발진기(113)의 삼각파 신호 TRI 를 반전 입력 단자에 입력해서 비교하여 PWM 신호 P 를 출력하는 PWM 비교기(117)와, PWM 비교기(117)의 PWM 신호 P 를 반전 버퍼(119)를 통해 게이트(절점 D)에 입력하며 입력 전원 Vcc 에 소스가 접속된 P형 MOS 트랜지스터(122)와, 전압 제어 발진기(113)의 발진 클록 CLK 를 분주하는 분주기(DIV: 118)와, 분주기(118)의 출력을 버퍼(120)를 통해 게이트(절점 E)에 입력하고 소스가 접지되며 압전 트랜스(6)의 제 1 1차 전극 A 에 드레인이 접속된 N형 MOS 트랜지스터(125)와, 분주기(118)의 출력을 반전 버퍼(121)를 통해 게이트에 입력하고 소스가 접지되며 압전 트랜스(6)의 1쌍의 1차 전극의 제 2 1차 전극 B 에 드레인이 접속된 N형 MOS 트랜지스터(126)와, N형 MOS 트랜지스터(125)의 드레인에 일단이 접속되고 P형 MOS 트랜지스터(122)의 드레인에 타단이 접속된 인덕터(123)와, N형 MOS 트랜지스터(126)의 드레인에 일단 이 접속되고 P형 MOS 트랜지스터(122)의 드레인에 타단이 접속된 인덕터(124)와, P형 MOS 트랜지스터(122)의 드레인에 캐소드(Cathode)가 접속되고 애노드(Anode)가 접지된 환류 다이오드(Free Wheeling Diode: 127)를 포함한다.
다음으로, 이 냉음극관 점등 장치(101)의 전체 동작을 설명한다. 압전 트랜스(6)는, 1쌍의 1차 전극 A, B 에 교류 전압이 인가되면, 압전 효과에 의해 그것을 승압하여 고전압을 2차 전극으로부터 출력한다. 냉음극관(7)은 압전 트랜스(6)로부터 고전압이 인가되는 것에 의해 점등한다. 여기에서, 압전 트랜스(6)의 승압비는, 도 5 에 나타낸 바와 같이 주파수에 의존하고, 공진 주파수 f0 에서 피크로 된다. 이에 따라, 냉음극관 점등 장치(101)의 전력 효율도 거의 이 공진 주파수 f0 부근에서 피크가 된다. 이 때문에, 냉음극관 점등 장치(101)에서는, 임피던스 소자(8)와 압전 트랜스 구동 회로(105)에 의해, 전력 효율이 최대로 되도록, 냉음극관(7)에 흐르는 관전류를 피드백해서 압전 트랜스(6)의 1차 전극 A, B 에 있어서의 교류 주파수를 제어한다.
다음으로, 압전 트랜스 구동 회로(105)의 동작을 설명한다. 먼저, 압전 트랜스(6)의 제 1 1차 전극 A 에 인가되는 교류 전압을 생성하기 위한 각부의 전압 파형을 도 6a 내지 도 6f 에 나타낸다. 도 6a 는 전압 제어 발진기(113)로부터 출력되는 기준 주기의 발진 클록 CLK, 도 6b 는 마찬가지로 삼각파 신호 TRI 이다. 도 6c 는 PWM 비교기(117)로부터 출력되는 PWM 신호 P 이며, 삼각파 신호 TRI 와 제 2 오차 증폭기(116)의 출력 전압(절점 C 의 전압)을 비교하여 출력된다. 이 PWM 신호 P 는 반전 버퍼(119)에 의해 도 6d 와 같이 반전되어 P형 MOS 트랜지스터(122)의 게이트(절점 D)에 출력된다. 한편, 발진 클록 CLK 는 분주기(118)에 의해 도 6e 와 같이 분주되어 버퍼(120) 및 반전 버퍼(121)를 통하여 각각 N형 MOS 트랜지스터(125)의 게이트(절점 E) 및 N형 MOS 트랜지스터(126)의 게이트에 입력된다. 그러한 2개의 트랜지스터(125, 126)는 교대로 온·오프한다. N형 MOS 트랜지스터(125)가 온으로 되고 P형 MOS 트랜지스터(122)가 온으로 되면, 입력 전원 Vcc 로부터 인덕터(123)에 전류가 흘러 에너지가 축적된다. 다음의 주기에서, N형 MOS 트랜지스터(125)가 오프로 되면, 축적된 에너지에 따른 전압이 도 6f 와 같이 발생하여 압전 트랜스(6)의 제 1 1차 전극 A 에 인가된다. 또, 도시는 하지 않지만, N형 MOS 트랜지스터(125)가 오프인 경우에는 N형 MOS 트랜지스터(126)가 온으로 된다. P형 MOS 트랜지스터(122)가 온으로 되면, 입력 전원 Vcc 로부터 인덕터(124)에 전류가 흘러 에너지가 축적된다. 다음의 주기에서, N형 MOS 트랜지스터(126)가 오프로 되면, 축적된 에너지에 따른 전압이 발생하여 압전 트랜스(6)의 제 2 1차 전극 B 에 인가된다.
다음으로, 냉음극관(7)에 흐르는 관전류를 피드백하여 압전 트랜스(6)의 1차 전극 A 에 있어서의 교류 전압의 주파수를 제어하는 동작에 대해 설명한다. 냉음극관(7)에 흐르는 관전류는 임피던스 소자(8)에 의해 검출되어 전압 신호로 변환된다. 그 전압 신호는 관전류 검파 회로(111)에 의해 검파되어 그 피크 전압 또는 평균 전압이 출력된다. 이 관전류 검파 회로(111)의 출력 전압은 제 1 오차 기준 전 압 VREF1 과 제 1 오차 증폭기(112)에 의해 비교되고, 이들 2개의 전압의 차이가 증폭되어 출력된다. 전압 제어 발진기(113)는 그 제 1 오차 증폭기(112)의 출력 전압에 의해 제어되어 그 전압에 따른 기준 주기의 발진 클록 CLK 및 삼각파 신호 TRI 를 출력한다. 그 발진 클록 CLK 는, 전술한 바와 같이, 분주기(118)에 의해 분주되어 2 개의 N형 MOS 트랜지스터(125 및 126)를 교대로 온·오프시키는데 이용된다. 그래서, 기준 주기의 2배의 주기에서 압전 트랜스(6)의 1차 전극 A, B 에 교류 전압이 인가되게 된다. 그리고, 예를 들면, 냉음극관(7)에 흐르는 관전류가 소정값보다 많으면 전압 제어 발진기(113)의 발진 클록 CLK 의 주파수는 높아지고, 압전 트랜스(6)의 1차 전극에 인가되는 교류의 주파수도 높게 된다. 반대로, 냉음극관(7)에 흐르는 관전류가 소정값보다 적으면 압전 트랜스(6)의 1차 전극에 인가되는 교류의 주파수는 낮아진다. 이렇게 하여 냉음극관(7)에 흐르는 관전류는 피드백되어 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류의 주파수가 제어된다.
다음으로, 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류 전압을 일정하게 유지하도록 하는 피드백 제어에 대해 설명한다. 압전 트랜스(6)의 제 1 1차 전극 A 에 인가되는 교류 전압은 감쇠기(114)에 의해 감쇠되어 인가 전압 검파 회로(115)에 의해 검파된다. 그 피크 전압 또는 평균 전압이 인가 전압 검파 회로(115)에서 출력된다. 그리고, 인가 전압 검파 회로(115)의 출력 전압은, 제 2 오차 증폭기(116)에 의해 제 2 오차 기준 전압 VREF2 와 비교되고, 이들 2개의 전압의 차이가 증폭되어 출력된다. 그 출력(절점 C)의 전압은, 전술한 바와 같이, PWM 비교기 (117)에 의해 전압 제어 발진기(113)의 삼각파 신호 TRI 와 비교된다. 그 결과인 PWM 신호 P 는 반전 버퍼(119)에 의해 반전되어 P형 MOS 트랜지스터(122)의 게이트(절점 D)로 출력된다. 그 출력은, 인덕터(123 및 124)에 입력 전원 Vcc 로부터 전류가 흐르는 시간을 제어, 즉 그러한 인덕터에 축적되는 에너지를 제어한다. 예를 들면, 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류 전압이 소정값보다 크면 PWM 신호 P 의 펄스폭은 작아지고, 인덕터(123 및 124)에 전류가 흐르는 시간은 짧아진다. 반대로, 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류 전압이 소정값보다 작으면 PWM 신호 P 의 펄스폭은 커지고, 인덕터(123 및 124)에 전류가 흐르는 시간은 길어진다. 따라서, 입력 전원 Vcc 의 전압이 높으면 PWM 신호 P 의 펄스폭은 작아지고, 인덕터(123 및 124)에 입력 전원 Vcc 로부터 전류가 흐르는 시간은 짧아진다. 반대로, 입력 전원 Vcc 의 전압이 낮으면 PWM 신호 P 의 펄스폭은 커지고, 인덕터(123 및 124)에 입력 전원 Vcc 로부터 전류가 흐르는 시간은 길어진다. 이와 같이, 이 압전 트랜스 구동 회로(105)에 있어서, 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류 전압을 일정하게 유지하도록 피드백 제어하여 입력 전원 Vcc 의 변동에 의한 영향을 억제하고 있다. 따라서, 입력 전원 Vcc 의 변동에 의해 냉음극관(7)에 흐르는 관전류가 변동하고, 그 검출에 차이가 생겨 전력 효율이 떨어지는 것을 방지할 수 있다. 노트북 PC 의 입력 전원 Vcc 는 상용 AC 전원을 이용하는 경우와 충전지를 이용하는 경우로, 예를 들어 9V 에서 21V 정도의 전압 범위에서 변동하므로, 냉음극관 점등 장치(101)는 노트북 PC 에 사용되면 특히 유효하다.
그런데, 최근에는, 푸시풀형 압전 트랜스 구동 회로보다 전력 효율을 더욱 향상시키기 위해서, 압전 트랜스의 1차 전극의 양쪽 모두를 전원측 트랜지스터와 접지측 트랜지스터로 구동하는 풀브릿지형 압전 트랜스 구동 회로(예를 들면, 특개 2001-136749호 공보)가 개발되어 오고 있다. 이것은, 푸시풀형의 전력 효율이 8O% 정도인데 대해, 9O% 이상으로 하는 것이 가능하게 되는 것으로 알려져 있다. 본원 발명자는, 이 풀브릿지형 압전 트랜스 구동 회로에, 상술한 압전 트랜스의 1차 전극에 인가되는 교류 전압의 피드백 제어를 개량해서 적용하면, 입력 전원 Vcc 의 전압 변동에 의한 영향을 최소화할 수 있으며, 그것에 의해 넓은 입력 전원 Vcc 의 전압 범위에서 고효율의 압전 트랜스 구동 회로를 실현할 수 있는 것은 아닌지에 대하여 주목하였다.
본 발명은 이상의 사유를 감안하여 이루어진 것으로, 본 발명의 바람직한 실시형태는 넓은 입력 전원 Vcc 의 전압 범위에서 고효율의 풀브릿지형 압전 트랜스 구동 회로를 제공한다.
본 발명의 바람직한 실시형태에 의하면, 압전 트랜스 구동 회로는, 1쌍의 1차 전극과 2차 전극을 가지고 1쌍의 1차 전극에 인가되는 교류 전압을 승압하여 2차 전극으로부터 출력하는 압전 트랜스를 구동하는 압전 트랜스 구동 회로에 있어서, 입력 전원과 접지 전위와의 사이에 직렬로 접속되고 제 1 1차 전극에 인가하는 전압을 출력하는 제 1 전원측 트랜지스터 및 제 1 접지측 트랜지스터와, 입력 전원 과 접지 전위와의 사이에 직렬로 접속되고 제 2 1차 전극에 인가하는 전압을 출력하는 제 2 전원측 트랜지스터 및 제 2 접지측 트랜지스터와, 제 1 전원측 트랜지스터와 제 1 접지측 트랜지스터와의 중점과 제 1 1차 전극과의 사이에 개장된 인덕터와, 2차 전극에 건속되는 부하의 상태를 나타내는 신호를 검파하는 관전류 검파 회로와, 관전류 검파 회로의 출력 전압을 제 1 오차 기준 전압과 비교하는 제 1 오차 증폭기와, 제 1 오차 증폭기의 출력 전압에 의해 제어되고 기준 주기의 발진 클록 및 그것에 동기한 삼각파 신호를 출력하는 전압 제어 발진기와, 1쌍의 1차 전극 중 적어도 어느 하나에 인가되는 전압의 진폭에 대응하는 전압을 생성하는 인가 전압 검파기와, 인가 전압 검파기의 출력 전압을 제 2 오차 기준 전압과 비교하는 제 2 오차 증폭기와, 제 2 오차 증폭기의 출력 전압을 삼각파 신호와 비교하여 PWM 신호를 출력하는 PWM 비교기와, 기준 주기마다 극성이 바뀌는 신호를 출력하는 분주기를 구비하고, 상기 PWM 신호의 온 기간이 제 1 전원측 트랜지스터와 제 2 접지측 트랜지스터가 모두 온으로 되는 기간 또는 제 2 전원측 트랜지스터와 제 1 접지측 트랜지스터가 모두 온으로 되는 기간으로 되며, 제 1 전원측 트랜지스터와 제 2 접지측 트랜지스터가 모두 온으로 되는 기간과 제 2 전원측 트랜지스터와 제 1 접지측 트랜지스터가 모두 온으로 되는 기간이 기준 주기의 1 주기마다 교대로 발생하도록 상기 분주기의 출력 신호에 의해 제어된다.
상기 인가 전압 검파기는, 바람직하게는, 1쌍의 1차 전극에 인가되는 교류 전압을 각각 감쇠하여 그 차이를 출력하는 인가 차전압 생성 회로와, 인가 차전압 생성 회로의 출력을 검파하여 그 피크 전압 또는 평균 전압을 출력하는 인가 전압 검파 회로를 포함한다. 혹은, 상기 인가 전압 검파기는, 바람직하게는, 제 1 전원측 트랜지스터와 제 1 접지측 트랜지스터와의 중점 또는 제 2 전원측 트랜지스터와 제 2 접지측 트랜지스터와의 중점의 출력을 검파하여 그 평균 전압을 출력하는 인가 전압 검파 회로를 포함한다.
본 발명의 바람직한 다른 실시형태에 관한 냉음극관 점등 장치는, 상술한 압전 트랜스 구동 회로와, 1쌍의 1차 전극과 2차 전극을 가지고 1쌍의 1차 전극에 인가되는 교류 전압을 승압하여 2차 전극으로부터 출력하도록 압전 트랜스 구동 회로에 의해 구동되는 압전 트랜스와, 압전 트랜스의 2차 전극에 부하로서 접속된 냉음극관과, 압전 트랜스 구동 회로의 관전류 검파 회로가 2차 전극에 접속되는 부하 상태를 나타내는 신호의 검파를 실시하기 위해서 냉음극관과 직렬로 접속된 임피던스 소자를 구비하여 이루어진다.
본 발명의 바람직한 다른 실시형태에 관한(풀브릿지형임) 압전 트랜스 구동 회로 및 이를 구비한 본 발명의 바람직한 다른 실시형태에 관한 냉음극관 점등 장치는, 압전 트랜스의 1쌍의 1차 전극 중 적어도 어느 쪽인가에 인가하는 전압을 취출해서 피드백 제어하고 있으므로, 입력 전원 Vcc 의 전압 변동에 의한 영향을 억제할 수 있어 넓은 입력 전원 Vcc 의 전압 범위에서 고효율로 하는 것이 가능해진다.
본 발명의 다른 특징, 요건, 성질, 이점은, 첨부된 도면을 참조한 후술하는 본 발명의 바람직한 실시형태의 상세한 설명으로부터 더욱 명확하게 될 것이다.
이하, 본 발명의 바람직한 실시형태를 도면을 참조하면서 설명한다. 본 발명 의 바람직한 실시형태에 관한 압전 트랜스 구동 회로(5a)및 이를 구비한 냉음극관 점등 장치(1)를 도 1 에 나타낸다. 이 냉음극관 점등 장치(1)는 풀브릿지형 압전 트랜스 구동 회로(5a)와, 압전 트랜스 구동 회로(5a)에 의해 구동되어 1쌍의 1차 전극 A, B 에 인가되는 교류 전압을 승압하여 2차 전극으로부터 출력하는 압전 트랜스(6)와, 압전 트랜스(6)의 2차 전극에 부하로서 접속된 냉음극관(7)과 냉음극관(7)과 직렬로 접속된 바람직하게는 저항인 임피던스 소자(8)를 포함한다.
그리고, 압전 트랜스 구동 회로(5a)는, 입력 전원 Vcc 와 접지 전위와의 사이에 직렬로 접속되며 압전 트랜스(6)의 제 1 1차 전극 A 에 인가하는 전압을 출력하는 제 1 전원측 트랜지스터(25) 및 제 1 접지측 트랜지스터(26)와, 입력 전원 Vcc 와 접지 전위와의 사이에 직렬로 접속되고 압전 트랜스(6)의 제 2 1차 전극 B 에 인가하는 전압을 출력하는 제 2 전원측 트랜지스터(27) 및 제 2 접지측 트랜지스터(28)와, 제 1 전원측 트랜지스터(25)와 제 1 접지측 트랜지스터(26)와의 중점 A' 와 압전 트랜스(6)의 제 1 1차 전극 A 와의 사이에 개장된 인덕터(29)와, 2차 전극에 접속되는 부하 상태를 나타내는 신호로서 임피던스 소자(8)의 신호를 검파하여 그 피크 전압 또는 평균 전압을 출력하는 관전류 검파 회로(CDET: 11)와, 관전류 검파 회로(11)의 출력 전압을 반전 입력 단자에 입력하고 제 1 오차 기준 전압 VREF1 을 비반전 입력 단자에 입력해서 비교하여 그 차전압을 증폭해서 출력하는 제 1 오차 증폭기(12)와, 제 1 오차 증폭기(12)의 출력 전압에 의해 제어되고 기준 주기의 발진 클록 CLK 및 이에 동기한 삼각파 신호 TRI 를 출력하는 전압 제어 발 진기(VCO: 13)와, 압전 트랜스(6)의 1쌍의 1차 전극 A, B 에 인가되는 교류 전압을 각각 감쇠하여 그 차이를 출력하는 인가 차전압 생성 회로(14)와, 인가 차전압 생성 회로(14)의 출력을 검파하여 그 피크 전압 또는 평균 전압을 출력하는 인가 전압 검파 회로(VDET: 15a)와, 인가 전압 검파 회로(15a)의 출력 전압을 반전 입력 단자에 입력하고 제 2 오차 기준 전압 VREF2 를 비반전 입력 단자에 입력해서 비교하여 그 차전압을 증폭해서 출력하는 제 2 오차 증폭기(16)와, 제 2 오차 증폭기(16)의 출력 전압(절점 C 의 전압)을 비반전 입력 단자에 입력하고 삼각파 신호 TRI 를 반전 입력 단자에 입력해서 비교하여 PWM 신호 P 를 출력하는 PWM 비교기(17)와, 발진 클록 CLK 가 입력되고 그 기준 주기마다 극성이 바뀌는 신호를 출력하는 분주기(DIV: 18)와, 분주기(18)의 출력 신호와 PWM 신호 P 의 논리적을 계산하는 AND 회로(19)와, 분주기(18)의 출력 신호의 반전 신호와 PWM 신호 P 의 논리적을 계산하는 AND 회로(20)를 구비한다. AND 회로(19)의 출력 신호는, 반전 버퍼(21, 22)를 통해 각각 제 1 전원측 트랜지스터(25)의 게이트 및 제 1 접지측 트랜지스터(26)의 게이트에 입력된다. AND 회로(20)의 출력 신호는, 반전 버퍼(23, 24)를 통해 각각 제 2 전원측 트랜지스터(27)의 게이트 및 제 2 접지측 트랜지스터(28)의 게이트에 입력된다.
인가 차전압 생성 회로(14)는, 압전 트랜스(6)의 각 1차 전극 A, B 에 인가되는 교류 전압을 입력하는 직렬 접속의 저항(31, 32 및 33, 34)과, 직렬 접속의 저항(31, 32)의 중점의 전압을 비반전 입력 단자에, 직렬 접속의 저항(33, 34)의 중점의 전압을 반전 입력 단자에 각각 입력하고, 그 차전압을 증폭해서 출력하는 증폭기(36)와, 증폭기(36)의 출력 단자와 반전 입력 단자와의 사이에 개장된 저항(35)으로 구성된다. 또, 관전류 검파 회로(11) 및 인가 전압 검파 회로(15a)는, 각각 입력한 신호를 검파하여 그 피크 전압 또는 평균 전압을 출력하지만, 그 회로는 다이오드, 저항 및 콘덴서로 구성되는 통상의 것이므로, 여기에서는 그 설명을 생략한다.
냉음극관 점등 장치(1)의 전체 동작은 전술한 냉음극관 점등 장치(101)와 실질적으로 동일하므로 설명을 생략한다. 압전 트랜스 구동 회로(5a)의 동작은 전술한 압전 트랜스 구동 회로(105)와는 다르므로, 다음에 설명한다. 먼저, 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류 전압을 생성하기 위한 각부의 전압 파형을 도 2a 내지 도 2h 에 나타낸다. 도 2a 는 전압 제어 발진기(13)에서 출력되는 기준 주기의 발진 클록 CLK, 도 2b 는 마찬가지로 삼각파 신호 TRI 이다. 도 2c 는 PWM 비교기(17)로부터 출력되는 PWM 신호 P 이며, 삼각파 신호 TRI 와 제 2 오차 증폭기(16)의 출력 전압(절점 C 의 전압)을 비교하여 출력된다. 이 PWM 신호 P 는 AND 회로(19)에 의해 분주기(18)의 출력 신호와의 논리적이 계산된다. 그 결과는 반전 버퍼(21, 22)에 의해 반전되어 제 1 전원측 트랜지스터(25)의 게이트 및 제 1 접지측 트랜지스터(26)의 게이트에 입력된다. 또한, PWM 신호 P 는 AND 회로(20)에 의해 분주기(18)의 출력 신호의 반전 신호와의 논리적이 계산된다. 그 결과는 반전 버퍼(23, 24)에 의해 반전되어 제 2 전원측 트랜지스터(27)의 게이트 및 제 2 접지측 트랜지스터(28)의 게이트에 입력된다. 즉, PWM 비교기(17)의 PWM 신호의 온 기 간이, 제 1 전원측 트랜지스터(25)와 제 2 접지측 트랜지스터(28)가 모두 온으로 되는 기간 또는 제 2 전원측 트랜지스터(27)와 제 1 접지측 트랜지스터(26)가 모두 온으로 되는 기간이 된다. 그리고, 제 1 전원측 트랜지스터(25)와 제 2 접지측 트랜지스터(28)가 모두 온으로 되는 기간 기간과 제 2 전원측 트랜지스터(27)와 제 1 접지측 트랜지스터(26)가 모두 온으로 되는 기간이 기준 주기의 1 주기마다 교대로 발생하도록, 이러한 트랜지스터(25, 26, 27, 28)가 분주기(18)의 출력 신호에 의해 제어된다.
도 2d 는 압전 트랜스(6)의 제 2 1차 전극 B 에 인가되는 전압이며, 제 2 전원측 트랜지스터(27)와 제 2 접지측 트랜지스터(28)의 중점에 있어서의 사각형의 교류 전압이기도 하다. 도 2e 는 제 1 전원측 트랜지스터(25)와 제 1 접지측 트랜지스터(26)의 중점 A' 에 있어서의 사각형의 교류 전압이다.도 2f 는 1차 전극 A 에 인가되는 전압이며, 중점 A'의 사각형의 교류 전압이 인덕터(29)를 매개하는 것에 의해 그 고조파 성분이 제거되고, 또, 제 2 1차 전극 B 의 사각형의 교류 전압이 더해진 파형이 된다. 그리고, 여기서 중요한 점은, 압전 트랜스(6)의 제 2 1차 전극 B 를 기준으로 한 압전 트랜스(6)의 제 1 1차 전극 A 의 전압(압전 트랜스(6)의 1차 전극의 상대 전압 A - B)은 도 2g 와 같이 거의 정현파가 된다고 하는 점이다. 이 점을 이용하여, 후술하는 바와 같이, 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류 전압을 일정하게 유지하도록 피드백 제어를 실시할 수 있다.
다음으로, 냉음극관(7)에 흐르는 관전류를 피드백하여 압전 트랜스(6)의 1차 전극 A, B 에 있어서의 교류의 주파수를 제어하는 동작에 대해 설명한다. 압전 트 랜스 구동 회로(5a)의 관전류 검파 회로(11), 제 1 오차 증폭기(12), 전압 제어 발진기(13) 및 분주기(18)는 전술한 압전 트랜스 구동 회로(105)와 실질적으로 동일한 동작을 실시한다. 그리고, 분주기(18)의 출력의 주기에서 압전 트랜스(6)의 1쌍의 1차 전극 A, B 에 교류 전압이 인가되게 된다. 따라서, 압전 트랜스 구동 회로(5a)에서는, 압전 트랜스 구동 회로(105)와 마찬가지로, 냉음극관(7)에 흐르는 관전류가 피드백되어 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류의 주파수가 제어된다.
다음으로, 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류의 전압을 일정하게 유지하도록 하는 피드백 제어에 대해 설명한다. 압전 트랜스(6)의 각각의 1차 전극 A, B 에 인가되는 교류 전압은 인가 차전압 생성 회로(14)에 입력되고, 각각 직렬 접속의 저항(31, 32 및 33, 34)에 의해 감쇠된다. 그리고, 증폭기(36)와 저항(35)에 의해 이들의 차가 출력된다. 예를 들면, 압전 트랜스(6)의 1차 전극 A, B 의 전압을 각각 VA, VB 라 하고 저항(32)의 저항값을 R 로 하여 저항(31)을 3R, 저항(33 및 34)을 모두 2R, 저항(35)을 R 로 설정하면, 증폭기(36)의 출력은, (VA - VB)/2 로 된다. 즉, 압전 트랜스(6)의 1차 전극 A, B 의 상대 전압 (A - B) 의 반으로 된다. 여기에서, 증폭기(36)는 부(負)전위를 출력할 수 없기 때문에, 도 2h 에 나타낸 바와 같이, 증폭기(36)의 출력 전압 파형, 즉 인가 차전압 생성 회로(14)의 출력 전압 파형은 반파가 된다.
인가 차전압 생성 회로(14)의 출력 전압은 인가 전압 검파 회로(15a)에 의해 검파되어 그 피크 전압 또는 평균 전압이 출력된다. 그리고, 인가 전압 검파 회로(15a)의 출력 전압은 제 2 오차 기준 전압 VREF2 와 제 2 오차 증폭기(16)에 의해 비교되고, 이들 2개 전압의 차가 증폭되어 출력된다. 그 출력 전압은, 전술한 바와 같이, PWM 비교기(17)에 의해 삼각파 신호 TRI 와 비교되어 PWM 신호 P 가 출력된다. 그리고, 압전 트랜스(6)의 1차 전극 A, B 의 상대 전압 (A - B)(거의 정현파)는 PWM 신호 P 의 펄스폭에 따라서 변한다. 즉, PWM 신호 P 의 펄스폭이 크면 제 1 전원측 트랜지스터(25)와 제 1 접지측 트랜지스터(26)의 중점 A' 의 전압과 제 2 전원측 트랜지스터(27)와 제 2 접지측 트랜지스터(28)의 중점의 전압은, 서로 완전히 반전한 파형에 가까워진다. 그러면, 압전 트랜스(6)의 1차 전극 A, B 의 상대 전압 (A - B) 의 진폭은 커진다. 반대로, PWM 신호 P 의 펄스폭이 작으면 압전 트랜스(6)의 1차 전극 A, B 의 상대 전압 (A - B) 의 진폭은 작아진다.
예를 들면, 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류 전압이 소정값보다 크면 PWM 신호 P 의 펄스폭은 작아지고, 압전 트랜스(6)의 1차 전극 A, B 의 상대 전압 (A - B) 의 진폭을 작게 하도록 동작한다. 반대로, 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류 전압이 소정값보다 작으면 PWM 신호 P 의 펄스폭은 커지고, 압전 트랜스(6)의 1차 전극 A, B 의 상대 전압 (A - B) 의 진폭을 크게 하도록 동작한다. 따라서, 입력 전원 Vcc 의 전압이 높으면 PWM 신호 P 의 펄스폭은 작아지고, 반대로 입력 전원 Vcc 의 전압이 낮으면 PWM 신호 P 의 펄스폭은 커진다. 이와 같이 하여, 이 압전 트랜스 구동 회로(5a)는, 압전 트랜스(6)의 1차 전 극 A, B 에 인가되는 교류 전압을 피드백 제어해서 그것을 일정하게 유지하도록 동작한다.
다음으로, 본 발명의 다른 바람직한 실시형태에 관한 압전 트랜스 구동 회로(5b) 및 그것을 갖춘 냉음극관 점등 장치(2)를 도 3 에 나타낸다. 이 냉음극관 점등 장치(2)는, 전술한 냉음극관 점등 장치(1)에 있어서의 압전 트랜스 구동 회로(5a)에 대신해서 압전 트랜스 구동 회로(5b)를 구비한 것이다. 그리고, 압전 트랜스 구동 회로(5b)는, 압전 트랜스 구동 회로(5a)에 있어서의 인가 차전압 생성 회로(14)와 인가 전압 검파 회로(15a)에 대신해서 제 1 전원측 트랜지스터(25)와 제 1 접지측 트랜지스터(26)의 중점 A' 의 전압을 직접 입력해서 검파하고 그 평균 전압을 출력하는 인가 전압 검파 회로(15b)를 구비한다. 이 압전 트랜스 구동 회로(5b)는, 제 1 전원측 트랜지스터(25)와 제 1 접지측 트랜지스터(26)의 중점 A' 의 평균 전압을 일정하게 유지하도록 피드백 제어된다. 따라서, 압전 트랜스 구동 회로(5a)와 마찬가지로, 입력 전원 Vcc 의 전압이 높으면 PWM 신호 P 의 펄스폭은 작아지고, 반대로 입력 전원 Vcc 의 전압이 낮으면 PWM 신호 P 의 펄스폭은 커진다. 이와 같이, 이 압전 트랜스 구동 회로(5b)는 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류의 전압을 직접 검출하는 것은 아니지만, 도 1 의 압전 트랜스 구동 회로(5a)와 마찬가지의 피드백 제어로 되기 때문에, 입력 전원 Vcc 의 전압 변동에 의한 영향이 최소화될 수 있다. 또한, 인가 전압 검파 회로(15b)에는, 제 1 전원측 트랜지스터(25)와 제 1 접지측 트랜지스터(26)와의 중점 A' 의 전압 대신에 제 2 전원측 트랜지스터(27)와 제 2 접지측 트랜지스터(28)와의 중점의 전압을 입력하는 것도 가능하다.
이상과 같이, 압전 트랜스 구동 회로(5a)에 있어서의 인가 차전압 생성 회로(14)와 인가 전압 검파 회로(15a), 압전 트랜스 구동 회로(5b)에 있어서의 인가 전압 검파 회로(15b)는, 1쌍의 1차 전극 A, B 중 적어도 어느 하나에 인가되는 전압의 진폭에 대응하는 전압을 생성하는 인가 전압 검파기의 각 모양이다. 인가 전압 검파기를 포함한 피드백 제어에 의해, 압전 트랜스(6)의 1차 전극 A, B 에 인가되는 교류 전압을 일정하게 유지하도록 하여 입력 전원 Vcc 의 전압 변동에 의한 영향을 최소화할 수 있다. 그리고, 압전 트랜스 구동 회로(5a, 5b) 및 이들 중 하나를 구비한 냉음극관 점등 장치(1, 2)는 넓은 입력 전원 Vcc 의 전압 범위에서 고효율로 하는 것이 가능해진다.
또한, 본 발명은 상술한 실시형태에 한정되지 않으며, 특허청구범위에 기재한 사항의 범위 내에서의 다양한 설계 변경이 가능하다. 예를 들면, 압전 트랜스 구동 회로(5a, 5b)의 분주기(18)는 발진 클록 CLK 를 입력하고 있지만, PWM 신호 P 를 입력하여 기준 주기마다 극성이 바뀌는 신호를 출력하는 것도 가능하다. 또, 제 1 전원측 트랜지스터(25)와 제 1 접지측 트랜지스터(26)의 중점 A' 의 전압과 제 2 전원측 트랜지스터(27)와 제 2 접지측 트랜지스터(28)의 중점의 전압은, PWM 비교기(17)의 PWM 신호 P 와 동일한 극성이지만, 반전 버퍼(21 내지 24)를 비반전형으로 하여 PWM 신호 P 와 극성을 반대로 해서 출력할 수도 있다. 이 경우에서도, 압전 트랜스(6)의 1차 전극 A, B 의 상대 전압 (A - B) 의 진폭은 제 1 전원측 트랜지스터(25)와 제 2 접지측 트랜지스터(28)가 모두 온으로 되는 기간과 제 2 전원측 트랜지스터(27)와 제 1 접지측 트랜지스터(26)가 모두 온으로 되는 기간으로 정해진다. 또, 제 2 전원측 트랜지스터(27)와 제 2 접지측 트랜지스터(28)의 중점과 압전 트랜스(6)의 제 2 1차 전극 B 와의 사이에 다른 인덕터를 설치하는 것도 가능하다.
이상, 본 발명을 바람직한 실시형태에 근거해서 설명하였으나, 당업자라면 개시된 발명을 여러가지 방법으로 변경하여, 특히 상술된 것 이외의 많은 실시형태를 가능하게 할 수 있음은 분명하다. 따라서, 본 특허청구범위는 본 발명의 요지 및 범위 내의 모든 변경을 포함하는 것이다.
본 발명에 따르면, 넓은 입력 전원 Vcc 의 전압 범위에서 고효율의 풀브릿지형 압전 트랜스 구동 회로를 구현할 수 있다.

Claims (16)

1쌍의 1차 전극과 2차 전극을 가지고 상기 1쌍의 1차 전극에 인가되는 교류 전압을 승압하여 상기 2차 전극으로부터 출력하는 압전 트랜스를 구동하는 압전 트랜스 구동 회로에 있어서,
입력 전원과 접지 전위와의 사이에 직렬로 접속되고, 상기 압전 트랜스의 1쌍의 1차 전극 중 제 1 1차 전극에 인가하는 전압을 출력하는 제 1 전원측 트랜지스터 및 제 1 접지측 트랜지스터와,
입력 전원과 접지 전위와의 사이에 직렬로 접속되고, 상기 압전 트랜스의 1쌍의 1차 전극 중 제 2 1차 전극에 인가하는 전압을 출력하는 제 2 전원측 트랜지스터 및 제 2 접지측 트랜지스터와,
상기 제 1 전원측 트랜지스터와 상기 제 1 접지측 트랜지스터와의 중점과 상기 제 1 1차 전극과의 사이에 개장된 인덕터와,
상기 2차 전극에 접속되는 부하의 상태를 나타내는 신호를 검파하는 관전류 검파 회로와,
상기 관전류 검파 회로의 출력 전압을 제 1 오차 기준 전압과 비교하는 제 1 오차 증폭기와,
상기 제 1 오차 증폭기의 출력 전압에 의해 제어되고, 기준 주기의 발진 클록 및 그것에 동기한 삼각파 신호를 출력하는 전압 제어 발진기와,
상기 1쌍의 1차 전극 중 적어도 어느 하나에 인가되는 전압의 진폭에 대응하 는 전압을 생성하는 인가 전압 검파기와,
상기 인가 전압 검파기의 출력 전압을 제 2 오차 기준 전압과 비교하는 제 2 오차 증폭기와,
상기 제 2 오차 증폭기의 출력 전압을 상기 삼각파 신호와 비교하여 PWM 신호를 출력하는 PWM 비교기와,
기준 주기마다 극성이 바뀌는 신호를 출력하는 분주기를 구비하고,
상기 PWM 신호의 온 기간이, 상기 제 1 전원측 트랜지스터와 상기 제 2 접지측 트랜지스터가 모두 온으로 되는 기간 또는 상기 제 2 전원측 트랜지스터와 상기 제 1 접지측 트랜지스터가 모두 온으로 되는 기간으로 되며,
상기 제 1 전원측 트랜지스터와 상기 제 2 접지측 트랜지스터가 모두 온으로 되는 기간과 상기 제 2 전원측 트랜지스터와 상기 제 1 접지측 트랜지스터가 모두 온으로 되는 기간이 기준 주기의 1주기마다 교대로 발생하도록 상기 분주기의 출력 신호에 의해 제어되는 것을 특징으로 하는 압전 트랜스 구동 회로.
제 1 항에 있어서,
상기 인가 전압 검파기는, 1쌍의 1차 전극에 인가되는 교류 전압을 각각 감쇠해서 그 차를 출력하는 인가 차전압 생성 회로와, 상기 인가 차전압 생성 회로의 출력을 검파해서 그 피크 전압 또는 평균 전압을 출력하는 인가 전압 검파 회로를 포함하는 것을 특징으로 하는 압전 트랜스 구동 회로 회로.
제 1 항에 있어서,
상기 인가 전압 검파기는, 상기 제 1 전원측 트랜지스터와 상기 제 1 접지측 트랜지스터와의 중점 또는 상기 제 2 전원측 트랜지스터와 상기 제 2 접지측 트랜지스터와의 중점의 출력을 검파하여 그 평균 전압을 출력하는 인가 전압 검파 회로를 포함하는 것을 특징으로 하는 압전 트랜스 구동 회로.
제 1 항에 있어서,
상기 분주기의 출력 신호와 상기 PWM 신호의 논리적을 계산하는 제 1 AND 회로와,
상기 분주기의 출력 신호의 반전 신호와 상기 PWM 신호의 논리적을 계산하는 제 2 AND 회로를 더 구비하는 것을 특징으로 하는 압전 트랜스 구동 회로.
제 4 항에 있어서,
상기 제 1 AND 회로의 출력 신호가 상기 제 1 전원측 트랜지스터의 게이트와 상기 제 1 접지측 트랜지스터의 게이트에 입력되고, 상기 제 2 AND 회로의 출력 신호가 상기 제 2 전원측 트랜지스터의 게이트와 상기 제 2 접지측 트랜지스터의 게이트에 입력되는 것을 특징으로 하는 압전 트랜스 구동 회로.
제 5 항에 있어서,
상기 제 1 AND 회로의 출력 신호와 상기 제 2 AND 회로의 출력 신호는 반전 버퍼를 통해 출력되는 것을 특징으로 하는 압전 트랜스 구동 회로.
제 2 항에 있어서,
상기 인가 차전압 생성 회로는 복수의 직렬 접속 저항과, 증폭기와, 증폭기의 출력 단자와 반전 입력 단자와의 사이에 개장된 저항을 포함하는 것을 특징으로 하는 압전 트랜스 구동 회로.
제 7 항에 있어서,
상기 복수의 직렬 접속 저항은 상기 압전 트랜스의 1차 전극에 인가되는 교류 전압을 입력하고, 상기 증폭기는, 비반전 입력 단자에 입력되는 제 1 직렬 접속 저항의 중점의 전압과, 반전 입력 단자에 입력되는 제 2 직렬 접속 저항의 중점의 전압과의 차전압을 증폭해서 출력하는 것을 특징으로 하는 압전 트랜스 구동 회로.
제 1 항에 있어서,
상기 압전 트랜스의 상기 제 2 1차 전극에 인가되는 전압은, 상기 제 2 전원측 트랜지스터와 상기 제 2 접지측 트랜지스터와의 중점에 있어서의 사각형의 교류 전압인 것을 특징으로 하는 압전 트랜스 구동 회로.
제 9 항에 있어서,
상기 압전 트랜스의 상기 제 1 1차 전극에 인가되는 전압은, 상기 제 1 전원 측 트랜지스터와 상기 제 1 접지측 트랜지스터와의 중점에 있어서의 사각형의 교류 전압을 상기 인덕터를 통과시키는 것으로 고주파 성분이 제거되고, 또한, 상기 제 2 1차 전극의 사각형의 교류 전압이 더해지는 것에 의해 얻을 수 있는 파형인 것을 특징으로 하는 압전 트랜스 구동 회로.
제 1 항에 있어서,
상기 압전 트랜스의 상기 제 2 1차 전극에 인가되는 전압을 기준으로 한 상기 압전 트랜스의 상기 제 1 1차 전극에 인가되는 전압은, 실질적으로 정현파인 것을 특징으로 하는 압전 트랜스 구동 회로.
제 1 항에 있어서,
상기 분주기는 상기 전압 제어 발진기로부터의 발진 클록이나 상기 PWM 비교기로부터의 PWM 신호 중 하나를 받아, 기준 주기마다 극성이 바뀌는 상기 신호를 출력하는 것을 특징으로 하는 압전 트랜스 구동 회로.
제 1 항에 있어서,
상기 제 1 전원측 트랜지스터와 상기 제 1 접지측 트랜지스터와의 중점의 전압 및 상기 제 2 전원측 트랜지스터와 제 2 접지측 트랜지스터와의 중점의 전압은 상기 PWM 비교기로부터 출력되는 PWM 신호의 극성과 동일한 극성인 것을 특징으로 하는 압전 트랜스 구동 회로.
제 1 항에 있어서,
상기 제 1 전원측 트랜지스터와 상기 제 1 접지측 트랜지스터와의 중점의 전압 및 상기 제 2 전원측 트랜지스터와 상기 제 2 접지측 트랜지스터와의 중점의 전압은 상기 PWM 비교기로부터 출력되는 PWM 신호의 극성과 반대의 극성인 것을 특징으로 하는 압전 트랜스 구동 회로.
제 1 항에 있어서,
상기 제 2 전압측 트랜지스터와 상기 제 2 접지측 트랜지스터와의 중점과 상기 압전 트랜스의 상기 제 2 1차 전극과의 사이에 개장된 인덕터를 더 구비하는 것을 특징으로 하는 압전 트랜스 구동 회로.
제 1 항 내지 제 15 항 중 어느 하나에 기재된 압전 트랜스 구동 회로와,
1쌍의 1차 전극과 2차 전극을 가지고 상기 1쌍의 1차 전극에 인가되는 교류 전압을 승압하여 상기 2차 전극으로부터 출력하도록 상기 압전 트랜스 구동 회로에 의해 구동되는 압전 트랜스와,
상기 압전 트랜스의 2차 전극에 부하로서 접속된 냉금극관과,
상기 압전 트랜스 구동 회로의 관전류 검파 회로가 상기 2차 전극에 접속된 부하의 상태를 나타내는 신호의 검파를 행하기 위해 상기 냉음극관과 직렬로 접속된 임피던스 소자를 구비하여 이루어지는 것을 특징으로 하는 냉음극관 점등 장치.
KR1020050022083A 2004-03-19 2005-03-17 압전 트랜스 구동 회로 및 냉음극관 점등 장치 KR20060043726A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00081090 2004-03-19
JP2004081090A JP2005269819A (ja) 2004-03-19 2004-03-19 圧電トランス駆動回路及びそれを備えた冷陰極管点灯装置

Publications (1)

Publication Number Publication Date
KR20060043726A true KR20060043726A (ko) 2006-05-15

Family

ID=34985531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050022083A KR20060043726A (ko) 2004-03-19 2005-03-17 압전 트랜스 구동 회로 및 냉음극관 점등 장치

Country Status (5)

Country Link
US (1) US7256530B2 (ko)
JP (1) JP2005269819A (ko)
KR (1) KR20060043726A (ko)
CN (1) CN1691486A (ko)
TW (1) TW200614555A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7584177B2 (en) 2005-06-29 2009-09-01 Google Inc. Determination of a desired repository
CN101471614B (zh) * 2007-12-28 2012-12-05 德昌电机(深圳)有限公司 用于电容性负载的驱动电路
DE102009023505A1 (de) * 2009-06-02 2010-12-09 Austriamicrosystems Ag Schaltungsanordnung für einen Piezotransformator und dazugehörendes Verfahren
US8659921B2 (en) * 2009-08-28 2014-02-25 General Electric Company Power supply with a piezoelectric transformer and method for power conversion
JP5340255B2 (ja) * 2010-12-07 2013-11-13 キヤノン株式会社 電源、ｉｃおよび画像形成装置
CN105187061B (zh) * 2015-08-28 2018-11-27 京信通信系统（中国）有限公司 晶振控制方法及其装置
JP2019193122A (ja) * 2018-04-25 2019-10-31 セイコーエプソン株式会社 出力バッファー回路、発振器、電子機器及び移動体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0665600B1 (en) * 1994-01-27 1999-07-21 Hitachi Metals, Ltd. Discharge tube driving device and piezoelectric transformer therefor
JPH08146697A (ja) 1994-11-22 1996-06-07 Fuji Xerox Co Ltd カラー画像形成装置
DE69620517T2 (de) * 1995-08-07 2002-11-07 Nec Corp Umwandler wobei ein piezoelektrisches Transformatoreingangssignal durch ein pulsbreitenmoduliertes Signal frequenzmoduliert wird
US6188163B1 (en) * 1996-10-29 2001-02-13 Dong Il Technology Ltd. Converter with piezoceramic transformer
CN1118924C (zh) * 1997-02-06 2003-08-20 太平洋水泥株式会社 压电式变压器的控制电路及控制方法
JPH10285942A (ja) 1997-02-06 1998-10-23 Nippon Cement Co Ltd 圧電トランスの制御回路及び制御方法
JP2001136749A (ja) 1999-11-10 2001-05-18 Matsushita Electric Ind Co Ltd 圧電インバータ駆動装置
JP2003164163A (ja) 2001-11-20 2003-06-06 Hitachi Metals Ltd 圧電トランス駆動回路
JP2004039336A (ja) 2002-07-01 2004-02-05 Murata Mfg Co Ltd 冷陰極管用圧電インバータ

Also Published As

Publication number Publication date
JP2005269819A (ja) 2005-09-29
US20050206273A1 (en) 2005-09-22
CN1691486A (zh) 2005-11-02
US7256530B2 (en) 2007-08-14
TW200614555A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
KR100360931B1 (ko) 압전 트랜스포머 제어 회로 및 방법
US6566821B2 (en) Drive device and drive method for a cold cathode fluorescent lamp
US7414371B1 (en) Voltage regulation loop with variable gain control for inverter circuit
KR100322513B1 (ko) 압전 트랜스포머를 위한 제어 회로 및 방법
JP3257505B2 (ja) 圧電トランスインバータ
US7262562B2 (en) Method for driving a fluorescent lamp and an inverter circuit for performing such a method
WO2007007539A1 (ja) 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器
KR20060043726A (ko) 압전 트랜스 구동 회로 및 냉음극관 점등 장치
US7012578B2 (en) Light emission control device, backlight device, liquid crystal display apparatus, liquid crystal monitor and liquid crystal television
KR19980079925A (ko) 인버터 및 그 구동 방법
KR101796811B1 (ko) 램프 회로 및 그의 dc-dc 컨버터
JP2009123660A (ja) 放電管点灯装置
US6911786B2 (en) CCFL circuit with independent adjustment of frequency and duty cycle
US7161309B2 (en) Protecting a cold cathode fluorescent lamp from a large transient current when voltage supply transitions from a low to a high voltage
JP3061049B1 (ja) 圧電トランスインバ―タ
US6331748B1 (en) Driving circuit of a piezo-ceramic transformer capable of controlling an input voltage and a dimming control method thereof
JP2003164163A (ja) 圧電トランス駆動回路
US8035608B2 (en) Inverter circuit of driving a lamp and backlight module using the same
US7501738B2 (en) Piezoelectric transducer drive circuit and cold cathode tube lighting device having the same
JP2001136749A (ja) 圧電インバータ駆動装置
KR100325263B1 (ko) 입력조정이가능한압전소자구동회로및그의제어방법
US6639366B2 (en) Power supply circuit for a cold-cathode fluorescent lamp
JP2009176515A (ja) 放電管点灯装置及び半導体集積回路
JPH09148083A (ja) 冷陰極管駆動装置
JP2003033046A (ja) 圧電トランスの制御回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid