KR20060037028A - 굴절률 도파형 반도체 레이저 다이오드 및 그 제조 방법 - Google Patents

Abstract

반도체 레이저 다이오드 및 그 제조 방법에 관해 개시되어 있다. 개시된 본 발명은 n형 화합물 반도체 기판과, 상기 n형 화합물 반도체 기판 상에 순차적으로 적층된 버퍼층, n형 클래드층 및 두께가 다른 영역이 포함된 무도핑 화합물 반도체층과, 상기 무도핑 화합물 반도체층의 두께가 얇은 영역 상에 순차적으로 적층되어 있되, 두께가 두꺼운 부분과 절연된 p형 클래드층 및 캡핑층과, 상기 캡핑층 둘레의 상기 무도핑 화합물 반도체층 상에 적층되어 있고, 상기 p형 클래드층 및 상기 캡핑층과 차단된 전류 차단층과, 상기 캡핑층과 전류 차단층을 덮는 p-전극과, 상기 n형 화합물 반도체 기판의 밑면에 부착된 n-전극을 포함하는 것을 특징으로 하는 반도체 레이저 다이오드를 제공한다.

Description

굴절률 도파형 반도체 레이저 다이오드 및 그 제조 방법{Index guide semiconductor laser diode and method of manufacturing the same}

도 1은 종래 기술에 의한 굴절률 도파형 반도체 레이저 다이오드의 단면도이다.

도 2는 본 발명의 실시예에 의한 굴절률 도파형 반도체 레이저 다이오드의 단면도이다.

도 3 내지 도 7은 도 2의 반도체 레이저 다이오드의 제조 방법을 단계별로 나타낸 단면도들이다.

*도면의 주요부분에 대한 부호의 설명*

40:n형 화합물 반도체 기판 42:버퍼층

44:n형 클래드층 46:무도핑 화합물 반도체층

48:p형 화합물 반도체층 50:n형 화합물 반도체층

52:절연성 스페이서 54:p형 클래드층

56:캡핑층 60:n형 전극

62:p형 전극 46a:얇은 부분

46b:두꺼운 부분 h:홀

S:단차 53:절연막

본 발명은 광 방출 반도체 소자 및 그 제조 방법에 관한 것으로써, 보다 자세하게는 굴절률 도파형 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.

일반적으로 반도체 레이저 소자는 P-N접합을 기본으로 하여 양자 전자의 개념을 포함하는 반도체 소자로서, 반도체 물질로 구성된 박막, 곧 활성층에 전류를 주입하여 인위적으로 전자-정공 재결합을 유도함으로써, 그에 따른 감소 에너지에 해당하는 빚을 발진하게 하는 것을 그 원리로 한다.

반도체 레이저 다이오드는 직접 천이형의 발광 다이오드에 광 공진기 구조가 가미된 것으로 전류밀도를 크게 하여 레이저 작용을 일으킨다. 반도체 레이저 다이오드의 이러한 특성 때문에, CDP나 광학 메모리, 고속 레이저 프린터 등과 같은 정보처리기기 및 광 통신용 기기의 광원으로 사용되어 왔던 헬륨-네온과 같은 기체 레이저는 대부분 반도체 레이저 다이오드로 대체되었다.

한편, 반도체 레이저 다이오드의 발진 모드는 반도체 레이저 다이오드를 광원으로 사용하는 기기의 잡음특성과 밀접한 관계가 있고, 반도체 레이저 다이오드의 발진 모드가 안정된 단일 모드(fundamental mode) 일 때, 잡음이 가장 적은 것으로 알려져 있다.

반도체 레이저 다이오드가 단일 모드로 발진되게 하기 위한 방법 중 하나는 반도체 레이저 다이오드를 굴절률 도파형으로 구성하는 것이다.

도 1은 종래 기술에 의한 굴절률 도파형 반도체 레이저 다이오드를 보여준다.

도 1을 참조하면, p형 클래드층(5)의 상면 중앙에 리지(ridge)가 형성되어 있고, 상기 리지 상부에 통전 용이층(6)이 형성되어 있다. 통전용이층(6) 둘레의 p형 클래드층(5) 상으로 n형 전류 차단층(7)이 존재한다. 전류 차단층(7) 및 통전 용이층(6)은 캡층(8)으로 덮여 있고, 캡층(8) 상에 p-금속전극(9)이 부착되어 있다.

한편, p형 클래드층(5) 하부에 활성층(4), n형 클래드층(3), 버퍼층(2) 및 n형 화합물 반도체 기판(1)이 순차적으로 구비되어 있다. 그리고 n형 화합물 반도체 기판(1)의 밑면에 n-금속전극(10)이 부착되어 있다.

상술한 종래 기술에 의한 반도체 레이저 다이오드는 3차에 걸친 결정성장 과정이 요구되어 공정이 복잡하고, 따라서 시간이 많이 소요되어 수율과 생산성 측면에서 불리하다. 더욱이 2차 결정성장시 p형 클래드층(5)을 식각하고, 그 위에 다시 n형의 전류 차단층(7)을 재 성장시켜야 하는데, 상술한 종래의 구조에서 n형의 전류 차단층(7)을 형성하기 위해서는 상기 리지 상층부에 실리콘 절연막과 같은 절연막을 증착한 선택적으로 성장시켜야 한다. 그런데, 이러한 선택적 성장 기술은 고도의 기술을 필요로 할 뿐만 아니라 성장 후, 상기 실리콘 산화막을 제거하는 과정에서 실리콘 산화막과 화합물 반도체간의 열팽창계수가 다른 관계로 실리콘 산화막 하부에 있는 p형 통전 용이층(6)이 스트레스를 받게 되고, 그 결과 통전 용이층(6)의 결정질이 저하되면서 고 저항화가 되므로 소자의 특성이 저하될 수 있다.

본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술이 갖는 문제점을 개선하기 위한 것으로써, 결정 성장의 차수를 줄여 공정 여건을 개선하고, 공정을 단순하게 하며, 선택적 에피텍셜 성장이 적용되더라도 전류의 통전 영역이 손상되는 것을 방지할 수 있으며, 아울러 안정된 단일 모드 발진을 얻을 수 있는 굴절률 도파형 반도체 레이저 다이오드를 제공함에 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 이러한 반도체 레이저 다이오드의 제조 방법을 제공함에 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명은 n형 화합물 반도체 기판과, 상기 n형 화합물 반도체 기판 상에 순차적으로 적층된 버퍼층, n형 클래드층 및 두께가 다른 영역이 포함된 무도핑 화합물 반도체층과, 상기 무도핑 화합물 반도체층의 두께가 얇은 영역 상에 순차적으로 적층되어 있되, 두께가 두꺼운 부분과 절연된 p형 클래드층 및 캡핑층과, 상기 캡핑층 둘레의 상기 무도핑 화합물 반도체층 상에 적층되어 있고, 상기 p형 클래드층 및 상기 캡핑층과 차단된 전류 차단층과, 상기 캡핑층과 전류 차단층을 덮는 p-전극과, 상기 n형 화합물 반도체 기판의 밑면에 부착된 n-전극을 포함하는 것을 특징으로 하는 반도체 레이저 다이오드를 제공한다.

상기 무도핑 화합물 반도체층의 두께가 얇은 부분은 활성층으로 사용되고, 상기 p형 클래드층 및 상기 캡핑층과 상기 무도핑 화합물 반도체층의 두꺼운 부분 및 상기 전류 차단층사이에 절연 스페이서가 구비될 수 있다.

상기 전류 차단층은 순차적으로 적층된 p형 및 n형 화합물 반도체층일 수 있다.

상기 캡핑층과 상기 p형 클래드층사이에 p형 통전 용이층이 더 구비될 수 있다.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 n형 화합물 반도체 기판 상에 버퍼층, n형 클래드층, 무도핑 화합물 반도체층 및 전류 차단층을 순차적으로 성장하는 제1 단계, 상기 무도핑 화합물 반도체층에 상기 전류 차단층을 관통하는 홈을 형성하는 제2 단계, 상기 홈의 측면과 상기 전류 차단층의 안쪽면을 덮는 절연성 스페이서를 형성하는 제3 단계, 상기 절연성 스페이서가 형성된 상기 홈을 p형 클래드층 및 캡핑층으로 채우는 제4 단계 및 상기 캡핑층과 전류 차단층을 덮는 p-전극을 형성하고, 상기 n형 화합물 반도체 기판의 밑면에 n-전극을 형성하는 제5 단계를 포함하는 것을 특징으로 반도체 레이저 다이오드 제조 방법을 제공한다.

상기 전류 차단층은 p형 화합물 반도체층 및 n형 화합물 반도체층을 순차적으로 성장시켜 형성할 수 있고, 또한, 상기 제4 단계를 실시하기 전에 상기 전류 차단층 상에 절연막을 형성하고, 상기 제4 단계 실시 후, 상기 절연막을 제거할 수 있다.

상기 p형 클래드층과 상기 캡핑층사이에 통전 용이층을 더 형성할 수 있다.

상기 절연성 스페이서는 실리콘 산화막일 수 있다.

이러한 본 발명을 이용하면 p형 클래드층 자체의 폭이 제한되어 있기 때문에, 그 자체로써 전류의 퍼짐 현상이 제한되고, 그 결과 구동 전류 값이 낮아진다. 또한, 2차의 결정성장만으로 소자의 제작이 완료되기 때문에, 공정이 단순화되고 생산성이 향상된다. 또한, 2차 결정성장시 선택적 에피텍셜 성장을 위한 마스크로 사용되는 실리콘 산화막과 같은 절연막이 전류 통전영역이 아닌 다른 영역 상에 증착되므로, 전류 통전영역의 결정질의 저하 및 고저항화를 방지할 수 있다. 이와 함께 본 발명은 단일 모드 발진이 용이한 이점이 있다.

이하, 본 발명의 실시예에 의한 굴절률 도파형 반도체 레이저 다이오드 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.

먼저, 본 발명의 실시예에 의한 반도체 레이저 다이오드(이하, 본 발명의 반도체 레이저)에 대해 설명한다.

도 2를 참조하면, 본 발명의 반도체 레이저는 n형 화합물 반도체 기판(40)의 밑면에 n-전극(60)을 구비한다. 그리고 n형 화합물 반도체 기판(40) 상에 버퍼층(42) 및 n형 클래드층(44)을 구비한다. 상기 반도체 기판(40)은 n-GaAs 기판 또는 III-V족 화합물 반도체 기판일 수 있다. 상기 n형 클래드층(44)은 3원계 혹은 4원계 화합물 반도체층, 예를 들면 AlGaAs층 또는 InGaAlP층이나 III-V족 원소를 포함하는 화합물 반도체층일 수 있다. N형 클래드층(44) 상에 활성층으로 사용되는 두께가 얇은 부분(46a)을 갖는 무도핑 화합물 반도체층(46)이 존재한다. 무도핑 화합물 반도체층(46)에서 두께가 얇은 부분(46a)은 활성층으로 사용되며, 그 폭은 제조 공정에서 임의로 조절이 가능한데, 적어도 전류 통전영역의 폭과 같은 폭으로 맞출 수 있다. 무도핑 화합물 반도체층(46)의 두께가 얇은 부분(46a)을 제외한 나머지 부분(46b)은 두께가 훨씬 두껍다. 따라서 무도핑 화합물 반도체층(46)의 상기 두께가 다른 두 부분(46a, 46b)사이에 단차(S)가 존재하게 된다. 무도핑 화합물 반도체층(46)은, 예를 들면 InGaP, GaAs, InGaAs 또는 AlGaAs이거나 III-V족 화합물을 포함하는 3원계 혹은 4원계 화합물 반도체층일 수 있다. 무도핑 화합물 반도체층(46)의 두께가 얇은 부분(46a)은 무도핑 화합물 반도체층(46)에 소정 깊이로 형성된 홈의 바닥일 수 있다. 무도핑 화합물 반도체층(46)의 두께가 두꺼운 부분(46b)의 상부면에 p형 화합물 반도체층(48) 및 n형 화합물 반도체층(50)이 순차적으로 적층되어 있다. p형 화합물 반도체층(48) 및 n형 화합물 반도체층(50)은 도펀트의 종류만 다르고 동일한 화합물 반도체 물질층인 것이 바람직하다. 이에 따라 p형 화합물 반도체층(48) 및 n형 화합물 반도체층(50)사이에 전류의 흐름을 차단시키는 공핍층(depletion layer)(미도시)이 형성되므로, p형 화합물 반도체층(48) 및 n형 화합물 반도체층(50)은 전류 차단층과 동등한 역할을 한다. 무도핑 화합물 반도체층(46)의 두꺼운 부분(46b)과 p형 화합물 반도체층(48) 및 n형 화합물 반도체층(50)의 안쪽면은 절연성 스페이서(52)로 덮여 있다. 절연성 스페이서(52)는, 예를 들면 실리콘 산화막일 수 있다. 절연성 스페이서(52)사이의 무도핑 화합물 반도체층(46)의 얇은 부분(46a) 상에는 p형 클래드층(54) 및 캡핑층(56)이 순차적으로 존재한다. 그리고 n형 화합물 반도체층(50) 상에는 캡핑층(56)과 접촉되는 p형 전극(62)이 부착되어 있고, n형 화합물 반도체 기판(40)의 밑면에는 n형 전극(60) 이 부착되어 있다.

다음에는 상술한 도 2의 반도체 레이저 다이오드의 제조 방법에 대해 설명한다.

먼저, 도 3을 참조하면, n형 화합물 반도체 기판(40) 상에 버퍼층(42), n형 클래드층(44), 무도핑 화합물 반도체층(46), p형 화합물 반도체층(48) 및 n형 화합물 반도체층(50)을 순차적으로 성장시킨다. 이들 물질층들은 통상의 결정 성장법으로 성장시킬 수 있다. 다음, n형 화합물 반도체층(50) 상에 활성층이 형성될 영역을 한정하는 감광막 패턴(PR)을 형성한다.

다음, 감광막 패턴(PR)을 식각 마스크로 사용하여 p형 및 n형 화합물 반도체층(48, 50)의 노출된 부분을 제거하고, 이에 따라 노출되는 무도핑 화합물 반도체층(46)도 소정의 두께만큼 제거한다. 이때, 무도핑 화합물 반도체층(46)에 대한 식각은 식각되고 남은 두께가 활성층 두께에 적합하게 될 때까지 실시하는 것이 바람직하다. 이와 같은 식각 결과, 도 4에 도시한 바와 같이, 무도핑 화합물 반도체층(46)의 소정 영역에 소정 깊이의 홀(h)이 형성된다. 홀(h)에 의해, 무도핑 화합물 반도체층(46)은 홀(h)의 바닥에 해당하는 두께가 얇은 부분(46a)과 홀 둘레의 두께가 두꺼운 부분(46b)으로 나뉜다. 무도핑 화합물 반도체층(46)의 얇은 부분(46a)은 활성층으로 사용된다. 상기 식각 후, 감광막 패턴(PR)을 제거한다. 이후, 결과물 전면에 소정의 절연막(미도시), 예를 들면 실리콘 산화막을 소정 두께로 형성한 다음, 그 전면을 이방성 식각한다. 이때, 상기 이방성 식각은 상기 n형 화합물 반도체층(50)이 노출될 때까지 실시한다. 이방성 식각의 특성 상, 상기 이방성 식각 후 에는 도 5에 도시한 바와 같이, 홀(h)의 내면과 p형 및 n형 화합물 반도체층(48, 50)의 안쪽면을 덮는 절연성 스페이서(52)가 형성되고, 나머지 부분의 상기 절연막은 모두 제거된다.

다음, 도 6에 도시한 바와 같이, 홀(h) 둘레의 n형 화합물 반도체층(50) 상에만 선택적으로 절연막(53)을 형성한다. 절연막(53)은 실리콘 산화막으로 형성할 수 있다. 절연막(53) 형성 후, 홀(h)에 p형 클래드층(54)과 캡핑층(56)을 순차적으로 성장시켜 홀(h)을 채운다. P형 클래드층(54)과 캡핑층(56)사이에 통전 용이층(미도시)을 더 형성할 수 있다. 이후, 절연막(53)을 제거한다. P형 클래드층(54)이외의 다른 영역으로는 전류가 차단되므로, p형 클래드층(54)은 전류 통전영역도 된다.

다음, 도 7에 도시한 바와 같이, n형 화합물 반도체 기판(40)의 밑면에 n형 전극(60)을 부착하고, n형 화합물 반도체층(50) 상으로 캡핑층(56)과 접촉되도록 p형 전극(62)을 형성한다.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 무도핑 화합물 반도체층(46)의 두꺼운 부분(46b)을 절연층으로 대체할 수 있을 것이고, 전류 차단층으로 사용되는 p형 및 n형 화합물 반도체층(48, 50)을 적어도 하나의 산화막으로 대체할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고, 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

상술한 바와 같이, 본 발명은 p형 클래드층 자체의 폭이 제한되어 있기 때문에, 그 자체로써 전류의 퍼짐 현상이 제한되고, 그 결과 구동 전류 값이 낮아진다. 또한, 2차의 결정성장만으로 소자의 제작이 완료되기 때문에, 공정이 단순화되고 생산성이 향상된다. 또한, 2차 결정성장시 선택적 에피텍셜 성장을 위한 마스크로 사용되는 실리콘 산화막과 같은 절연막이 전류 통전영역이 아닌 다른 영역 상에 증착되므로, 전류 통전영역의 결정질의 저하 및 고저항화를 방지할 수 있다. 이와 함께 본 발명은 단일 모드 발진이 용이한 이점이 있다.

Claims (8)

1. n형 화합물 반도체 기판;

   상기 n형 화합물 반도체 기판 상에 순차적으로 적층된 버퍼층, n형 클래드층 및 두께가 다른 영역을 갖는 무도핑 화합물 반도체층;

   상기 무도핑 화합물 반도체층의 두께가 얇은 영역 상에 순차적으로 적층되어 있되, 두께가 두꺼운 부분과 절연된 p형 클래드층 및 캡핑층;

   상기 캡핑층 둘레의 상기 무도핑 화합물 반도체층 상에 적층된 전류 차단층;

   상기 캡핑층과 전류 차단층을 덮는 p-전극; 및

   상기 n형 화합물 반도체 기판의 밑면에 부착된 n-전극을 포함하는 것을 특징으로 하는 반도체 레이저 다이오드.
2. 제 1 항에 있어서, 상기 무도핑 화합물 반도체층의 얇은 부분은 활성층으로 사용되고, 상기 p형 클래드층 및 상기 캡핑층과 상기 무도핑 화합물 반도체층의 두꺼운 부분 및 상기 전류 차단층사이에 절연 스페이서가 구비된 것을 특징으로 하는 반도체 레이저 다이오드.
3. 제 1 항에 있어서, 상기 전류 차단층은 순차적으로 적층된 p형 및 n형 화합물 반도체층인 것을 특징으로 하는 반도체 레이저 다이오드.
4. 제 1 항에 있어서, 상기 캡핑층과 상기 p형 클래드층사이에 p형 통전 용이층이 더 구비된 것을 특징으로 하는 반도체 레이저 다이오드.
5. n형 화합물 반도체 기판 상에 버퍼층, n형 클래드층, 무도핑 화합물 반도체층 및 전류 차단층을 순차적으로 성장하는 제1 단계;

   상기 무도핑 화합물 반도체층에 상기 전류 차단층을 관통하는 홈을 형성하는 제2 단계;

   상기 홈의 측면과 상기 전류 차단층의 안쪽면을 덮는 절연성 스페이서를 형성하는 제3 단계;

   상기 절연성 스페이서가 형성된 상기 홈을 p형 클래드층 및 캡핑층으로 채우는 제4 단계; 및

   상기 캡핑층과 전류 차단층을 덮는 p-전극을 형성하고, 상기 n형 화합물 반도체 기판의 밑면에 n-전극을 형성하는 제5 단계를 포함하는 것을 특징으로 반도체 레이저 다이오드 제조 방법.
6. 제 5 항에 있어서, 상기 전류 차단층은 p형 화합물 반도체층 및 n형 화합물 반도체층을 순차적으로 성장시켜 형성하는 것을 특징으로 반도체 레이저 다이오드 제조 방법.
7. 제 5 항에 있어서, 상기 제4 단계를 실시하기 전에 상기 전류 차단층 상에 절연막을 형성하고, 상기 제4 단계 실시 후, 상기 절연막을 제거하는 것을 특징으로 반도체 레이저 다이오드 제조 방법.
8. 제 1 항에 있어서, 상기 p형 클래드층과 상기 캡핑층사이에 통전 용이층을 더 형성하는 것을 특징으로 반도체 레이저 다이오드 제조 방법.

Images