KR20060021911A - 발광 디스플레이 디바이스 - Google Patents

발광 디스플레이 디바이스 Download PDF

Info

Publication number
KR20060021911A
KR20060021911A KR1020057024525A KR20057024525A KR20060021911A KR 20060021911 A KR20060021911 A KR 20060021911A KR 1020057024525 A KR1020057024525 A KR 1020057024525A KR 20057024525 A KR20057024525 A KR 20057024525A KR 20060021911 A KR20060021911 A KR 20060021911A
Authority
KR
South Korea
Prior art keywords
pixel
current
voltage
row
pixels
Prior art date
Application number
KR1020057024525A
Other languages
English (en)
Inventor
데이비드 에이. 피쉬
존 알. 후게스
스티븐 씨. 딘
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060021911A publication Critical patent/KR20060021911A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

행과 열로 배치된 발광 디스플레이 소자의 배열을 가진 픽셀에 적용될 픽셀 구동 신호를 결정하는 방법이 제공되는데, 한 행에 있는 복수의 픽셀에는 각각의 행 도체를 따라 동시에 전류가 공급된다. 타깃 픽셀 구동 전류는 픽셀 전류-밝기 특성의 모델로부터 결정된다. 이들은 복수의 픽셀과, 픽셀에서의 행 도체 상의 전압에 대한 픽셀 밝기 특성의 의존도에 의해, 행 도체로부터 끌어낸 전류로부터 초래되는 각 픽셀에서의 각각의 행 도체 상의 전압을 고려하기 위해 수정된다. 이는 전력 공급선을 형성하기 위해 사용된 금속의 유한한 저항뿐만 아니라, TFT에 공급하는 전류의 유한한 출력 임피던스로 인해, 능동 행렬 LED 디스플레이에서 발생하는 수평 누화의 문제점을 다룬다.

Description

발광 디스플레이 디바이스{LIGHT EMITTING DISPLAY DEVICES}
본 발명은 발광 디스플레이 디바이스에 관한 것으로, 예를 들어 전자발광 디스플레이, 특히 각 픽셀에 연관된 박막 스위칭 트랜지스터를 가지는 능동 행렬 디스플레이 디바이스에 관한 것이다.
전자발광, 발광, 디스플레이 소자를 이용하는 행렬 디스플레이 디바이스가 잘 알려져 있다. 디스플레이 소자는, 예를 들면 폴리머 물질이나 그렇지 않으면 전통적인 Ⅲ-Ⅳ족 반도체 화합물을 사용하는 발광 다이오드(LED)를 사용하는 유기 박막 전자발광 소자를 포함할 수 있다. 유기 전자발광 물질, 특히 폴리머 물질에 있어서의 최근의 발전은 실제로 비디오 디스플레이 디바이스 용으로 사용되는 그것들의 능력을 보여주었다. 이들 물질은 통상 한 쌍의 전극 사이에 끼워진 반도체 복합 폴리머의 하나 또는 그 이상의 층을 포함하고, 전극 중 하나는 투명하고, 다른 하나는 정공 또는 전자를 폴리머 층으로 주입하기에 적절한 물질이다.
폴리머 물질은, CVD 공정 또는 용해 가능한 복합 폴리머의 용액을 사용하는 스핀 코팅 기술에 의해 간단히 제조될 수 있다. 잉크-젯 프린팅 또한 사용될 수 있다. 유기 전자발광 물질은 다이오드와 같은 I-V 성질을 보여주어, 이들 물질은 디스플레이 기능과 스위칭 기능을 모두 제공할 수 있고, 따라서 수동형 디스플레이에 서 사용될 수 있다. 대안적으로, 이들 물질은 능동 행렬 디스플레이 디바이스용으로 사용될 수 있고, 각 픽셀은 디스플레이 소자와 디스플레이 소자를 통과하는 전류를 제어하기 위한 스위칭 디바이스를 포함한다.
이러한 유형의 디스플레이 디바이스는 전류-구동 디스플레이 소자를 가져서, 종래의 아날로그 구동 방식은 제어 가능한 전류를 디스플레이 소자에 공급하는 것을 수반한다. 전류원 트랜지스터를 픽셀 구성의 부분으로 제공하는 것이 알려져 있고, 이러한 경우 전류원 트랜지스터에 공급된 게이트 전압은 디스플레이 소자를 통과하는 전류를 결정한다. 저장 커패시터는 어드레스 지정 단계 후 게이트 전압을 가지고 있다.
도 1은 능동 행렬 어드레스 지정된 전자발광 디스플레이 디바이스 용으로 알려진 픽셀을 도시한다. 디스플레이 디바이스는 블록(1)으로 표시된 규칙적으로 공간을 두고 배치된 픽셀의 행과 열 행렬 배열을 가지고, 행(선택)과 열(데이터) 어드레스 도체(4, 6)의 교차하는 세트 사이의 교차부에 위치한 연관된 스위칭 수단과 함께 전자발광 디스플레이 소자(2)를 포함하는 패널을 포함한다. 간단명료하게 하기 위해, 소수의 픽셀만이 도면에 도시되어 있다. 실제로는 픽셀의 수백 개의 행과 열이 존재할 수 있다. 픽셀(1)은 각 도체 세트의 끝에 연결된 행, 주사 구동기 회로(8)와 열, 데이터 구동기 회로(9)를 포함하는 주변 구동 회로에 의해, 행 및 열 어드레스 도체의 세트를 통해 어드레스 지정된다.
전자발광 디스플레이 소자(2)는 본 명세서에서는 다이오드 소자(LED)로 표현되고, 한 쌍의 전극을 포함하는 유기 발광 다이오드를 포함하고, 이러한 전극 사이 에는 유기 전자발광 물질의 하나 또는 그 이상의 능동 층이 끼워져 있다. 배열의 디스플레이 소자는 절연 지지체의 한 면에 연관된 능동 행렬 회로와 함께 운반된다. 디스플레이 소자의 캐소드 또는 애노드는 투명한 도체 물질로 형성된다. 지지체는 유리와 같은 투명한 물질이고 기판에 가장 가까운 디스플레이 소자(2)의 전극은 ITO와 같은 투명한 도전성 물질로 이루어질 수 있어, 전자발광 층에 의해 생성된 광은 지지체의 다른 면에서도 관찰자에게 보이도록 이들 전극과 지지체를 투과하게 된다.
도 2는 전압-프로그래밍된 동작을 제공하기 위한 알려진 픽셀과 구동 회로 배치의 단순화된 개략 형태를 도시한다. 각 픽셀(1)은 EL 디스플레이 소자(2)와 연관된 구동기 회로를 포함한다. 구동기 회로는 행 도체(4) 상의 행 어드레스 펄스에 의해 턴 온되는 어드레스 트랜지스터(16)를 가진다. 어드레스 트랜지스터(16)가 턴온되면, 열 도체(6) 상의 전압은 픽셀의 나머지 부분으로 옮겨갈 수 있다. 특히, 어드레스 트랜지스터(16)는 열 도체 전압을 전류원(20)에 공급하고, 이러한 전류원(20)은 구동 트랜지스터(22)와 저장 커패시터(24)를 포함한다. 열 전압이 구동 트랜지스터(22)의 게이트에 제공되고, 행 어드레스 펄스가 종료된 후에도 게이트는 저장 커패시터에 의해 이러한 열 전압을 가진다. 구동 트랜지스터(22)는 전력 공급선(26)으로부터 전류를 끌어낸다.
이 회로에서의 구동 트랜지스터(22)는 p-형 TFT로 구현되어, 저장 커패시터(24)는 고정된 게이트-소스 전압을 가진다. 이는 트랜지스터를 통해 고정된 소스-드레인 전류가 흐르게 하고, 따라서 픽셀의 원하는 전류원 동작을 제공한다.
이러한 기본 픽셀 회로는 전압-프로그래밍된 픽셀이고, 또한 구동 전류를 샘플링하는 전류-프로그래밍된 픽셀이 존재한다. 하지만, 모든 픽셀 구성은 각 픽셀에 전류가 공급될 것을 요구한다.
LED 디스플레이가 지닌 한가지 문제점은 픽셀에 의해 끌어낸 상당한 전류로부터 일어난다. 디스플레이는 통상 기판을 통해 능동 행렬 회로를 운반하는 역방향(backward) 방출 형태이다. 이는 EL 디스플레이 소자의 원하는 캐소드 물질이 불투명하여, EL 다이오드의 애노드 측으로부터 방출이 일어나기 때문에 바람직한 배치이고, 게다가 이러한 바람직한 캐소드 물질을 능동 행렬 회로에 반하여(against) 배치하는 것은 바람직하지 않다. 금속 행 도체는 전력 공급선을 한정하기 위해 형성되고, 이들 역방향 방출 디스플레이에 있어, 이러한 금속 행 도체들은 그것들이 불투명하기 때문에 디스플레이 영역 사이의 공간을 점유할 필요가 있다. 예를 들어, 휴대용 제품에 적절한 12.5㎝(대각선이)의 디스플레이에서, 행 도체는 대략 11㎝의 길이와 20㎛ 넓이의 폭을 가질 수 있다. 0.2Ω/square의 통상적인 금속 시트(sheet) 저항은 1.1㏀의 금속 행 도체에 관한 선(line) 저항을 준다. 밝은 픽셀은 약 8㎂를 끌어낼 수 있고, 끌어 내어진 전류는 행을 따라 분포하게 된다. 상당한 행 도체 저항은 행 도체를 따라 전압 강하를 일으키고, 전력 공급선을 따라 일어나는 이들 전압 변동은 구동 트랜지스터 상의 게이트-소스 전압을 바꾸어, 디스플레이의 밝기에 영향을 미치게 된다. 게다가, 행에서의 픽셀에 의해 끌어 내어진 전류가 영상-의존적이므로, 데이터 정정 기술에 의해 픽셀 구동 레벨을 정정하는 것을 어려운 것으로 간주되고, 왜곡(distortion)은 다른 열에서의 픽셀 사이에는 본질적 으로 누화(cross talk)이다.
행의 양쪽으로부터 전류를 끌어냄으로써, 4의 인자만큼 전압 강하가 줄어들 수 있고, EL 물질의 효율성 개선이 또한 끌어내진 전류를 감소시킬 수 있다. 그렇지만, 상당한 전압 강하가 여전히 존재한다. 이들 전압 강하는 또한 전류 미러 픽셀 회로(이 경우 픽셀은 전압-어드레스 지정되는 것이라기보다는 전류-어드레스 지정된다)에서의 성능 제한을 일으킨다. 또한 박막 트랜지스터는 출력 전류가 실제로 게이트-소스 전압에만 의존하기보다는 소스 전압과 드레인 전압 모두에 의존하게 되므로, 본질적으로 이상적인 전류원 디바이스가 아니다. 그러므로 전류원으로서 사용된 TFT의 출력 임피던스는 또한 수평 누화를 생성하게 된다.
행 도체를 따라 생기는 전압 강하는 주어진 적용된 게이트 전압에 관한 게이트-소스 전압에 영향을 미칠 뿐만 아니라(소스는 행 도체에 연결되기 때문임), 전류 공급 TFT의 드레인-소스 전압이 감소한다는 것을 의미한다. 전류-제공 TFT의 유한한 출력 임피던스는 이후 그것의 전류의 감소를 초래하게 된다. 이러한 전류 변화는 다시 그 행에서의 모든 다른 픽셀로부터 끌어내진 전류, 특별한 동작 조건에 관한 TFT 출력 임피던스 및 OLED I-V 특성에 의존하게 된다. 특히, OLED 디스플레이 소자의 애노드 전압의 결과로서 일어나는 변화는 주어진 전류에 관한 디스플레이 소자의 밝기 출력을 바꾸게 된다.
전력선 전압 강하에 의해 야기된 데이터 전압 에러를 통해 발생하는 수평 누화를 극복하기 위한 신호 처리 방식이 제안되었다. 그러한 방식은 픽셀 내(in-pixel) 전류원 TFT 출력 임피던스에 의해 야기된 수평 누화의 정정용으로 적절하지 않다. 대신, 그러한 방식은 픽셀 내부의 전류 동작점과 전압 동작점에서의 다른 변화를 보상하지 않고, 본래 의도된 값으로 게이트-소스 전압을 단순히 되돌린다.
본 발명에 따르면, 행과 열로 배치된 발광 디스플레이 소자 배열의 픽셀에 적용될 픽셀 구동 신호를 결정하는 방법이 제공되고, 한 행에 있는 복수의 픽셀에는 각각의 행 도체를 따라 동시에 전류가 공급되며, 이러한 방법은
상기 픽셀 전류-밝기 특성의 모델에 기초하여 원하는 픽셀 밝기 레벨에 대응하는 타깃 픽셀 구동 전류를 결정하는 단계;
상기 복수의 픽셀에 의해 상기 행 도체로부터 끌어낸 전류로부터 발생하는 각 픽셀에서의 각각의 행 도체 상의 전압과;
상기 픽셀에서 상기 행 도체 상의 전압에 대한 상기 픽셀 밝기 특성의 의존도를
고려하기 위해 상기 타깃 픽셀 구동 전류를 수정하는 단계; 및
상기 수정된 타깃 픽셀 구동 전류로부터 상기 픽셀 구동 신호를 결정하는 단계를 포함한다.
픽셀에서의 행 도체 상의 전압에 대한 픽셀 밝기 특성의 의존도를 고려함으로써, 본 발명은 전류 제공 TFT의 유한한 출력 임피던스뿐만 아니라 전력 공급선을 형성하기 위해 사용된 금속의 유한한 저항으로 인해 능동 행렬 LED 디스플레이에서 발생하는 수평 누화 문제를 다룬다. 본 발명은 누화의 정정을 위한 신호 처리 방식을 제공한다. 타깃 구동 전류를 형성하기 위해 사용된 모델은 행 도체 상의 일정한 행 전압을 가정할 수 있고, 따라서 모든 픽셀에 관해 일정한 모델이며, 다른 픽셀에 적용된 픽셀 구동 신호에는 독립적이다.
픽셀에서의 행 도체 상의 전압에 대한 픽셀 밝기 특성의 의존도 보상은 픽셀 구동 신호에서의 효과적으로 변동(예를 들어 도 2의 픽셀 구성에서의 구동 트랜지스터에 관한 게이트-소스 전압의 변동)뿐만 아니라 픽셀 성분의 동작점에서의 변동(예를 들어 도 2의 픽셀 구성에서의 구동 트랜지스터의 드레인 전압)을 고려한다.
본 발명의 기술은, 전류를 전류-인출 픽셀의 행에 공급하는 전력선을 사용하는 임의의 배열에 관한 비결정 실리콘 및 폴리 실리콘 기술에 적용 가능하다. 본 명세서에서 사용된 "행(row)"과 "열(column)"이라는 용어는 다소 임의적이고, 이들 용어는 단순히 직교 행렬로 배치된 디스플레이 소자의 배열을 의미하는 것으로 의도된다.
각 픽셀은 구동 트랜지스터와, 행 도체와 공통 선(예를 들어, 그라운드) 사이에 직렬로 연결된 발광 디스플레이 소자를 포함할 수 있다. 이후 픽셀에서의 행 도체 상의 전압에 대한 픽셀 밝기 특성의 의존도를 고려하는 것은, 행 도체 전압으로부터 초래되는 구동 트랜지스터의 드레인-소스 전압과 게이트-소스 전압의 임의의 변동을 고려하는 것을 포함한다.
각 픽셀은 제 1 위상(phase)으로 프로그램되고, 제 2 위상으로 구동되는 것이 바람직하고, 타깃 픽셀 구동 전류를 수정하는 단계는 제 1 위상과 제 2 위상 사이의 픽셀에 의해 인출된 전류의 임의의 차이를 추가로 고려한다. 특히, 일부 픽셀 구동 방식은 픽셀을 구동하는 동안보다 프로그래밍 단계에서 얼마간의 전류를 공급하는 것을 수반한다. 이러한 점을 고려함으로써, 임의의 픽셀 구동 방식에 관해 올바른 보상이 제공될 수 있다.
타깃 픽셀 구동 전류를 수정하는 단계는
한 행에서의 픽셀에 의해 끌어낸 전류와 상기 픽셀의 위치에서의 행 도체 상의 전압 사이의 관계를 나타내는 알고리즘을 상기 타깃 픽셀 구동 전류에 적용하는 단계와;
상기 행 도체 상의 전압에 대한 상기 픽셀 밝기 특성의 의존도를 나타내는 값을 사용하여, 상기 결과값의 스케일링(scaling) 단계를 포함한다.
그러므로, 행 전압 변동과, 출력 밝기에 대한 픽셀의 동작점의 변동 영향을 보상하기 위해, 개별 처리가 필요하게 된다.
예를 들어, 알고리즘을 적용하는 단계는, 행렬 M의 역행렬에 픽셀의 행에 관한 타깃 픽셀 구동 전류의 벡터를 곱하는 단계를 포함하고, 여기서
Figure 112005074874458-PCT00001
이고, 행렬 M의 행과 열의 개수는 상기 행에서의 픽셀의 개수와 동일하다.
각 픽셀이 구동 트랜지스터를 사용하여 입력 전압을 전류로 변환하는 전류원 회로를 포함할 때는, 스케일링 단계는
구동 트랜지스터의 전압-전류 특성과;
발광 디스플레이 소자의 전압-전류 특성으로부터 유도된 항을 포함하는 값을 사용하는 단계를 포함할 수 있다.
스케일링 단계는 또한 행 도체의 저항으로부터 유도된 항을 포함한다.
일 예로, 스케일링 단계는 값 (1-α)Rλ/(1+λ/μ)을 사용하는 단계를 포함하고, 여기서
R은 이웃하는 픽셀 사이의 행 도체의 저항값;
λ는 상기 구동 트랜지스터의 드레인-소스 전류 대 드레인-소스 전압 곡선의 기울기;
μ는 상기 디스플레이 소자의 전류 대 전압 곡선의 기울기; 및
α는 픽셀 프로그래밍 위상 동안 픽셀에 의해 생긴 전류 대 디스플레이 동안에 상기 픽셀에 의해 끌어낸 전류의 비이다.
계산상의 부담을 덜기 위해, 행렬 M의 역행렬을 픽셀의 행에 관한 타깃 픽셀 구동 전류의 벡터와 곱한 결과는 귀납적인 연산에 의해 얻어지며,
Figure 112005074874458-PCT00002
이고, 여기서
F(n)은 상기 행렬 M의 역행렬을 픽셀의 한 행에 관한 타깃 픽셀 구동 전류의 벡터에 곱한 벡터 결과의 n번째 항이고, F(0)는 제 1 항이며;
I(j)는 한 행의 j번째 픽셀에 관한 타깃 전류이고, 제 1 픽셀은 j=0이다.
이러한 귀납적인 모델에서,
Figure 112005074874458-PCT00003
이고, 여기서
N은 상기 행에서의 픽셀의 총 개수이다.
스케일링을 위해 사용된 상기 행 도체 상의 전압에 대한 상기 픽셀 밝기 특성의 의존도를 나타내는 값은, 입력 파라미터로서 전류 값을 가지는 룩 업(look up) 테이블에 저장된다. 이들 룩 업 테이블 파라미터는 시간에 따른 픽셀 밝기 특성의 변동이 모델링 될 수 있도록 시간에 따라 갱신될 수 있다.
본 발명의 방법은 행과 열로 배치된 전류-어드레스 지정된 발광 디스플레이 소자의 능동 행렬 배열을 구동하기 위해 사용될 수 있고, 픽셀의 각 행은 차례대로 어드레스 지정된다.
본 발명은 또한 행과 열로 배치된 전류-어드레스 지정된 발광 디스플레이 소자의 능동 행렬 배열을 포함하는 디스플레이 디바이스를 제공하고, 상기 디스플레이 디바이스는
복수의 픽셀에 의해 행 도체로부터 끌어낸 전류로부터 초래되는 각 픽셀에서의 각각의 행 도체 상의 전압과, 픽셀에서의 행 도체 상의 전압에 대한 픽셀 밝기 특성의 의존도를 고려하기 위해, 타깃 픽셀 구동 전류를 수정하기 위한 보상 회로를 포함하고, 이러한 보상 회로는
한 행에서 픽셀에 의해 인출된 전류와, 픽셀의 위치에서 행 도체 상의 전압 사이의 관계를 나타내는 타깃 픽셀 구동 전류에 알고리즘을 적용하기 위한 수단과;
행 도체 상의 전압에 대한 상기 픽셀 밝기 특성의 의존도를 나타내는 값을 사용하여 그 결과값을 스케일링하기 위한 수단을 포함한다.
이제 본 발명의 실시예를 첨부 도면을 참조하여 좀더 상세히 설명한다.
도 1은 종래의 능동 행렬 LED 디스플레이를 도시하는 도면.
도 2는 도 1의 디스플레이에 관한 종래의 픽셀 레이아웃을 도시하는 도면.
도 3은 행 도체 상의 픽셀 전류와 전압 사이의 관계를 유도하기 위해 사용된 등가 회로도.
도 4는 도 3으로 조사한 것에 대한 역 관계를 유도하기 위해 사용된 등가 회로도.
도 5는 행 전압에서의 변화에 응답하여 픽셀 출력 특성을 조사하기 위해 사용된 도면.
도 6은 도 5의 상세부를 도시하는 도면.
도 7은 그래프를 사용하여, 본 발명의 방법에 의해 얻어진 개선점을 도시하는 도면.
도 8은 영상을 사용하여, 본 발명의 방법에 의해 얻어진 개선점을 도시하는 도면.
도 9는 본 발명의 방법 부분을 구현하기 위한 회로를 도시하는 도면.
도 10은 본 발명의 방법의 또 다른 부분을 구현하기 위한 회로를 도시하는 도면.
도 11은 본 발명의 디스플레이에서 사용하기 위한 더미(dummy) 픽셀 회로를 도시하는 도면.
본 발명은 발광 디스플레이 소자의 배열의 픽셀에 적용된 픽셀 구동 신호를 결정하기 위한 방식을 제공한다. 원하는 픽셀 밝기 레벨에 대응하는 표준 픽셀 구동 전류의 한 세트는, 행 도체 상의 전압 변동뿐만 아니라, 행 도체 상의 전압에 대한 픽셀 밝기 특성의 의존도 모두를 고려하기 위해 수정된다.
수평 누화의 정정을 위한 알고리즘을 유도하기 위해, 다음 단계들, 즉
한 선 상의 픽셀에 의해 인출된 전류의 임의의 조합에 대해, 전력선 상의 전압 강하에 관한 일반적인 식이 얻어지는 단계;
전력선 전압 강하로부터 초래되는 전류 변화와, 픽셀 내 전류원 TFT의 출력 임피던스가 이후 결정되는 단계; 및
수평 누화를 보상하기 위해 데이터에 관한 정정 방식이 유도되는 단계가 취해진다.
아래 분석은 전력선이 양쪽 끝으로부터 구동되는 것으로 가정한다. 하지만, 이러한 분석은 한쪽 끝에서 구동된 행 도체에 관해 수행될 수 있음을 알게 된다.
이러한 분석에서, 전력선은 행에서의 모든 픽셀에 전류를 공급하기 위해 행의 양쪽 끝에서 전압원을 가지는 행을 포함하는 것으로 가정될 수 있다. 처음에, 모든 픽셀이 전력선으로부터 전류를 인출하고 그 전류를 OLED에 공급하는 완벽한 전류원을 포함하는 것으로 가정할 수 있다. 그러한 모델에 관한 등가 회로가 도 3에 도시되어 있다.
노드(n)에서 픽셀에 흐르는 전류는 노드(n-1, n 및 n+1)에서의 전력선 상의 전압의 항으로 다음 식과 같이 유도될 수 있다. 노드 사이의 전력선의 저항은 R이다.
Figure 112005074874458-PCT00004
전류 I(n)은 이 경우 픽셀 전류원으로 프로그래밍되어, 필요한 것은 전압 V(n)에 관해 전력선 전압 강하를 계산하기 위해 수학식 1을 풀어서 알게 된다. 모든 항을 써내려 가면:
Figure 112005074874458-PCT00005
여기서, VL과 VR은 전력선의 어느 한쪽 끝에서의 전압원이다. 그 다음 행렬 형태로,
Figure 112005074874458-PCT00006
이고,
여기서,
Figure 112005074874458-PCT00007
이며,
Figure 112005074874458-PCT00008
이다.
전력 공급선 상의 전압은 수학식 2의 역을 취하여 만들어지는데, 즉
Figure 112005074874458-PCT00009
이다.
주어진 크기의 행렬 M에 있어서, 그 역은 간단히 표준 수학 기술에 의해 얻어질 수 있다. 특히, 행렬 M은 삼중 대각 행렬 대칭 행렬이고, 그 역은 쉽게 얻어진다. 모든 가능한 행렬 크기에 관한 일반적인 역을 얻기 위해, 전력 공급선에서의 전압과 전류를 약간 다르게 보는 것이 가능하다. 도 4는 전력 레일(Iin, Iout)의 어느 한 쪽 끝에서 전압원에 의해 공급된 전류를 보여주는 것을 제외하고는 도 3의 것과 본질적으로 동일하다.
이제 노드(0, 1, 2..n)에서의 전압은 다음과 같이 쓰여 질 수 있다.
Figure 112005074874458-PCT00010
위의 방정식 시스템으로부터 을 제거하기 위해, 다음 관계식이 사용된다:
Figure 112005074874458-PCT00011
노드(N-1)에서 수학식 3a와 수학식 3b를 사용하여, Iin에 관한 방정식이 얻어진다:
Figure 112005074874458-PCT00012
이후 노드(n)에서 방정식 A1에서 수학식 3c를 사용하면
Figure 112005074874458-PCT00013
수학식 3d로부터 다음 벡터 행렬 방정식이 얻어진다:
Figure 112005074874458-PCT00014
이고, 여기서
Figure 112005074874458-PCT00015
이고,
Figure 112005074874458-PCT00016
이다.
최종 벡터 F를 주기 위해, 벡터 I에 대해 작용하는 역행렬 M-1의 결과를 유도하는 것도 유용하다. 벡터 F의 요소는
Figure 112005074874458-PCT00017
로 주어진다.
벡터 Vb에 대한 M-1의 결과를 계산하면 그 결과가
Figure 112005074874458-PCT00018
로 주어지고, 이는 VL=VR=VP일 때 VP로 단순화된다.
수학식 3은 전력선 전압 강하에 관해 요구되는 일반적인 방정식이다.
한 행의 픽셀이 어드레스 지정되면, 일정한 전류가 전력선을 따라 흐르게 된다. 어드레스 지정 후, 픽셀 회로의 동작으로 인해 다른 전류가 흐르게 된다.
다른 픽셀 회로는 당업자에게는 명백한 바대로 다른 방식으로 동작한다.
예를 들면, 일부 픽셀 회로는 임계 전압 측정 동작을 수행하여, 구동 트랜지스터의 노화에 따른 보상이 수행될 수 있다. 그러한 회로는 전력선 상에 어떠한 전류도 흐르지 않게 되고, 데이터 전압은 추가되는데, 즉 어떠한 전력선 전압 강하도 없게 된다. 이러한 기간 후, 프로그래밍된 전류가 흐르게 되어 누화를 야기하는 전 력선 상의 전압 강하가 존재하게 된다.
또 다른 예는 정합된 전류 미러 회로이다. 이 경우, OLED 전류 흐름만을 어드레스 지정한 후, 어드레스 지정 기간에 OLED 전류의 두 배가 흐르게 되어, 전류 변화는 누화를 야기하게 되는데, 이는 전력선 상의 전압 변화가 픽셀에서의 전류 변화를 야기하기 때문이다.
전력선 전압 강하와, 픽셀 내 전류 제공 TFT의 출력 임피던스로 인해 픽셀 전류 변화에 관한 식을 찾기 위해서, 간단한 도표식(diagrammatic) 접근을 사용한다.
도 5는 TFT와 LED 특성을 도시한다. TFT 특성 곡선은 일정한 게이트-소스 전압에 관해서 드레인 전압(Vd)에 대한 드레인 소스 전류(Ids)를 표시한다. 드레인 전압이 행 전압에 도달하면, 드레인-소스 전압은 0에 도달한다. 그러므로 도 5의 그래프에서 전압을 증가시키는 것은, 드레인-소스 전압을 감소시키는 것에 대응하고, 드레인-소스 전압은 곡선이 x-축과 교차하는 점에서 0이 된다. x-축 상의 이러한 점은 전력선 행 전압에 대응한다.
TFT 특성에서의 이동은, 게이트-소스 전압이 일정하게 유지된다는 가정하에, 전력선 전압의 변화 결과이다.
LED 특성 곡선은 LED의 부하선 플롯이고, 주어진 전류에 관한 LED 디스플레이 소자의 애노드 전압을 보여준다.
TFT 특성 곡선이 LED 특성 곡선과 교차하는 곳에서, 드레인/애노드 전압이 한정되고, 전류가 흐르게 된다. TFT가 포화시, 무한하지 않은 출력 임피던스를 가지므로, 전력 공급 전압에서의 이동은, 일정한 게이트-소스 전압의 경우에서도, 다른 출력 전류를 주기 위해 TFT 특성을 이동시킨다. 그러므로 전력선 전압 변화는, 게이트-소스 전압을 동일한 값으로 되돌리기 위해 단순히 게이트 전압을 대응하도록 변화시키는 것에 의해서는 정정될 수 없다.
도 5에 도시된 전류 변화 구역은 애노드/드레인 전압에서의 변화와 전류의 변화를 결정하기 위해 좀더 자세하게 검사될 수 있다. 이는 도 6에 도시되어 있다.
도 6에서의 기하학적인 검사는 전류 변화가
Figure 112005074874458-PCT00019
로 주어짐을 보여주고, 여기서
ΔVa는 도 3에서 도시된 LED 애노드 전압의 변화이고, 그 차이는 간단히 TFT 특성 λ(I)의 그래디언트이다. LED 특성은 ILED=f(Va)에 의해 주어져서, LED 특성을 미분함으로써, ΔVa를 찾는다. 즉,
Figure 112005074874458-PCT00020
이고, 수학식 6과 수학식 7을 사용하면:
Figure 112005074874458-PCT00021
이다.
전력선 상의 초기 전압이 전류 αI를 어드레스 지정함으로써 야기된다면,
Figure 112005074874458-PCT00022
인 어드레스 지정 기간에 전압 강하를 가진 다음, 어드레스 지정 후 전류(I)를 가지고, 이후 전력선 전압 강하는
Figure 112005074874458-PCT00023
이 되며,
따라서 전력선 전압의 차이는
Figure 112005074874458-PCT00024
이다.
α에 관한 예시적인 값은 수정된 전류원과 전압 임계 측정 회로에 관해서 0이고, 스위칭된 전류 미러(즉, 누화는 없지만 이들 픽셀 회로는 큰 디스플레이에 관해서는 부적절하다)에 관해서는 1이지만, 정합된 전류 미러 회로에 관해서는 2보다 크거나 2와 같게 된다. 2보다 큰 경우는 정합된 TFT가 구동 TFT보다 넓은 경우에 일어나게 된다.
행에 대한 초기 전류 I0(어드레스 지정 후)는 ΔV의 전압 강하를 야기하고, 이는 또한 I0로 하여금 I1로 바뀌게 하여, 전압 강하를 바꾸고 이것은 전류를 바꾸는 등의 경우가 발생하게 된다. λ는 매우 작게 되어 1차 근사(approximation)는 충분하게 되는데, 즉
Figure 112005074874458-PCT00025
이다.
항
Figure 112005074874458-PCT00026
는 대각선 행렬이다.
어느 데이터 전류(I0)의 세트가 전력선 전압 강하가 일어난 후 원하는 전류(I1)를 만들어내는지를 결정하도록, 전류 오차를 정정하기 위해, 역(inverse) 문제를 수행할 필요가 있다. 이 문제를 풀기 위해서는 수학식 9가 I0에 관해 풀어진다. 이 문제는 μ와 λ가 I0에 의존하기 때문에 매우 어려우므로, 추가 근사로서 μ와 λ가 알려진 전류 I1에 의존한다고 가정할 수 있다. 이는 I0와 I1사이의 전류 변화가 작은 경우 좋은 근사가 된다. 이후 수학식 9의 해법은
Figure 112005074874458-PCT00027
이다.
수학식 10은 TFT 임피던스와 전력선 전압 강하로 인한 수평 누화에 대한 해법을 나타낸다. 수평 누화에 관한 정정을 위해 요구되는 전류 조정의 계산에 관한 알고리즘은 2가지 단계를 필요로 한다:
단계 1: I1에 관한 전류 데이터가 주어지면 M-1I1을 계산.
단계 2: 룩-업-테이블(LUT)에서 데이터 종속 값인 (1-α)Rλ/(1+λ/μ)을 저 장하고 출력에 단계 1에서의 결과를 곱한 다음, 초기 데이터로부터 그 결과를 뺀다.
알고리즘은 단계 2의 결과를 단계 1로 되돌려 보내고 원하는 정정이 달성될 때까지 단계를 순환 반복함으로써 정정된 전류의 평가를 개선하기 위해 반복될 수 있지만 한 번만으로도 충분함이 발견되었다.
도 7은 정정 알고리즘의 결과를 도시한다. 플롯(40)은 어떠한 정정도 적용되지 않을 때 균일하게 어드레스 지정된 밝은 영상에 관해 계산된 픽셀 전류{I(n)} 대 픽셀 위치(n)를 보여준다. 전력선과 픽셀 전류원 임피던스 결합된 결과로 인해, 디스플레이의 중간에는 픽셀 전류의 상당한 강하가 존재한다.
광 방출이 전류에 거의 비례하기 때문에, 휘도에 있어서도 유사한 강하가 존재한다. 플롯(42)은 어드레스 지정된 전류 레벨이 전술한 알고리즘의 단일 통과에 따라 미리 조정되었을 때의 계산된 픽셀 전류를 보여준다. 볼 수 있는 바와 같이 결과는 요구되는 수평 직선에 가깝다.
도 7에 도시된 플롯(44)은 디스플레이의 중앙 블록만이 전술한 바와 같이 동일한 밝기로 어드레스 지정되고, 나머지는 검은색(0 전류)일 때의 계산된 픽셀 전류이다. 이 경우, 디스플레이 중간에서의 픽셀 전류의 강하는 더 적고, 누화 효과의 변화가 화살표(46)로 나타나 있다. 일부 디스플레이된 영상에 있어서는, 이들 다른 레벨이 존재하지 않아야 할 밝기에 있어서의 예리한 단계 변화를 일으키게 된다. 이러한 예리한 단계는 균일한 영상의 평탄한 밝기 강하보다 훨씬 더 가시적이고, 누화가 존재할 때 인지되는 것이다.
플롯(48)은 본 발명의 알고리즘의 단일 통과에 따라 어드레스 지정된 전류 레벨을 미리 조정하는 결과를 보여준다. 양쪽의 정정된 영상에 관해, 디스플레이의 중앙에서의 실제 픽셀 전류는 이제 어떠한 누화도 가시적이지 않도록 매우 유사하다. 이들 결과는 제시된 알고리즘의 유효성을 설명한다.
도 8은 영상을 사용하여 이들 누화 효과를 도시한다. 좌측의 영상은 원하는 영상이고, 우측의 영상은 이러한 것이 어떻게 누화의 결과로서 나타나는지를 보여준다. 가시적 밝기 단계(50)는 도 7에서의 화살표(46)를 참조하여 설명된 효과의 결과이다. 영상의 상반부는 균일한 밝은 영상이고, 영상의 하반부는 도 7을 참조하여 설명된 단계 영상이다.
완전하게 하기 위해, 전술한 예에서 사용된 파라미터는 다음과 같다:
단색
최대 휘도 250 Cd/m2
효율 5.3 Cd/A
구멍 50%
듀티 사이클 50%
픽셀 피치 144 ㎛
TFT 폭 25 ㎛
행에서의 픽셀의 개수(N) 768
픽셀당 선 저항(R) 7.2 Ω
최대 픽셀 전류{I(n)max} 3.9 ㎂
전력 공급 전압(Vp) 15V
본 발명의 방법은 디지털 데이터 스트림에 대해 작용하는 IC로 구현될 수 있다. 이러한 하드웨어 구현을 위해 필요한 상층 레벨(top-level)의 블록이 아래에 나열되어 있다.
단계1: I1에 관한 전류 데이터가 주어지면 M-1I1을 계산.
M-1I의 구현은 일반적으로 계산상 비싼 계산으로, 특히 큰 영상에 있어서 그러하다. 그러므로 이러한 계산을 수행하는 빠른 방법이 필수적이다. 수학식 4에서 본 것과 같이, M-1I의 계산은 아래에 보여진 합의 값을 구하는 것을 필요로 한다.
Figure 112005074874458-PCT00028
F(n)과 F(n-1)의 차이를 계산함으로써, 요소 F(n)에 관한 귀납적인 관계가 발견될 수 있다:
Figure 112005074874458-PCT00029
그러므로:
Figure 112005074874458-PCT00030
따라서 귀납적인 관계:
Figure 112005074874458-PCT00031
이고, 여기서
Figure 112005074874458-PCT00032
이다.
도 9에 도시된 하드웨어는 본 계산을 구현하기 위해 사용된다. 도 9에서, 데이터는 가산기(60)에 공급된다. 가산기로의 제 2 입력은 선 상의 이전 데이터 값의 실행 합(running sum)을 포함하는 레지스터(62)로부터 온 것이다. 레지스터는 데이터의 각 선 후에 0으로 된다. 합의 출력은 그 선에 관한 모든 부분적인 데이터를 포함하는 레지스터(62)로 그리고 선 저장기(64)로 되돌아간다. 선 시간의 끝에서, 부분 합 데이터는 또 다른 선 저장기(66)에 병렬로 전달되고, 이러한 데이터는 수학식(12)의 계산에 사용된다.
입력 데이터 또한 선의 시작시에 N으로부터 카운트 다운하는 카운터(72)로부터 제 2 입력이 오는 승산기(70)에 공급된다. 승산기의 출력은, 제 2 입력이 승산기로의 더 조기의 입력의 실행 합을 포함하는 레지스터(76)로부터 오는 가산기(74) 로 옮겨간다. 이러한 레지스터는 선 시간의 시작시에 0으로 설정된다. 가산기(74)의 출력은 이 레지스터와 선 시간의 끝에서만 갱신되는 또 다른 레지스터(78)로 피드백된다. 이 레지스터의 출력에는 또 다른 레지스터(80)에 포함된 일정한 인자인 -1/(N+1)이 곱해진다. 그 결과는 또 다른 레지스터(82)에 저장되고 수학식 12의 F(0)이다.
이제 선 저장부에서의 부분 합 데이터와 레지스터에 저장된 F(0)에 관한 값이 수학식 12의 F(n)을 계산하기 위해 사용될 수 있다. F(0)는 또한 선 저장부(66)로부터 직렬로 클로킹되는(clocked) 부분 합 데이터가 공급되는 가산기(90)로 옮겨진다. 이들은 F(n-1)을 포함하는 또 다른 레지스터(92)로부터의 데이터와 함께 더해진다. 선 시간의 시작시에 이러한 레지스터는 0으로 된다. 합의 출력은 이러한 레지스터로 되돌아가고 이러한 계산 블록의 출력이기도 하다.
단계 2: 룩-업-테이블(LUT: Look-Up-Table)에 데이터 종속 값인 (1-α)Rλ/(1+λ/μ)를 저장하고 단계 1의 결과를 출력에 곱한 다음, 초기 데이터로부터 그 결과값을 뺀다.
알고리즘의 나머지 부분은 도 10에 도시된 바와 같이 구현될 수 있다.
입력 데이터는 그 입력 데이터 값에 대응하는 (1-α)Rλ/(1+λ/μ)의 값을 찾기 위해, 룩 업 테이블(100)(LUT)로 옮겨진다. LUT의 출력과 입력 데이터는 이후 FIFO(102)를 사용하여 선 시간만큼 지연된다. FIFO(102)의 출력은 FIFO(106)에 의해 한 선 시간만큼 또한 지연된 입력 데이터로부터 계산된 F(n) 값이 또한 공급되는 승산기(104)에 옮겨진다. 이후 출력은 출력 데이터를 주기 위해 입력 데이터로 부터 이렇게 계산된 보정 값을 빼는 감산 유닛으로 옮겨진다. 이후 이러한 데이터는 전체 비디오 처리 사슬, 다른 처리 유닛 예를 들어 감마 보정 내로 옮겨진다.
OLED 특성은 온도와 수명에 따라 변하게 되므로, 이들 변화를 나타내기 위해 도 10의 LUT를 새로운 값으로 갱신하는 것도 가능하다. LUT는, 예를 들면 수정된 전류원, 정합된 전류 미러 등의 파라미터(α)를 통해, 또는 행 저항(R)이 다른 제조사나 다른 TFT 출력 임피던스 특성에 관해 변한다면, AMOLED 디스플레이의 다른 유형에 관해서 변경을 필요로 하게 된다. 그러므로 LUT는 접근 가능하고 갱신 가능할 필요가 있게 된다.
AMOLED 디스플레이는 상기 배열 외부의, 시험 목적으로 사용되는 추가 픽셀 회로로 통상 구성된다. 이들은 도 11에 도시된 형태를 취할 수 있고, 본질적으로 구동 트랜지스터 특성과 행 도체 저항의 행동을 모델링한다. 이들 더미(dummy) 픽셀 회로는 임계 보상 방식으로 사용하기 위해 제안되었다. 더미 픽셀 회로를 사용하면, 디스플레이의 유효 기간(lifetime)에 걸쳐 LUT를 자동으로 생성하고 갱신하는 것을 가능하게 한다.
도 11은 n-형 트랜지스터를 구비한 더미 픽셀(110), p-형 트랜지스터를 구비한 더미 픽셀(112) 및 행 도체 특성을 모델링 하는데 사용될 수 있는 저항기(114)를 도시한다. 각 회로는 시험 신호가 적용되고 출력이 감시되게 하는 단자를 가진다. 도 11에 도시된 PCM들은 유리 위에 있다. 비결정 실리콘 회로에 관한 n-형 회로와 저온 폴리 실리콘 회로에 관한 p-형 회로가 존재하게 된다.
전류의 함수로서의 TFT 출력 임피던스는 TFT의 게이트-소스 전압을 변하게 하고, 회로 상의 적절한 프로브 포인트로부터 TFT의 전류와 드레인-소스 전압을 측정함으로써 측정될 수 있다. 이후 λ를 주기 위해, 데이터의 그래디언트(gradient)가 요구된다. μ를 주기 위해, OLED에 관해서도 동일한 것이 달성될 수 있다. R은 N개의 픽셀 길이를 가진 금속의 스트립을 전류가 통과하게 하고, 전력선 금속의 하나의 픽셀 폭의 스트립에서의 저항을 계산하기 위해 전압을 측정함으로써, 결정될 수 있다.
디스플레이 유형은 α의 값을 지시하게 된다. 모든 이러한 정보는 LUT가 계산될 수 있게 하고, 디스플레이의 유효 기간에 걸쳐 갱신될 수 있게 한다. 측정을 행하기 위한 하드웨어는 간단하고 가능하게는 디스플레이 구동기 칩 내에 포함되게 된다. 이들은 LUT를 계산하고 그것을 채우기 위해 제어기 칩 내의 하드웨어로 측정된 데이터를 피드백시킨다.
상기 픽셀 회로에서, 전압-어드레스 지정된 전류원이 사용된다. 본 발명은 또한 전류-어드레스 지정된 픽셀에 적용될 수 있고, 이러한 전류-어드레스 지정 픽셀은 통상 샘플링된 어드레스 전류에 대응하는 트랜지스터 게이트 전압을 저장한다.
오직 하나의 상세한 알고리즘이 주어졌고, 본 방법의 구현을 단순화하기 위해 일부 가정이 이루어졌다. 다른 알고리즘 구현을 위해 다른 가정이 이루어질 수 있고, 본 발명은 전술한 특정 구현에 제한되는 것은 아니다.
하드웨어 예는 다수의 레지스터와 논리 소자를 가지는 것으로 설명되었다. 많은 또는 모든 소자는 전용 프로세서 아키텍처로 통합될 수 있고, 하드웨어 예는 본 발명의 정정 방식을 구현하는 유일한 방식이다.
상기 분석은 원하는 게이트-소스 전압이 픽셀에 적용될 수 있음을 가정한다. 그러므로, 수정된 전류가 계산될 때, 이후 픽셀 구동 신호(도 2의 픽셀 구성을 위한)를 결정하기 위해, 픽셀을 구동하기 위해 필요한 게이트-소스 전압이 계산될 필요가 있다. 이러한 계산은 기본(일정한) 픽셀 모델을 사용하여 수행될 수 있다. 픽셀에 적용될 게이트 전압은 다시 원하는 게이트-소스 전압을 얻기 위해 픽셀에서 행 도체 상의 전압을 고려하게 된다. 그러므로 수정된 타깃 픽셀 구동 전류로부터의 픽셀 구동 신호를 결정하는 단계 자체는 픽셀에서 행 전압을 고려한다.
다른 수정도 당업자에게는 명백하게 된다.
전술한 바와 같이, 본 발명은 각 픽셀에 연관된 박막 스위칭 트랜지스터를 가지는 능동 행렬 디스플레이 디바이스를 포함하는 전자발광 디스플레이에 이용 가능하다.

Claims (29)

  1. 행과 열로 배치된 발광 디스플레이 소자(2)의 배열의 픽셀에 적용될 픽셀 구동 신호를 결정하는 방법으로서, 한 행에 있는 복수의 픽셀에는 각각의 행 도체(26)를 따라 동시에 전류가 공급되는, 픽셀 구동 신호 결정 방법에 있어서,
    상기 픽셀 전류-밝기 특성의 모델에 기초하여 원하는 픽셀 밝기 레벨에 대응하는 타깃 픽셀 구동 전류를 결정하는 단계;
    상기 복수의 픽셀에 의해 상기 행 도체로부터 끌어낸 전류로부터 초래되는 각 픽셀에서의 각각의 행 도체(26) 상의 전압과;
    상기 픽셀에서 상기 행 도체 상의 전압에 대한 상기 픽셀 밝기 특성의 의존도를
    고려하기 위해 상기 타깃 픽셀 구동 전류를 수정하는 단계; 및
    상기 수정된 타깃 픽셀 구동 전류로부터 상기 픽셀 구동 신호를 결정하는 단계를 포함하는, 픽셀 구동 신호 결정 방법.
  2. 제 1항에 있어서, 각 픽셀은 제 1 위상(phase)으로 프로그램되고, 제 2 위상으로 구동되며, 상기 타깃 픽셀 구동 전류를 수정하는 단계는 상기 제 1 위상과 상기 제 2 위상 사이의 픽셀에 의해 끌어낸 전류에서의 임의의 차이를 또한 고려하는, 픽셀 구동 신호 결정 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 타깃 픽셀 구동 전류를 수정하는 단계는
    한 행에서의 픽셀에 의해 끌어낸 전류와 상기 픽셀의 위치에서의 행 도체 상의 전압 사이의 관계를 나타내는 알고리즘을, 상기 타깃 픽셀 구동 전류에 적용하는 단계와;
    상기 행 도체 상의 전압에 대한 상기 픽셀 밝기 특성의 의존도를 나타내는 값을 사용하여, 상기 결과값의 스케일링(scaling) 단계를 포함하는, 픽셀 구동 신호 결정 방법.
  4. 제 3항에 있어서, 상기 알고리즘을 적용하는 단계는, 행렬 M의 역행렬에 상기 픽셀의 한 행에 관한 타깃 픽셀 구동 전류의 벡터를 곱하는 단계를 포함하고, 여기서
    Figure 112005074874458-PCT00033
    이고, 상기 행렬 M의 행과 열의 개수는 상기 행에서의 픽셀의 개수와 동일한, 픽셀 구동 신호 결정 방법.
  5. 제 3항 또는 제 4항에 있어서, 각 픽셀은 구동 트랜지스터(22)를 사용하여 입력 전압을 전류로 변환하는 전류원 회로(22, 24)를 포함하고, 상기 스케일링 단계는
    상기 구동 트랜지스터(22)의 전압-전류 특성과;
    상기 발광 디스플레이 소자(2)의 전압-전류 특성으로부터 유도된 항을 포함하는 값을 사용하는 단계를 포함하는, 픽셀 구동 신호 결정 방법.
  6. 제 5항에 있어서, 상기 스케일링 단계는 상기 행 도체의 저항(R)으로부터 유도된 항을 또한 포함하는 값을 사용하는 단계를 포함하는, 픽셀 구동 신호 결정 방법.
  7. 제 6항에 있어서, 상기 스케일링 단계는 값 (1-α)Rλ/(1+λ/μ)을 사용하는 단계를 포함하고, 여기서
    R은 이웃하는 픽셀 사이의 행 도체의 저항값;
    λ는 상기 구동 트랜지스터의 드레인-소스 전류 대 드레인-소스 전압 곡선의 기울기;
    μ는 상기 디스플레이 소자의 전류 대 전압 곡선의 기울기; 및
    α는 픽셀 프로그래밍 위상 동안 픽셀에 의해 끌어낸 전류 대 디스플레이 동안에 상기 픽셀에 의해 생긴 전류의 비인, 픽셀 구동 신호 결정 방법.
  8. 제 7항에 있어서, 상기 스케일링을 위해 사용된 값 (1-α)Rλ/(1+λ/μ)은 상기 구동 트랜지스터의 상기 드레인-소스 전류 대 드레인-소스 전압 곡선의 기울기를 사용하고, 상기 제 1 픽셀 구동 전류의 값에서 상기 디스플레이 소자의 전류 대 전압 곡선의 기울기를 사용하는, 픽셀 구동 신호 결정 방법.
  9. 제 4항에 있어서, 상기 행렬 M의 역행렬에 상기 픽셀의 행에 관한 상기 타깃 픽셀 구동 전류의 벡터를 곱한 결과는 귀납적인 연산에 의해 얻어지며,
    Figure 112005074874458-PCT00034
    이고, 여기서
    F(n)은 상기 행렬 M의 역행렬을 픽셀의 한 행에 관한 타깃 픽셀 구동 전류의 벡터에 곱한 벡터 결과의 n번째 항이며 F(0)는 제 1 항이고;
    I(j)는 한 행의 j번째 픽셀에 관한 타깃 전류이며, 제 1 픽셀은 j=0인, 픽셀 구동 신호 결정 방법.
  10. 제 9항에 있어서,
    Figure 112005074874458-PCT00035
    이고, 여기서
    N은 상기 행에서의 픽셀의 총 개수인, 픽셀 구동 신호 결정 방법.
  11. 제 3항 내지 제 10항 중 어느 한 항에 있어서, 스케일링을 위해 사용된 상기 행 도체 상의 전압에 대한 상기 픽셀 밝기 특성의 의존도를 나타내는 값은, 룩 업(look up) 테이블(100)에 저장되는, 픽셀 구동 신호 결정 방법.
  12. 제 11항에 있어서, 상기 룩 업 테이블(100)은 전류 값의 범위에 관한 값을 저장하는, 픽셀 구동 신호 결정 방법.
  13. 제 11항 또는 제 12항에 있어서, 상기 룩 업 테이블의 값은 시간에 대한 픽셀 밝기 특성의 변화가 모델링될 수 있도록 시간에 대해 갱신되는, 픽셀 구동 신호 결정 방법.
  14. 제 13항에 있어서, 상기 룩 업 테이블 값의 갱신은 상기 디스플레이의 픽셀 보상 모듈(110, 112, 114)의 특성 분석에 기초하여 수행되는, 픽셀 구동 신호 결정 방법.
  15. 픽셀의 각 행을 차례대로 어드레스 지정하는 것을 포함하고, 행과 열로 배치된 전류-어드레스 지정된 발광 디스플레이 소자의 능동 행렬 배열을 구동하는 방법으로서, 픽셀의 각 행에 관해,
    제 1항 내지 제 14항 중 어느 한 항에 따른 방법을 사용하여 상기 행에서의 각 픽셀에 관한 픽셀 구동 신호를 결정하는 단계와;
    픽셀의 상기 각 행에 관한 픽셀 프로그래밍 위상 동안, 상기 픽셀 구동 신호를 상기 디스플레이의 열에 적용하는 단계를 포함하는, 구동 방법.
  16. 행과 열로 배치된 전류-어드레스 지정된 발광 디스플레이 소자(2)의 능동 행렬 배열을 포함하는 디스플레이 디바이스로서, 상기 디스플레이 디바이스는
    복수의 픽셀에 의해 상기 행 도체로부터 끌어낸 전류로부터 초래되는 각 픽셀에서의 각각의 행 도체(26) 상의 전압과, 상기 픽셀에서의 행 도체 상의 전압에 대한 픽셀 밝기 특성의 의존도를 고려하기 위해, 타깃 픽셀 구동 전류를 수정하기 위한 보상 회로를 포함하고, 상기 보상 회로는
    상기 픽셀에 의해 끌어낸 전류와 상기 픽셀의 위치에서 상기 행 도체 상의 전압 사이의 관계를 나타내는 알고리즘을, 상기 타깃 픽셀 구동 전류에 적용하기 위한 수단(60, 62, 64, 66, 70, 72, 74, 76, 78, 80, 82, 90, 92)과;
    상기 행 도체 상의 전압에 대한 상기 픽셀 밝기 특성의 의존도를 나타내는 값을 사용하여 결과값을 스케일링하기 위한 수단(100, 104)을 포함하는, 디스플레이 디바이스.
  17. 제 16항에 있어서, 알고리즘을 적용하기 위한 수단은 상기 행렬 M의 역행렬에 픽셀의 한 행에 관한 타깃 픽셀 구동 전류의 벡터를 곱하는 것에 대응하는 값을 유도하고,
    Figure 112005074874458-PCT00036
    이며,
    여기서, 행렬 M의 행과 열의 개수는 상기 행에서의 픽셀의 개수와 동일한, 디스플레이 디바이스.
  18. 제 16항 또는 제 17항에 있어서, 각 픽셀은 구동 트랜지스터(22)를 사용하여 입력 전압을 전류로 변환하는 전류원 회로(22, 24)를 포함하고, 상기 스케일링 수단은
    상기 구동 트랜지스터의 전류-전압 특성과;
    상기 발광 디스플레이 소자의 전압-전류 특성으로부터 유도된 항들을 포함하는 값을 사용하는, 디스플레이 디바이스.
  19. 제 18항에 있어서, 각 픽셀의 상기 구동 트랜지스터(22)와 상기 발광 디스플레이 소자(2)는 상기 행 도체(26)와 공통선 사이에 직렬로 연결되어 있는, 디스플레이 디바이스.
  20. 제 19항에 있어서, 상기 전압 스케일링은 상기 구동 트랜지스터의 드레인-소스 전압 대 드레인-소스 전류 특성으로부터 유도된 항들을 포함하는 값을 사용하는, 디스플레이 디바이스.
  21. 제 18항 내지 제 20항 중 어느 한 항에 있어서, 상기 스케일링 수단은 상기 행 도체의 저항(R)으로부터 유도된 항을 또한 포함하는 값을 사용하는, 디스플레이 디바이스.
  22. 제 21항에 있어서, 상기 스케일링 수단(100)은 값 (1-α)Rλ/(1+λ/μ)을 사 용하고, 여기서
    R은 이웃하는 픽셀 사이의 행 도체의 저항값;
    λ는 상기 구동 트랜지스터의 전류 대 전압 곡선의 기울기;
    μ는 상기 디스플레이 소자의 전류 대 전압 곡선의 기울기; 및
    α는 픽셀 프로그래밍 위상 동안 픽셀에 의해 끌어낸 전류 대 디스플레이 동안에 상기 픽셀에 의해 끌어낸 전류의 비인, 디스플레이 디바이스.
  23. 제 17항에 있어서, 알고리즘을 적용하기 위한 수단은 귀납적인 연산인
    Figure 112005074874458-PCT00037
    에 의해 값을 유도하고, 여기서
    F(n)은 상기 행렬 M의 역행렬을 픽셀의 한 행에 관한 타깃 픽셀 구동 전류의 벡터에 곱한 벡터 결과의 n번째 항이고 F(0)는 제 1 항이며;
    I(j)는 한 행의 j번째 픽셀에 관한 타깃 전류이고, 제 1 픽셀은 j=0인, 디스플레이 디바이스.
  24. 제 23항에 있어서,
    Figure 112005074874458-PCT00038
    이고, 여기서
    N은 상기 행에서의 픽셀의 총 개수인, 디스플레이 디바이스.
  25. 제 16항 내지 제 24항 중 어느 한 항에 있어서, 상기 스케일링을 위한 수단 (100)은 룩 업 테이블을 포함하는, 디스플레이 디바이스.
  26. 제 25항에 있어서, 적어도 하나의 픽셀 보상 모듈(110, 112, 114)을 포함하고, 시간에 따른 픽셀 밝기 특성 변화가 상기 픽셀 보상 모듈의 특성 분석에 기초하여 모델링 될 수 있게 하기 위해 상기 룩 업 테이블의 값을 갱신하기 위한 수단을 더 포함하는, 디스플레이 디바이스.
  27. 각각의 행 도체와 열 도체를 가지는 행과 열로 배치된 전류-어드레스 지정된 발광 디스플레이 소자의 능동 행렬 배열을 포함하는 디스플레이 디바이스를 위한 타깃 픽셀 구동 전류를 수정하기 위한 보상 회로로서,
    한 행의 픽셀에 의해 끌어낸 전류와 상기 픽셀의 위치에서의 상기 행 도체 상의 전압 사이의 관계를 나타내는 알고리즘을, 타깃 픽셀 구동 전류에 적용하기 위한 수단(60, 62, 64, 66, 70, 72, 74, 76, 78, 80, 82, 90, 92)과;
    상기 행 도체 상의 전압에 대한 픽셀 밝기 특성의 의존도를 나타내는 값을 사용하여 상기 결과값을 스케일링하기 위한 수단(100, 104)을 포함하고,
    이러한 스케일링은 상기 복수의 픽셀에 의해 상기 행 도체로부터 끌어낸 전류와, 상기 픽셀에서의 행 도체 상의 전압에 대한 픽셀 밝기 특성의 의존도로부터 초래되는 각 픽셀에서의 각각의 행 도체 상의 전압을 고려하는, 보상 회로.
  28. 제 27항에 있어서, 상기 알고리즘 적용 수단은 상기 행렬(M)의 역행렬에 픽 셀의 한 행에 관한 상기 타깃 픽셀 구동 전류의 벡터를 곱한 것에 대응하는 값을 유도하고, 여기서
    Figure 112005074874458-PCT00039
    이고,
    상기 행렬(M)의 행과 열 개수는 상기 행에서의 픽셀의 개수와 동일한, 보상 회로.
  29. 제 27항 또는 제 28항에 있어서, 상기 스케일링 수단은 룩 업 테이블을 포함하는, 보상 회로.
KR1020057024525A 2003-06-26 2004-06-18 발광 디스플레이 디바이스 KR20060021911A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0314895.4A GB0314895D0 (en) 2003-06-26 2003-06-26 Light emitting display devices
GB0314895.4 2003-06-26

Publications (1)

Publication Number Publication Date
KR20060021911A true KR20060021911A (ko) 2006-03-08

Family

ID=27637381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057024525A KR20060021911A (ko) 2003-06-26 2004-06-18 발광 디스플레이 디바이스

Country Status (8)

Country Link
US (1) US8847859B2 (ko)
EP (1) EP1642256A1 (ko)
JP (1) JP2007520730A (ko)
KR (1) KR20060021911A (ko)
CN (1) CN1809860A (ko)
GB (1) GB0314895D0 (ko)
TW (1) TW200515334A (ko)
WO (1) WO2004114273A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150082514A (ko) * 2012-11-05 2015-07-15 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 디스플레이의 휘도 보상

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004028233A1 (de) * 2004-06-11 2005-12-29 Deutsche Thomson-Brandt Gmbh Verfahren zur Ansteuerung und Schaltung eines Elements einer Leuchtanzeige
WO2007063662A1 (ja) * 2005-11-29 2007-06-07 Kyocera Corporation 画像表示装置
GB2441354B (en) * 2006-08-31 2009-07-29 Cambridge Display Tech Ltd Display drive systems
US7872619B2 (en) * 2006-11-01 2011-01-18 Global Oled Technology Llc Electro-luminescent display with power line voltage compensation
KR100833755B1 (ko) 2007-01-15 2008-05-29 삼성에스디아이 주식회사 원장검사 장치 및 방법
WO2008093519A1 (ja) * 2007-01-30 2008-08-07 Kyocera Corporation 画像表示装置、およびその駆動方法
US8339333B2 (en) * 2008-01-02 2012-12-25 3M Innovative Properties Company Methods of reducing perceived image crosstalk in a multiview display
JP5165657B2 (ja) * 2008-12-24 2013-03-21 株式会社ジャパンディスプレイイースト 画像表示装置
JP5339960B2 (ja) * 2009-02-26 2013-11-13 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP5351581B2 (ja) * 2009-03-27 2013-11-27 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP5278119B2 (ja) * 2009-04-02 2013-09-04 ソニー株式会社 表示装置の駆動方法
CN102013225B (zh) * 2010-12-17 2014-08-27 惠州市科信达电子有限公司 一种高速高精密led亮度以及色彩的控制方案和控制电路
US9606607B2 (en) * 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9414460B2 (en) * 2012-09-27 2016-08-09 Melexis Technologies Nv Methods and systems for controlling LEDs
US9734758B2 (en) 2013-10-18 2017-08-15 Joled Inc. Display device and method for driving same
KR102344964B1 (ko) * 2017-08-09 2021-12-29 엘지디스플레이 주식회사 표시장치, 전자기기 및 바디 바이어싱 회로
CN110111736B (zh) * 2019-04-09 2020-10-16 深圳市华星光电半导体显示技术有限公司 显示装置驱动方法及显示装置驱动系统
KR20220032941A (ko) * 2020-09-08 2022-03-15 엘지디스플레이 주식회사 자발광 표시장치 및 자발광 표시패널

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311201B2 (ja) * 1994-06-08 2002-08-05 キヤノン株式会社 画像形成装置
EP0771459A2 (en) 1995-05-19 1997-05-07 Koninklijke Philips Electronics N.V. Display device
JPH09115673A (ja) * 1995-10-13 1997-05-02 Sony Corp 発光素子又は装置、及びその駆動方法
TW394917B (en) 1996-04-05 2000-06-21 Matsushita Electric Ind Co Ltd Driving method of liquid crystal display unit, driving IC and driving circuit
GB9914808D0 (en) 1999-06-25 1999-08-25 Koninkl Philips Electronics Nv Active matrix electroluminscent device
US7227519B1 (en) * 1999-10-04 2007-06-05 Matsushita Electric Industrial Co., Ltd. Method of driving display panel, luminance correction device for display panel, and driving device for display panel
GB9925060D0 (en) 1999-10-23 1999-12-22 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
US6587086B1 (en) * 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP4409171B2 (ja) * 2000-06-23 2010-02-03 ケンブリッジ ディスプレイ テクノロジー リミテッド 発光デバイス
JP3685029B2 (ja) 2000-10-04 2005-08-17 セイコーエプソン株式会社 液晶表示装置、画像信号補正回路、液晶表示装置の駆動方法、および画像信号補正方法、ならびに電子機器
US7164417B2 (en) * 2001-03-26 2007-01-16 Eastman Kodak Company Dynamic controller for active-matrix displays
WO2003027999A1 (fr) 2001-09-26 2003-04-03 Sanyo Electric Co., Ltd. Afficheur plat
JP4165120B2 (ja) * 2002-05-17 2008-10-15 株式会社日立製作所 画像表示装置
US7358939B2 (en) * 2004-07-28 2008-04-15 Leadis Technology, Inc. Removing crosstalk in an organic light-emitting diode display by adjusting display scan periods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150082514A (ko) * 2012-11-05 2015-07-15 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 디스플레이의 휘도 보상

Also Published As

Publication number Publication date
JP2007520730A (ja) 2007-07-26
GB0314895D0 (en) 2003-07-30
US20060145969A1 (en) 2006-07-06
CN1809860A (zh) 2006-07-26
US8847859B2 (en) 2014-09-30
EP1642256A1 (en) 2006-04-05
TW200515334A (en) 2005-05-01
WO2004114273A1 (en) 2004-12-29

Similar Documents

Publication Publication Date Title
US7868856B2 (en) Data signal driver for light emitting display
KR20060132794A (ko) 광 방출 디스플레이용 데이터 신호 구동기
KR20060021911A (ko) 발광 디스플레이 디바이스
EP2148314B1 (en) Display device, display device drive method, and computer program
KR101697890B1 (ko) 영상 신호 처리 회로, 영상 신호 처리 방법 및 표시 장치
EP2404293B1 (en) Electroluminescent display compensated drive signal
CN101689348B (zh) 显示设备和用于驱动显示设备的方法
US7551164B2 (en) Active matrix oled display device with threshold voltage drift compensation
US8299983B2 (en) Electroluminescent display with initial nonuniformity compensation
JP4534052B2 (ja) 有機ｅｌ基板の検査方法
US20080042943A1 (en) Method and apparatus for averaged luminance and uniformity correction in an am-el display
CN101743582A (zh) 显示装置、发光不均修正方法和计算机程序
CN110503919B (zh) 有源矩阵显示器和用于驱动有源矩阵显示器的方法
US7884781B2 (en) Video data signal correction
KR101126348B1 (ko) 유기전계발광 표시장치의 라인로드 보상장치 및 보상방법
CN110383368B (zh) 有机电致发光显示装置及其驱动方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application