JP5165657B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP5165657B2 JP5165657B2 JP2009208837A JP2009208837A JP5165657B2 JP 5165657 B2 JP5165657 B2 JP 5165657B2 JP 2009208837 A JP2009208837 A JP 2009208837A JP 2009208837 A JP2009208837 A JP 2009208837A JP 5165657 B2 JP5165657 B2 JP 5165657B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel
- switch element
- source
- driving transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 78
- 239000010409 thin film Substances 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000005401 electroluminescence Methods 0.000 description 80
- 238000010586 diagram Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000008033 biological extinction Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0235—Field-sequential colour display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
Description
有機EL表示装置では、各画素毎に、有機EL素子を駆動する駆動トランジスタを有すが、各画素の駆動トランジスタの閾値電圧Vthのバラツキが大きいと、各画素の発光特性にバラツキが生じ、画面の均一性が下がり、高画質を維持できなくなる。
一般に、有機EL素子を駆動する駆動トランジスタは、薄膜トランジスタで構成されるが、この薄膜トランジスタは、閾値電圧Vthのバラツキが大きい。
そのため、有機EL表示装置では、各画素の駆動トランジスタの閾値電圧Vthのバラツキが大きくなり、各画素の発光特性にバラツキが生じ、画面の均一性が下がり、高画質を維持できなくなるという問題点がある。
そこで、有機EL表示装置では、各画素の駆動トランジスタの閾値電圧Vthのバラツキをキャンセルすることが必要となる。
なお、各画素の駆動トランジスタの閾値電圧Vthのバラツキをキャンセルするようにした画像表示装置は、例えば、下記非特許文献1、特許文献1〜特許文献4に記載されている。
図12Bは、図12Aに示す1画素の動作を説明するための図である。
図12Aに示す画素は、電圧プログラム方式で最も一般的な画素である。図12Aに示す画素1には、信号線12、リセット線7、セレクトスイッチ線Y、点灯スイッチ線21、および電源線6がそれぞれ入力される。
各画素1には、発光素子としての有機エレクトロルミネッセンス素子(以下、有機EL素子という。)2が設けられる。
有機EL素子2のカソード電極は共通接地線に接続され、アノード電極は、p型薄膜トランジスタで構成される点灯スイッチ素子20と、p型薄膜トランジスタ(以下、駆動TFTという。)4を介して電源線6に接続される。
また、駆動TFT4のゲート電極とソース電極との間には、第2保持容量素子30が接続され、駆動TFT4のドレイン電極とゲート電極との間には、p型薄膜トランジスタで構成されるリセットスイッチ素子5が設けられる。さらに、駆動TFT4のゲート電極は、第1保持容量素子3と、p型薄膜トランジスタで構成されるセレクトスイッチ素子32を介して信号線12に接続される。
なお、リセットスイッチ素子5のゲート電極は、リセット線7に接続される。また、セレクトスイッチ素子32のゲート電極は、セレクトスイッチ線Yに、点灯スイッチ素子20のゲート電極は、点灯スイッチ線21に接続される。
図12Aに示す画素1を有する有機EL表示装置では、1フレーム期間内に、書込期間と発光期間とを有し、書込期間に画素1に画像電圧を書き込み、発光期間に点灯して表示を行う。画像電圧の書き込みは、1表示ライン単位、即ち、リセット線7毎に行なわれる。
先ず、書込期間では、図12Bに示すように、時刻t1から時刻t2の期間に、リセットスイッチ素子5と点灯スイッチ素子20とがオンとなり、これにより、駆動TFT4はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフィールドで保持容量素子3に記憶されていた駆動TFT4のゲート電極の電圧はクリアされる。
次に、時刻T2で、点灯スイッチ素子20がオフすると、駆動TFT4と有機EL素子2とは強制的に電流オフ状態になるが、このとき、駆動TFT4のゲート電極とドレイン電極はリセットスイッチ素子5で短絡されているため、第1保持容量素子3の一端でもある、駆動TFT4のゲート電極の電圧は、電源線6の電圧VDDより閾値電圧Vthだけ低い電圧(VDD−Vth)に自動的にリセットされる。
なお、期間tc内に、信号線12には、一定電圧(リファレンス電圧)が供給され、また、期間tc内には、セレクトスイッチ素子32がオンとされる。したがって、第1保持容量素子3の他端には、信号線12から、一定電圧(リファレンス電圧)が入力されている。
次に、時刻t3で、リセットスイッチ素子5がオフとなる。その後、データ送信期間内に、信号線12にアナログ画像電圧を供給し、第1保持容量素子3の他端に画像電圧を入力する。
発光期間においては、リセットスイッチ素子5とセレクトスイッチ素子32がオフ、点灯スイッチ素子20がオンとなり、有機EL素子2が発光する。
この発光期間では、リファレンス電圧から画像電圧の変化に対応した電圧が、駆動TFT4のゲート電極に印加され、それに応じた電流が有機EL素子2に流れることによって、発光輝度が調整される。
このように、図12Aに示す有機EL表示装置では、全ての画素1に関して、tcの期間に、駆動TFT4のゲート電極の電圧が、電源線6の電圧VDDより閾値電圧Vthだけ低い電圧(VDD−Vth)に自動的にリセットされるので、駆動TFT4の閾値電圧のバラツキが抑制され、均一性の高い発光を実現することができる。
図13Bは、図13Aに示す1画素の動作を説明するための図である。
図13Aに示す画素は、画素を構成するトランジスタ等の素子数を、図12Aの画素よりも削減したものである。
図13Aに示すように、有機EL素子2のカソード電極は共通接地線に接続され、アノード電極は、n型薄膜トランジスタで構成される点灯スイッチ素子20と、駆動TFT(p型薄膜トランジスタ)4を介して電源線6に接続される。
また、駆動TFT4のドレイン電極とゲート電極との間には、n型薄膜トランジスタで構成されるリセットスイッチ素子5が設けられる。さらに、駆動TFT4のゲート電極は、保持容量素子3を介して信号線12に接続される。
なお、リセットスイッチ素子5のゲート電極は、リセット線7に接続される。また、点灯スイッチ素子20のゲート電極は、点灯スイッチ線21に接続される。
図13Aに示す画素では、画素を構成する素子数を削減した分、書き込み期間と発光期間に分ける必要がある。
先ず、書込期間では、時刻t1で点灯スイッチ素子20と、リセットスイッチ素子5とがオンになる。これにより、駆動TFT4はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフィールドで保持容量素子3に記憶されていた駆動TFT4のゲート電極の電圧はクリアされる。
次に、時刻t2で点灯スイッチ素子20がオフすると、駆動TFT4と有機EL素子2とは強制的に電流オフ状態になるが、このとき、駆動TFT4のゲート電極とドレイン電極はリセットスイッチ素子5で短絡されているため、保持容量素子3の一端でもある駆動TFT4のゲート電極の電圧は、電源線6の電圧より閾値電圧Vthだけ低い電圧に自動的にリセットされる。なおこのとき、保持容量素子3の他端には、信号線12から、Vs(k)のアナログ画像電圧が入力されている。
次に、時刻t3でリセットスイッチ素子5がオフになり、アナログ画像電圧の画素への書込みが終了する。このように、アナログ画像電圧の画素への書込みは、1表示ライン毎に順次行われ、全ての画素への書込みが終了した時点で1フレームの「書込み期間」は終了する。
1フレームの「発光期間」では、リセットスイッチ素子5はオフ、全画素の点灯スイッチ素子20が一斉にオン状態となる。
このとき、信号線12には、図13Bに示す三角波電圧が入力される。ここで、各画素の有機EL素子2は、予め書込まれたVs(k)のアナログ画像電圧と信号線12に印加される三角波電圧との電圧関係によって、駆動TFT4により駆動される。
このとき、駆動TFT4の相互コンダクタンス(gm)が十分に大きければ、有機EL素子2は点灯/消灯とデジタル的に駆動されると見なすことができる。即ち、有機EL素子2は、予め書込まれたVs(k)のアナログ画像電圧値に依存した期間だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。
図15Aに示す有機EL表示装置は、各画素の駆動TFTの閾値電圧Vthのバラツキを電流で検出し、外部システムによって補償したものである。
図15Aに示す有機EL表示装置では、「検出期間」に、例えば、有機EL表示パネル100内の各画素の駆動TFTのゲート電極に各階調毎の画像電圧を印加し、その時に、各画素の有機EL素子に流れる電流を検出部DETで検出する。検出部DETでは、電流・電圧変換部IVCにより、検出した電流を電圧に変換し、ローパスフィルタLPFを介して出力する。
検出部DETから出力された電圧は、A/D変換器106によりデジタル値に変換され、メモリ104に格納される。なお、前述の処理は、CPU105の指示に従い実行される。
「発光期間」では、クロックCKに同期して、入力される各色データ(Rdata,Gata,Bdata)に対応した画像データが、ルックアップテーブル101から読み出される。また、補正用オフセット発生回路103が、メモリ104に格納されたデータに基づき、補正用データを生成する。
この補正用データは、ルックアップテーブル101から読み出された画像データに加算され、D/A変換器102によりアナログ画像電圧に変換され、有機EL表示パネル100内の各画素の駆動TFTのゲート電極に印加され、有機EL表示素子が発光する。
画素112には、信号線12、セレクトスイッチ線Y、および電源線6がそれぞれ入力される。各画素112には、発光素子としての有機EL素子2が設けられている。有機EL素子2のカソード電極は共通接地線に接続され、アノード電極は、駆動TFT4を介して電源線6に接続される。
また、駆動TFT4のゲート電極とソース電極との間には、保持容量素子3が接続される。さらに、駆動TFT4のゲート電極は、n型薄膜トランジスタで構成されるセレクトスイッチ素子32を介して信号線12に接続される。セレクトスイッチ素子32のゲート電極は、セレクトスイッチ線Yに接続される。
また、消灯スイッチ素子110を介して、電源線6と駆動TFT4のゲート電極が接続される。
ここで、画素行選択回路108は、セレクトスイッチ線Yに接続され、セレクトスイッチ素子32の開閉を制御し、画素行選択回路109は、消灯スイッチ制御線111を介して、消灯スイッチ素子110の開閉を制御する。検出しない画素の消灯スイッチ素子110を選択してオンにすることで、検出画素以外の画素の駆動TFT4のゲート電極には、電源線6が接続され、駆動TFT4は、オフされる。この動作を1フレーム中に組み込むことで、表示・検出の両機能を1フレーム中で達成することができる。
なお、本願発明に関連する先行技術文献としては以下のものがある。
また、薄膜トランジスタは、図14(a)に示すように、リーク電流のバラツキや、リーク電流の群はずれを持つ。なお、図14は、図12に示す画素と、図13に示す画素の問題点を説明するための図である。
リセットスイッチ素子5がオフとなる発光期間には、保持容量素子3がリセットスイッチ素子5のリーク電流により充電されるが、リセットスイッチ素子5を構成する薄膜トランジスタのリーク電流が大きい場合は、駆動TFT4のゲート電極の電圧が変動することになる。この駆動TFT4のゲート電極の電圧が、有機EL素子2の発光輝度に影響を与えないようにするためには、保持容量素子3の容量値を大きくする必要がある。
また、リセットスイッチ素子5を構成する薄膜トランジスタが、リーク電流の群はずれを持つ場合も、駆動TFT4のゲート電極の電圧が変動し、有機ELパネル全体で同じ階調を表示する場合に、図14(b)のAに示すような微輝点が生じることになる。この微輝点が生じないようにするためには、保持容量素子3の容量値を大きな値に保たなければならない。
このように、図12、図13のリセットスイッチ素子5は、単に素子数の増加というではなく、画素を構成する保持容量素子3を必要以上に大きくするという観点からも高精細化の妨げになるという課題がある。
さらに、この高抵抗から発生する熱雑音を抑えるために、電流・電圧変換部IVCとA/D変換器106との間に、カットオフ周波数の低いローパスフィルタLPFを挿入する必要がある。これにより、検出速度が遅くなるという課題があった。
また、低コスト化のため、カットオフ周波数の低いローパスフィルタLPFをLSIに内蔵しようとすると面積が大きくなるという課題もある。
また、表示・検出の両機能を1フレーム中で達成するためには、図15Bに示すように、消灯スイッチ素子110と消灯スイッチ制御線111を画素に加える必要があるため、画素を構成する素子と配線の数が増え、画素サイズが大きくなり、精細度が低くなるという課題がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、高精細で高い画質の画像表示装置を実現することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
(1)それぞれ自発光素子を有する複数の画素を有し、前記各画素は、前記入力された画像電圧を基に前記自発光素子を駆動する駆動トランジスタを有し、前記駆動トランジスタに定電流を流す電流源と、前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、前記電流源は、前記駆動トランジスタのソース電極に接続され、前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出する。
(2)(1)において、前記駆動トランジスタを飽和領域で駆動し、前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出する。
(3)(2)において、定電流として、Id1とId2の2つの定電流を設定し、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をVgに設定した状態において、前記Id1の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧V1と、前記Id2の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧V2とを検出し、前記検出したV1の電圧と、V2の電圧と、Vgの電圧とに基づき、前記駆動トランジスタの閾値電圧を検出する。
(5)(3)または(4)において、前記Id1と、前記Id2を、√(Id1/Id2)が2の倍数となるように設定する。
(6)(1)において、前記駆動トランジスタを線形領域で駆動し、前記検出部は、前記表示素子のアノード電圧を検出する。
本発明によれば、高精細で高い画質の画像表示装置を実現することが可能となる。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[本発明の基本となる画素の等価回路]
図1は、本発明の基本となる画素を説明するため図である。
図1(a)は、本発明の前提となる画素の等価回路を示す回路図であるが、図1(a)は、最も一般的な電圧プログラム方式の画素である。
図1(a)に示す画素1には、信号線12、セレクトスイッチ線Y、および電源線6がそれぞれ入力される。
各画素1には、発光素子としての有機エレクトロルミネッセンス素子(以下、有機EL素子という。)2が設けられている。
有機EL素子2のカソード電極は共通接地線に接続され、アノード電極は、p型薄膜トランジスタ(以下、駆動TFTという。)4を介して電源線6に接続される。
また、駆動TFT4のゲート電極とソース電極との間には、保持容量素子3が接続される。さらに、駆動TFT4のゲート電極は、n型薄膜トランジスタで構成されるセレクトスイッチ素子32を介して信号線12に接続される。
なお、セレクトスイッチ素子32のゲート電極は、セレクトスイッチ線Yに接続される。
図1(a)に示す画素は、図12、図13の画素とは異なり、駆動TFT4の閾値電圧Vthのバラツキを抑制する機能はついていない。
そのため、図1(b)に示すような、駆動TFT4の閾値電圧Vthの差が、有機EL素子2に流れる電流に反映されるため、駆動TFT4の閾値電圧Vthのバラツキが、そのまま有機EL素子2の輝度に影響を与える。
また、図1(c)のように、有機EL素子2の特性が劣化した場合、劣化した部分の動作点が移動するため、図1(d)のAに示すような焼付きとして現れる。
図2は、本発明の実施例1の有機EL表示装置を説明するための図である。
図2(a)は、本発明の実施例1の有機EL表示装置の概略構成を示す図である。なお、実際には画素1は、有機EL表示パネルの表示領域内に多数個配置されるが、図2(a)では、1画素のみを記載してある。
本実施例では、図2(a)に示すように、電源線6に電流源33を接続し、検出期間内に、画素1に電流源33から定電流を流し、その時の駆動TFT4のソース電極の電圧(以下、ソース電圧ともいう。)を検出部DETで検出し、駆動TFT4の閾値電圧Vthを算出する。
検出部DETは、バッファ回路BAと、ローパスフィルタLPFと、A/D変換器ADCとから構成される。
本実施例では、セレクトスイッチ素子32をオンにし、信号線12から駆動TFT4のゲート電極にゲート電圧を与えた状態において、駆動TFT4のソース電極の電圧を検出する。
信号線12に与える電圧から駆動TFT4の閾値電圧Vthの絶対値を引いた値であるオーバードライブ電圧に対して、駆動TFT4のソース・ドレイン間電圧Vdsが充分に確保できる条件では、駆動TFT4は、飽和領域を保つ。
そのため、駆動TFT4のTFT特性は、図2(b)中のTFT特性1_1となり、検出電圧(ソース電圧)と信号線12に与える電圧(ゲート電圧)から、図2(c)に示すような、電流源33から定電流を駆動TFT4に流した時の駆動TFT4のゲート・ソース間電圧Vgsを求めることができる。
このゲート・ソース間電圧Vgsは、駆動TFT4の持つ閾値電圧Vthのバラツキに対応するため、この検出電圧から駆動TFT4のバラツキを算出することができる。
そのため、駆動TFT4のTFT特性は、図2(b)中のTFT特性1_2となり、アナログスイッチとしての機能を果たすため、電流源33から定電流を有機EL素子2に流した時に、有機EL素子2のアノード電圧をモニターすることができる。
これにより、有機EL素子2の経時変化などをモニターすることができるため、図1(d)のAに示すような焼付きなどを判定することができる。
また、駆動TFTを飽和領域を保ちながら検出動作を実行する場合は、検出経路が、駆動TFT4のソース電極と接続されているため、検出経路のインピーダンスが下がり、検出スピードが速く、低ノイズ経路となる。
したがって、図2(a)に示すローパスフィルタLPFの持つカットオフ周波数は、広帯域に設定できるので、検出経路をLSI化した場合など、ローパスフィルタLPFを形成する抵抗Rと容量素子Cの面積を小さく実現できるので、コストダウンを図ることができる。
図3に示す変形例では、各電源線6に接続される33−1と33−2の2つの電流源を用意し、n型薄膜トランジスタから構成される電流源選択スイッチ素子(50−1,50−2)により、1−1,1−2の画素に流す定電流を、電流源(33−1)からの定電流と、電流源(33−2)の定電流に切り替え、また、n型薄膜トランジスタから構成される画素選択スイッチ素子(52−1,52−2)により、電流源(33−1)あるいは電流源(33−2)からの定電流が供給される電源線6を選択して、画素列を選択する。
なお、電流源選択スイッチ素子(50−1,50−2)のゲート電極は、それぞれ電流源選択線(51−1,51−2)に接続され、画素選択スイッチ素子(52−1,52−2)のゲート電極は、それぞれ画素選択線(53−1,53−2)に接続される。
駆動TFT4を飽和領域で駆動させるとき、電流源の電流値をIoled、検出部DETで検出された駆動TFT4のソース電圧をV*(以下、単に、検出電圧V*という)とすると、下記(1)式のように表すことができる。
Ioled=(1/2)・μ・Cox・(W/L)・(V*−Vg−(−Vth))2
・・・・・・・・・・・・・・・・・・ (1)
検出電圧V*は、下記(2)式のように変形することができる。
V*=Vg−Vth−√[2・Ioled・(1/{μ・Cox・(W/L)}]
・・・・・・・・・・・・・・・・・・ (2)
この(2)式において、バラツキの要因は、閾値電圧Vthと、移動度μであり、移動度バラツキも含まれるため、移動度のバラツキを含んだ検出値となり、検出精度が低下する。
まず、閾値電圧と移動度がそれぞれ、Vth1とμ1である画素について、電流源33−1の電流値Ioled1を用いた時の検出電圧がV11である場合、下記(3)式で表すことができ、同様に、電流源33−2の電流値Ioled2を用いた時の検出電圧がV12である場合、下記(4)式で表すことができる。
V11=Vg−Vth1−√[2・Ioled1・(1/{μ1・Cox・(W/L)}]
・・・・・・・・・・・・・・・・・・ (3)
V12=Vg−Vth1−√[2・Ioled2・(1/{μ1・Cox・(W/L)}]
・・・・・・・・・・・・・・・・・・ (4)
K=√(Ioled1/Ioled2)として、(3)、(4)式を解くと、下記(5)式が得られる。
Vth1={(V11−Vg)−K・(V12−Vg)}/(K−1)
・・・・・・・・・・・・・・・・・・ (5)
また、(6)、(7)式から閾値電圧Vth2を求めると、下記(8)式となる。
V21=Vg−Vth2−√[2・Ioled1・(1/{μ2・Cox・(W/L)}]
・・・・・・・・・・・・・・・・・・ (6)
V22=Vg−Vth2−√[2・Ioled2・(1/{μ2・Cox・(W/L)}]
・・・・・・・・・・・・・・・・・・ (7)
Vth2={(V21−Vg)−K・(V22−Vg)}/(K−1)
・・・・・・・・・・・・・・・・・・ (8)
(5)式と(8)式から分かるように、2種類の電流源を設定するとこで、移動度のバ
ラツキに影響を受けない状態で閾値電圧Vthを検出することができる。
また、(5)式〜(8)式より、下記(9)式となる。
Vth1−Vth2={K・(V22−V12)}−(V21−V11)}/(K−1)
・・・・・・・・・・・・・・・・・・ (9)
ここで、(Ioled1/Ioled2)=4に設定すると、K=2より、前述の(5)、(8)式は、(10)、(11)式のようになる。
Vth1={(V11−Vg)−2・(V12−Vg)}
・・・・・・・・・・・・・・・・・ (10)
Vth2={(V21−Vg)−2・(V22−Vg)}
・・・・・・・・・・・・・・・・・ (11)
また、隣接画素間の駆動TFT4の閾値電圧Vthの差の電圧を求めた場合には、検出電圧、および、電流源33−1の電流値Ioled1と電流源33−2の電流値Ioled2との電流比で、閾値電圧Vthのバラツキを検出することができる。
ここで、(Ioled1/Ioled2)=4に設定すると、K=2より、前述の(9)式は、(12)式のようになる。
Vth1−Vth2=(2V22−V21)−(2V12−V11)
・・・・・・・・・・・・・・・・・・ (12)
したがって、閾値電圧Vth2と閾値電圧Vth1の差の電圧の情報は、簡単な計算で検出することができる。
今、仮に、隣接する画素の閾値電圧Vth2と閾値電圧Vth1の差の電圧の情報が、図4のAに示す状態であるとする。
この場合、図4のAにおいて、最も左にある画素の駆動TFT4の閾値電圧Vthを基準にして、その差分値を加算していくと、図4のBに示すように、基準の閾値電圧Vthに対する、各画素の駆動TFT4毎の駆動TFTの閾値電圧Vthの差を求めることができる。
そこで、図4のBの状態において、最低となる閾値電圧VtHを基準にして、各画素の駆動TFT4の閾値電圧Vthを補正することにより、各画素の駆動TFT4の閾値電圧Vthを揃えることが可能となる。
図3(b)の期間T1に、電流源選択線51−1がHighレベル(以下、単に、Hレベルという)、電流源選択線51−2がLowレベル(以下、単に、Lレベルという)となり、電流源選択スイッチ素子50−1がオン、電流源選択スイッチ素子50−2がオフとなる。
また、この期間内の期間T2に、画素選択線53−1がHレベル、画素選択線53−2がLレベルとなり、画素選択スイッチ素子52−1がオン、画素選択スイッチ素子52−2がオフとなる。したがって、この期間T2内に、電流源33−1の電流値Ioled1を用いたときの、画素1−1の駆動TFT4のソース電圧V11を検出することができる。
さらに、この期間内の期間T3に、画素選択線53−1がLレベル、画素選択線53−2がHレベルとなり、画素選択スイッチ素子52−1がオフ、画素選択スイッチ素子52−2がオンとなる。したがって、この期間T3内に、電流源33−1の電流値Ioled1を用いたときの、画素1−2の駆動TFT4のソース電圧V21を検出することができる。
次に、図3(b)の期間T4に、電流源選択線51−1がLレベル、電流源選択線51−2がHレベルとなり、電流源選択スイッチ素子50−1がオフ、電流源選択スイッチ素子50−2がオンとなる。
また、この期間内の期間T5に、画素選択線53−1がHレベル、画素選択線53−2がLレベルとなり、画素選択スイッチ素子52−1がオン、画素選択スイッチ素子52−2がオフとなる。したがって、この期間T5内に、電流源33−2の電流値Ioled2を用いたときの、画素1−1の駆動TFT4のソース電圧V12を検出することができる。
さらに、この期間内の期間T6に、画素選択線53−1がLレベル、画素選択線53−2がHレベルとなり、画素選択スイッチ素子52−1がオフ、画素選択スイッチ素子52−2がオンとなる。したがって、この期間T6内に、電流源33−2の電流値Ioled2を用いたときの、画素1−2の駆動TFT4のソース電圧V22を検出することができる。
図5Aでは、図3(a)に示す回路構成において、信号線(12−1,12−2)にリファレンス電圧Vrefを供給するリファレンス電圧選択スイッチ素子70と、信号線(12−1,12−2)に、信号線駆動回路9から出力される画像電圧を供給する信号線選択スイッチ素子72が設けられる。ここで、リファレンス電圧選択スイッチ素子70のゲート電極は、リファレンス電圧選択線71に接続され、信号線選択スイッチ素子72のゲート電極は、信号線選択線73に接続される。
また、各電源線6には、スイッチ素子SW1を介して、検出動作を行わない表示期間中に表示用のVDDの電圧が供給される。スイッチ素子SW1は、電源制御線Vswにより制御される。また、図5Aに示すように、セレクトスイッチ線(Y1,Y2)は、走査線駆動回路8に接続される。
さらに、検出部DETのA/D変換器ADCから出力されるデジタル値(V11、V12、V21、V22の検出電圧をA/D変換したデジタル値)は、演算部60に入力される。演算部60は、入力された検出電圧から 閾値電圧Vth、または、隣接画素間の閾値電圧Vthの差電圧を演算し、当該情報はメモリ61に格納される。補正信号生成部62は、このメモリ61に格納された情報に基づき、補正データVhoを生成する。この補正信号生成部62から出力される補正データVhoは、入力表示データVinに加算される。
図5Bでは、図5Aに示す構成において、セレクトスイッチ線(Y1,Y2)と走査線駆動回路8の間に、選択スイッチ81_1、81_2が設けられ、セレクトスイッチ線(Y1,Y2)と画素行選択回路80の間に、選択スイッチ82_1、82_2が設けられ、さらに、選択スイッチ81_1、81_2もしくは、選択スイッチ82_1、82_2のどちらか一方をオンするために、選択スイッチ81_1、81_2、82_1、82_2のゲート電極に選択回路制御線83が接続される。
図5Aに示すように、実際の有機EL表示パネルでは、画素は水平方向と垂直方向の複数の画素のマトリクスで構成されるので、図6Aのタイムチャートに示すように、各検出動作を行う前に、プレ動作を導入する。
T1の期間(画素1−Aのプレ動作)には、Y1とY2のセレクトスイッチ線にHレベルの走査電圧が供給されるので、1−A,1−B,1−C,1−Dの各画素のセレクトスイッチ素子32がオンとなる。
また、この期間T1には、電流源選択線51−1がHレベル、電流源選択線51−2がLレベルとなるので、電流源選択スイッチ素子50−1がオン、電流源選択スイッチ素子50−2がオフとなる。また、画素選択線(53−1,53−2)がともにHレベルとなるので、画素選択スイッチ素子(52−1,52−2)がともにオンとなる。
したがって、この期間T1には、電流源33−1から、例えば、Ioled1の定電流が全ての電源線6に供給される。
また、この期間T1には、リファレンス電圧選択線71がHレベル、信号線選択線73がLレベルとなるので、リファレンス電圧選択スイッチ素子70がオン、信号線選択スイッチ素子72がオフとなる。また、リファレンス電圧VrefとしてV1の制御電圧が供給されている。したがって、信号線(12−1,12−2)には、V1の制御電圧が供給される。
したがって、1−A,1−B,1−C,1−Dの各画素の駆動TFT4のゲート電極には、V1の制御電圧が入力されるので、1−A,1−B,1−C,1−Dの各画素の駆動TFT4はオフとなる。なお、図6Aにおいて、1−A−GVないし1−D−GVは、1−Aないし1−Dの画素の駆動TFT4のゲート電極の電圧を示す。
1フレームは、表示を行うための書き込み/発光期間と検出期間に分割される。
検出期間では、画素の駆動TFT4のソース電極に対して、表示用のVDDの電圧を切り離し、検出用の電流源を接続するため、電流源選択線51がHレベルとして、電流源選択スイッチ50をオンにし、電源制御線Vswを用いて、電源制御スイッチをオフとする。
書き込み/発光を行う表示においては、走査線駆動回路8を用い、検出においては、画素行選択回路80を用いるため、選択回路制御線83をHレベルからLレベルにし、選択スイッチ81_1、81_2をオフにし、82_1、82_2をオンにする。
検出期間において、まず、Y1のセレクトスイッチ線とY2のセレクトスイッチ線にHレベルが与えられるので、1−A,1−B、1−C,1−Dの各画素のセレクトスイッチ素子32がオンとし、この状態で、リファレンス電圧選択線71にHレベル、信号線選択線73にLレベルが与えることで、リファレンス電圧Vrefを1−A,1−B、1−C,1−Dの駆動TFTが全てオフするような電圧V1を入力する。
次に、Y2のセレクトスイッチ線にLレベルが与え、1−A,1−Bのセレクトスイッチ素子32をオンし、1−C,1−Dのセレクトスイッチ素子32をオフの状態にする。この状態で、リファレンス電圧選択線71にLレベル、信号線選択線73にHレベルが与えることで、信号線駆動回路9から、V2の制御電圧が供給されるので、信号線(12−1,12−2)には、V0もしくはV1の制御電圧が供給される。信号線12−1にV0、信号線12−2にV1を与えた場合には、画素1−Aの特性が検出され、信号線12−1にV1、信号線12−2にV0を与えた場合には、画素1−Bの特性が検出される。
これにより、画素は、2つのTFT、1本の水平線という構成を保った状態で、1フレーム内に表示と検出の機能を持たせることができるため。高精細を維持することが可能となる。
また、この期間T2には、リファレンス電圧選択線71がLレベル、信号線選択線73がHレベルとなるので、リファレンス電圧選択スイッチ素子70がオフ、信号線選択スイッチ素子72がオンとなる。また、この期間T2には、信号線駆動回路9から、V2の制御電圧が供給されるので、信号線(12−1,12−2)には、V2の制御電圧が供給される。
したがって、1−C,1−Dの各画素の駆動TFT4のゲート電極は、T1の期間のV1の制御電圧を維持するので、1−C,1−Dの各画素の駆動TFT4はオフとなる。一方、1−A,1−Bの各画素の駆動TFT4のゲート電極には、V2の制御電圧が入力されるので、1−A,1−Bの各画素の駆動TFT4はオンとなる。
さらに、この期間T2には、画素選択線53−2が、Lレベルとなるので、画素選択スイッチ素子52−2がオフとなる。したがって、1−B,1−Dの各画素の駆動TFT4のソース電極が接続される電源線6は、フローティング状態となる。
したがって、この期間T2には、1−Aの画素の駆動TFT4と有機EL素子2に、電流源33−1から、例えば、Ioled1の定電流が供給されるので、検出部DETにおいて、1−Aの画素の駆動TFT4のソース電圧V1を検出する。
次の期間T3には、電流源選択線51−1がLレベル、電流源選択線51−2がHレベルとなるので、電流源選択スイッチ素子50−1がオフ、電流源選択スイッチ素子50−2がオンとなる。
したがって、この期間T3には、1−Aの画素の駆動TFT4と有機EL素子2に、電流源33−2から、例えば、Ioled2の定電流が供給されるので、検出部DETにおいて、1−Aの画素の駆動TFT4のソース電圧V2を検出する。
また、期間T7,T8、T11,T12において、1−Aと1−Bの画素のセレクトスイッチ素子32をオフ、1−Cと1−Dの画素のセレクトスイッチ素子32がオンとして、前述と同様の処理を実行することにより、1−Cと1−Dの画素の駆動TFT4と有機EL素子2に、Ioled1と、Ioled2の定電流を供給したときの、1−Cと1−Dの画素の駆動トランジスタのソース電圧(V1,V2)を検出部DETで検出する。
ここで、検出動作を行わない表示期間中は、画素選択スイッチ素子(52−1,52−2)をオフとして、電源線6から電流源(33−1,33−2)を切り離す。また、スイッチ素子SW1をオンとして、電源線6には、表示用のVDDの電圧を供給する。逆に、検出期間中は、スイッチ素子SW1をオフとすることで、表示用のVDDの電圧を電源線6から切り離す。
演算部60で演算された閾値電圧Vth、または、隣接画素間の閾値電圧Vthの差電圧の情報は、メモリ61に格納される。補正信号生成部62は、メモリ61に格納された情報に基づき、補正データVhoを生成し、入力表示データVinとを加算し、その加算したデータを、信号線駆動回路9に入力する。
図7は、本発明の実施例2の有機EL表示装置を説明するための図である。
本実施例は、駆動TFT4として、n型薄膜トランジスタを使用する実施例である。そのため、本実施例では、図7(a)に示すように、駆動TFT4のドレイン電極が電源線6に接続され、駆動TFT4のソース電極が、点灯スイッチ素子20を介して有機EL素子2のアノード電極に接続される。
また、本実施例では、電流源33は、電流供給線13に接続され、電流供給線13と駆動TFT4のソース電極との間に、検出スイッチ素子22が接続される。
なお、点灯スイッチ素子20のゲート電極は、点灯スイッチ線21に接続され、検出スイッチ素子22のゲート電極は、検出スイッチ線23に接続される。
図7(a)に示す本実施例では、セレクトスイッチ素子32と検出スイッチ素子22をオンにし、点灯スイッチ素子20をオフにした状態で、信号線12から駆動TFT4のゲート電極にVgの制御電圧を与えた状態において、駆動TFT4→検出スイッチ素子22→電流供給線13→電流源33の経路で、駆動TFT4に定電流を流し、駆動TFT4のソース電圧を検出する。
なお、検出するソース電圧が充分に低く、有機EL素子2のアノード・カソード間の電圧が充分に低い場合であれば、有機EL素子2には電流は流れないため、図7(b)に示すように、点灯スイッチ素子20と点灯スイッチ線21は省略可能である。
そのため、検出電圧(ソース電圧)と信号線12に与える電圧(ゲート電圧)から、図8に示すような、電流源33から定電流を駆動TFT4に流した時の駆動TFT4のゲート・ソース間電圧Vgsを求めることができる。
この駆動TFTのゲート・ソース間電圧Vgsは、駆動TFT4の閾値電圧Vthのバラツキに対応するため、この検出電圧から駆動TFT4のバラツキを算出することができる。
本実施例においても、駆動TFT4を飽和領域を保ちながら駆動し、駆動TFT4のソース電圧を検出する場合は、検出経路が駆動TFT4のソース電極と接続されているため、検出経路のインピーダンスが下がり、検出スピードが速く、低ノイズ経路となる。
したがって、検出部DETのローパスフィルタLPFのカットオフ周波数を広帯域に設定できるので、検出部DETをLSI化した場合など、ローパスフィルタLPFを形成する抵抗R、容量素子Cの面積を小さく実現できるので、コストダウンを図ることができる。
図9(a)に示す回路構成において、前述の実施例1の時と同様に、(Ioled1/Ioled2)=4として、電流源33−1の定電流値を『Ioled1』、電流源33−2の定電流値を『Ioled2』に設定し、駆動TFT4のゲート電圧を『Vg』に設定した状態で、前述の実施例1と同様の手順で、駆動TFT4のソース電圧(V1、V2、V11,V12,V21、V22)を検出することにより、駆動TFT4の閾値電圧Vthと、隣接する画素間の駆動TFT4の閾値電圧Vthの差の電圧を算出することができる。
特に、検出した検出電圧のデジタル値、ビットシフト演算のみにおいて、移動度バラツキの影響を受けないで、隣接画素の駆動TFT4の閾値電圧Vthの差の電圧の算出が可能となる。図9(b)は、以上の動作を実現するタイムチャートである。
図10に示す回路の基本的な検出動作は、前述の実施例1と同じであるが、本実施例2では、検出スイッチ素子22を用いることで、検出する画素を選択するため、実施例1の時のようにプレ動作を設ける必要はなく、検出動作を実行することができる。
また、各画素の駆動TFT4のゲート電極には、全ての画素について、Vgの制御電圧を与えれば良い。そのため、本実施例では、図5に示すリファレンス電圧選択スイッチ素子70、リファレンス電圧選択線71、信号線選択スイッチ素子72、および信号線選択線73は必要としない。
また、図10に示す回路では、検出動作と、検出動作を行わない表示期間中の表示動作の両方の動作において、表示用のVDDの電圧が必要となるので、VDDの電圧は常に供給する。
さらに、検出動作を行わない表示期間中は、画素選択スイッチ素子(52−1,52−2)をオフとして、電源線6から電流源(33−1,33−2)を切り離す。
本実施例において、セレクトスイッチ素子32と点灯スイッチ素子20とがオンした状態で有機EL素子2の発光動作点が決定する。つまり、駆動TFT4がソースフォロア回路で動作することにより有機EL素子2が点灯する。
T1の検出期間には、Y1のセレクトスイッチ線にHレベルの走査電圧、Y2のセレクトスイッチ線にLレベルの走査電圧が供給されるので、1−A,1−Bの各画素のセレクトスイッチ素子32がオン、1−C,1−Dの各画素のセレクトスイッチ素子32がオフとなる。
また、この期間には、検出スイッチ線23−1がHレベル、検出スイッチ線23−1がLレベルとなるので、1−A,1−Bの各画素の検出スイッチ素子22がオン、1−C,1−Dの各画素の検出スイッチ素子22がオフとなる。
さらに、検出期間(T1〜T8)には、点灯スイッチ線(21−1,21−2)がLレベルとなるので、全ての画素の点灯スイッチ素子20がオフとなる。また、信号線(12−1,12−2)には、信号線駆動回路9からVgの制御電圧が供給されている。
また、この期間T1には、電流源選択線51−1がHレベル、電流源選択線51−2がLレベルとなるので、電流源選択スイッチ素子50−1がオン、電流源選択スイッチ素子50−2がオフとなる。
また、画素選択線53−1が、Hレベル、画素選択線53−2が、Lレベルとなるので、画素選択スイッチ素子52−1がオン、画素選択スイッチ素子52−2がオフとなる。
したがって、1−A,1−Cの画素の駆動TFT4のソース電極は、電流源33−1に接続され、1−B,1−Dの各画素の駆動TFT4のソース電極は、フローティング状態となる。
したがって、この期間T1には、1−Aの画素の駆動TFT4に、駆動TFT4→点灯スイッチ素子20→電流供給線13→電流源33−1の経路で、Ioled1の定電流を流し、検出部DETにおいて、1−Aの画素の駆動TFT4のソース電圧V1を検出する。
したがって、この期間T2には、1−Aの画素の駆動TFT4に、駆動TFT4→点灯スイッチ素子20→電流供給線13→電流源33−2の経路で、Ioled2の定電流を流し、検出部DETにおいて、1−Aの画素の駆動TFT4のソース電圧V2を検出する。
以下、期間T3、T4において、画素選択スイッチ素子52−1をオフ、画素選択スイッチ素子52−2をオンとして、前述と同様の処理を実行することにより、1−Bの画素の駆動TFT4に、駆動TFT4→点灯スイッチ素子20→電流供給線13→電流源(33−1,33−2)の経路で、Ioled1と、Ioled2の定電流を流したときの、1−Bの画素の駆動トランジスタのソース電圧(V1,V2)を、検出部DETで検出する。
また、期間T5〜T8において、1−Aと1−Bの画素のセレクトスイッチ素子32と検出スイッチ素子22とをオフ、1−Cと1−Dの画素のセレクトスイッチ素子32と検出スイッチ素子22とをオンとして、前述と同様の処理を実行することにより、1−Cと1−Dの画素の駆動TFT4に、駆動TFT4→点灯スイッチ素子20→電流供給線13→電流源33−1の経路で、Ioled1の定電流を流し、検出部DETにおいて、1−C,1−Dの画素の駆動TFT4のソース電圧(V1,V2)を検出する。
以上説明した本発明の画像表示装置を、図16に示すモバイル用電子機器、テレビジョン、図17に示すデジタル携帯端末(PDA)、ビデオカメラなどに搭載することによって、動画において高画質な製品を実現することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
2 有機エレクトロルミネッセンス素子(有機EL素子)
3,30 保持容量素子
4 p型薄膜トランジスタ(駆動TFT)
5 リセットスイッチ素子
6 電源線
7 リセット線
8 走査線駆動回路
9 信号線駆動回路
12,12−1,12−2 信号線
13 電流供給線
20 点灯スイッチ素子
21,21−1,21−2 点灯スイッチ線
22 検出スイッチ素子
23,23−1,23−2 検出スイッチ線
32 セレクトスイッチ素子
33,33−1,33−2 電流源
50−1,50−2 電流源選択スイッチ素子
51−1,51−2 電流源選択線
52−1,52−2 画素選択スイッチ素子
53−1,53−2 画素選択線
60 演算部
61,104,107 メモリ
62 補正信号生成部
70 リファレンス電圧選択スイッチ素子
71 リファレンス電圧選択線
72 信号線選択スイッチ素子
73 信号線選択線
80 画素行選択回路
100 有機EL表示パネル
101 ルックアップテーブル
102 D/A変換器
103 補正用オフセット発生回路
105 CPU
106,ADC A/D変換器
Y,Y1,Y2 セレクトスイッチ線
DET 検出部
IVC 電流・電圧変換部
LPF ローパスフィルタ
BA バッファ回路
SW1 スイッチ素子
Claims (4)
- それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記各画素は、p型薄膜トランジスタで構成され、前記入力された画像電圧を基に前記自発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、
画像信号の書き込み期間においては、画像電圧が前記セレクトスイッチ素子を介して、前記駆動トランジスタのゲート電極に送信され、
検出期間においては、リファレンス電圧が前記セレクトスイッチ素子を介して、前記駆動トランジスタのゲート電極に送信され、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出することを特徴とする画像表示装置。 - 前記駆動トランジスタを飽和領域で駆動し、
前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出することを特徴とする請求項1に記載の画像表示装置。 - 前記電流源は、前記駆動トランジスタにId1の定電流を流す第1の電流源と、前記駆動トランジスタにId2の定電流を流す第2の電流源とを有し、
前記検出部は、前記駆動トランジスタの制御電極の制御電圧をVgに設定した状態において、前記Id1の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧V1と、前記Id2の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧V2とを検出し、前記検出したV1の電圧と、V2の電圧と、Vgの電圧とに基づき、前記駆動トランジスタの閾値電圧を検出することを特徴とする請求項2に記載の画像表示装置。 - 前記Id1と、前記Id2を、√(Id1/Id2)が2の倍数となるように設定することを特徴とする請求項3に記載の画像表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009208837A JP5165657B2 (ja) | 2008-12-24 | 2009-09-10 | 画像表示装置 |
US12/647,013 US20100156881A1 (en) | 2008-12-24 | 2009-12-24 | Image display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327780 | 2008-12-24 | ||
JP2008327780 | 2008-12-24 | ||
JP2009208837A JP5165657B2 (ja) | 2008-12-24 | 2009-09-10 | 画像表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011194191A Division JP2012022329A (ja) | 2008-12-24 | 2011-09-06 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010170079A JP2010170079A (ja) | 2010-08-05 |
JP5165657B2 true JP5165657B2 (ja) | 2013-03-21 |
Family
ID=42265337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009208837A Expired - Fee Related JP5165657B2 (ja) | 2008-12-24 | 2009-09-10 | 画像表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100156881A1 (ja) |
JP (1) | JP5165657B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9183779B2 (en) * | 2012-02-23 | 2015-11-10 | Broadcom Corporation | AMOLED light sensing |
JP6157178B2 (ja) * | 2013-04-01 | 2017-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置 |
JP2014224904A (ja) | 2013-05-16 | 2014-12-04 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 電気光学装置およびその駆動方法 |
TWI655442B (zh) | 2014-05-02 | 2019-04-01 | 日商半導體能源研究所股份有限公司 | 輸入/輸出裝置 |
KR102234021B1 (ko) * | 2014-09-19 | 2021-03-31 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102630078B1 (ko) | 2015-12-30 | 2024-01-26 | 엘지디스플레이 주식회사 | 화소, 이를 포함하는 표시 장치 및 그 제어 방법 |
CN107086025B (zh) * | 2017-06-30 | 2019-12-27 | 京东方科技集团股份有限公司 | 显示面板、显示装置及显示面板的控制方法 |
CN109754754B (zh) * | 2017-11-03 | 2020-10-30 | 深圳天德钰电子有限公司 | 驱动像素驱动电路的驱动控制电路及显示装置 |
TWI683301B (zh) * | 2019-02-18 | 2020-01-21 | 友達光電股份有限公司 | 顯示裝置以及畫面顯示方法 |
US11842002B2 (en) | 2019-10-04 | 2023-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0314895D0 (en) * | 2003-06-26 | 2003-07-30 | Koninkl Philips Electronics Nv | Light emitting display devices |
JP2008139861A (ja) * | 2006-11-10 | 2008-06-19 | Toshiba Matsushita Display Technology Co Ltd | 有機発光素子を用いたアクティブマトリクス型表示装置、および有機発光素子を用いたアクティブマトリクス型表示装置の駆動方法 |
KR100893482B1 (ko) * | 2007-08-23 | 2009-04-17 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
JP2009053382A (ja) * | 2007-08-27 | 2009-03-12 | Panasonic Corp | 画像表示装置及びその駆動方法 |
-
2009
- 2009-09-10 JP JP2009208837A patent/JP5165657B2/ja not_active Expired - Fee Related
- 2009-12-24 US US12/647,013 patent/US20100156881A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2010170079A (ja) | 2010-08-05 |
US20100156881A1 (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165657B2 (ja) | 画像表示装置 | |
US10565929B2 (en) | Organic light emitting display | |
KR102091485B1 (ko) | 유기 발광 표시 장치 및 그의 구동 방법 | |
KR101374477B1 (ko) | 유기발광다이오드 표시장치 | |
WO2016155053A1 (zh) | Amoled像素驱动电路及像素驱动方法 | |
WO2016119304A1 (zh) | Amoled像素驱动电路及像素驱动方法 | |
US20200202779A1 (en) | Electroluminescence display device including gate driver | |
KR101920492B1 (ko) | 유기발광다이오드 표시장치 | |
KR102453259B1 (ko) | 전계 발광 표시장치와 그 구동 방법 | |
CN109949746B (zh) | 电致发光显示器及其驱动方法 | |
KR101816891B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
KR102653575B1 (ko) | 표시 장치 | |
KR20190052822A (ko) | 전계 발광 표시장치 | |
US11074861B2 (en) | Gate driver, organic light emitting diode display device, and method of driving the same | |
JP2012022329A (ja) | 画像表示装置 | |
KR101671520B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
US9633596B2 (en) | Display unit, display driving unit, driving method, and electronic apparatus | |
KR102604413B1 (ko) | 실시간 보상 회로와 그를 포함한 전계 발광 표시장치 | |
TWI470605B (zh) | 顯示器與驅動畫素方法 | |
KR20210036602A (ko) | 유기 발광 표시 장치 | |
KR20210082602A (ko) | 픽셀 회로, 이를 이용한 전계 발광 표시장치, 및 이를 이용한 발광 제어 트랜지스터의 특성 센싱 방법 | |
JP2008134611A (ja) | 画像表示装置の駆動方法および画像表示装置 | |
US20230197003A1 (en) | Electroluminescent Display Apparatus | |
JP5342193B2 (ja) | 画像表示装置 | |
KR102448545B1 (ko) | Oled 표시 장치의 특성 편차에 따른 센싱 데이터 보정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110906 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110913 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |