JP5351581B2 - 画像表示装置 - Google Patents

Description

本発明は、画像表示装置に関する。

非晶質または多結晶のシリコン等で形成された薄膜トランジスタ（ＴＦＴ）と有機発光ダイオード（ＯＬＥＤ）等の電流制御型の発光素子とを各画素回路に持つ画像表示装置が知られている。そして、この画像表示装置では、画像信号に応じた異なる電流が各画素回路に流れることで、各画素回路において所望の輝度の発光が実現させる。

このような画像表示装置では、発光素子をそれぞれ有する複数の画素回路が行列状に配置されるとともに、電源線が画素回路に対して１行ごとに共通に接続される。そして、各電源線は電気抵抗を有するため、電気抵抗と流れる電流とに基づいて、電源線を介して各画素回路に付与される電圧に変化が生じる。例えば、各画素回路に対して電圧を印加するドライバ（電源供給用ドライバ）に対して、共通の電源線を介して複数の画素回路に接続される構成では、電源供給用ドライバから遠い画素回路であればあるほど、供給される電圧が降下する。従って、ドライバから遠い画素回路であればあるほど、ＯＬＥＤの発光輝度が所望の発光輝度から低下し、表示される画像において輝度ムラやクロストーク等の不具合が発生するため、画質の低下を招く。

そこで、このような電気抵抗による電圧降下量を補償するように、各画像信号線に供給される画像信号を補正する技術が提案されている（例えば、特許文献１〜５等）。

ここで、特許文献１の技術に準じて電圧降下量を算出する一手法について説明する。なお、ここでは、表示パネルの左側から順に配列される、１、２、３、・・・、Ｎ番目の画素回路が、この順番で共通の電源線に対して電気的に接続されているものとする。そして、表示パネルの最も左側に配列される１番目の画素回路の横方向のＸ座標を０、表示パネルの最も右側に配列されるＮ番目の画素回路の横方向のＸ座標を１、各Ｘ座標の画素回路において電圧に応じて流れる電流（電流分布）をｉ(ｘ)、各Ｘ座標の画素回路における電源線の電気抵抗をｒとする。

まず、Ｘ座標がｘである画素回路において発生する電圧の降下率（電圧降下率）δＶ(ｘ)は、Ｘ座標がｘから１に至る迄の各画素回路において電圧に応じて流れる電流を積算した値に、電気抵抗ｒを乗じたものであり、下式(１)で示される。

そして、Ｘ座標が０である画素回路からＸ座標がｘである画素回路に至る迄に電源線において発生する電圧の降下量（電圧降下量）Ｖ(ｘ)は、下式(２)で示される。なお、ｘ＝０の位置からドライバまでの間に抵抗Ｒがある場合には、電圧降下量Ｖ’（ｘ）が、下式（３）で示されるように、下式（２）で示される電圧降下量Ｖ（ｘ）に対して、電流の総量に抵抗Ｒを乗じた項が加えられたものになる。

上式(２)で示されるように、電圧降下量Ｖ(ｘ)は、電圧降下率δＶ(ｘ)をＸ座標が０〜ｘの区間について積分した値となる。

特開２００５−１０３１９号公報 特開２００４−１０９１９１号公報 特開２００４−２４５９５５号公報 特開２００６−３０１５５６号公報 特開２００５−６２３３７号公報

しかしながら、上記特許文献１の技術では、各画素回路における電圧降下量Ｖ(ｘ)を算出するための演算量が２重の積分演算を伴う非常に大きなものとなる。このため、電圧降下量に応じて短時間で画像信号を補正することができず、外部からの複数フレームの画像信号の入力に応じて、迅速に該複数フレームの画像信号を可視的に出力することができない。更に、このような２重の積分演算を行うためには、比較的大容量のメモリも必要となる。また、上記特許文献２〜４の技術についても、上記特許文献１と同様に、各画素に係る画像信号の補正を行うための演算量が非常に大きく、上記特許文献１と同様な不具合を招く。更に、上記特許文献５の技術では、画素回路の各列を構成する各画素回路に係る画像信号が電圧降下量の度合いに応じて細かく補正されず、画質の劣化の問題が残されている。

また、上記特許文献１〜５の技術では、表示パネルの両端から電圧を各画素回路に対して供給する際に生じる電圧降下量については、全く考慮されていなかった。

本発明は、上記課題に鑑みてなされたものであり、外部からの複数フレームの画像信号の入力に応じた該複数フレームの画像信号の迅速な可視的な出力と、画質の向上とを図ることが可能な画像表示装置を提供することを目的とする。

上記課題を解決するために、本発明の第１の態様に係る画像表示装置は、発光素子をそれぞれ有する複数の画素回路と、各前記画素回路において画像信号に応じた電位を設定する電位設定部とを備える。また、前記画像表示装置は、前記複数の画素回路に対して共通に接続され、且つ各前記発光素子を同時に発光させるための電圧が印加される電圧印加線に対して電位を付与する電位付与部と、画像信号に基づく各前記画素回路に流れる予測電流に応じて、前記電圧の予測降下量を示す近似式をフーリエ級数を用いて算出する近似式算出部とを備える。更に、前記近似式に基づいて、各前記予測降下量に応じた補正を前記画像信号に対して行う信号補正部を備える。

本発明によれば、比較的少ない演算量で電源線の電気抵抗に起因する電圧の降下を補償することができるため、外部からの複数フレームの画像信号の入力に応じた該複数フレームの画像信号の迅速な可視的な出力と、画質の向上とを図ることができる。

第１実施形態に係る画像表示装置の機能的な構成を示す図である。 第１および第２実施形態に係る１つの画素回路の構成を示す回路図である。 寄生容量および有機ＥＬ素子の容量を明示した画素回路の回路図である。 画素回路の動作を示すタイミングチャートである。 画素回路の動作を示す回路図である。 画素回路の動作を示す回路図である。 画素回路の動作を示す回路図である。 画素回路の動作を示す回路図である。 第１実施形態に係る画素回路に対する給電方法を示す図である。 水平ラインごとの電圧の降下量を例示する図である。 駆動トランジスタのドレイン電圧とドレイン電流との関係を示す図である。 電圧の降下量を示す近似式の算出方法を説明するための図である。 第１実施形態に係る信号処理部の機能的な構成を示す図である。 定数・係数導出部の機能的な構成を示す図である。 第２実施形態に係る画像表示装置の機能的な構成を示す図である。 第２実施形態に係る画素回路に対する給電方法を示す図である。 水平ラインにおける電圧の降下量を例示する図である。 電圧の降下量を示す近似式の算出方法を説明するための図である。 電圧の降下量を示す近似式の算出方法を説明するための図である。 一変形例に係る画素回路に対する給電方法を示す図である。 一変形例に係る信号処理部の機能的な構成を示す図である。 一変形例に係る１つの画素回路の構成を示す回路図である。

以下、本発明の実施形態を図面に基づいて説明する。

＜第１実施形態＞
＜画像表示装置の構成＞
図１で示される画像表示装置１は、有機発光ダイオードの発光を利用した装置（有機ＥＬ装置）であり、制御部２、パネル部３、および電源回路４を備えている。なお、ここでは、画像信号が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に係る信号によって構成されている例を挙げて説明する。

制御部２は、信号処理部２０、記憶部２１、およびタイミングジェネレータ（ＴＧ）２２を備えている。

信号処理部２０は、入力画像信号を処理し、処理後の画像信号を出力画像信号としてＸドライバ回路３２に付与する。記憶部２１は、不揮発性のメモリ等によって構成され、信号処理部２０における処理に必要なデータ等を記憶する。ＴＧ２２は、画像信号の垂直および水平同期信号に応じて、Ｙドライバ回路３１および電位設定部としてのＸドライバ回路３２に対して、駆動タイミングを制御するための信号を付与する。なお、信号処理部２０およびＴＧ２２を構成する一部については、専用のハードウェア構成によって実現されても良いし、ＣＰＵ等によってプログラムが実行されることで機能的に実現されても良い。

パネル部３は、有機ＥＬ表示部３０、Ｙドライバ回路３１、およびＸドライバ回路３２を備えている。

有機ＥＬ表示部３０は、略長方形の輪郭を有する有機ＥＬディスプレイ（organic electroluminescence display）であり、有機材料に電流を流すことで材料自らが発光する自発光型の発光素子（ここでは、有機発光ダイオード）を備える表示部（自発光型表示部）として構成されている。この有機ＥＬ表示部３０には、多数の画素回路３０１がマトリックス状に配列されている。

また、多数の画素回路３０１は、赤色の光を発する発光素子を有する画素回路３０１と、緑色の光を発する発光素子を有する画素回路３０１と、青色の光を発する発光素子を有する画素回路３０１とによって構成されている。そして、各色の画素回路３０１がいわゆるサブピクセルに対応し、赤色に係る１つの画素回路３０１と緑色に係る１つの画素回路３０１と青色に係る１つの画素回路３０１とからなる画素回路群が１つのピクセルに対応する。

有機ＥＬ表示部３０には、発光輝度に対応する出力画像信号を各画素回路３０１に供給するための複数の画像信号線Ｌ２（図２参照）が設けられている。この画像信号線Ｌ２は、垂直方向に並ぶ複数の画素回路３０１にそれぞれ接続されている。また、有機ＥＬ表示部３０には、複数の画像信号線Ｌ２に対して略直交する複数の走査信号線Ｌ４（図２参照）が設けられている。ここでは、水平方向に配列される複数の画素回路からなる画素回路の列（以下「水平ライン」と称する）ごとに１本の走査信号線Ｌ４が設けられており、各走査信号線Ｌ４に順次に走査信号が供給される。なお、走査信号は、画像信号線Ｌ２を介して出力画像信号に応じた電位を各画素回路３０１において設定するタイミングを制御する信号である。

また、有機ＥＬ表示部３０には、各画素回路３０１に含まれる駆動トランジスタＴ_d（図２参照）の閾値電圧Ｖ_thのばらつきを補償する動作（以下「閾値電圧補償動作」と称する）を行うために必要な信号を供給する補償制御線Ｌ３（図２参照）が設けられている。また、有機ＥＬ表示部３０には、後述する第２切替トランジスタＴ_m（図２参照）の状態を切り替えるために必要な信号を供給するマージ線Ｌ５（図２参照）が設けられている。更に、有機ＥＬ表示部３０には、各画素回路３０１に含まれる有機発光ダイオードＯＬＥＤ（図２参照）の両極間に発光に必要な電圧を印加する電源線Ｌ１（図２参照）が設けられている。

Ｙドライバ回路３１は、有機ＥＬ表示部３０の垂直方向に沿った一辺（図１では左辺）に沿って設けられており、ＴＧ２２からの信号に応じて、電源線Ｌ１、補償制御線Ｌ３、走査信号線Ｌ４、およびマージ線Ｌ５に対して電位を付与する。そして、Ｙドライバ回路３１には、電源線Ｌ１に対して電圧を印加するための複数の出力回路３１１が設けられている。なお、Ｙドライバ回路３１に対しては、電源回路４から電圧が供給され、各出力回路３１１から電源線Ｌ１を介して複数の画素回路３０１に電圧が供給される。

Ｘドライバ回路３２は、有機ＥＬ表示部３０の水平方向に沿った一辺（図１では上辺）に沿って設けられており、ＴＧ２２からの信号に応じて、出力画像信号に応じた電位を設定する。

＜画素回路の構成＞
図２で示されるように、画素回路３０１は、有機発光ダイオードＯＬＥＤ、駆動トランジスタＴ_d、補償用トランジスタＴ_th、第１切替トランジスタＴ_s、第２切替トランジスタＴ_m、およびコンデンサＣ１を有している。なお、以下では、駆動トランジスタＴ_d、補償用トランジスタＴ_th、第１切替トランジスタＴ_s、および第２切替トランジスタＴ_mを、適宜「トランジスタ」と略称し、ここでは、各トランジスタＴ_d，Ｔ_th，Ｔ_s，Ｔ_mが、ＮＭＯＳトランジスタによって構成されている例を挙げて説明する。

有機発光ダイオードＯＬＥＤは、アノードが接地され、カソードが、トランジスタＴ_dを介して、電源線Ｌ１に対して電気的に接続されている。

トランジスタＴ_dについては、ゲートとドレインとが、トランジスタＴ_dのゲート電圧の閾値電圧のずれを補償するためのトランジスタＴ_thを介して電気的に接続されている。また、トランジスタＴ_dのゲートが、コンデンサＣ１の一方電極に対して電気的に接続されている。このコンデンサＣ１の他方電極は、トランジスタＴ_sを介して画像信号線Ｌ２に対して電気的に接続されているとともに、トランジスタＴ_mを介して電源線Ｌ１に対して電気的に接続されている。なお、コンデンサＣ１は、トランジスタＴ_thを介して電荷を蓄積することで、該電荷に応じた電位をトランジスタＴ_dのゲート電圧に反映させることができる。

また、トランジスタＴ_thのゲートが、補償制御線Ｌ３に対して電気的に接続され、トランジスタＴ_sのゲートが、走査信号線Ｌ４に対して電気的に接続され、トランジスタＴ_mのゲートが、マージ線Ｌ５に対して電気的に接続されている。なお、以下では、電源線Ｌ１、画像信号線Ｌ２、補償制御線Ｌ３、走査信号線Ｌ４、およびマージ線Ｌ５を、適宜「配線」と総称する。

図３は、図２で示された画素回路３０１の回路図に対して、トランジスタの寄生容量（寄生キャパシタ）および有機発光ダイオードＯＬＥＤの容量（ＯＬＥＤキャパシタ）を明示したものである。図３で示されるように、有機発光ダイオードＯＬＥＤでは、発光時とは逆方向に電圧が印加されると、アノードとカソードとの間にＯＬＥＤキャパシタＣ_oledが生じる。トランジスタＴ_dでは、ゲートとドレインとの間に寄生キャパシタＣ４が生じるとともに、ゲートとソースとの間に寄生キャパシタＣ５が生じる。トランジスタＴ_thでは、ゲートとドレインとの間に寄生キャパシタＣ２が生じるとともに、ゲートとソースとの間に寄生キャパシタＣ３が生じる。

＜画素回路の動作＞
図４は、画素回路３０１の動作を示すタイミングチャートである。図４では、画像表示装置１に含まれる複数の画素回路３０１のうち、ｎ（自然数）行目のものと（ｎ＋１）行目のものとに各配線Ｌ１〜Ｌ５から与えられる電位（すなわち隣接する２行の画素回路３０１それぞれに与えられる電位）が例示されている。

図４で示されるように、１行の画素回路３０１において１フレーム分の画像信号を可視的に出力するための動作期間（単位フレーム期間）は、準備のための期間Ｔ１と、トランジスタＴ_dの閾値電圧Ｖ_thを検出するための期間Ｔ２と、書き込みのための期間Ｔ３と、発光のための期間Ｔ４とを有する。また、ｎ行目の画素回路３０１と（ｎ＋１）行目の画素回路３０１とでは、単位フレーム期間が期間Ｔ３に相当する期間ずれている。この単位フレーム期間が、画像信号の電位が変化させられつつ（換言すれば画像信号線Ｌ２の電位が変化させられつつ）繰り返されることで、動画像の表示が実現される。

以下では、図５〜図８を参照しつつ、図４の期間Ｔ１〜Ｔ４における画素回路３０１の動作について説明する。なお、期間Ｔ１の開始時点では、前フレームの期間Ｔ４においてコンデンサＣ１に電荷が溜められているものとする。

まず、期間Ｔ１では、図４で示されるように、トランジスタＴ_s，Ｔ_thのゲートが低電位（例えば０Ｖ）Ｖ_gLに設定されるため、トランジスタＴ_s，Ｔ_thが電流を流さない状態（非導通状態）となる。また、トランジスタＴ_mのゲートが正の高電位Ｖ_gHに設定されるため、トランジスタＴ_mが電流を流す状態（導通状態）となる。このとき、コンデンサＣ１に蓄積された電荷により、トランジスタＴ_dにおけるソースの電位に対するゲートの電位、すなわちゲート電圧Ｖ_gsが閾値電圧Ｖ_thよりも高くなるため、トランジスタＴ_dが導通状態となる。従って、図５で示されるように、導通状態であるトランジスタＴ_dを介して、正の高電位Ｖ_pに設定された電源線Ｌ１からＯＬＥＤキャパシタＣ_oledへ電荷が供給されて、ＯＬＥＤキャパシタＣ_oledに電荷が蓄積される。

次に、期間Ｔ２では、図４で示されるように、トランジスタＴ_sのゲートが低電位Ｖ_gLに設定されるため、トランジスタＴ_sが非導通状態に設定される。また、トランジスタＴ_m，Ｔ_thのゲートが正の高電位Ｖ_gHに設定されるため、トランジスタＴ_m，Ｔ_thがそれぞれ導通状態となる。このとき、トランジスタＴ_dは、導通状態であるトランジスタＴ_thを介してゲートとドレインとの間が電気的に接続される。従って、図６で示されるように、トランジスタＴ_dのゲート電圧Ｖ_gsが閾値電圧Ｖ_thに達するまで、コンデンサＣ１およびＯＬＥＤキャパシタＣ_oledに蓄積された電荷が、電位が０Ｖに設定された電源線Ｌ１へ抜ける。そして、トランジスタＴ_dのゲート電圧Ｖ_gsが閾値電圧Ｖ_thに達すると、トランジスタＴ_dは非導通状態となる。

次に、期間Ｔ３では、図４で示されるように、トランジスタＴ_s，Ｔ_thのゲートが正の高電位Ｖ_gHに設定されるため、トランジスタＴ_s，Ｔ_thが導通状態となる。一方、トランジスタＴ_mのゲートが低電位Ｖ_gLに設定されるため、トランジスタＴ_mが非導通状態となる。このとき、コンデンサＣ１の他方電極は、導通状態であるトランジスタＴ_sを介して電位（−Ｖ_data）に設定された画像信号線Ｌ２に対して電気的に接続されるため、図７で示されるように、ＯＬＥＤキャパシタＣ_oledに蓄積された電荷がコンデンサＣ１へ移動する。なお、このとき、トランジスタＴ_dは非導通状態に維持される。このようにして、期間Ｔ３では、各画素回路３０１において、出力画像信号に応じた電荷がコンデンサＣ１に蓄積されることで、トランジスタＴ_dのゲートに対して出力画像信号に応じた電位が設定される。

次に、期間Ｔ４では、図４で示されるように、トランジスタＴ_s，Ｔ_thのゲートが低電位Ｖ_gLに設定されるため、トランジスタＴ_s，Ｔ_thが非導通状態となる。一方、トランジスタＴ_mのゲートが高電位Ｖ_gHに設定されるため、トランジスタＴ_mが導通状態となる。このとき、トランジスタＴ_dのゲート電圧Ｖ_gsが閾値電圧Ｖ_thよりも高くなるため、トランジスタＴ_dが導通状態となる。従って、図８で示されるように、導通状態であるトランジスタＴ_dを介して、接地線から負電位（−Ｖ_DD、ただし、Ｖ_DD＞０Ｖ）に設定された電源線Ｌ１へ電流が流れ、有機発光ダイオードＯＬＥＤが発光する。

このようにして、各画素回路３０１では、トランジスタＴ_dのゲートに対して出力画像信号に応じた電位が付与されることで、該トランジスタＴ_dによって有機発光ダイオードＯＬＥＤを流れる電流が調整されて、該有機発光ダイオードＯＬＥＤが発光する。

＜画像表示装置における電圧の低下＞
図９で示されるように、パネル部３には、複数本（ここでは４本）の水平ラインごとに、一体的に形成された電源線Ｌ１と該電源線Ｌ１に電圧を印加する出力回路３１１とが設けられている。具体的には、電圧印加線としての電源線Ｌ１が、４本の水平ラインに含まれる複数の画素回路３０１に対して共通に接続されるとともに、該複数の画素回路３０１に含まれる各有機発光ダイオードＯＬＥＤを同時に発光させるための電圧を印加する。そして、電位付与部としての１つの出力回路３１１は、電源線Ｌ１の端部に対して電位を付与する。本実施形態では、該端部は、電源線Ｌ１のうちの有機ＥＬ表示部３０の左辺側の一端部となっている。

電源線Ｌ１は、一端部（ここでは、左端部）を形成する左側接続配線部Ｌ１_aと、他端部（ここでは、右端部）を形成する右側接続配線部Ｌ１_bと、略同一の構成からなる複数（ここでは４本）の配線部Ｌ１１〜Ｌ１４とを有する。具体的には、水平ラインごとに、画素回路３０１に対して電圧を印加するための配線部が配設される。そして、各配線部Ｌ１１〜Ｌ１４の一端が、左側接続配線部Ｌ１_aによって相互に電気的に接続されるとともに、各配線部Ｌ１１〜Ｌ１４の一端とは反対側の他端が、基準部としての右側接続配線部Ｌ１_bによって相互に電気的に接続される。更に、出力回路３１１は、左側接続配線部Ｌ１_aを介して、各配線部Ｌ１１〜Ｌ１４の一端に対してそれぞれ電位を付与する。

このため、出力回路３１１は、複数の画素回路３０１が配列されている領域（以下「発光領域」とも称する）の一端側（ここでは左端側）から、共通の電源線Ｌ１を介して、４つの水平ラインに含まれる複数の画素回路３０１に対して電圧を印加する。そして、４本の水平ラインを構成する複数の画素回路３０１では、出力回路３１１からの電圧の供給に応じて、該複数の画素回路３０１にそれぞれ含まれる有機発光ダイオードＯＬＥＤが同時に発光する。

ところで、電源線Ｌ１は、いわゆる電気抵抗を有するため、各配線部Ｌ１１〜Ｌ１４では、各画素回路３０１の発光に伴って流れる電流に基づいて、各画素回路３０１に供給される電圧の低下を生じさせる。なお、画素回路３０１ごとに流れる電流が異なるため、水平ラインごとに各画素回路３０１に供給される電圧の低下の態様が異なる。つまり、画素回路３０１ごとに電源線Ｌ１から付与される電位が異なる。本実施形態では、電源線Ｌ１に付与される負の電位（−Ｖ_DD）が減少することで、有機発光ダイオードＯＬＥＤのアノードとトランジスタＴ_dのソースとの間に印加される電圧が低下する。

図１０は、水平ラインごとの電圧の降下量を例示する図である。図１０では、横軸が、有機ＥＬ表示部３０の一端側（ここでは左端）の画素回路３０１を基準とした水平方向の位置を示し、縦軸が、有機ＥＬ表示部３０の一端側の画素回路３０１に供給される電圧を基準とした各画素回路３０１に供給される電圧の降下量を示している。なお、ここでは、水平ラインの左端に配置される画素回路３０１の位置を示す座標（Ｘ座標）を０、水平ラインの右端に配置される画素回路３０１の位置を示す座標（Ｘ座標）を１とする。そして、図１０では、１つの電源線Ｌ１に含まれる４本の配線部Ｌ１１〜Ｌ１４によって電圧がそれぞれ印加される４つの水平ラインについて、画素回路３０１の水平方向の位置と電圧の降下量との関係がそれぞれ曲線（ここでは、実線、破線、一点鎖線、二点鎖線）で示されている。

図１０で示されるように、各水平ラインにおいて、出力回路３１１から離れれば離れるほど、すなわちＹドライバ回路３１から離れれば離れるほど、画素回路３０１に供給される電圧が低下する。但し、右側接続配線部Ｌ１_bの存在によって、各配線部Ｌ１１〜Ｌ１４の他端における電圧の降下量が同一となる。

図２で示される画素回路３０１では、期間Ｔ４においては、コンデンサＣ１の他方電極がトランジスタＴ_mを介して電源線Ｌ１に対して電気的に接続されるため、電源線Ｌ１の電位が変動しても、トランジスタＴ_dのゲート電圧Ｖ_gsは変化しない。しかしながら、電源線Ｌ１における電位の上昇、すなわち各画素回路３０１に供給される電圧の低下に伴って、トランジスタＴ_dのソースを基準としたソースとドレインとの間の電圧（いわゆるドレイン電圧）が低下する。このドレイン電圧の低下によって、図１１で示されるように、トランジスタＴ_dを流れる電流（ドレイン電流）が低下する。その結果、有機発光ダイオードＯＬＥＤの発光輝度が所望の発光輝度から低下する。従って、期間Ｔ４では、有機ＥＬ表示部３０のうち、左側が明るく右側が暗くなる傾向となり、輝度ムラが視認されることになる。

この様な不具合に対して、画像表示装置１では、上述した電圧の降下量に応じて、画像信号が補正されることで、電圧の降下の影響が低減される。すなわち、電圧の降下に対する補償処理が行われる。この補償処理により、表示される画像において輝度ムラやクロストーク（高輝度の部分の横方向に暗い帯が見える）等の不具合が発生しないようにしている。以下、電圧の降下に対する補償処理について説明する。

＜電圧の降下に対する補償処理＞
本実施形態では、信号処理部２０において、入力画像信号に基づいて、各画素回路３０１に対して印加される電圧の降下量を示す近似式を導出するとともに、各画素回路３０１について、入力画像信号の電位に応じたトランジスタＴ_dの増幅率μで電圧の降下量を除すことで補正値を決定し、該補正値をいわゆるガンマ変換後の入力画像信号の電位に加算することで、出力画像信号を生成する。このような処理により、電圧の降下に対する補償処理が実現される。

ここで、（Ａ）予測される電圧の降下量を示す近似式を入力画像信号から導出する方法（予測電圧降下量の近似式の導出方法）、（Ｂ）補正値の決定方法、および（Ｃ）信号処理部２０の機能的な構成について、順次に説明する。

＜Ａ．予測電圧降下量の近似式の導出方法＞
ここでは、まず、４本の配線部Ｌ１１〜Ｌ１４が右側接続配線部Ｌ１_bによって電気的に接続されていないものと仮定して、各水平ラインについて電圧の降下量を示す仮の近似式を導出する。そして、仮の近似式のそれぞれに対して、４本の配線部Ｌ１１〜Ｌ１４の右端が右側接続配線部Ｌ１_bによって電気的に接続されていることによる影響について修正を加えることで、各水平ラインに係る予測電圧降下量の近似式を導出する。

＜Ａ−１．各水平ラインに係る仮の近似式の導出＞
ここでは、配線部Ｌ１１によって電圧が印加される水平ラインに係る仮の近似式を導出する例を挙げて説明する。

有機ＥＬ表示部３０では、Ｙドライバ回路３１が設けられている一端側（ここでは左端側）から順に配列される、１、２、３、・・・、Ｎ番目のピクセルにそれぞれ対応する各画素回路群が、この順番で共通の配線部Ｌ１１に対して電気的に接続されている。そして、有機ＥＬ表示部３０の左端側に配列されている１番目の画素回路群の横方向のＸ座標を０、有機ＥＬ表示部３０の右端側に配列されているＮ番目の画素回路群の横方向のＸ座標を１、各Ｘ座標の画素回路群において発光時に電圧に応じて流れる電流（電流分布）をｉ(ｘ)、各Ｘ座標の画素回路群における電源線Ｌ１の電気抵抗をｒとする。

まず、Ｘ座標がｘである画素回路群において発生する画素回路３０１に印加される電圧の降下、すなわち電圧の降下率（電圧降下率）δＶ₁(ｘ)は、Ｘ座標がｘから１に至る迄の各画素回路群において電圧に応じて流れる電流を積算した値に、電気抵抗ｒを乗じたものであり、下式(４)で示される。

そして、Ｘ座標が０である画素回路群からＸ座標がｘである画素回路群に至る迄に配線部Ｌ１１によって各画素回路群に印加される電圧において発生するものと予測される降下量（予測電圧降下量）Ｖ₁(ｘ)は、下式(５)で示される。

上式(５)で示されるように、予測電圧降下量Ｖ₁(ｘ)は、電圧降下率δＶ₁(ｘ)をＸ座標が０〜ｘである区間について積分した値で示される。そして、電流分布ｉ(ｘ)は、フーリエ級数を用いれば、下式(６)で近似的に示される。

上式(６)で示されるように、電流分布ｉ(ｘ)が、電流分布ｉ(ｘ)の直流成分ＤＣと、変数ｘに係る１次、２次、および３次の正弦関数の項と、変数ｘに係る１次、２次、および３次の余弦関数の項とによって近似的に示される。なお、上式(６)では、変数ｘに係る１次、２次、および３次の正弦関数の項の係数がそれぞれＳ₁、Ｓ₂、Ｓ₃で示され、変数ｘに係る１次、２次、および３次の余弦関数の項の係数がそれぞれＣ₁、Ｃ₂、Ｃ₃で示されている。ここでは、電流分布ｉ(ｘ)を、フーリエ級数を用いて近似的に表すことで、電流分布ｉ(ｘ)の積分が容易となり、演算の簡略化が図られることになる。

上式(６)の直流成分ＤＣは、１つの水平ラインに含まれる全ての画素回路３０１を流れる電流の総和によって求められる。つまり、下式(７)で示されるように、電流分布ｉ(ｘ)を、Ｘ座標が０〜１である区間について積分することで、直流成分ＤＣが求められる。

ところで、Ｘ座標がｘである画素回路群については、電流分布ｉ(ｘ)が、下式(８)で示されるように、Ｘ座標がｘである画素回路群に含まれる赤、緑、青の３色に係る画素回路３０１をそれぞれ流れる電流の和によって求められる。

上式(８)では、Ｘ座標がｘである赤色に係る画素回路３０１を流れる電流がＩ_r(ｘ)で示され、Ｘ座標がｘである緑色に係る画素回路３０１を流れる電流がＩ_g(ｘ)で示され、Ｘ座標がｘである青色に係る画素回路３０１を流れる電流がＩ_b(ｘ)で示されている。そして、各電流Ｉ_r(ｘ)，Ｉ_g(ｘ)，Ｉ_b(ｘ)は、入力画像信号に基づいて、例えば、下式(９)〜(１１)によって予測される。

上式(９)〜(１１)では、赤、緑、青の３色に係る画素回路３０１の各有機発光ダイオードＯＬＥＤの電流発光効率がそれぞれＥ_r，Ｅ_g，Ｅ_b［ｃｄ／Ａ］、最大階調における赤、緑、青の３色に係る画素回路３０１の発光時の光度がそれぞれＹ_r，Ｙ_g，Ｙ_b［ｃｄ］、ガンマ変換に係る指数がγ（一般にγ＝２．２）、Ｘ座標がｘである赤、緑、青の３色の画素回路３０１にそれぞれ対応する入力画像信号が示す階調がＬ_r(ｘ)，Ｌ_g(ｘ)，Ｌ_b(ｘ)でそれぞれ表されている。なお、この入力画像信号と消費電流との関係については、赤（Ｒ）緑（Ｇ）青（Ｂ）に関してそれぞれ１対１の関係があるので、テーブルを用いて求めることもできる。

また、上式(６)で示される正弦関数の１次の項の係数Ｓ₁は、下式(１２)によって求められ、余弦関数の１次の項の係数Ｃ₁は、下式(１３)によって求められる。

そして、正弦関数のｎ次（ｎは自然数）の項の係数Ｓ_nは、下式(１４)によって求められ、余弦関数のｎ次の項の係数Ｃ_nは、下式(１５)によって求められる。

つまり、上式(６)の係数Ｓ₁，Ｓ₂，Ｓ₃，Ｃ₁，Ｃ₂，Ｃ₃は、上式(１４)および(１５)によってそれぞれ求められる。

ここで、電圧降下率δＶ₁(ｘ)は、上式(１)で示されたように、電流分布ｉ(ｘ)をＸ座標がｘ〜１である区間について積分したものに、電気抵抗ｒを乗じることで求められる。そこで、まず、仮に上式(６)を積分すると、下式(１６)が求められる。

このため、上式(１６)を用いて、下式(１７)で示される電圧降下率δＶ₁(ｘ)が求められる。

また、ここで、予測電圧降下量Ｖ₁(ｘ)は、上式(２)で示されたように、電圧降下率δＶ₁(ｘ)をＸ座標が０〜ｘである区間について積分することで求められる。そこで、まず、上式(１７)を積分すると、下式(１８)が求められる。

そして、上式(１８)を用いて、下式(１９)で示される予測電圧降下量Ｖ₁(ｘ)の仮の近似式が求められる。下式（１９）は、ｘ＝０を基準とした電圧降下を示すが、ドライバからｘ＝０の部分までの配線に抵抗Ｒがある場合には、予測電圧降下量Ｖ₁（ｘ）が、下式（２０）で示されるように、下式（１９）に対して、電流の総量に抵抗Ｒを乗じた項が加えられたものになる。

上式(１９)，(２０)のうち、電気抵抗ｒ、および電気抵抗Ｒについては、パネル部３の設計によって求められる。また、上式(７)〜(１５)で示されたように、各画素回路３０１に対応する入力画像信号に基づいて、電源線Ｌ１から各画素回路３０１に供給されるものと予測される電流（予測電流）が求められ、該予測電流に応じて、直流成分ＤＣ、および係数Ｓ₁，Ｓ₂，Ｓ₃，Ｃ₁，Ｃ₂，Ｃ₃が導出される。すなわち、−ｒ×{(Ｃ₁／４π²)＋(Ｃ₂／１６π²)＋(Ｃ₃／３６π²)}＋（Ｒ×ＤＣ）が定数として算出され、その他、ｘの１次および２次項、正弦関数のｎ次の項、および余弦関数のｎ次の項の各係数がそれぞれ算出される。

なお、上式(１９)で示される予測電圧降下量Ｖ₁(ｘ)の近似式は、有機ＥＬ表示部３０の一端側を基準とした各画素回路３０１の位置を示す変数ｘに係る１次および２次の項と、該変数ｘに係る三角関数の項とを含む。ここで、三角関数の項は、各画素回路３０１に係る予測電流の大小に起因して生じるものと予測される電圧の変動を示している。

そして、上式(１９)で示されるように、変数ｘに係る１次の項は、変数ｘと係数とを乗じた項を含む。より具体的には、変数ｘに係る１次の項が、(係数Ａ)×ｘの形式で示される。また、変数ｘに係る２次の項が、変数ｘの２乗と係数とを乗じた項を含む。より具体的には、変数ｘに係る２次の項が、(係数Ｂ)×ｘ²の形式で示される。

また、上式(１９)で示されるように、三角関数の項には、各画素回路３０１の位置を示す変数ｘに係る正弦（サイン）と係数とを乗じた正弦関数の項と、該変数ｘに係る余弦（コサイン）と係数とを乗じた余弦関数の項とが含まれる。このように上式(１９)は、１次の項、２次の項、および三角関数の項の和で表すことができる。なお、各画素回路３０１に係る予測電流に起因する電圧の変動がないものとして、上式（１９）の三角関数の項の和をゼロと見なし、上式（１９）を１次の項と２次の項のみの式とし、補正精度の誤差を許容してハードウェアを簡略化することも可能である。

具体的には、三角関数の項が、変数ｘに対して第１の自然数としての２を乗じた変数（２ｘ）に係る正弦（ここでは、ｓｉｎ２πｘ）と係数とを乗じた正弦関数の項、変数ｘに対して第２の自然数としての４を乗じた変数（４ｘ）に係る正弦（ここでは、ｓｉｎ４πｘ）と係数とを乗じた正弦関数の項、および変数ｘに対して第３の自然数としての６を乗じた変数（６ｘ）に係る正弦（ここでは、ｓｉｎ６πｘ）と係数とを乗じた正弦関数の項を含む。また、該三角関数の項が、変数ｘに対して第１の自然数としての２を乗じた変数（２ｘ）に係る余弦（ここでは、ｃｏｓ２πｘ）と係数とを乗じた余弦関数の項、変数ｘに対して第２の自然数としての４を乗じた変数（４ｘ）に係る余弦（ここでは、ｃｏｓ４πｘ）と係数とを乗じた余弦関数の項、および変数ｘに対して第３の自然数としての６を乗じた変数（６ｘ）に係る余弦（ここでは、ｃｏｓ６πｘ）と係数とを乗じた余弦関数の項を含む。すなわち、異なる２以上の自然数倍（ここでは、１〜３倍）に係る正弦（サイン）と係数とを乗じた正弦関数の項、および変数ｘの異なる２以上の自然数倍（ここでは、１〜３倍）に係る余弦（コサイン）と係数とを乗じた余弦関数の項を含む。

より詳細には、変数ｘの最大値をｘ_max（ここでは、１）とすると、変数ｘに係る１次の正弦関数の項が、（係数Ｃ）×ｓｉｎ{２π×(ｘ／ｘ_max)}の形式で示され、変数ｘに係る１次の余弦関数の項が、（係数Ｄ）×ｃｏｓ{２π×(ｘ／ｘ_max)}の形式で示される。そして、変数ｘに係るｎ次（ｎは、１〜３の自然数）の正弦関数の項が、（係数）×ｓｉｎ{２ｎπ×(ｘ／ｘ_max)}の形式で示され、変数ｘに係るｎ次の余弦関数の項が、（係数）×ｃｏｓ{２ｎπ×(ｘ／ｘ_max)}の形式で示される。

このように、予測電流ｉ(ｘ)をフーリエ級数を利用した形式で近似的に表現することで、上式(７)，(１２)〜(１５)で示されるように、予測電流ｉ(ｘ)を１回積分する計算によって、予測電圧降下量Ｖ₁(ｘ)の近似式が導出される。このため、予測電圧降下量Ｖ₁(ｘ)を求めるための演算量が低減され、入力画像信号から予測電圧降下量Ｖ₁(ｘ)を迅速に導出することが可能となる。

また、上述された配線部Ｌ１１に係る予測電圧降下量Ｖ₁(ｘ)の仮の近似式の算出方法と同様な方法によって、各配線部Ｌ１２〜Ｌ１４についても、上式(１９)で示された予測電圧降下量Ｖ₁(ｘ)と同様な仮の近似式がそれぞれ求められる。以下、配線部Ｌ１２の仮の近似式に係る予測電圧降下量をＶ₂(ｘ)、配線部Ｌ１３の仮の近似式に係る予測電圧降下量をＶ₃(ｘ)、配線部Ｌ１４の仮の近似式に係る予測電圧降下量をＶ₄(ｘ)と表す。

＜Ａ−２．各水平ラインに係る予測電圧降下量の近似式の導出＞
各予測電圧降下量Ｖ₁(ｘ)〜Ｖ₄(ｘ)については、図１２の４種類の各曲線で示されるように、Ｘ座標が１である場合の各予測電圧降下量Ｖ₁(１)〜Ｖ₄(１)が、必ずしも同量にはならない。但し、実際には、４本の配線部Ｌ１１〜Ｌ１４の右端が右側接続配線部Ｌ１_bによって電気的に接続されているため、各配線部Ｌ１１〜Ｌ１４の右端における電位は同一となる。したがって、４本の配線部Ｌ１１〜Ｌ１４の右端における予測電圧降下量は、予測電圧降下量Ｖ₁(１)〜Ｖ₄(１)の平均値となる。このため、この平均値をＶ_m(１)とすれば、該平均値Ｖ_m(１)は、下式(２１)で示される。

そして、４本の配線部Ｌ１１〜Ｌ１４が略同一の構成を有するため、４本の配線部Ｌ１１〜Ｌ１４のインピーダンスは略同一である。したがって、各予測電圧降下量Ｖ₁(ｘ)〜Ｖ₄(ｘ)が、各予測電圧降下量Ｖ₁(１)〜Ｖ₄(１)の平均値Ｖ_m(１)に対する差異に応じてそれぞれ補正されることで、各配線部Ｌ１１〜Ｌ１４に係る予測電圧降下量の近似式が求められる。ここで、配線部Ｌ１１の近似式に係る予測電圧降下量をＶ_1C(ｘ)、配線部Ｌ１２の近似式に係る予測電圧降下量をＶ_2C(ｘ)、配線部Ｌ１３の近似式に係る予測電圧降下量をＶ_3C(ｘ)、配線部Ｌ１４の近似式に係る予測電圧降下量をＶ_4C(ｘ)とすれば、各予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)は、下式(２２)〜（２５）で示される。下式（２２）〜（２５）は、ｘ＝０を基準とした電圧降下を示すが、ドライバからｘ＝０の部分までの配線に抵抗Ｒがある場合には、式（２２）〜（２５）の各予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)に、電流の総量に抵抗Ｒを乗じた項を加える必要がある。この抵抗Ｒによる電圧降下は４本の配線部Ｌ１１〜Ｌ１４で共通になるので、まず、上式（１９）に従ってドライバからｘ＝０の部分までの配線抵抗がない場合の電圧降下を求め、その電圧降下に抵抗Ｒによる電圧降下分を加えればよい。この抵抗Ｒを考慮した予測電圧降下量Ｖ’_1C(ｘ)〜Ｖ’_4C(ｘ)は、下式（２６）〜（２９）で示される。なお、ｉ₁(ｘ)，ｉ₂(ｘ)，ｉ₃(ｘ)，ｉ₄(ｘ)は、配線部Ｌ１１〜Ｌ１４における電流分布をそれぞれ示す。

上式(２２)で示されるように、予測電圧降下量Ｖ₁(ｘ)に対して、平均値Ｖ_m(１)と予測電圧降下量Ｖ₁(１)との差分を係数とした変数ｘの一次の項が加算されることで、予測電圧降下量Ｖ_1C(ｘ)が導出される。また、上式(２３)で示されるように、予測電圧降下量Ｖ₂(ｘ)に対して、平均値Ｖ_m(１)と予測電圧降下量Ｖ₂(１)との差分を係数とした変数ｘの一次の項が加算されることで、予測電圧降下量Ｖ_2C(ｘ)が導出される。また、上式(２４)で示されるように、予測電圧降下量Ｖ₃(ｘ)に対して、平均値Ｖ_m(１)と予測電圧降下量Ｖ₃(１)との差分を係数とした変数ｘの一次の項が加算されることで、予測電圧降下量Ｖ_3C(ｘ)が導出される。更に、上式(２５)で示されるように、予測電圧降下量Ｖ₄(ｘ)に対して、平均値Ｖ_m(１)と予測電圧降下量Ｖ₄(１)との差分を係数とした変数ｘの一次の項が加算されることで、予測電圧降下量Ｖ_4C(ｘ)が導出される。

このようにして、配線部ごとに、各画素回路３０１における予測電流に応じて求まる各画素回路３０１に係る予測電圧降下量を近似的に示す項（近似項）Ｖ₁(ｘ)〜Ｖ₄(ｘ)が、平均値Ｖ_m(１)を用いて修正された予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)の近似式が導出される。なお、平均値Ｖ_m(１)は、上述したように、複数の配線部Ｌ１１〜Ｌ１４について共通する右側接続配線部Ｌ１_bにおける予測電圧降下量にあたる。そして、このようにして導出される予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)は、例えば、図１０で示された４種類の曲線のような関係を表し、各配線部Ｌ１１〜Ｌ１４の右端における予測電圧降下量Ｖ_1C(１)〜Ｖ_4C(１)が同一の値を示す。

＜Ｂ．補正値の決定方法＞
ある１つの画素回路３０１に着目すると、上述したように、トランジスタＴ_dのドレイン電圧Ｖ_dが、電源線Ｌ１によって供給される電圧の降下に応じて降下する。そして、トランジスタＴ_dのドレイン電流Ｉ_dが、ドレイン電圧Ｖ_dの降下に応じて降下する。そこで、ここでは、ドレイン電圧Ｖ_dの降下量（ドレイン電圧降下量）がｄＶ_d、ドレイン電流Ｉ_dの降下量（ドレイン電流降下量）がｄＩ_dである場合に、発光時のトランジスタＴ_dのゲート電圧Ｖ_gsをｄＶ_gs上昇させることで、ドレイン電圧Ｖ_dの降下による影響を打ち消す処理を行うものとする。また、トランジスタＴ_dのいわゆる相互コンダクタンスｇｍは、下式(３０)で示される関係を有し、トランジスタＴ_dのいわゆるドレイン抵抗ｒ_dは、下式(３１)で示される関係を有する。なお、ドレイン抵抗ｒ_dは、入力画像信号の階調に応じて変化する。

ここで、上式(３０)から下式(３２)で示されるドレイン電流降下量ｄＩ_dの式が導出されるとともに、上式(３１)から下式(３３)で示されるドレイン電流降下量ｄＩ_dの式が導出される。

そして、上式(３２)のドレイン電流降下量ｄＩ_dに、上式(３３)のドレイン電流降下量ｄＩ_dが代入されて、計算が行われることで、下式(３４)で示されるゲート電圧の上昇量（ゲート電圧上昇量）ｄＶ_gsが求められる。なお、下式(３４)の計算では、トランジスタＴ_dの増幅率μがドレイン抵抗ｒ_dと相互コンダクタンスｇｍとを乗じたものであることが利用されている。

上式(３４)で示されるように、ゲート電圧上昇量ｄＶ_gsは、ドレイン電圧降下量ｄＶ_dを増幅率μで除することで求められる。なお、本実施形態では、ある画素回路３０１におけるドレイン電圧降下量ｄＶ_dは、その画素回路３０１における予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)に等しい。このため、各予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)を増幅率μで除することで、各画素回路３０１に係るゲート電圧上昇量ｄＶ_gsが求められる。そして、出力画像信号の電圧Ｖ_dataが、ゲート電圧上昇量ｄＶ_gsに応じて上昇されることで、ドレイン電圧Ｖ_dの降下による影響が打ち消される。なお、出力画像信号の電圧Ｖ_dataの上昇が、発光時のゲート電圧Ｖ_gsの上昇に寄与する度合いは、いわゆる書き込み効率αによって決まる。以下では、書き込み効率αが１、すなわち出力画像信号の電圧Ｖ_dataの上昇量が、そのまま発光時のゲート電圧上昇量ｄＶ_gsに反映されるものとして説明する。

＜Ｃ．信号処理部の機能的な構成＞
図１３は、信号処理部２０の機能的な構成を示す図である。信号処理部２０は、ラインバッファ２０１、定数・係数導出部２０２、近似式導出部２０３、被乗数算出部２０４、乗数決定部２０５、ガンマ（γ）変換部２０６、補正値決定部２０７、および補正値加算部２０８を有する。

ラインバッファ２０１は、外部から順次に入力される入力画像信号を受け付けて、一次的に記憶する。なお、ここでは、入力画像信号が、６ビットの階調（６４段階の階調）を表現している例を挙げて説明する。

定数・係数導出部２０２は、外部から順次に入力される入力画像信号に基づいて、上式(１９)で示される予測電圧降下量Ｖ₁(ｘ)の近似式に係る定数および係数を導出する。詳細には、定数・係数導出部２０２では、上式(７)〜(１５)に沿った演算により、各画素回路３０１に対応する入力画像信号に基づいて、電源線Ｌ１から各画素回路３０１に供給されるものと予測される電流（予測電流）が求められ、更に該予測電流に基づいて、直流成分ＤＣ、および係数Ｓ₁，Ｓ₂，Ｓ₃，Ｃ₁，Ｃ₂，Ｃ₃が算出される。そして、具体的には、図１４で示されるように、定数・係数導出部２０２は、電流予測部２０２１Ｒ，２０２１Ｇ，２０２１Ｂ、合算部２０２２、定数・係数算出部２０２３を備えている。

電流予測部２０２１Ｒは、上式(９)に従った演算により、座標ｘに係る赤色の画素回路３０１に対応する入力画像信号が示す階調に基づき、該赤色の画素回路３０１を流れる電流の予測値（予測電流）Ｉ_r(ｘ)を導出する。電流予測部２０２１Ｇは、上式(１０)に従った演算により、座標ｘに係る緑色の画素回路３０１に対応する入力画像信号が示す階調に基づき、該緑色の画素回路３０１を流れる電流の予測値（予測電流）Ｉ_g(ｘ)を導出する。電流予測部２０２１Ｂは、上式(１１)に従った演算により、座標ｘに係る青色の画素回路３０１に対応する入力画像信号が示す階調に基づき、該青色の画素回路３０１を流れる電流の予測値（予測電流）Ｉ_b(ｘ)を導出する。なお、この入力画像信号と消費電流との関係については、ＲＧＢに関してそれぞれ１対１の関係があるので、テーブルを用いて求めることもできる。

合算部２０２２は、上式(８)に従った演算により、各電流予測部２０２１Ｒ，２０２１Ｇ，２０２１Ｂから出力される予測電流Ｉ_r(ｘ)，Ｉ_g(ｘ)，Ｉ_b(ｘ)を合算することで、座標ｘの画素回路群において発光時に流れるものと予測される電流（予測電流）ｉ(ｘ)を算出する。定数・係数算出部２０２３は、上式(７)，(１２)〜(１５)に従った演算により、合算部２０２２で順次に算出される各画素回路群の予測電流ｉ(ｘ)を用いた積分演算によって、直流成分ＤＣ、および係数Ｓ₁，Ｓ₂，Ｓ₃，Ｃ₁，Ｃ₂，Ｃ₃を算出する。

なお、定数・係数導出部２０２では、電流予測部２０２１Ｒ，２０２１Ｇ，２０２１Ｂ、合算部２０２２、定数・係数算出部２０２３によって、予測電圧降下量Ｖ₁(ｘ)の近似式に係る定数および係数と同様に、予測電圧降下量Ｖ₁(ｘ)〜Ｖ₄(ｘ)の近似式に係る定数および係数が導出される。

近似式導出部２０３は、定数・係数導出部２０２で導出された定数および係数、および右側接続配線部Ｌ１_bに係る予測電圧降下量を用いて、予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)の近似式を導出する。

具体的には、まず、定数・係数導出部２０２で導出された直流成分ＤＣ、および係数Ｓ₁，Ｓ₂，Ｓ₃，Ｃ₁，Ｃ₂，Ｃ₃の各値が、上式(１９)に代入されるような演算が行われることで、各配線部Ｌ１１〜Ｌ１４に係る予測電圧降下量Ｖ₁(ｘ)〜Ｖ₄(ｘ)の仮の近似式が導出される。次に、各予測電圧降下量Ｖ₁(ｘ)〜Ｖ₄(ｘ)について、各配線部Ｌ１１〜Ｌ１４の右側接続配線部Ｌ１_bによって電気的に接続される右端における予測電圧降下量Ｖ₁(１)〜Ｖ₄(１)が算出されるとともに、該４つの予測電圧降下量Ｖ₁(１)〜Ｖ₄(１)の平均値Ｖ_m(１)が算出される。そして、上式(２２)〜(２５)に沿った演算により、予測電圧降下量Ｖ₁(ｘ)〜Ｖ₄(ｘ)、予測電圧降下量Ｖ₁(１)〜Ｖ₄(１)、および平均値Ｖ_m(１)に基づき、各配線部Ｌ１１〜Ｌ１４に係る予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)の近似式が導出される。

なお、本実施形態では、定数・係数導出部２０２と近似式導出部２０３とが、各画素回路３０１に供給される電圧に係る予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)を示す近似式を算出する部分（近似式算出部）に相当する。

被乗数算出部２０４は、記憶部２１等に格納される三角関数テーブル２１１を参照しつつ、近似式導出部２０３で導出された予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)の近似式から、各画素回路群に対応する予測電圧降下量を、被乗数として算出する。ここでは、三角関数テーブル２１１には、例えば、変数ｘの各値に対して１次の正弦関数であるｓｉｎ（２πｘ）の値が関連付けられて格納されている。したがって、被乗数算出部２０４は、各配線部Ｌ１１〜Ｌ１４について、画像信号が補正される対象となる画素回路群（補正対象画素回路群）のＸ座標の値と三角関数テーブル２１１とから、予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)の近似式のうちの三角関数の項の値を導出して、各補正対象画素回路群に対応する予測電圧降下量（すなわち被乗数）を順次に算出する。

乗数決定部２０５は、記憶部２１等に格納される乗数テーブル２１２を参照することで、ラインバッファ２０１から入力される各画素回路３０１に対応する入力画像信号の電位に応じて、増幅率μの逆数１／μを乗数として決定する。ここでは、乗数テーブル２１２には、赤、緑、青の色ごとに入力画像信号の各電位に対して、増幅率の逆数である１／μが関連付けられて格納されている。つまり、乗数決定部２０５は、乗数テーブル２１２を参照しつつ、画像信号が補正される対象となる画素回路（補正対象画素回路）に対応する入力画像信号の電位に応じて、対応する増幅率の逆数である１／μを決定する。

なお、増幅率μ、およびその逆数１／μは、環境温度によって変動する。このため、乗数テーブル２１２に、複数の温度について、赤、緑、青の色ごとに入力画像信号の各電位に対して、増幅率μの逆数１／μが関連付けられて格納されており、環境温度に応じて、乗数決定部２０５によって決定される乗数（１／μ）が変更されることが好ましい。この乗数テーブル２１２に入れる値は、増幅率μの逆数１／μに限らない。例えば、電源電圧の変動があった場合には、乗数テーブル２１２にその変動分を補正するために必要な係数を入れておけばよい。

γ変換部２０６は、各画素回路３０１に対応する入力画像信号に対して、いわゆるγ変換を施す。例えば、γ変換部２０６では、入力画像信号が示す階調が２．２乗されるような変換が行われる。このとき、６ビットの階調を表現する入力画像信号が、８ビットの階調を表現する画像信号（γ変換後の画像信号）に変換される。

補正値決定部２０７は、被乗数算出部２０４で算出された予測電圧降下量（すなわち被乗数）に対して、乗数決定部２０５で決定された増幅率μの逆数１／μ（乗数）を乗じることで、補正値を決定する。換言すれば、入力画像信号に応じたトランジスタＴ_dの増幅率μで、予測電圧降下量を除することで補正値が導出される。乗数テーブル２１２では、ＲＧＢについて別々に１セットずつのテーブル、すなわち合計３セット分のテーブルが用意され、各乗数テーブルにより、ＲＧＢのそれぞれの補正値が導出される。

補正値加算部２０８は、γ変換後の画像信号の電位に対して、補正値決定部２０７で決定された補正値を加算することで、画像信号に対する補正を行う。このようにして、信号補正部としての補正値加算部２０８が、γ変換が施された後の画像信号に対して補正を行うことで、出力画像信号を生成する。この出力画像信号は、Ｘドライバ回路３２に対して出力される。

なお、上述したように、１つの電源線Ｌ１によって電圧が印加される４本の水平ラインについて、入力画像信号に基づく演算が行われることで、各配線部Ｌ１１〜Ｌ１４に係る予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)の近似式が導出される。したがって、ある画素回路３０１に対応する入力画像信号について、信号処理部２０に入力画像信号が入力されてから補正値決定部２０７において補正値が決定されるまでに要する時間の方が、γ変換部２０６においてγ変換が施されるのに要する時間よりも、長くなる。このため、この処理時間の差を、ラインバッファ２０１における入力画像信号の保持によって調節することで、入力画像信号の入力と、画像信号の補正との間におけるタイミングの調整が行われ、画像信号の補正が正しく行われる。

以上のように、第１実施形態に係る画像表示装置１では、各画素回路群における予測電流ｉ(ｘ)がフーリエ級数を利用した形式で近似的に表現されることで、少ない演算量で予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)の近似式が求められる。このため、入力画像信号から予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)が迅速に導出される。その結果、外部からの複数フレームの画像信号の入力に応じて、迅速に該複数フレームの画像信号を可視的に出力することが可能となる。したがって、外部からの複数フレームの画像信号の入力に応じた該複数フレームの画像信号の迅速な可視的な出力と、画質の向上とを図ることが可能となる。

更に、基準部としての右側接続配線部Ｌ１_bに係る予測電圧降下量Ｖ_m(１)を用いて、各予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)の近似式が導出される。したがって、複数の水平ラインにそれぞれ電圧を印加する複数の配線部Ｌ１１〜Ｌ１４の両端が電気的に接続されているような構成であっても、迅速に予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)の近似式が求められる。すなわち、入力画像信号から予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)が迅速に導出される。

また、出力回路３１１から離れれば離れるほど、電源線Ｌ１から各画素回路３０１に対して印加される電圧の降下量が大きくなるが、複数の水平ラインにそれぞれ電圧を印加する複数の配線部Ｌ１１〜Ｌ１４の両端が電気的に接続されているような構成では、複数の配線部Ｌ１１〜Ｌ１４における電圧降下量の最大値が同一となる。本実施形態では、予測電圧降下量Ｖ_1C(ｘ)〜Ｖ_4C(ｘ)の最大値が同一となる。このため、複数の水平ラインについて、画像信号を最も大きく補正するための補正値が同一となり、補正の誤差が生じ難くなる。すなわち、画質の向上を図ることが可能となる。

また、外部からの複数フレームの画像信号の入力に応じて、迅速に該複数フレームの画像信号を補正して、可視的に出力することが可能であるため、画像信号を一時的に保持するためのバッファメモリの容量が小さくて済む。したがって、画像表示装置１の小型化、ならびに製造における省資源化と低コスト化とを図ることが可能となる。

＜第２実施形態＞
上記第１実施形態に係る画像表示装置１では、複数の水平ラインにそれぞれ電圧を印加する複数の配線部Ｌ１１〜Ｌ１４の両端が電気的に接続されて電源線Ｌ１が構成されていた。これに対して、第２実施形態に係る画像表示装置１Ａでは、各水平ラインに電圧を印加する電源線Ｌ１の両端に対して同電位を付与することで、各画素回路３０１に対して電圧を印加する。

＜画像表示装置の構成＞
図１５で示されるように、第２実施形態に係る画像表示装置１Ａは、第１実施形態に係る画像表示装置１（図１）と比較して、パネル部３に配設された電源線Ｌ１が異なる構成の電源線Ｌ１Ａに変更され、電源線Ｌ１Ａの右端に対して電位を付与するＹドライバ回路３１が追加され、信号処理部２０が異なる信号処理を行う信号処理部２０Ａに変更されたものとなっている。また、上記構成の変更により、制御部２が制御部２Ａに変更されるとともに、パネル部３がパネル部３Ａに変更される。なお、第２実施形態に係る画像表示装置１Ａのうち、第１実施形態に係る画像表示装置１と同様な部分については同一の符号を付して適宜説明を省略する。

図１６で示されるように、パネル部３Ａには、水平ラインごとに、電源線Ｌ１Ａが設けられている。ここで、電源線Ｌ１Ａの延設方向の中央部Ｌ１_Cを基準として、電源線Ｌ１Ａのうちの中央部Ｌ１_Cよりも左側の部分を左側配線部Ｌ１_Lとし、中央部Ｌ１_Cよりも右側の部分を右側配線部Ｌ１_Rとすると、１本の電源線Ｌ１Ａは、左側配線部Ｌ１_Lの右端と右側配線部Ｌ１_Rの左端とが基準部としての中央部Ｌ１_Cによって電気的に接続された構成を有することになる。

そして、電源線Ｌ１Ａのうちの複数の画素回路３０１を挟む一端部および他端部に対して第１および第２電位付与部としての出力回路３１１がそれぞれ同電位を付与する。詳細には、電源線Ｌ１Ａの左端部に対して第１電位付与部としての出力回路３１１が電位を付与するとともに、電源線Ｌ１Ａの右端部に対して第２電位付与部としての出力回路３１１が電位を付与する。このため、左右の出力回路３１１は、複数の画素回路３０１が配列されている領域（発光領域）の両端側から、共通の電源線Ｌ１Ａを介して、１本の水平ラインに含まれる複数の画素回路３０１に対して同時に電圧を印加する。その結果、１本の水平ラインを構成する複数の画素回路３０１では、出力回路３１１からの電圧の供給に応じて、該複数の画素回路３０１にそれぞれ含まれる有機発光ダイオードＯＬＥＤが同時に発光する。

また、各電源線Ｌ１Ａでは、出力回路３１１によって両端側から同電位が付与されるが、各画素回路３０１の発光に伴って流れる電流に基づいて、各画素回路３０１に供給される電圧の低下を生じさせる。ここでは、出力回路３１１から離れるにつれて、各画素回路３０１に供給される電圧が低下する。つまり、電源線Ｌ１Ａに付与される負の電位（−Ｖ_DD）が減少することで、有機発光ダイオードＯＬＥＤのアノードとトランジスタＴ_dのソースとの間に印加される電圧が低下する。

＜画像表示装置における電圧の低下＞
図１７は、１つの水平ラインにおける電圧の降下量を例示する図である。図１７では、図１０と同様に、横軸が、有機ＥＬ表示部３０の最も左端側の画素回路３０１を基準とした水平方向の位置を示し、縦軸が、有機ＥＬ表示部３０の両端の画素回路３０１に供給される電圧を基準とした各画素回路３０１に供給される電圧の降下量を示している。なお、図１０と同様に、水平ラインの左端に配置される画素回路３０１の位置を示す座標（Ｘ座標）を０、水平ラインの右端に配置される画素回路３０１の位置を示す座標（Ｘ座標）を１とする。そして、図１７では、１つの水平ラインについて、画素回路３０１の水平方向の位置と電圧の降下量との関係が曲線Ｃ_Vで示されている。

図１７で示されるように、各水平ラインにおいて、出力回路３１１から離れれば離れるほど、すなわちＹドライバ回路３１から離れれば離れるほど、画素回路３０１に供給される電圧が低下する傾向にある。但し、入力画像信号によって、左側配線部Ｌ１_Lにおける電圧の降下量と、右側配線部Ｌ１_Rにおける電圧の降下量とが異なるため、中央部Ｌ１_Cにおいて電圧の降下量が最も大きくなるとは限らない。しかしながら、左側配線部Ｌ１_Lと右側配線部Ｌ１_Rとは、中央部Ｌ１_Cにおいて電気的に接続されている。このため、電源線Ｌ１Ａにおいては、左端における電圧を基準とした中央部Ｌ１_Cにおける電圧の降下量と、右端における電圧を基準とした中央部Ｌ１_Cにおける電圧の降下量とが同量となる。

そして、ここでは、電源線Ｌ１における電位の上昇、すなわち各画素回路３０１に供給される電圧の低下に伴って、トランジスタＴ_dにおけるドレイン電圧およびドレイン電流が低下する。従って、発光に係る期間Ｔ４では、有機ＥＬ表示部３０のうち、横方向の中央部に近い部分が相対的に暗くなる傾向となり、輝度ムラが視認されることになる。

この様な不具合に対して、画像表示装置１Ａでは、上述した電圧の降下量に応じて、画像信号を補正することで、電圧の降下の影響を低減する。以下、第２実施形態に係る電圧の降下に対する補償処理について説明する。

＜電圧の降下に対する補償処理＞
本実施形態では、信号処理部２０Ａにおいて、入力画像信号に基づき、各画素回路３０１に対して印加される電圧の降下量を示す近似式を導出するとともに、第１実施形態と同様に、各画素回路３０１について、入力画像信号の電位に応じたトランジスタＴ_dの増幅率μで電圧の降下量を除すことで補正値を決定し、該補正値をいわゆるガンマ変換後の入力画像信号の電位に加算することで、出力画像信号を生成する。このような処理により、電圧の降下に対する補償処理が実現される。

なお、第２実施形態に係る電圧の降下に対する補償処理では、第１実施形態に係る電圧の降下に対する補償処理と比較して、予測電圧降下量の近似式の導出方法が異なるが、補正値の決定方法については、同様なものとなる。また、図１３で示されるように、第２実施形態に係る信号処理部２０Ａについては、予測電圧降下量の近似式の導出方法の変更に伴って、第１実施形態に係る信号処理部２０のうちの定数・係数算出部２０２３、定数・係数導出部２０２、および近似式導出部２０３が、それぞれ定数・係数算出部２０２３Ａ、定数・係数導出部２０２Ａ、および近似式導出部２０３Ａに変更されたものとなる。したがって、以下では、第２実施形態に係る予測電圧降下量の近似式の導出方法について説明する。

ここでは、まず、１本の電源線Ｌ１Ａを構成する左側配線部Ｌ１_Lおよび右側配線部Ｌ１_Rが中央部Ｌ１_Cによって電気的に接続されていないものと仮定して、水平ラインの左側半分における電圧の降下量を示す仮の近似式、および水平ラインの右側半分における電圧の降下量を示す仮の近似式をそれぞれ導出する。そして、２つの仮の近似式に対して、左側配線部Ｌ１_Lの右端と右側配線部Ｌ１_Rの左端とが中央部Ｌ１_Cによって電気的に接続されていることによる影響について修正を加えることで、水平ラインの左側半分に係る予測電圧降下量の近似式と、水平ラインの右側半分に係る予測電圧降下量の近似式とを導出する。なお、水平ラインの左側半分における仮の近似式に係る電圧降下量をＶ_L(ｘ)、水平ラインの右側半分における仮の近似式に係る電圧降下量をＶ_R(ｘ)とする。

有機ＥＬ表示部３０では、左端側から順に配列される、１、２、３、・・・、Ｎ番目のピクセルにそれぞれ対応する各画素回路群が、この順番で共通の電源線Ｌ１Ａに対して電気的に接続されている。そして、第１実施形態と同様に、有機ＥＬ表示部３０の左端側に配列されている１番目の画素回路群の横方向のＸ座標を０、有機ＥＬ表示部３０の右端側に配列されているＮ番目の画素回路群の横方向のＸ座標を１、各Ｘ座標の画素回路群において発光時に電圧に応じて流れる電流（電流分布）をｉ(ｘ)、各Ｘ座標の画素回路群における電源線Ｌ１の電気抵抗をｒとする。

ここで、水平ラインの左側半分における仮の近似式に係る電圧降下量Ｖ_L(ｘ)、水平ラインの右側半分における仮の近似式に係る電圧降下量Ｖ_R(ｘ)の導出について説明する。

まず、水平ラインの左側半分については、Ｘ座標がｘである画素回路群において発生する電圧の降下、すなわち電圧の降下率（電圧降下率）δＶ_L(ｘ)は、Ｘ座標がｘから０．５に至る迄の各画素回路群において電圧に応じて流れる電流を積算した値に、電気抵抗ｒを乗じたものであり、下式(３５)で示される。また、水平ラインの右側半分については、Ｘ座標がｘである画素回路群において発生する電圧の降下、すなわち電圧の降下率（電圧降下率）δＶ_R(ｘ)は、Ｘ座標が０．５からｘに至る迄の各画素回路群において電圧に応じて流れる電流ｉ(ｘ)を積算した値に、電気抵抗ｒを乗じたものであり、下式(３６)で示される。

そして、水平ラインの左側半分について、Ｘ座標が０である画素回路群からＸ座標がｘである画素回路群に至る迄に左側配線部Ｌ１_Lによって各画素回路群に印加される電圧において発生するものと予測される降下量（予測電圧降下量）Ｖ_L(ｘ)は、下式(３７)で示される。また、水平ラインの右側半分について、Ｘ座標が１である画素回路群からＸ座標がｘである画素回路群に至る迄に右側配線部Ｌ１_Rによって各画素回路群に印加される電圧において発生するものと予測される降下量（予測電圧降下量）Ｖ_R(ｘ)は、下式(３８)で示される。

上式(３７)，(３８)でそれぞれ与えられる予測電圧降下量Ｖ_L(ｘ)，Ｖ_R(ｘ)についても、上記第１実施形態と同様に、上式(６)で示されたフーリエ級数を用いて近似的に表した電流分布ｉ(ｘ)を、上式(３７)，(３８)に適用して、積分演算を行うことで、予測電圧降下量Ｖ_L(ｘ)，Ｖ_R(ｘ)の近似式を導出することができる。なお、上記第１実施形態と同様に、電流分布ｉ(ｘ)が、電流分布ｉ(ｘ)の直流成分ＤＣと、変数ｘに係る１次、２次、および３次の正弦関数の項と、変数ｘに係る１次、２次、および３次の余弦関数の項とによって近似的に示される。このため、各予測電圧降下量Ｖ_L(ｘ)，Ｖ_R(ｘ)の近似式についても、上式(１９)で示される予測電圧降下量Ｖ₁(ｘ)と同様に、有機ＥＬ表示部３０の一端側を基準とした各画素回路３０１の位置を示す変数ｘに係る１次および２次の項と、該変数ｘに係る三角関数の項とを含むものとなる。この三角関数の項は、上記第１実施形態と同様に、各画素回路３０１に係る予測電流の大小に起因して生じるものと予測される電圧の変動を示す。

なお、上式(６)を上式(３７)，(３８)に適用した上での積分演算については説明を省略するが、予測電圧降下量Ｖ_L(ｘ)，Ｖ_R(ｘ)の各近似式に含まれる変数ｘに係る１次および２次の項と該変数ｘに係る三角関数の項の形式については、予測電圧降下量Ｖ₁(ｘ)の近似式に含まれる各項と同様な形式のものとなる。

そして、上記第１実施形態と同様に、電気抵抗ｒについては、パネル部３の設計によって求められる。また、予測電圧降下量Ｖ_L(ｘ)の近似式に含まれる直流成分ＤＣ、および係数Ｓ₁，Ｓ₂，Ｓ₃，Ｃ₁，Ｃ₂，Ｃ₃を導出する際には、上式(７)，(１２)〜(１５)のＸ座標に係る積分の区間が０〜０．５に変更された式と上式(８)〜(１１)とが用いられる。更に、予測電圧降下量Ｖ_R(ｘ)の近似式に含まれる直流成分ＤＣ、および係数Ｓ₁，Ｓ₂，Ｓ₃，Ｃ₁，Ｃ₂，Ｃ₃を導出する際には、上式(７)，(１２)〜(１５)のＸ座標に係る積分の区間が１〜０．５に変更された式と上式(８)〜(１１)とが用いられる。

具体的には、各画素回路３０１に対応する入力画像信号に基づいて、電源線Ｌ１Ａから各画素回路３０１に供給されるものと予測される電流（予測電流）が求められ、該予測電流に応じて、各予測電圧降下量Ｖ_L(ｘ)，Ｖ_R(ｘ)の近似式に係る直流成分ＤＣ、および係数Ｓ₁，Ｓ₂，Ｓ₃，Ｃ₁，Ｃ₂，Ｃ₃が導出される。すなわち、各予測電圧降下量Ｖ_L(ｘ)，Ｖ_R(ｘ)の近似式を構成する定数、ｘの１次および２次項、正弦関数のｎ次の項、および余弦関数のｎ次の項の各係数がそれぞれ算出される。

このように、予測電流ｉ(ｘ)をフーリエ級数を利用した形式で近似的に表現することで、上式(７)，(１２)〜(１５)で示されるように、予測電流ｉ(ｘ)を１回積分する計算によって、予測電圧降下量Ｖ_L(ｘ)，Ｖ_R(ｘ)の近似式が導出される。このため、予測電圧降下量Ｖ_L(ｘ)，Ｖ_R(ｘ)を求めるための演算量が低減され、入力画像信号から予測電圧降下量ＶＶ_L(ｘ)，Ｖ_R(ｘ)を迅速に導出することが可能となる。

ところで、上式(３７)，(３８)でそれぞれ与えられる予測電圧降下量Ｖ_L(ｘ)，Ｖ_R(ｘ)については、ｘに０．５を代入した値、すなわち予測電圧降下量Ｖ_L(０．５)，Ｖ_R(０．５)は、必ずしも同量とはならない。例えば、図１８で示されるように、予測電圧降下量Ｖ_L(ｘ)を示す曲線Ｃ_VLと予測電圧降下量Ｖ_R(ｘ)を示す曲線Ｃ_VRとは、Ｘ座標が０．５であっても一致しない。

しかしながら、実際には、電源線Ｌ１Ａのうち、Ｘ座標の値が０．５である画素回路３０１に対して電圧を印加する部分は、中央部Ｌ１_Cとなる。そして、左側配線部Ｌ１_Lの右端と右側配線部Ｌ１_Rの左端とが中央部Ｌ１_Cによって電気的に接続されているため、左側配線部Ｌ１_Lの右端における電位と右側配線部Ｌ１_Rの左端における電位とが同一となる。

そこで、水平ラインの左および右側半分における仮の近似式に係る電圧降下量をＶ_L(ｘ)，Ｖ_R(ｘ)を、中央部Ｌ１_Cにおける電位で修正することを考える。具体的には、左側配線部Ｌ１_Lの右端と右側配線部Ｌ１_Rの左端とを、仮に電源とみなして短絡させることを考えると、中央部Ｌ１_Cにおける予測電圧降下量Ｖ_CENTERは、下式(３９)で示されるように、２つの予測電圧降下量Ｖ_L(０．５)，Ｖ_R(０．５)の平均値となる。

そして、左側配線部Ｌ１_Lの右端から右側配線部Ｌ１_Rの左端に対して、下式(４０)で示される電流Ｉ_CENTERが流れるものとみなすことができる。ここで、電源線Ｌ１Ａの左端から右端までの電気抵抗をＲとすると、電流Ｉ_CENTERは、下式(４０)で示される。

この電流Ｉ_CENTERが、電源線Ｌ１Ａの左端から右端まで流れるものとみなすことができる。そして、左側および右側配線部Ｌ１_L，Ｌ１_Rとが略同一の構成を有するため、左側配線部Ｌ１_Lと右側配線部Ｌ１_Rのインピーダンスは略同一である。したがって、各予測電圧降下量Ｖ_L(ｘ)，Ｖ_R(ｘ)が、各予測電圧降下量Ｖ_L(０．５)，Ｖ_R(０．５)の平均値Ｖ_m(０．５)に対する差異に応じてそれぞれ補正されることで、各配線部Ｌ１_L，Ｌ１_Rに係る予測電圧降下量の近似式が求められる。ここで、左側配線部Ｌ１_Lの近似式に係る予測電圧降下量をＶ_LC(ｘ)、右側配線部Ｌ１_Rの近似式に係る予測電圧降下量をＶ_RC(ｘ)とすれば、各予測電圧降下量Ｖ_LC(ｘ)，Ｖ_RC(ｘ)は、下式(４１)，(４２)で示される。

具体的には、左側配線部Ｌ１_Lにおいて上式(４０)で示される電流Ｉ_CENTERが均一に流れることによって生じる電圧の変化量を補正量として、仮の近似式に係る予測電圧降下量Ｖ_L(ｘ)に対して加算することで、上式(４１)で示される予測電圧降下量Ｖ_LC(ｘ)が導出される。また、右側配線部Ｌ１_Rにおいて上式(４０)で示される電流Ｉ_CENTERが均一に流れることによって生じる電圧の変化量を補正量として、仮の近似式に係る予測電圧降下量Ｖ_R(ｘ)に対して加算することで、上式(４２)で示される予測電圧降下量Ｖ_RC(ｘ)が導出される。なお、左側配線部Ｌ１_Lに係る補正量は、図１９の直線ＲＥ_Lで示されるようなＸ座標の変化に比例したオフセットを与えるものとなり、右側配線部Ｌ１_Rに係る補正量は、図１９の直線ＲＥ_Rで示されるようなＸ座標の変化に比例したオフセットを与えるものとなる。

このようにして、配線部ごとに、各画素回路３０１における予測電流に応じて各画素回路３０１に係る予測電圧降下量を近似的に示す項（近似項）Ｖ_L(ｘ)，Ｖ_R(ｘ)が求まるとともに、該近似項Ｖ_L(ｘ)，Ｖ_R(ｘ)が、平均値Ｖ_m(０．５)を用いて修正された予測電圧降下量Ｖ_LC(ｘ)，Ｖ_RC(ｘ)の近似式が導出される。そして、このようにして導出される予測電圧降下量Ｖ_LC(ｘ)，Ｖ_RC(ｘ)は、例えば、図１７における１つの曲線Ｃ_Vで示されるような関係を表す。

以上のように、第２実施形態に係る画像表示装置１Ａでは、各画素回路群における予測電流ｉ(ｘ)がフーリエ級数を利用した形式で近似的に表現されることで、少ない演算量で予測電圧降下量Ｖ_LC(ｘ)，Ｖ_RC(ｘ)の近似式が求められる。このため、入力画像信号から予測電圧降下量Ｖ_LC(ｘ)，Ｖ_RC(ｘ)が迅速に導出される。その結果、外部からの複数フレームの画像信号の入力に応じて、迅速に該複数フレームの画像信号を可視的に出力することが可能となる。したがって、外部からの複数フレームの画像信号の入力に応じた該複数フレームの画像信号の迅速な可視的な出力と、画質の向上とを図ることが可能となる。

更に、基準部としての中央部Ｌ１_Cに係る予測電圧降下量Ｖ_m(０．５)を用いて、各予測電圧降下量Ｖ_LC(ｘ)，Ｖ_RC(ｘ)の近似式が導出される。したがって、水平ラインの両端側から各画素回路に対して電圧を印加するような構成であっても、迅速に予測電圧降下量Ｖ_LC(ｘ)，Ｖ_RC(ｘ)の近似式が求められる。すなわち、入力画像信号から予測電圧降下量Ｖ_LC(ｘ)，Ｖ_RC(ｘ)が迅速に導出される。

なお、水平ラインの両端側から各画素回路に対して電圧を印加するような構成では、水平ラインの一端側から各画素回路に対して電圧を印加する構成と比較して、電圧降下量の最大値が１／４程度となる。これは、電圧降下量が、出力回路３１１からの電源線の長さの２乗に比例するためである。したがって、大画面の表示パネル等で、水平ラインの両端側から各画素回路に対して電圧を印加するような構成を採用すれば、電圧降下量が低減され、画像信号を最も大きく補正するための補正値が比較的小さくて済む。その結果、補正の誤差、およびノイズが生じ難くなり、画質の向上が図られることになる。

＜変形例＞
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

◎例えば、上記第２実施形態では、図１６で示されたように、各電源線Ｌ１Ａの両端に対して出力回路３１１から電位が付与されたが、これに限られない。例えば、図２０で示されるように、第１実施形態と同様に水平ライン毎に配線部が設けられ、複数の配線部Ｌ１１〜Ｌ１４の左端を相互に電気的に接続する左側接続配線部Ｌ１_aに対して出力回路３１１から電位が付与されるとともに、複数の配線部Ｌ１１〜Ｌ１４の右端を相互に電気的に接続する右側接続配線部Ｌ１_bに対しても出力回路３１１から電位が付与されても良い。つまり、配線部Ｌ１１〜Ｌ１４と左側接続配線部Ｌ１_aと右側接続配線部Ｌ１_bとからなる電源線Ｌ１の両端から出力回路３１１によってそれぞれ電位が付与されても良い。

◎また、上記第１および第２実施形態では、各画素回路３０１について、予測電圧降下量を、入力画像信号に対応する増幅率μで除することで、画像信号の補正値を決定したが、これに限られない。例えば、入力画像信号が示す階調（データ階調）を基準として、データ階調が１階調変化する毎にトランジスタＴ_dのドレイン電流Ｉ_dが変化する量で、トランジスタＴ_dにおけるドレイン電流降下量ｄＩ_dを除するとの考え方に沿って、入力画像信号に対する補正値を決定しても良い。なお、予測電圧降下量の近似式の導出方法については、上記第１および第２実施形態と同様な方法で良く、以下では、本一変形例に係る補正値の決定方法、および信号処理部２０Ｂの機能的な構成について、順次に説明する。

ここで、入力画像信号の階調をＬ_INdata、入力画像信号の補正値をｄＬ_INdataとして、上式(３１)で示されるドレイン抵抗ｒ_dを用いると、補正値ｄＬ_INdataは、下式(４３)で表される。

上式(４３)で示されるように、ドレイン電圧降下量ｄＶ_dを、ドレイン抵抗ｒ_dと、ドレイン電流降下量ｄＩ_dをデータ階調の変化量ｄＬ_INdataで除した値とで除することで、補正値ｄＬ_INdataが求まる。ここで、ドレイン電流降下量ｄＩ_dをデータ階調の変化量ｄＬ_INdataで除した値（ｄＩ_d／ｄＬ_INdata）は、データ階調の変化に対するドレイン電流Ｉ_dの変化の傾きに相当する。そして、ドレイン抵抗ｒ_d、および傾き（ｄＩ_d／ｄＬ_INdata）は、画素回路３０１の設計上、入力画像信号が示す階調に対して一義的に決まる。このため、例えば、入力画像信号が示す各階調毎に、ドレイン抵抗ｒ_dの逆数と傾き（ｄＩ_d／ｄＬ_INdata）とを乗じた数値をテーブルに記憶させておくことで、入力画像信号の入力に応じて、対応するドレイン抵抗ｒ_dの逆数と傾き（ｄＩ_d／ｄＬ_INdata）との積を求めることが可能である。

図２１は、本一変形例に係る画像表示装置１Ｂの制御部２Ｂに含まれる信号処理部２０Ｂの機能的な構成を示す図である。画像表示装置１Ｂは、上記第１実施形態に係る画像表示装置１と比較して、信号処理部２０の一部の構成が、異なる機能を有する構成に変更された信号処理部２０Ｂとなったものである。以下では、信号処理部２０Ｂのうち、信号処理部２０と同様な構成については、同じ符号を付して重複説明を省略し、異なる構成について説明する。なお、第２実施形態に係る画像表示装置１Ａの信号処理部２０Ａに対して、信号処理部２０Ｂを適用しても良い。

図２１で示されるように、信号処理部２０Ｂは、ラインバッファ２０１、定数・係数導出部２０２、近似式導出部２０３、被乗数算出部２０４、乗数決定部２０５Ｂ、γ変換部２０６Ｂ、補正値決定部２０７Ｂ、および補正値加算部２０８Ｂを有する。

乗数決定部２０５Ｂは、記憶部２１等に格納される乗数テーブル２１２Ｂを参照することで、ラインバッファ２０１から入力される入力画像信号の階調から、ドレイン抵抗ｒ_dの逆数と、傾き（ｄＩ_d／ｄＬ_INdata）とを乗じた値｛（ｄＩ_d／ｄＬ_INdata）／ｒ_d｝を乗数として決定する。ここでは、乗数テーブル２１２Ａには、赤、緑、青の色毎に入力画像信号の各階調に対して、乗数の候補の値｛（ｄＩ_d／ｄＬ_INdata）／ｒ_d｝が関連付けられて格納されている。つまり、乗数決定部２０５Ｂは、乗数テーブル２１２Ｂを参照しつつ、補正対象画素回路に対応する入力画像信号の階調に応じて、対応する乗数｛（ｄＩ_d／ｄＬ_INdata）／ｒ_d｝を決定する。

なお、乗数の候補の値｛（ｄＩ_d／ｄＬ_INdata）／ｒ_d｝は、環境温度によって変動する。このため、乗数テーブル２１２Ｂに、複数の温度について、赤、緑、青の色毎に入力画像信号の各階調に対して乗数の候補の値｛（ｄＩ_d／ｄＬ_INdata）／ｒ_d｝が関連付けられて格納されており、環境温度に応じて、乗数決定部２０５Ｂによって決定される乗数｛（ｄＩ_d／ｄＬ_INdata）／ｒ_d｝が変更されることが好ましい。

補正値決定部２０７Ｂは、被乗数算出部２０４で算出された予測電圧降下量（すなわち被乗数）に対して、乗数決定部２０５Ｂで決定された乗数｛（ｄＩ_d／ｄＬ_INdata）／ｒ_d｝を乗じることで、補正値を決定する。

補正値加算部２０８Ｂは、γ変換前の画像信号（入力画像信号）の電位に対して、補正値決定部２０７Ｂで決定された補正値を加算することで、画像信号に対する補正を行う。このようにして、信号補正部としての補正値加算部２０８Ｂが、γ変換が施される前の画像信号に対して補正を行う。このとき、６ビットの階調を表現する入力画像信号が、８ビットの階調を表現する画像信号となる。

γ変換部２０６Ｂは、補正値加算部２０８Ｂで補正された各画素回路３０１に係る画像信号に対して、いわゆるγ変換を施す。例えば、γ変換部２０６Ｂでは、補正後の画像信号が示す階調が２．２乗されるような変換が行われる。このとき、８ビットの階調を表現する補正後の画像信号が、１０ビットの階調を表現する出力画像信号（γ変換後の画像信号）に変換される。この出力画像信号は、Ｘドライバ回路３２に対して出力される。

なお、本一変形例に係る画像表示装置１Ｂと比較して、上記第１および第２実施形態に係る画像表示装置１，１Ａでは、γ変換前の画像信号が表現する階調のビット数が少ないため、γ変換に要するハードウェア構成ならびにデータ量の低減が図られる。

◎また、上記第１および第２実施形態では、予測電圧降下量の近似式の三角関数の項に、変数ｘの１〜３倍に応じた正弦（サイン）と係数とを乗じた項、および変数ｘの１〜３倍に応じた余弦（コサイン）と係数とを乗じた項が含まれた。すなわち、三角関数の項に、変数ｘに係る１〜３次の正弦関数の項と、変数ｘに係る１〜３次の余弦関数の項とが含まれた。しかしながら、これに限られない。例えば、三角関数の項には、少なくとも、変数ｘに係る１次の正弦関数の項と、変数ｘに係る１次の余弦関数の項とが含まれれば良い。但し、予測電圧降下量の近似の精度の観点から言えば、三角関数の項に、変数ｘに係る１〜３次の正弦関数の項と、変数ｘに係る１〜３次の余弦関数の項とが含まれることが好ましい。

◎また、上記第１および第２実施形態では、画素回路３０１（図２）の構成上、電源線Ｌ１の電位が変化しても、トランジスタＴ_dのゲート電圧Ｖ_gsが変化しなかったが、これに限られない。例えば、図２２で示されるような電源線Ｌ１_s，Ｌ１_dの電位の変動に応じてトランジスタＴ_dのゲート電圧Ｖ_gsが変化する画素回路３０１Ｃに対しても、本発明を適用することができる。

なお、画素回路３０１Ｃは、有機発光ダイオードＯＬＥＤ、トランジスタＴ_d、トランジスタＴ_th、およびコンデンサＣ_sを備えており、発光時に相対的に高電位となる電源線Ｌ１_dと、発光時に相対的に低電位となる電源線Ｌ１_sとの間に、有機発光ダイオードＯＬＥＤとトランジスタＴ_dとが直列に接続されている。また、トランジスタＴ_dのドレインとゲートとの間に、トランジスタＴ_thが設けられ、該トランジスタＴ_thは、補償制御線Ｌ３の電位によって導通状態と非導通状態との間で切り替えられる。また、トランジスタＴ_dのゲートと画像信号線Ｌ２とがコンデンサＣ_sを介して接続されている。

このような構成を有する画素回路３０１Ｃでは、発光時において、電源線Ｌ１_sの電位の変動に応じてトランジスタＴ_dのゲート電圧Ｖ_gsが変化するとともに、電源線Ｌ１_dと電源線Ｌ１_sとの間における電位差（すなわち電圧）の低下に起因して、トランジスタＴ_dのドレイン電圧Ｖ_dが低下する。したがって、画素回路３０１Ｃでは、ゲート電圧Ｖ_gsおよびドレイン電圧Ｖ_dの双方の低下によって、発光時におけるトランジスタＴ_dのドレイン電流Ｉ_dが低下する。このような構成では、上記第１および第２実施形態で説明した画像信号の補正方法と同様な方法によって、ドレイン電圧Ｖ_dの低下に起因するドレイン電流Ｉ_dの低下を抑制することが可能である。すなわち、本発明は、発光素子と駆動トランジスタとが直列に接続され、該駆動トランジスタの発光時におけるドレイン電圧Ｖ_dの低下によってドレイン電流Ｉ_dが低下する画素回路を備える種々の画像表示装置に対して適用することができる。なお、ゲート電圧Ｖ_gsの低下に起因するドレイン電流Ｉ_dの低下については、別個に画像信号の補正等を行うことで対処すれば良い。

◎また、上記第１および第２実施形態では、画素回路群毎に電圧の降下、すなわち、予測電圧降下量を求めたが、これに限られない。例えば、画素回路毎に予測電圧降下量を求めるようにしても良い。

◎なお、上記第１実施形態では、各水平ラインに対応する入力画像信号については、Ｙドライバ回路３１に最も近い画素回路３０１側から順に、対応する入力画像信号が順次に入力されても良いし、Ｙドライバ回路３１から最も遠い画素回路３０１側から順に、対応する入力画像信号が順次に入力されても良い。

◎なお、上記第１および第２実施形態では、発光素子が有機発光ダイオードＯＬＥＤである場合について説明したが、これに限られず、例えば、発光素子が、無機材料等で構成された発光ダイオード等であっても構わない。

◎また、上記第１および第２実施形態および上記各変形例の全部または一部について、矛盾のない範囲で組み合わせても構わない。

１，１Ａ，１Ｂ 画像表示装置
２，２Ａ，２Ｂ 制御部
３，３Ａ パネル部
４ 電源回路
２０，２０Ａ，２０Ｂ 信号処理部
３０ 有機ＥＬ表示部
３１ Ｙドライバ回路
３２ Ｘドライバ回路
２０１ ラインバッファ
２０２，２０２Ａ 定数・係数導出部
２０３，２０３Ａ 近似式導出部
２０４ 被乗数算出部
２０５，２０５Ｂ 乗数決定部
２０６，２０６Ｂ γ変換部
２０７，２０７Ｂ 補正値決定部
２０８，２０８Ｂ 補正値加算部
３０１，３０１Ｃ 画素回路
３１１ 出力回路
Ｌ１，Ｌ１Ａ，Ｌ１_d，Ｌ１_s 電源線
Ｌ１１〜Ｌ１４ 配線部
Ｌ１_a 左側接続配線部
Ｌ１_b 右側接続配線部
Ｌ１_C 中央部
Ｌ１_L 左側配線部
Ｌ１_R 右側配線部
ＯＬＥＤ 有機発光ダイオード

Claims (14)

1. 発光素子をそれぞれ有する複数の画素回路と、
   各前記画素回路において画像信号に応じた電位を設定する電位設定部と、
   前記複数の画素回路に対して共通に接続され、且つ各前記発光素子を同時に発光させるための電圧が印加される電圧印加線に対して電位を付与する電位付与部と、
   画像信号に基づく各前記画素回路に流れる予測電流に応じて、前記電圧の予測降下量を示す近似式をフーリエ級数を用いて算出する近似式算出部と、
   前記近似式に基づいて、各前記予測降下量に応じた補正を前記画像信号に対して行う信号補正部と、を備える画像表示装置であって、
   前記電圧印加線が、
   前記電圧印加線の端部と該電圧印加線に含まれる基準部とを電気的に接続する複数の配線部を有し、
   前記近似式算出部が、
   前記基準部に係る前記電圧の予測降下量を用いて、前記近似式を算出し、
   前記近似式が、各前記画素回路の位置を示す変数に係る１次および２次の項と、各前記予測電流に起因する前記電圧の変動を示す前記変数に係る三角関数の項とを含むことを特徴とする画像表示装置。
2. 請求項１に記載の画像表示装置であって、
   前記近似式算出部が、
   前記配線部ごとに、各前記予測電流に基づく各前記画素回路における前記電圧の予測降下量を近似的に示す近似項を、前記複数の配線部に共通する前記基準部における前記電圧の予測降下量を用いて修正することで、前記近似式を算出することを特徴とする画像表示装置。
3. 請求項１に記載の画像表示装置であって、
   前記複数の画素回路が、
   一方向に複数の画素回路がそれぞれ配列されている複数の画素回路列を含み、前記配線部が、
   前記画素回路列ごとに設けられており、
   前記電位付与部が、
   各前記配線部の一端に対してそれぞれ電位を付与するとともに、
   前記基準部が、
   各前記配線部の前記一端とは異なる他端を相互に電気的に接続することを特徴とする画像表示装置。
4. 請求項１に記載の画像表示装置であって、
   前記三角関数の項が、
   前記変数に係る正弦と係数とを乗じた項、および該変数に係る余弦と係数とを乗じた項を含むことを特徴とする画像表示装置。
5. 請求項１に記載の画像表示装置であって、
   前記三角関数の項が、
   前記変数に第１の自然数を乗じた第１変数に係る正弦と係数とを乗じた項、前記変数に第２の自然数を乗じた第２変数に係る正弦と係数とを乗じた項、前記第１変数に係る余弦と係数とを乗じた項、および前記第２変数に係る余弦と係数とを乗じた項を含むことを特徴とする画像表示装置。
6. 請求項１に記載の画像表示装置であって、
   前記１次の項が、
   前記変数と係数とを乗じた項を含み、
   前記２次の項が、
   前記変数の２乗と係数とを乗じた項を含むことを特徴とする画像表示装置。
7. 請求項４から請求項６の何れか１つの請求項に記載の画像表示装置であって、
   前記近似式算出部が、
   前記予測電流に基づいて、各前記係数を算出することを特徴とする画像表示装置。
8. 請求項１に記載の画像表示装置であって、
   前記近似式が、各前記画素回路の位置を示す変数に係る１次および２次の項を含むことを特徴とする画像表示装置。
9. 発光素子をそれぞれ有する複数の画素回路と、
   各前記画素回路において画像信号に応じた電位を設定する電位設定部と、
   前記複数の画素回路に対して共通に接続され、且つ各前記発光素子を同時に発光させるための電圧が印加される電圧印加線に対して電位を付与する電位付与部と、
   画像信号に基づく各前記画素回路に流れる予測電流に応じて、前記電圧の予測降下量を示す近似式をフーリエ級数を用いて算出する近似式算出部と、
   前記近似式に基づいて、各前記予測降下量に応じた補正を前記画像信号に対して行う信号補正部と、を備える画像表示装置であって、
   前記電圧印加線が、
   前記複数の画素回路を挟む一端および他端を有し、
   前記電位付与部が、
   前記一端に対して電位を付与する第１電位付与部と、前記他端に対して電位を付与する第２電位付与部とを有し、
   前記近似式が、各前記画素回路の位置を示す変数に係る１次および２次の項と、各前記予測電流に起因する前記電圧の変動を示す前記変数に係る三角関数の項とを含むことを特徴とする画像表示装置。
10. 請求項９に記載の画像表示装置であって、
    前記三角関数の項が、
    前記変数に係る正弦と係数とを乗じた項、および該変数に係る余弦と係数とを乗じた項を含むことを特徴とする画像表示装置。
11. 請求項９に記載の画像表示装置であって、
    前記三角関数の項が、
    前記変数に第１の自然数を乗じた第１変数に係る正弦と係数とを乗じた項、前記変数に第２の自然数を乗じた第２変数に係る正弦と係数とを乗じた項、前記第１変数に係る余弦と係数とを乗じた項、および前記第２変数に係る余弦と係数とを乗じた項を含むことを特徴とする画像表示装置。
12. 請求項９に記載の画像表示装置であって、
    前記１次の項が、
    前記変数と係数とを乗じた項を含み、
    前記２次の項が、
    前記変数の２乗と係数とを乗じた項を含むことを特徴とする画像表示装置。
13. 請求項１０から請求項１２の何れか１つの請求項に記載の画像表示装置であって、
    前記近似式算出部が、
    前記予測電流に基づいて、各前記係数を算出することを特徴とする画像表示装置。
14. 請求項９に記載の画像表示装置であって、
    前記近似式が、各前記画素回路の位置を示す変数に係る１次および２次の項を含むことを特徴とする画像表示装置。

Images