KR20060011156A - 저항기 및 그 제조방법 - Google Patents

저항기 및 그 제조방법 Download PDF

Info

Publication number
KR20060011156A
KR20060011156A KR1020040059850A KR20040059850A KR20060011156A KR 20060011156 A KR20060011156 A KR 20060011156A KR 1020040059850 A KR1020040059850 A KR 1020040059850A KR 20040059850 A KR20040059850 A KR 20040059850A KR 20060011156 A KR20060011156 A KR 20060011156A
Authority
KR
South Korea
Prior art keywords
resistor
plate
resistance
resistance value
film
Prior art date
Application number
KR1020040059850A
Other languages
English (en)
Inventor
김상곤
Original Assignee
주식회사 라라전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 라라전자 filed Critical 주식회사 라라전자
Priority to KR1020040059850A priority Critical patent/KR20060011156A/ko
Publication of KR20060011156A publication Critical patent/KR20060011156A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C3/00Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
    • H01C3/14Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element being formed in two or more coils or loops continuously wound as a spiral, helical or toroidal winding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10Primary casings; Jackets or wrappings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

전류의 흐름을 제어하는 저항기 및 그 제조방법이 개시된다. 저항기는 일정한 저항값을 갖는 판형상의 저항체와 저항체로부터 신장된 리드단자를 저항체와 동일한 판형상으로 형성하고, 리드단자에는 저항체를 형성하는 금속에 비해 전기전도도가 양호한 물질로 표면에 얇은 피막을 도포한 구조로 형성한다. 저항기의 저항체는 구부러진 형상으로 형성되고 저항체 양단의 리드단자는 기판과 접촉하는 부분이 동일한 평면에 위치하도록 형성한다. 저항기를 제조하는 방법은 저항값에 맞게 저항판의 폭과 두께를 설정하여 롤 형식으로 가공하고 저항판의 중앙에 저항체로 사용하는 부분을 설정한다. 설정된 부분에 도금 저지층을 형성하고 도금 저지층이 형성되지 아니한 부분에 도금 처리하여 피막을 형성한다. 롤 형식으로 가공된 저항판을 제조하고자 하는 저항값에 적합하도록 절단한 후 절곡하는 방법을 사용한다. 또한 피막은 증착법을 사용하여 형성하는 것도 가능하다.

Description

저항기 및 그 제조방법{RESISTOR AND METHOD OF MANUFACTURING THE RESISTOR}
도1은 본 발명의 제1 실시예에 따른 평면도와 측면도이다.
도2는 본 발명의 제1 실시예에 따른 하나의 저항기의 제조 공정의 개념도를 도시한 도면이다.
도3은 본 발명에 제1 실시예에 따른 의한 저항기의 제조공정을 순차적으로 도시한 흐름도이다.
도4는 본 발명의 제1 실시예에 따른 저항기의 사시도이다.
도5는 본 발명의 제2 실시예에 따른 저항기의 사시도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100,260 : 저항체 120,240 : 리드단자
140,240 : 도전성 금속피막 200 : 금속합금 판
본 발명은 저항기에 관한 것으로, 더욱 자세하게는 회로 내에서 저항기 양단에 발생하는 전위차를 감지하고, 소정의 제어 회로를 통하여 전류의 흐름을 조절하도록 하는 저항기에 관한 것이다.
어떤 전기기기에 있어서 그 기기는 정격이라 불리는 기기의 사용조건과 그 성능의 범위를 가지고 있다. 일예로 만일 눈금 한도가 1 mA인 전류계를 그대로 10A의 전류가 흐르는 회로에 접속시키면 전류계가 파손되므로 전류계에 작은 저항값의 저항을 접속하여 대부분의 전류가 저항 쪽으로 흘러가게 하는 것이 좋다. 이러한 원리를 위해 사용되는 저항을 전류검출용 저항기 또는 션트(Shunt) 저항기라 한다. 상기 션트 저항기는 회로 내에서의 전류를 검출하는 위한 목적 외에도 컴퓨터의 CPU(Central Process Unit) 주변 장치를 위한 전류 검출회로, 직류-직류간 변환 모듈, 직류-교류간 변환 모듈, 배터리 누설전류 방지 등에 사용된다.
종래 기술에 의한 션트 저항기는 구리니켈합금, 니켈크롬합금, 구리망간니켈합금 등 저항성을 가진 물질로 저항체를 구성하고 상기 저항체의 양단에 전기전도도가 양호한 물질로 형성한 리드단자를 레이저 용접 등의 방법을 이용하여 결합시켜 사용하는 방법 등을 이용하여 제작하였다.
일반적으로 저항값이 큰 저항기의 경우, 리드단자는 전기 전도도가 좋은 물질로 구성되기 때문에 저항체의 저항값은 리드단자의 저항값을 무시할 수 있을 정도로 크다. 따라서 저항값이 큰 저항기의 저항값은 저항체와 리드단자의 합성저항으로 그 저항값을 표현하는 것이 무방하다. 그러나 저항값이 0.1Ω이하인 저항기의 경우에는 저항기 전체의 저항값이 작기 때문에 리드단자의 저항값을 무시할 수 없게 된다.
특히, 정밀하게 전류를 제어하기 위해서는 저항값을 수mΩ~ 수백mΩ으로 형성하여야 한다. 그러나 저항체와 리드단자를 각각 따로 형성한 후 저항체와 리드단자를 결합하여 사용하면 저항체, 리드의 구성물질, 접합면의 저항값이 합쳐진 저항값이 나타나기 때문에 정확히 원하는 저항값을 갖는 저항체를 제조하기 어렵다. 이는 저항기를 통하여 정밀하게 전류를 제어하는 것을 방해하는 요인으로 작용한다.
또한, 종래의 기술에 따르면 일반적으로 상기 현상들을 방지하기 위하여 리드단자를 소정의 두께를 갖는 전기 전도도가 양호한 구리등의 물질로 구성함으로써 리드단자로 인한 전압 강하를 최소화하는 방법을 사용한다. 그러나 상기 방법은 독립적으로 리드단자를 제작하기 때문에 많은 비용이 소모되는 문제점이 있다. 또한, 리드단자들을 형성하기 위하여 레이저 용접 등의 방법을 사용하나, 이는 고가의 장비가 필요로 하고, 제조 공정이 증가함으로 인하여 제조 원가가 상승하게 되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1목적은, 저항기에 리드단자들을 형성할 때 발생 가능한 저항값의 변동과 회로 기판에 저항체를 장착하기 위해 수행하는 납땜등에 의해 발생 가능한 저항값의 변동을 감소시켜 정확한 전류의 제어가 가능하도록 하는 저항기를 제공하는데 있다.
본 발명의 제2목적은, 제조 공정의 단순화를 도모하여 대량생산에 적합한 저항기의 제조 방법을 제공하는데 있다.
상기 제1 목적을 달성하기 위한 본 발명은, 금속제의 합금으로 구성된 판형상의 저항체와 상기 저항체로부터 신장되고 동일한 형상으로 형성되는 리드단자 및 상기 리드단자의 표면에 기판과의 접촉성과 전기전도도를 양호하게 하기 위해 형성되는 피막을 포함하는 것을 특징으로 하는 저항기를 제공한다.
상기 제2 목적을 달성하기 위한 본 발명은, 저항값에 상응하는 저항판의 폭과 두께를 설정하여 합금으로 형성되는 저항판을 준비하는 단계; 저항판의 중앙에 저항체로 사용하는 부분을 설정하고 설정된 부분에 도금 저지층을 형성하는 단계; 저항판을 도금 처리하여 피막을 형성하는 단계; 도금 저지층을 제거하여 저항판 중앙의 저항체로 사용되는 부분을 노출시키는 단계; 피막이 형성된 저항판을 저항값에 적합하도록 절단하는 단계; 절단된 저항기를 절곡하는 단계 및 절곡된 저항기의 저항체에 분체도장 또는 스크린 인쇄를 하는 단계를 포함하는 것을 특징으로 하는 저항기 제조방법을 제공한다.
또한, 상기 제2 목적은 저항값에 상응하는 저항판의 폭과 두께를 설정하여 합금으로 형성되는 저항판을 마련하는 단계; 저항판에 금속물을 증착하여 피막을 형성하는 단계; 저항판 중앙 부위의 상기 증착된 금속물을 선택적으로 식각하는 단계; 피막이 형성된 저항판을 저항값에 적합하도록 절단하는 단계; 절단된 저항기를 절곡하는 단계 및 절곡된 저항기의 저항체에 분체도장 또는 스크린 인쇄를 하는 단계를 포함하는 저항기 제조방법으로도 달성될 수도 있다.
일반적으로 저항기는 저항값을 나타내는 저항체와 상기 저항체와 회로기판과의 접촉성을 향상시키기 위한 리드단자로 구성된다. 리드단자는 저항체의 저항값에 비해 무시할 수 있는 정도로 전기전도성이 양호한 물질을 사용한다. 그러나 저항값이 매우 작은 저항기를 사용하는 경우에는 전기전도성이 양호한 물질의 저항값이라도 이를 무시하지 못하게 된다. 특히, 정밀하게 전류를 제어하기 위한 저항기의 경우에는 리드단자 및 리드단자와 저항체 사이의 저항값으로 인해 회로에 인가하고자 하는 전류의 정확한 제어가 어렵다.
본 발명은 리드단자를 저항체로부터 신장시킨 구조로 형성하고, 리드단자에 저항체로 사용되는 물질보다 전기전도성이 양호한 물질로 피막을 형성함으로써 작은 저항값을 일정하게 유지하는 것이 가능하도록 구성되어 정밀한 전류의 검출이 가능하다.
또한, 저항기의 저항체에 분체도장 또는 스크린 인쇄등의 방법을 사용하여 회로기판에 장착하기 위한 납땜 작업시 납이 저항체를 도포되어 저항값이 변동되는 것을 방지한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도1a와 도1b는 본 발명의 제1 실시예에 따른 평면도와 측면도이다.
도1a를 참고하면, 본 발명에 의한 저항기는 판형상의 저항체(100)와 리드단 자(120)들을 포함한다.
저항체(100)는 판형상으로 형성되고, 구리(Cu)와 니켈(Ni), 철(Fe)과 크롬(Cr), 니켈(Ni)과 크롬(Cr)을 주성분으로 한 합금에 미량의 망간(Mn)과 알루미늄(Al)등을 첨가함으로써 형성한다.
리드단자(120)는 저항체(100)와 동일한 성분과 형상으로 저항체로부터 신장된 구조로 형성된다. 리드단자(120)는 피막(140)을 형성함으로써 저항체(100)와 구별된다. 피막(140)의 두께는 저항체의 저항값과는 무관하고, 피막을 형성하는 이유는 기판과의 접촉성의 향상과 표면효과로 인한 고주파의 흐름을 고려한 것이다. 표면효과는 주파수가 올라갈수록 교류전류가 금속의 내부를 통해 흐르는 것이 아니라 표면에 집중하여 흐르는 것을 의미한다. 따라서 이러한 성질을 이용해 외부에 전기전도도가 좋은 물질로 피막을 형성하여 고주파의 전도율을 높일 수 있다.
바람직하게는, 저항체는 구리(Cu)와 니켈(Ni)을 주성분으로 하는 동니켈계 합금을 사용한다. 동니켈계 합금은 고유저항이 작아 저항값이 작은 저항기를 제작하기에 용이하고, 납땜성이 우수한 장점이 있다.
피막(140)을 형성하는 방법으로는 진공 증착등을 이용하는 박막프로세스(Thin film process)와 전기 도금등을 이용하는 도금법을 사용한다.
일실시예로, 피막(140)은 도금법 중 주석(Sn)/납(Pb)이 96.5%/3.5%의 석·납을 이용한 선택부분도금을 행한다. 석·납도금은 주석의 융점이 낮은 점을 이용한 석도금보다는 납땜성이 양호하고 내식성이 뛰어난 이유로 최근 전자부품이나 통신기기 부품에서 주석도금 보다는 석·납 도금을 선호하고 있는 추세이다. 선택부분 도금은 원가절감이나 부품의 특성상 선택부분도금을 하고 있다. 또한, 상기 주석(Sn)과 납(Pb)의 성분비의 변경은 해당 기술 분야의 숙련된 당업자에게는 자명한 사항이다.
도1b를 참고하면, 리드단자(120)와 저항체(100)는 회로 설계시 저항체의 아래 부분에도 작은 소자들과 회로의 배선이 배치될 수 있도록 하고, 기판에 열전달이 되지 않도록 적절한 높이(H)를 갖도록 형성되며 그 높이의 변경이 가능함은 당업자에게 자명한 사항이다. 리드단자는 회로기판의 배선과 저항체를 연결하여 저항체에 전류가 흐를 수 있도록 형성하는 부분이다.
도1b에 확대되어 도시된 부분은 피막이 형성된 리드단자의 모습을 도시한 단면도이다. 피막은 리드단자의 전체에 균일하게 형성된다. 소정의 기울기로 형성되는 저항체의 부분과 리드단자가 접하는 부분에서부터 피막이 형성되는데 이는 정확한 저항값을 갖기 위함이다.
저항값은 저항체를 구성하는 물질의 비저항과 단면적이 일정한 경우 저항값은 저항체의 길이(B+2B1)로 결정된다. 일실시예로, 저항체의 길이(B+2B1)는 9.5㎜(오차범위 ±0.2㎜), 판형상의 저항체의 두께(h)는 0.5㎜, 저항체의 폭(W1)은 6.5㎜, 동니켈의 비저항(ρ)가 0.49인 경우인 경우 저항값은 1.5mΩ으로 형성된다.
도2는 본 발명의 제1 실시예에 따른 하나의 저항기의 제조 공정의 개념도를 도시한 도면이다.
도2에 따르면, 소정의 저항값을 갖는 금속제의 합금(200)을 판형상으로 형성 한다.
판형상으로 형성된 금속제의 합금(200)의 양단을 원하는 저항값을 만들기 위한 저항체의 범위를 설정하고, 나머지 부분에 리드단자(220)를 형성하기 위해 전기전도도가 양호한 물질로 피막(240)을 형성한다. 피막(240)을 형성하기 위해 먼저 도금처리가 제외되는 부분(260)에 양면테이프를 판형상의 합금(200)의 양면에 접촉시켜 도금 저지층(260)을 형성한다. 바람직하게는 양면 테이프는 도금용 마스킹 테이프를 사용한다.
따라서, 테이핑이 되지 아니한 부분이 주석 또는 주석과 납의 합금으로 도금처리가 된다. 바람직하게는 도금은 전기 도금법을 사용한다. 상기에서는 일실시예로 주석 또는 주석과 납의 합금을 예시하였으나, 상기 합금이외에 당업계에서 도금에 사용되는 다양한 금속 및 도금법을 사용하여 본 발명을 실시할 수 있다.
또한 피막(240)은 증착법으로도 형성될 수도 있다. 먼저 저항기를 구성하는 판형상의 합금 전체에 금속물을 진공상태에서 증착한 후, 저항체로 설정된 영역에서 상기 형성된 금속물 증착층을 제거하는 방법으로 형성된다.
피막(240)이 형성된 저항기 양단의 리드단자(220)와 저항체가 접하는 부분이 리드단자들(220)과 함께 기판에 접촉할 수 있도록 저항체의 양단을 저항체로부터 동일한 방향으로 구부린다. 이는 판형상으로 형성된 금속제의 합금(200)을 도1에서 설명한 바와 같이 저항기에서 발생하는 열이 기판에 전달되는 것을 방지하기 위한 목적과 회로설계시의 요구 사항에 따라 필요한 높이로 리드단자(220)와 저항체(260)로 구분하기 위한 목적에 있다. 판형상의 금속제의 합금(200)에서 리드단자 (220)를 형성하기 위해 양단은 P1,P2,P1'P2'에서 각각 2단계로 구부러진다.
일실시예로, 상기 저항기의 구부러지는 위치 P1과 P1'에서의 구부러지는 각도는 2-0.5R(여기서 R은 형성되는 호의 반지름을 의미한다), P2와 P2'에서 구부러지는 각도는 2-0.2R이고, L1은 1.75(오차범위 ±0.1)가 되도록 형성한다. 상기 P1과 P1'에서의 구부러지는 각도와 L1의 길이 및 저항체의 폭(W1)이 가변될 수 있음은 당업자에게는 자명한 사항이다.
도3은 본 발명에 제1 실시예에 따른 의한 저항기의 전체적인 제조공정을 순차적으로 도시한 흐름도이다.
도3a에 따르면, 본 발명에 의한 저항기의 제조 공정은 원하는 저항값을 설정하는 단계(S300), 저항판의 너비(L)와 두께(h)를 설정하는 단계(S301), 합금으로 형성되는 저항판을 형성 및 롤(roll)형식으로 가공하는 단계(S302), 저항판에 도금 저지층을 형성하는 단계(S303), 저항판을 도금하는 단계(S304), 도금 저지층을 제거하는 단계(S305), 저항판의 폭(W1)을 설정하는 단계(306), 저항판을 절단하는 단계(307), 절단된 저항기를 절곡하는 단계(S308) 및 분체도장 또는 스크린 인쇄하는 단계(S309)를 포함한다.
저항값을 설정하는 단계(S300)에서는 원하는 저항값을 설정한다. 저항값의 설정에 의하여 저항기의 저항체와 리드단자의 길이가 결정된다.
저항판의 너비과 두께를 설정하는 단계(S301)에서는 S300단계에서 설정된 저 항값에 상응하는 너비(L)과 두께(h)를 설정한다.
저항판을 형성 및 롤(roll) 형식으로 가공하는 단계(S302)에서는 소정의 저항값을 갖는 합금으로 저항판을 제조한 후 저항판을 롤(roll) 형식으로 가공함으로써 하기하는 도금 저지층을 형성하는 단계에 있어서 편의성을 제공한다.
도금 저지층을 형성하는 단계(S303)에서는 상기 저항판을 제조하는 단계(S310)에서 가공된 저항판을 도금용 마스킹 테이프(masking tape)로 도금처리가 제외되는 부분 즉, 도2에 도시된 도금 저지층을 형성하기 위한 영역인 저항체(260) 부분의 양단면을 테이핑한다. S302 단계에서 롤(roll)형식으로 가공된 저항판을 일측에 위치시키고 타측에서 상기 롤 형식으로 가공된 저항판이 풀어지도록 당기면서 일측과 타측의 사이에서 도금용 테이프가 부착된다. 도금용 테이프가 부착된 저항판은 다음 단계에서 제조공정의 편의성을 도모하기 위해 다시 롤 형식으로 형성되는 것이 바람직하다. 도금 저지층을 형성하는 저항체의 부분은 최대 전류값에 따른 저항체의 온도를 고려하여 선정한 단자부분을 제외한 부분에 가변적인 폭으로 형성된다. 일실시예로, 상기 도금 저지층을 형성하는 저항체의 부분은 9.5±0.1㎜가 되도록 형성한다.
저항판 도금단계(S304)에서는 도금 저지층을 형성하는 단계(303)에서 테이핑이 되지 아니한 영역 즉, 도2에 도시된 리드부분(220)에 주석/납 전기 도금라인(도면 미도시)으로 도2에 도시된 피막(240)을 형성한다. 일실시예로, 주석과 납의 비율은 각각 96.5%, 3.5%가 되도록 형성하고 리드부분(220)은 저항기의 양단 끝에서부터 1.75±0.1㎜가 되도록 형성한다.
저항판의 도금저지층을 제거하는 단계(S305)에서는 도금이 제외되는 부분을 위해 부착한 도금저지층을 제거함으로써 저항기에서 저항체로 사용되는 부분이 노출된다.
저항판의 폭(W1)을 설정하는 단계(S306)과 저항판을 절단하는 단계(307)에서는 설계된 저항기의 저항값에 적합하도록 폭을 설정하여 절단 가공함으로써 다수의 저항기를 형성한다.
절단된 저항기를 절곡하는 단계(S308)에서는 저항기에서 발생하는 열이 회로기판에 전달되는 것을 방지하는 목적과 저항기의 하부에 회로 소자들이 위치시키기 위하여 적절한 높이(H)를 갖도록 절곡기를 사용하여 구부린다.
분체도장 또는 스크린 인쇄하는 단계(S309)는 저항기를 절연 처리하거나, 저항기를 회로 기판에 장착하기 위한 납땜 작업시 용융된 납이 저항체에 번지는 것을 방지하기 위한 목적으로 저항체에 실시되는 단계이다. 여기서 분체도장이란 미세한 분말가루를 사용하여 도장하는 방법으로 우선 금속제 표면의 기름이나 녹을 제거하는 전처리 공정 후 미세한 분말가루를 일정한 틀에 담아 공기를 주입하여 입자들을 띄워 고루 섞이게 하고, 상기 입자들을 공기에 의해 금속제에 분사하여 붙이고, 열을 가해 분말가루를 녹여 도장하는 방법을 말한다. 일반적으로 분체도장은 액체도장에 비해 도막의 두께가 두껍게 형성되며 밀착성이 우수하다. 또한, 스크린 인쇄란 일정한 천을 팽팽하게 형성하여 스크린으로 사용하고 사용되지 않는 부분은 아교등으로 칠을 한 후, 잉크 등의 각종 수지제품을 스크린에 부여함으로써 인쇄하는 방법이다.
도3b는 본 발명의 제2목적을 달성하기 위한 저항기 제조공정의 바람직한 제2실시예의 흐름도이다.
도3b에 따르면, 본 발명에 의한 저항기의 제조 공정은 원하는 저항값을 설정하는 단계(S350), 저항판의 너비(L)와 두께(h)를 설정하는 단계(S351), 합금으로 형성되는 저항판을 형성하는 단계(S352), 저항판에 금속물을 증착하는 단계(S353), 저항체 부분을 식각하는 단계(S354), 저항판의 폭(W1)을 설정하는 단계(S355), 저항판을 절단하는 단계(356), 절단된 저항기를 절곡하는 단계(S357) 및 분체도장 또는 스크린 인쇄를 포함한다.
도3b 중에서 S350, S351, S355, S356, S357 및 S358의 단계는 도3a 중에서 S300, S301, S306, S307, S308 및 S309의 단계와 각각 동일하므로 상세한 설명은 생략하기로 한다.
저항판을 형성하는 단계(S352)는 도3a의 저항판을 형성 및 롤 형식 가공하는 단계(S302)와 동일하나 하기하는 금속물을 저항판에 증착하기 위하여 롤 형식으로 가공하는 단계가 제거된다.
저항판에 금속물을 증착하는 단계(S353)에서는 상기 형성된 저항판 전체에 금속 증착물을 균일하게 도포함으로써 피막을 형성한다. 피막은 진공 증착등의 다양한 방법으로 형성될 수 있다.
저항체 부분의 식각단계(S430)에서는 상기 증착되어 피막이 형성된 저항판의 중앙에 저항값에 상응하도록 저항체(100, 260)로 사용되는 부분을 결정하고 증착된 금속 증착물을 식각하여 저항체를 노출시킨다.
도4는 본 발명의 제1 실시예에 따른 저항기의 사시도이다.
도4에 따르면, 본 발명에 의한 저항기는 저항체와 리드단자 및 피막으로 구성된다. 저항기는 저항체의 양단이 구부러져 리드단자와 일정한 높이(H)를 갖도록 형성된다. 리드단자에는 상기한 방법들에 의해 피막이 형성되어 회로기판과 접촉된다. 저항체와 회로기판과의 사이에는 회로의 배선 및 본 발명에 의한 저항기보다 소형의 회로 소자가 위치할 수 있다.
도5는 본 발명의 제2 실시예에 따른 저항기의 사시도이다.
도5에 따르면, 본 발명에 의한 저항기는 제1 실시예에 의한 저항기 및 저항기의 제조방법과 동일한 형상 및 방법으로 형성되나 도3a와 도3b에 각각 표시된 S308과 S357이 생략된다. 즉, 제1 실시예에 의한 저항기의 제조 방법 중 저항기를 절곡하는 단계가 생략되어 저항체가 리드단자로부터 소정의 높이를 갖지 않는 하나의 판형상의 구조로 형성된다. 따라서, 저항기 자체의 높이를 갖지 않기 때문에 소형의 제품에 장착되는 것이 가능하다. 또한, 저항기의 제조 공정이 보다 간단해져 대량생산에 유리하고, 제조 원가를 감소시킬 수 있다.
본 발명의 바람직한 일실시예로 도1a와 도1b에 도시된 저항체의 길이(B+B1)는 9.5㎜(오차범위 ±0.2), 저항체의 폭(W1)은 6.5㎜(오차범위 ±0.2), 저항체의 두께(h)는 0.5㎜, 리드단자로부터의 저항기의 높이(H)는 2.0㎜(오차범위 ±0.1)로 형 성되는 경우 저항값은 1.5mΩ으로 형성된다. 또한, 정격 전류는 45A, 최대 전류는 63A, 저항온도계수는 -80 ~ 40ppm/℃를 가질 수 있다. 여기서, 저항온도계수란 일예를 들어 설명하면 저항온도계수가 40ppm/℃일 경우, 온도가 100℃ 변하면 저항값은 0.4%의 오차를 가지게 됨을 의미한다.
또한 상기한 바와 같이 저항기를 제조하는 경우 105℃정도에서 전력을 경감하여 사용해야 하는 저항기를 제조할 수 있고, 사용 가능한 주위온도는 -55℃~150℃가 되는 저항기를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명에 따르면, 금속제의 판형상의 저항체의 양단에 피막을 형성하여 리드단자를 구성함으로 리드단자를 형성할 때 발생 가능한 저항값의 변동을 줄일 수 있다.
또한, 리드단자에 납땜 작업을 수행할 때, 저항체로 납이 번지지 않기 때문에 납땜 작업으로 인한 저항값의 변동을 줄일 수 있다.
또한, 형성된 하나의 저항판으로 다수의 저항기가 형성되기 때문에 동시에 제조되는 저항기의 수를 증가시킬 수 있어 대량생산에 적합하다.
또한, 저항기에서 발생하는 열이 기판에 전달되는 것을 방지할 수 있다.

Claims (10)

  1. 합금으로 구성된 판형상의 저항체;
    상기 저항체의 양단부로부터 신장되게 형성되는 리드단자; 및
    상기 리드단자의 표면에 기판과의 접촉성과 전기전도도를 양호하게 하기 위해 형성되는 피막을 포함하는 것을 특징으로 하는 저항기.
  2. 제1항에 있어서,
    상기 저항기는 구부러진 형상을 형성되는 것을 특징으로 하는 저항기.
  3. 제2항에 있어서, 상기 저항기의 구부러진 형상은 저항체의 양단부를 동일한 방향으로 기울기를 형성하고 상기 저항체 양단의 리드단자는 기판과 접촉하는 부분이 동일한 평면상에 위치하도록 형성하는 것을 특징으로 하는 저항기.
  4. 제1항에 있어서, 상기 피막은 주석 또는 주석을 포함한 합금으로 전기 도금처리하여 형성하는 것을 특징으로 하는 저항기.
  5. 제1항에 있어서, 상기 피막은 금속물 증착을 이용하여 형성하는 것을 특징으로 하는 저항기.
  6. 제1항에 있어서, 상기 저항기에 납땜 시 저항값의 변동을 방지하기 위하여 분체도장 또는 스크린 인쇄를 수행하는 것을 특징으로 하는 저항기.
  7. 저항값에 상응하는 저항판의 폭과 두께를 설정하여 합금으로 형성되는 저항판을 준비하는 단계;
    상기 저항판의 중앙에 저항체로 사용하는 부분을 설정하고 상기 설정된 부분에 도금 저지층을 형성하는 단계;
    상기 저항판을 도금 처리하여 피막을 형성하는 단계;
    상기 도금 저지층을 제거하여 상기 저항판 중앙의 저항체로 사용되는 부분을 노출시키는 단계;
    피막이 형성된 저항판을 저항값에 적합하도록 절단하는 단계;
    상기 절단된 저항기를 절곡하는 단계; 및
    분체도장 또는 스크린 인쇄하는 단계를 포함하는 저항기 제조방법.
  8. 제7항에 있어서,
    상기 피막이 형성된 저항판을 저항값에 적합하도록 절단하는 후 분체도장 또는 스크린 인쇄를 실시하는 것을 특징으로 하는 저항기 제조방법.
  9. 저항값에 상응하는 저항판의 폭과 두께를 설정하여 합금으로 형성되는 저항판을 마련하는 단계;
    상기 저항판에 금속물을 증착하여 피막을 형성하는 단계;
    상기 저항판 중앙 부위의 상기 증착된 금속물을 선택적으로 식각하는 단계;
    상기 피막이 형성된 저항판을 저항값에 적합하도록 절단하는 단계;
    상기 절단된 저항기를 절곡하는 단계; 및
    분체도장 또는 스크린 인쇄하는 단계를 포함하는 저항기 제조방법.
  10. 제7항 또는 9항에 있어서,
    상기 피막이 형성된 저항판을 저항값에 적합하도록 절단하는 후 분체도장 또는 스크린 인쇄를 실시하여, 판 형상으로 저항기를 제조하는 것을 특징으로 하는 저항기 제조방법.
KR1020040059850A 2004-07-29 2004-07-29 저항기 및 그 제조방법 KR20060011156A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040059850A KR20060011156A (ko) 2004-07-29 2004-07-29 저항기 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040059850A KR20060011156A (ko) 2004-07-29 2004-07-29 저항기 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060011156A true KR20060011156A (ko) 2006-02-03

Family

ID=37121242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040059850A KR20060011156A (ko) 2004-07-29 2004-07-29 저항기 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20060011156A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797009B1 (ko) * 2006-03-31 2008-01-22 컴텍주식회사 가융 와이어 권취저항
KR100900570B1 (ko) * 2007-08-30 2009-06-02 손진형 코인형 전지소자용 단자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797009B1 (ko) * 2006-03-31 2008-01-22 컴텍주식회사 가융 와이어 권취저항
KR100900570B1 (ko) * 2007-08-30 2009-06-02 손진형 코인형 전지소자용 단자 및 그 제조방법

Similar Documents

Publication Publication Date Title
US4104111A (en) Process for manufacturing printed circuit boards
JP5792781B2 (ja) 金属ストリップ抵抗器とその製造方法
Jillek et al. Embedded components in printed circuit boards: a processing technology review
US20170280565A1 (en) Jumpers for pcb design and assembly
US6897761B2 (en) Ball grid array resistor network
US20170265300A1 (en) Double-sided printed circuit board and method for manufacturing same
JP3618997B2 (ja) 電子回路上に金属スタンドオフを作成する方法
US4685203A (en) Hybrid integrated circuit substrate and method of manufacturing the same
WO2005072111A2 (en) Improved populated printed wiring board and method of manufacture
US4963389A (en) Method for producing hybrid integrated circuit substrate
KR20060011156A (ko) 저항기 및 그 제조방법
US20050242443A1 (en) Electronic part and surface treatment method of the same
US6221514B1 (en) High-current circuit trace and composition and method therefor
JP3928152B2 (ja) プリント配線板
CN210247137U (zh) 印刷电路板以及终端设备
JPH08250858A (ja) 回路基板
JPH01183192A (ja) フレキシブルプリント配線板およびその製造方法
JPH06252310A (ja) リードフレームならびにその製造方法
CN106935341A (zh) 片式电阻器及片式电阻器组件
CN112837872A (zh) 一种片式薄膜电阻器及其制备方法
TWI412311B (zh) 電路板製作方法
JPH0228914B2 (ko)
JPH0650376U (ja) プリント基板
JPH0923048A (ja) 平面回路体の製造方法及び平面回路体
JP2003017814A (ja) 電子部品構成体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application