CN106935341A - 片式电阻器及片式电阻器组件 - Google Patents
片式电阻器及片式电阻器组件 Download PDFInfo
- Publication number
- CN106935341A CN106935341A CN201610296825.1A CN201610296825A CN106935341A CN 106935341 A CN106935341 A CN 106935341A CN 201610296825 A CN201610296825 A CN 201610296825A CN 106935341 A CN106935341 A CN 106935341A
- Authority
- CN
- China
- Prior art keywords
- terminal
- electrode
- layer
- chip resistor
- insulated substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本发明公开了一种片式电阻器及片式电阻器组件。所述片式电阻器包括:绝缘基板,包括第一表面、与第一表面背对的第二表面以及设置在第一表面和第二表面之间的侧表面;电阻层,设置在绝缘基板的第一表面上;第一端子和第二端子,分别设置在绝缘基板的两端上并分别连接到电阻层的两端;第三端子,设置在绝缘基板的第一表面上的第一端子和第二端子之间并具有凹部。
Description
本申请要求于2015年12月29日在韩国知识产权局提交的第10-2015-0188614号韩国专利申请的优先权和权益,该韩国专利申请的发明构思通过引用包含于此。
技术领域
本公开涉及一种片式电阻器及片式电阻器组件。
背景技术
片式电阻器是用于获得精确的电阻值的片状组件,且可用于在电子电路中控制电流并降低电压。
当电路中的电阻器由于外部冲击而被损坏,从而导致电路发生故障(例如,短路)时,所有的电流会流入集成电路(IC)中,致使对IC造成严重的二次损坏。
为了避免这类故障,可在电路设计中使用多个电阻器。然而,由于这样的电路设计,电路板上相当大的空间会不可避免地被占用。
具体地,在逐渐小型化且复杂性增加的移动装置中,为了保证电路稳定性,过度增加在电路板上所占用的空间是不可取的。因此,有必要开发一种能够更有效地控制电流的片式电阻器。
发明内容
本公开的一方面可提供一种即使被小型化仍确保与电路板进行稳定连接的片式电阻器及片式电阻器组件。
根据本公开的一方面,一种片式电阻器可包括:绝缘基板,包括第一表面、与第一表面背对的第二表面及设置在它们之间的侧表面;电阻层,设置在绝缘基板的第一表面上;第一端子和第二端子,分别设置在绝缘基板的两端上,且分别连接到电阻层的两侧;第三端子,设置在绝缘基板的第一表面上的第一端子和第二端子之间并具有凹部。
在一些示例性实施例中,第一端子到第三端子中的每个可包括设置在电阻层上的内电极和覆盖内电极的外电极。第三端子的内电极可包括具有开口的第一电极层和设置在第一电极层上并具有位于所述开口上的弯曲的表面的第二电极层。
在这种情况下,第三端子的第一电极层可包括按预定距离布置的多个图案,并且图案之间的空间可被设置为所述开口。
在一些示例性实施例中,第一端子和第二端子的内电极可具有与第三端子的第一电极层大体上相同的厚度。
根据本公开的另一方面,一种片式电阻器组件可包括:印刷电路板,包括多个电极焊盘;片式电阻器,设置在印刷电路板上,并电连接到多个电极焊盘。所述片式电阻器可包括:绝缘基板,包括彼此背对第一表面和第二表面;电阻层,设置在绝缘基板的第一表面上;第一端子和第二端子,分别设置在绝缘基板的两端上,并分别连接到电阻层的两端;第三端子,设置在绝缘基板的第一表面上的第一和第二端子之间并具有凹部。
附图说明
通过下面结合附图进行的详细描述,以上和其他方面、特征和优点将被更加清楚地理解,其中:
图1是示出根据本公开的示例性实施例的片式电阻器的透视图。
图2是沿着图1中示出的片式电阻器的线I-I’截取的截面图。
图3是示出应用于图1中示出的片式电阻器中的内电极的图案的平面图。
图4是示出应用于根据本公开的示例性实施例的片式电阻器中的内电极的另一图案的平面图。
图5是示出包括安装有根据本公开的示例性实施例的片式电阻器的电路板的片式电阻器组件的透视图。
图6是沿着图5中示出的片式电阻器组件的线II-II’截取的截面图。
图7至图9是示出根据本公开的示例性实施例的片式电阻器的截面图。
图10是示出根据本公开的示例性实施例的片式电阻器的透视图。
图11是示沿着图10中示出的片式电阻器的线III-III’截取的截面图。
图12是示出应用于图10中示出的片式电阻器中的内电极的图案平面图。
具体实施方式
在下文中,将参照附图如下描述实施例。
然而,本公开可按照许多不同的形式来举例说明,并且不应被解释为局限于在此阐述的特定实施例。更确切地说,提供这些实施例,以使本公开将是彻底的和完整的,并将本公开的范围充分地传达给本领域技术人员。
在整个说明书中,将理解的是,当诸如层、区域或晶圆(基板)的元件被称为“位于”另一元件“上”、“连接到”另一元件或者“结合到”另一元件时,所述元件可直接“位于”另一元件“上”、直接“连接到”另一元件或者直接“结合到”另一元件,或者可存在介于它们之间的其它元件。相比之下,当元件被称为“直接位于”另一元件“上”、“直接连接到”另一元件或者“直接结合到”另一元件时,可不存在介于它们之间的元件或层。相同的标号始终指示相同的元件。如在此使用的,术语“和/或”包括一个或更多个相关联的所列项目中的任何以及全部组合。
将明显的是,虽然可在此使用术语“第一”、“第二”、“第三”等来描述各种构件、组件、区域、层和/或部分,但是这些构件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此,在不脱离示例实施例的教导的情况下,下面描述的第一构件、第一组件、第一区域、第一层或第一部分可称作第二构件、第二组件、第二区域、第二层或第二部分。
为了描述的方便,可在此使用空间相关的术语,例如,“在……之上”、“上面的”、“在……之下”和“下面的”等,以描述如附图中示出的一个元件与其它元件的关系。将理解的是,除了图中示出的方位之外,空间相关的术语意在包括装置在使用或操作时的不同方位。例如,如果图中的装置翻转,则被描述为“在”其它元件或特征“之上”的元件或“上面的”元件随后将被定位为“在”所述其它元件或特征“之下”或“下面的”元件。因此,术语“在……之上”可根据附图中的装置的特定方向而包含“在……之上”和“在……之下”这两种方位。装置可被另外定位(旋转90度或处于其它方位),并可对在此使用的空间相关的描述符做出相应解释。
在此使用的术语仅用于描述特定实施例,并且无意进行限制。除非上下文中另外清楚地指明,否则如在此使用的单数形式也意在包括复数形式。还将理解的是,当在本说明书中使用的术语“包括”和/或“包含”时,列举存在所述的特征、整数、步骤、操作、构件、元件和/或它们的组,而并不排除存在或增加一个或更多个其它特征、整数、步骤、操作、构件、元件和/或它们的组。
在下文中,将参照示出实施例的示意图来描述实施例。在附图中,例如,由于制造技术和/或公差,可估计示出的形状的修改。因此,实施例不应被解释为受限于在此示出的区域的特定形状,例如,不限于包括形状的改变导致制造的改变。下面的实施例也可由一个或它们的组合而构成。
在附图中,W方向可指绝缘基板的宽度方向,T方向可指绝缘基板的厚度方向,L方向可指绝缘基板的长度方向。
图1是示出根据本公开的示例性实施例的片式电阻器的透视图,图2是沿着图1中示出的片式电阻器的线I-I’截取的截面图。
参照图1和图2,根据示例性实施例的片式电阻器100可包括绝缘基板110、电阻层120以及连接到电阻层120的第一端子131、第二端子132和第三端子133。
电阻层120可设置在绝缘基板110的一个表面(在本说明书中也称作“第一表面”)上。绝缘基板110可支撑较薄的电阻层120,以保证片式电阻器100的强度。绝缘基板110可由具有良好导热性的材料形成。在使用片式电阻器100时,绝缘基板110可有效地将电阻层120内产生的热散发到其外部。
例如,绝缘基板110可由如氧化铝(Al2O3)或高分子材料的陶瓷材料形成。在一些示例性实施例中,绝缘基板110可以是通过阳极氧化薄铝板的表面而获得的氧化铝基板。
电阻层120可设置在绝缘基板上110上的一个表面上。电阻层120可连接到彼此分开的第一端子131、第二端子132、第三端子133,并且可用作两个电阻元件。
如图1中所示,第一端子131和第二端子132可分别设置在绝缘基板110的两端上并分别连接到电阻层120的两侧。第三端子133可设置在电阻层120上的第一端子131和第二端子132之间,且与第一端子131和第二端子132分开。在此布置中,可实现第三端子133作为公共端子且第一端子131和第二端子132中的每个作为分别独立的端子的两个电阻元件。在其他示例性实施例中,电阻层120可被设置为两个的单独的电阻元件(请参考图9)。
各种金属、合金或如氧化物的化合物可被用作电阻层120。例如,电阻层120可包括Cu-Ni基合金、Ni-Cr基合金、氧化钌(Ru)、氧化硅(Si)、锰(Mn)、Mn基合金中的至少一种。
电阻层120的电阻值可通过切削(trimming)来确定。切削是指在形成电阻层120后执行部分地去除电阻层120的工艺(诸如微切削),以获得电路设计所需的电阻值。
在示例性实施例中,电阻器保护层140可设置在电阻层120的一个表面上,以防止电阻层120被暴露或保护电阻层120不受外部冲击的损坏。例如,电阻器保护层140可包括SiO2、玻璃或聚合物。在一些实施例中,电阻器保护层140可包括玻璃第一层和聚合物第二层,且这两层可分别在切削工艺之前和之后形成。
如图2中所示,第一端子131可包括设置于电阻层120上的内电极131a、131a’、131a”及覆盖内电极131a、131a’、131a”的外电极131b,第二端子132可包括设置于电阻层120上的内电极132a、132a’、132a”及覆盖内电极132a、132a’、132a”的外电极132b,第三端子133可包括设置于电阻层120上的内电极133a及覆盖内电极133a的外电极133b。内电极131a、131a’、131a”、内电极132a、132a’、132a”和内电极133a可分别包括设置在电阻层120上的上电极131a、132a、133a。除了上电极131a和132a之外,第一端子131和第二端子132的内电极131a、131a’、131a”和内电极132a、132a’、132a”还可分别包括设置在绝缘基板110的两侧上的侧电极131a’和132a’以及设置在绝缘基板110上的与第一表面背对的第二表面上的下电极131a”和132a”。
内电极131a、131a’、131a”、内电极132a、132a’、132a”和内电极133a可通过使用导电膏的印刷工艺(印刷后烧结)或沉积工艺形成。内电极131a、131a’、131a”、内电极132a、132a’、132a”和内电极133a可在用于形成外电极131b、132b、133b的镀覆工艺中被用作种子。例如,内电极131a、131a’、131a”、内电极132a、132a’、132a”和内电极133a可包括银(Ag)、铜(Cu)、镍(Ni)和铂(Pt)中的至少一种。
第一端子131、第二端子132和第三端子133的外电极131b、132b和133b可在镀覆工艺中形成。外电极131b、132b和133b可包括镍(Ni)、锡(Sn)、铅(Pd)、和铬(Cr)中的至少一种。例如,外电极131b、132b和133b可包括Ni镀覆层和Sn镀覆层这两层。Ni镀覆层可防止内电极131a、131a’、131a”、内电极132a、132a’、132a”和内电极133a的组分(例如,Ag)在片式电阻器100的安装过程中浸入到焊料中,Sn镀覆层可被设置为在片式电阻器100的安装过程中促进片式电阻器100与焊料的接合。
如图1中所示,第三端子133可具有凹部C。凹部C可沿着与第一端子131和第二端子132的布置方向垂直的方向(即,绝缘基板110的宽度方向)形成。由于凹部C,使得第三端子133和焊料之间的接合区域在安装过程中增大。此外,凹部C可提供用于容纳过量的焊料的空间,从而有效地防止焊料的扩展。
第三端子133上的凹部C可通过调整第三端子133的内电极133a的形状而获得。如图2中所示,第三端子133的内电极133a可包括设置在电阻层120上的第一电极层133a-1和设置在第一电极层133a-1上的第二电极层133a-2。第一电极层133a-1可包括开口O,第二电极层133a-2可包括位于第一电极层133a-1的开口O上的弯曲的表面。以这种方式,第三端子133的内电极133a可利用第一电极层133a-1的非平面结构形成为具有凹面C’(即,位于开口O上的弯曲的表面)。第一电极层133a-1和第二电极层133a-2可使用丝网印刷工艺形成为具有优选的图案。
图3是示出第三端子133的内电极133a中的第一电极层133a-1的图案的平面图。
如图3中所示,内电极133a的第一电极层133a-1可包括按照预定距离d布置的两个图案。图案之间的距离d可限定开口O的宽度。结果,如图3所示,第三端子133通过该图案的布置可沿着片式电阻器100的宽度方向具有凹面。然而,第一电极层133a-1的图案不限于此。例如,三个或更多个图案可以以不同的距离布置,或具有不同尺寸的图案可布置在不同的方向,以在第一电极层133a-1中形成各种形状的开口。
作为另一示例,如图4所示,第一电极层134a-1可按照开口O形成在一个图案的内部这样的方式形成。可根据需要设置两个或更多个开口O。
如图3中所示,第一电极层133a-1可与第一端子131的内电极131a和第二端子132的内电极132a同时形成。在这种情况下,如图2中所示,第一端子131的内电极131a的厚度t1和第二端子132的内电极132a的厚度t2可与第三端子133的第一电极层133a-1的厚度t3a大体上相同。由于第三端子133的内电极133a还包括第二电极层133a-2,因此其可具有比其他端子131的内电极131a的厚度t1和端子132内电极132a的厚度t2大的厚度(t3=t3a+t3b)。
同时,在形成外电极131b、132b和133b的镀覆工艺中,由于第一端子131和第二端子132设置在片式电阻器100的边缘,同时第三端子133设置在第一端子131和第二端子132之间,因此镀覆材料以比在第三端子133的区域中更多的量沉积在第一端子131的区域和第二端子132的区域中。结果,如在示例性实施例中所示,第三端子133的外电极133b可具有比其他外电极131b和132b小的厚度。利用第二电极层133a-2的厚度以及第三端子133的外电极133b与其它外电极131b和132b之间的镀覆厚度的差,可控制第三端子133与其它端子131和132之间的厚度差。例如,通过将第二电极层133a-2的厚度t3b控制为小于第三端子133的外电极133b与其它外电极131b和132b之间的镀覆厚度的差,第三端子133可形成为具有比第一端子131和第二端子132小的厚度。
图5和图6分别是示出包括安装了图1中示出的片式电阻器的电路板的片式电阻器组件的透视图和截面图。
参考图5和图6,根据本公开的示例性实施例的片式电阻器组件200可包括如图1中示出的片式电阻器100和安装有片式电阻器100的电路板210。
电路板210可包括位于用于安装片式电阻器100的区域中的第一电极焊盘211、第二电极焊盘212和第三电极焊盘213。第一电极焊盘211、第二电极焊盘212和第三电极焊盘213可指与在电路板210上实现的电路图案连接并被设置为安装片式电阻器100的焊盘图案。
如上所述,由于为了提高电路板210的空间利用率,片式电阻器100被减小尺寸,因此片式电阻器100的端子131、132和133之间的距离可减小。因此,难以确保片式电阻器100与第一电极焊盘211、第二电极焊盘212和第三电极焊盘213之间足够的接合强度,因此焊料230会存在在回流焊接工艺中扩展的问题。具体地,由于第三端子133设置在第一端子131和第二端子132之间,因此在增大其宽度方面存在限制,难以确保第三端子133具有足够的面积。
如上所述,根据示例性实施例的第三端子133可提供凹部C,从而当在电路板210上安装片式电阻器100时,可在不增加片式电阻器100的宽度的情况下,确保其与焊料230的足够的接触面积。由于接触面积的增加,可有效地改善与第三电极焊盘213的接合强度。结果,片式电阻器100和电路板210可稳定地连接。
对于附着到设置在其他两个端子131和132之间的第三端子133的焊料230,根据示例性实施例的第三端子133的凹部C可提供容纳多余的焊料230的空间,因此有效地防止焊料230在安装过程中向不期望的方向扩展。
根据示例性实施例的片式电阻器100可被修改为不同的形式。例如,第三端子133的凹部可以以不同的方式形成。在图7至图11中示出了这些不同的方式。
图7是示出根据本公开的示例性实施例的片式电阻器的截面图。
除了第一电极层133a’-1的开口O填充有第二电极层133a’-2之外,图7中示出的片式电阻器100A可被理解为与图1和图2中示出的片式电阻器100类似。此外,除非另外特别说明,否则根据示例性实施例的片式电阻器100A的组件可参照图1和图2中示出的片式电阻器100的相似组件或者相同组件的描述来理解。
在示例性实施例中,在第一电极层133a’-1上形成第二电极层133a’-2期间,可通过填充第一电极层133a’-1的开口O形成凹部C’。凹部C’的尺寸和形状可通过在印刷第二电极层133a’-2的同时调整膏的粘度和/或扩大开口O的宽度来控制。由于内电极133a’的凹部C’,可形成第三端子133A的期望的凹部C。
图8是示出根据本公开的示例性实施例的片式电阻器的截面图。
除了第一电极层133a”-1具有两个开口O1和O2,从而第三端子133B具有两个凹部C1和C2之外,图8中示出的片式电阻器100B可被理解为与图1和图2中示出的片式电阻器100相似。此外,除另外特别说明,否则根据示例性实施例的片式电阻器100B的组件可参考图1和图2中示出的片式电阻器100的相似组件或者相同组件的描述来理解。
在示例性实施例中,第一电极层133a”-1具有在第三端子133B的宽度方向上或在片式电阻器100B的长度方向上布置的两个开口O1和O2。这两个开口O1和O2可实现为完全分开的三个图案(类似于图3中示出的开口O的图案),或者实现为使开口设置在其内部的图案(类似于图4中示出的开口O)。
第二电极层133a”-2的表面可具有与两个开口O1和O2的布置对应的两个凹部C1’和C2’。外电极133b可通过镀覆工艺在包括第一电极层133a”-1和第二电极层133a”-2的内电极133a”上形成为具有相对恒定的厚度。因此,最终的第三端子133B可在对应于开口O1和O2(或凹部C1’和C2’)的部分中具有两个凹部C1和C2。通过采用多个凹部C1和C2,可改善第三端子133B与电极焊盘之间的接合强度,并且可更有效地防止在安装片式电阻器100B的过程中发生的接合故障,例如,焊料的扩展。
图9是示出根据本公开的示例性实施例的片式电阻器的截面图。
除了第一电阻层121和第二电阻层122是分开形成的,且第三端子133C上的内电极133a”’形成为单层之外,图9中示出的片式电阻器100C可被理解为与图1和图2中示出的片式电阻器100相似。此外,除非另外特别说明,否则根据示例性实施例的片式电阻器100C的组件可参考图1和图2中示出的片式电阻器100的相似元组件或者相同组件的描述来理解。
在示例性实施例中,第一电阻层121和第二电阻层122可分开设置在绝缘基板110的一个表面上。第一电阻层121和第二电阻层122可彼此分开,因此可形成类似于图1和图2中示出的开口O的空间。第三端子133C的内电极133a”’可与第一电阻层121和第二电阻层122接触,并设置在第一电阻层121和第二电阻层122之间的空间上,以在其上具有凹部C’。由于凹部C’,使得形成于其上的外电极133b”’可具有凹部C。按照这种方式,第三端子133C也可利用单层的内电极133a”’而具有凹部C。
图10是示出根据本公开的示例性实施例的片式电阻器的透视图。图11是沿着图10中示出的片式电阻器的线III-III’截取的截面图。
除了多个凹部Ca和Cb在绝缘基板110的宽度方向上布置外,图10和图11中示出的片式电阻器100D可被理解为与图1和图2中示出的片式电阻器100相似。此外,除非另外特别说明,否则根据示例性实施例的片式电阻器100D的组件可参考图1和图2中示出的片式电阻器100的相似组件或相同组件的描述来理解。
在示例性实施例中,第一电极层233a-1可包括在第三端子233的长度方向上或在绝缘基板110的宽度方向上布置的两个开口O1和O2。如图12所示,第一电极层233a-1可被构造为以距离d布置的三个图案,并可在它们之间设置两个开口O1和O2。
第二电极层233a-2的表面可具有与两个开口O1和O2的布置对应的两个凹部C’a和C’b。外电极233b可通过镀覆工艺在包括第一电极层233a-1和第二电极层233a-2的内电极233a的表面上形成为具有大体上恒定的厚度。因此,第三端子233可在与在绝缘基板110的宽度方向上的开口O1和O2对应的部分中具有两个凹部Ca和Cb。通过采用多个凹部Ca和Cb,可改善第三端子233和电极焊盘之间的接合强度,并且可更有效地防止在安装片式电阻器100D的过程中发生的接合故障,例如,焊料的扩展。
如上所述,根据本公开的示例性实施例的片式电阻器可具有设置在其他端子之间的中心端子被修改成包括凹面的结构。因此,片式电阻器和焊料之间的接触面积会增大,从而可改善它们之间的接合强度。此外,可降低焊料的扩展,从而可防止接触故障。
虽然上面已经示出并描述了示例性实施例,但对本领域技术人员将明显的是,在不脱离由权利要求限定的本发明的范围的情况下,可做出修改和变换。
Claims (14)
1.一种片式电阻器,包括:
绝缘基板,包括第一表面、与第一表面背对的第二表面以及设置在第一表面和第二表面之间的侧表面;
电阻层,设置在绝缘基板的第一表面上;
第一端子和第二端子,分别设置在绝缘基板的两端上,并分别连接到电阻层的两侧;
第三端子,设置在绝缘基板的第一表面上的第一端子和第二端子之间,并具有凹部。
2.根据权利要求1所述的片式电阻器,其中,第一端子、第二端子和第三端子中的每个包括设置在电阻层上的内电极以及覆盖内电极的外电极。
3.根据权利要求2所述的片式电阻器,其中,第一端子和第二端子的内电极的厚度小于第三端子的内电极的厚度,第一端子和第二端子的外电极的厚度大于第三端子的外电极的厚度。
4.根据权利要求2所述的片式电阻器,其中,第三端子的内电极包括具有开口的第一电极层以及设置在第一电极层上并具有位于所述开口上的弯曲的表面的第二电极层。
5.根据权利要求4所述的片式电阻器,其中,第三端子的第一电极层包括以预定距离布置的多个图案,并且所述图案之间的空间被设置为所述开口。
6.根据权利要求4所述的片式电阻器,其中,第一端子和第二端子的内电极具有与第三端子的第一电极层相同的厚度。
7.根据权利要求1所述的片式电阻器,其中,第三端子的凹部沿着绝缘基板的宽度方向形成。
8.根据权利要求1所述的片式电阻器,其中,第三端子的凹部包括多个凹部。
9.根据权利要求2所述的片式电阻器,其中,电阻层包括彼此分开的第一电阻层和第二电阻层,
第三端子的内电极设置在第一电阻层和第二电阻层之间的空间中,以连接到第一电阻层和第二电阻层。
10.根据权利要求9所述的片式电阻器,其中,第三端子的内电极在第一电阻层和第二电阻层之间的空间上具有凹面。
11.根据权利要求1所述的片式电阻器,其中,第三端子的凹部在绝缘基板的长度方向上形成。
12.一种片式电阻器组件,包括:
印刷电路板,包括多个电极焊盘;
片式电阻器,设置在印刷电路板上,并电连接到多个电极焊盘,
其中,所述片式电阻器包括:
绝缘基板,包括彼此背对的第一表面和第二表面;
电阻层,设置在绝缘基板的第一表面上;
第一端子和第二端子,分别设置在绝缘基板的两端上,并分别连接到电阻层的两端;
第三端子,设置在绝缘基板的第一表面上的第一端子和第二端子之间并具有凹部。
13.根据权利要求12所述的片式电阻器组件,其中,第一端子、第二端子和第三端子中的每个包括设置在电阻层上的内电极和覆盖内电极的外电极,
第三端子的内电极包括具有开口的第一电极层,以及设置在第一电极层上并具有位于开口上的弯曲的表面的第二电极层。
14.根据权利要求13所述的片式电阻器组件,其中,第一端子和第二端子的内电极具有与第三端子的第一电极层大体上相同的厚度,第一端子和第二端子的外电极具有大于第三端子的外电极的厚度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150188614A KR101771822B1 (ko) | 2015-12-29 | 2015-12-29 | 칩 저항 소자 및 칩 저항 소자 어셈블리 |
KR10-2015-0188614 | 2015-12-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106935341A true CN106935341A (zh) | 2017-07-07 |
CN106935341B CN106935341B (zh) | 2020-01-07 |
Family
ID=59353736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610296825.1A Active CN106935341B (zh) | 2015-12-29 | 2016-05-06 | 片式电阻器及片式电阻器组件 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101771822B1 (zh) |
CN (1) | CN106935341B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107086097A (zh) * | 2016-02-15 | 2017-08-22 | 三星电机株式会社 | 贴片电阻元件以及贴片电阻元件组件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163003A (ja) * | 1996-11-28 | 1998-06-19 | Kyocera Corp | チップ抵抗器 |
CN103280436A (zh) * | 2013-04-23 | 2013-09-04 | 华为机器有限公司 | 表贴器件及其制备方法 |
CN104183557A (zh) * | 2013-05-21 | 2014-12-03 | 株式会社村田制作所 | 模块及其制造方法 |
CN105006475A (zh) * | 2014-04-25 | 2015-10-28 | 三星电机株式会社 | 用于移动装置的电阻组件及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007048784A (ja) * | 2005-08-05 | 2007-02-22 | Tateyama Kagaku Kogyo Kk | チップ抵抗器とその製造方法 |
-
2015
- 2015-12-29 KR KR1020150188614A patent/KR101771822B1/ko active IP Right Grant
-
2016
- 2016-05-06 CN CN201610296825.1A patent/CN106935341B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163003A (ja) * | 1996-11-28 | 1998-06-19 | Kyocera Corp | チップ抵抗器 |
CN103280436A (zh) * | 2013-04-23 | 2013-09-04 | 华为机器有限公司 | 表贴器件及其制备方法 |
CN104183557A (zh) * | 2013-05-21 | 2014-12-03 | 株式会社村田制作所 | 模块及其制造方法 |
CN105006475A (zh) * | 2014-04-25 | 2015-10-28 | 三星电机株式会社 | 用于移动装置的电阻组件及其制造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107086097A (zh) * | 2016-02-15 | 2017-08-22 | 三星电机株式会社 | 贴片电阻元件以及贴片电阻元件组件 |
CN107086097B (zh) * | 2016-02-15 | 2019-06-04 | 三星电机株式会社 | 贴片电阻元件以及贴片电阻元件组件 |
Also Published As
Publication number | Publication date |
---|---|
CN106935341B (zh) | 2020-01-07 |
KR101771822B1 (ko) | 2017-08-25 |
KR20170078267A (ko) | 2017-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10123420B2 (en) | Coil electronic component | |
US9754705B2 (en) | Resistor, method of manufacturing the same, and board having the same | |
JP2006210353A5 (zh) | ||
US9999125B2 (en) | Method for fabricating ceramic insulator for electronic packaging | |
KR20060002939A (ko) | 칩 저항기 및 그 제조 방법 | |
US10204721B2 (en) | Resistor element and method of manufacturing the same | |
CN107545968B (zh) | 电阻元件及电阻元件安装基板 | |
US9668348B2 (en) | Multi-terminal electronic component, method of manufacturing the same, and board having the same | |
CN106935341A (zh) | 片式电阻器及片式电阻器组件 | |
KR20230042242A (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
KR20170081453A (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
CN108074690A (zh) | 片式电阻器以及片式电阻器组件 | |
CN108806902A (zh) | 片式电阻器及片式电阻器组件 | |
CN106898444B (zh) | 电阻器元件及具有该电阻器元件的板 | |
US9824798B2 (en) | Resistor element and method of manufacturing the same | |
KR101883042B1 (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
KR101771836B1 (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
US10242774B2 (en) | Chip resistance element and chip resistance element assembly | |
US20090000811A1 (en) | Chip resistor and method for fabricating the same | |
US20230343492A1 (en) | Chip resistor and method of manufacturing the same | |
US20070040279A1 (en) | Switching device for altering built-in function of IC chip | |
JP2018082139A (ja) | チップ抵抗素子及びチップ抵抗素子アセンブリー | |
CN106910583B (zh) | 电阻器元件及其上安装有该电阻器元件的板 | |
JP2013165106A (ja) | 電子装置 | |
JP2012028540A (ja) | ジャンパーチップ部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |