KR20060007805A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20060007805A
KR20060007805A KR1020040057187A KR20040057187A KR20060007805A KR 20060007805 A KR20060007805 A KR 20060007805A KR 1020040057187 A KR1020040057187 A KR 1020040057187A KR 20040057187 A KR20040057187 A KR 20040057187A KR 20060007805 A KR20060007805 A KR 20060007805A
Authority
KR
South Korea
Prior art keywords
impurity
contact
forming
source
ion
Prior art date
Application number
KR1020040057187A
Other languages
English (en)
Other versions
KR100673180B1 (ko
Inventor
허현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057187A priority Critical patent/KR100673180B1/ko
Publication of KR20060007805A publication Critical patent/KR20060007805A/ko
Application granted granted Critical
Publication of KR100673180B1 publication Critical patent/KR100673180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 반도체 기판에 소오스/드레인 전극을 포함하는 고전압 트랜지스터를 형성하는 단계와, 상기 고전압 트랜지스터가 형성된 반도체 기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 패터닝하여 상기 소오스/드레인 전극을 노출시키는 콘택을 형성하는 단계와, 노출된 상기 소오스/드레인 전극에 제1 불순물을 주입하여 비정질층을 형성하는 단계와, 노출된 상기 소오스/드레인 전극에 제2 불순물을 주입하여 플러그 이온 주입을 실시한 후 상기 콘택을 채우는 콘택 플러그를 형성하거나 제2 불순물이 도핑된 다결정 실리콘 막으로 상기 콘택을 채우는 콘택 플러그를 형성하는 단계를 포함하며, 상기 제1 불순물은 상기 제2 불순물보다 무거운 이온인 반도체 장치의 제조방법을 제공한다. 본 발명에 의하면, 고전압 트랜지스터의 항복전압을 높일 수 있다.
고전압 트랜지스터, 항복전압, 오믹 콘택, 이온 주입

Description

반도체 장치의 제조방법{Method for manufacturing of semiconductor device}
도 1은 인(P)의 확산 깊이에 따른 인(P) 농도의 프로파일을 보여주는 그래프이다.
도 2는 인 도펀트에 따른 접합 프로파일을 보여주는 도면이다.
도 3 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 7은 본 발명의 실시예에 따라 무거운 이온의 이온 주입을 실시한 경우의 접합 프로파일을 보여주는 도면이다.
도 8은 드레인 전압에 따른 드레인 전류를 보여주는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 반도체 기판 110: 게이트 절연막
120: 게이트 130: 소오스/드레인 전극
140: 스페이서 150: 층간절연막
160: 콘택 170: 무거운 이온의 주입
180: 플러그 주입
본 발명은 반도체 장치의 제조방법에 관한 것으로, 더욱 상세하게는 항복전압을 증가시킬 수 있는 고전압 트랜지스터의 콘택 형성방법에 관한 것이다.
반도체 메모리는 전기의 공급이 중단됨에 따라 저장된 정보가 소멸되는 휘발성 메모리(volatile memory)와 전기의 공급이 중단되더라도 정보를 계속적으로 유지시킬 수 있는 비휘발성 메모리(non-volatile memory)로 구별된다. 비휘발성 메모리에는 EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory), 플래시 메모리(Flash Memory) 등이 있다.
플래시 메모리는 셀(cell) 구성에 따라 노아(NOR)형과 낸드(NAND)형으로 구분된다. 낸드형 플래시 메모리의 셀 어레이 영역은 복수개의 스트링으로 구성되며, 하나의 스트링(string)에 16개 또는 32개의 셀이 연결된다. 각 스트링은 직렬 연결된 드레인 선택 트랜지스터, 복수개의 셀 트랜지스터 및 소오스 선택 트랜지스터로 구성된다. 드레인 선택 트랜지스터의 드레인 영역은 비트라인과 접속되고, 소오스 선택 트랜지스터의 소오스 영역은 공통 소오스 라인과 접속된다. 상기 셀 트랜지스터의 게이트 단자에는 워드라인이 연결되어 있다. 드레인 선택 트랜지스터의 게이 트 단자에는 드레인 선택 라인이 연결되고, 소오스 선택 트랜지스터의 게이트 단자에는 소오스 선택 라인이 연결되어 있다.
이러한 낸드형 플래시 메모리 소자에서는 F-N 터널링(Fowler-Nordheim tunneling)을 사용하여 프로그램/소거 동작을 구현하기 때문에 일반적으로 고전압을 요구한다. 일반적으로 사용되는 전압은 16∼20V 영역에 있으나 최근 시도되고 있는 멀티레벨 셀(Multi Level Cell; MLC)을 구현하기 위해서는 현재의 낸드 플래시 메모리 소자의 일반적인 프로그램/소거 전압 영역인 16∼24V보다 높은 전압 인가가 필요하다. 이러한 낸드형 플래시 메모리 소자에는 펌핑 회로 및 전압 전달 회로에 사용되는 고전압 트랜지스터가 반드시 필요하며, 점점 증가하고 있는 고전압 요구에 따라 고전압 트랜지스터의 사용 전압 영역도 갈수록 증가하고 있다.
현재 사용되고 있는 고전압 트랜지스터는 실리콘 웨이퍼에 낮은 도즈(dose)의 도펀트(dopant)로 접합을 형성하여 소자의 항복전압을 높이는 방법을 일반적으로 사용하고 있다. 이러한 방식의 접합 형성은 콘택 저항을 매우 높게 만들기 때문에 접합을 노출시키는 콘택을 형성한 후 추가적인 플러그 주입(plug implant)을 실시하거나 콘택 충진 물질로 인(phosphorous; P)이 도핑된 다결정 실리콘을 사용하여 콘택 내를 충진시킨 후 후속 열처리를 통해 접합 영역으로 확산시켜 오믹 콘택이 형성되는 부근의 도핑 농도를 국부적으로 높이는 방법을 사용한다. 위의 2가지 방법에 의해 형성된 접합은 낮은 도즈의 DDD(double doped drain) 구조를 가지는 접합과 높은 도즈의 플러그 도펀트(또는 확산 도펀트)로 구성된 2중층에 의해 구성되게 된다.
이때, 고전압 트랜지스터의 항복전압을 결정하는 가장 중요한 요소는 접합의 공핍 영역의 폭이며, 이러한 공핍 영역의 폭이 클수록 콘택을 통해 유입된 고전압이 접합의 공핍 영역을 통해 많이 강하되게 되므로 높은 항복전압을 나타내게 된다. 그러므로, 고전압 트랜지스터의 요구 조건은 넓은 공핍 영역의 폭을 균일하게 형성시키는 것이 필요하다.
도 1은 900℃에서 4시간 열처리를 진행한 후, 인(P)의 확산 깊이에 따른 인(P) 농도의 프로파일을 보여주는 그래프이다. 일반적으로 고전압 트랜지스터의 접합 도펀트로 사용되는 사용되는 인(phosphorous)은 열처리 공정 시 도 1에 도시된 바와 같이 주입 프로파일(implant profile)의 꼬리(tail) 부분이 늘어지는 이상 확산 현상을 보이는 것으로 알려져 있다. 이는 일반적으로 단일 전하 인 이온(singly charged phosphorous ion)-베이컨시(vacancy) 쌍(pair)의 해리(dissociation) 현상이나 침입형 인(interstitial phosphorous)에 의한 이상 확산 현상으로 설명된다. 이러한 이상 확산 현상에 의해 오믹 콘택(ohmic contact)을 위해 주입된 인(P) 도펀트가 급속히 확산하게 되는데, 이러한 확산이 결함이 다량 생성되어 있는 표면을 따라 움직이거나 주입(implantation)되어 투영 범위차(△Rp)를 가지는 수직한(vertical) 방향으로 집중되어 고전압 트랜지스터의 접합 프로파일을 불균형하게 만드는 원인이 되며, 도 2에 나타난 바와 같이 접합에 국부적으로 공핍 영역의 폭이 작은 영역(도 2에서 A 부분)을 형성시켜 항복전압을 크게 낮추는 원인으로 작용한다.
본 발명이 이루고자 하는 기술적 과제는 고전압 트랜지스터의 항복전압을 증가시킬 수 있는 반도체 장치의 제조방법을 제공함에 있다.
본 발명은, 반도체 기판에 소오스/드레인 전극을 포함하는 고전압 트랜지스터를 형성하는 단계와, 상기 고전압 트랜지스터가 형성된 반도체 기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 패터닝하여 상기 소오스/드레인 전극을 노출시키는 콘택을 형성하는 단계와, 노출된 상기 소오스/드레인 전극에 제1 불순물을 주입하여 비정질층을 형성하는 단계와, 노출된 상기 소오스/드레인 전극에 제2 불순물을 주입하여 플러그 이온 주입을 실시하는 단계와, 상기 플러그 이온 주입된 반도체 기판 상에 도전물질을 증착하여 상기 콘택을 채우는 콘택 플러그를 형성하는 단계를 포함하며, 상기 제1 불순물은 상기 제2 불순물보다 무거운 이온인 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
또한, 본 발명은, 반도체 기판에 소오스/드레인 전극을 포함하는 고전압 트랜지스터를 형성하는 단계와, 상기 고전압 트랜지스터가 형성된 반도체 기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 패터닝하여 상기 소오스/드레인 전극을 노출시키는 콘택을 형성하는 단계와, 노출된 상기 소오스/드레인 전극에 제1 불순물을 주입하여 비정질층을 형성하는 단계와, 제2 불순물이 도핑된 다결정 실리콘막으로 상기 콘택을 채우는 콘택 플러그를 형성하는 단계를 포함하며, 상기 제 1 불순물은 상기 제2 불순물보다 무거운 이온인 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
상기 제1 불순물은 비소(As), 게르마늄(Ge) 또는 인듐(In)이고, 상기 제2 불순물은 인(P)일 수 있다.
상기 제1 불순물은 상기 제2 불순물의 투영 범위(Rp)보다 깊게 투영 범위가 형성되도록 이온 주입하는 것이 바람직하다.
상기 제1 분순물의 이온주입은, 4중극 주입법을 사용하며, 주입시 틸트 각도 α(Tan(A/B), 여기서 A는 콘택의 크기이고 B는 콘택의 깊이)는 채널링이 발생하지 않는 범위내에서 최대한으로 높여 주입하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명은 무거운 이온(heavy ion)(제1 불순물)을 주입하여 비정질층을 형성시킴과 동시에 베이컨시 등의 결함을 국부적으로 생성시킨 후, 인(P)(제2 불순물)의 플러그 주입을 이용하여 접합과 콘택 간의 오믹 콘택을 만들거나 높은 농도의 인(P)(제2 불순물)이 도핑된 다결정 실리콘을 콘택에 충진하여 이를 후속 열처리 공정에서 접합으로 확산시켜 오믹 콘택을 형성하는 방법을 제시한다.
도 3 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 3을 참조하면, 반도체 기판(100) 상에 고전압 트랜지스터를 형성한다. 고전압 트랜지스터를 형성하기 위해 먼저 반도체 기판(100) 상에 게이트 절연막(110)을 형성한다. 이어서, 도전막을 증착한 후 패터닝하여 게이트(120)를 형성한다. 게이트(120)가 형성된 반도체 기판(100)에 불순물을 이온 주입하여 소오스/드레인 전극(130)을 형성한다. 상기 소오스/드레인 전극(130)은 불순물로 인(P)을 사용하고, 1.0E12∼1.0E13 원자/㎤ 정도의 도즈로 50∼70KeV 정도의 에너지를 주입하여 형성할 수 있다. 게이트(120)의 측벽에는 스페이서(140)가 형성될 수 있다.
도 4를 참조하면, 고전압 트랜지스터가 형성된 반도체 기판(100) 상에 층간절연막(150)을 형성한다. 층간절연막(150)을 패터닝하여 소오스/드레인 전극(130)을 노출시키는 콘택(160)을 형성한다. 본 실시예에서는 층간절연막(150)이 단일의 절연막으로 형성하는 경우를 예를 들어 설명하나, 제1 및 제2 절연막이 적층된 막 또는 2층 이상이 절연막이 형성된 막일 수도 있으며, 2층 이상의 절연막이 형성된 막일 경우 그 사이에 비트라인 또는 금속 배선 등이 형성되어 있을 수 있음은 물론이다.
도 5를 참조하면, 콘택(160)을 형성한 후, 인(P)보다 무거운 이온을 선택하여 콘택(160)을 통해 노출된 소오스/드레인 전극(130)에 주입(170a, 170b)한다. 본 실시예에서는 소오스 전극(130) 또는 드레인 전극(130) 중 어느 하나를 노출시키는 콘택(160)을 형성하는 경우를 예를 들어 설명하나, 소오스 및 드레인 전극(130)을 노출시키는 콘택(160)을 동시에 형성하는 경우에도 본 발명의 기술적 사상의 범위에 속한다고 할 것이다. 이때, 주입하는 이온은 인(P)보다 무거운 비소(As), 게르마늄(Ge), 인듐(In) 등을 포함한 여러 이온들을 사용할 수 있다. 주입할 때 각 4방향으로 회전시켜 필요한 도즈의 1/4을 각각 주입하는 4중극 주입(quadrupole implantation)법을 사용하며, 주입시 틸트(tilt) 각도는 채널링(channelling)이 발생하지 않는 범위내에서 최대한으로 높인다. 틸트 각도 α는 Tan(A/B)로 구해질 수 있다(여기서 A는 콘택의 크기이고 B는 콘택의 깊이임). 틸트 각도 α는 사용되는 콘택(160)의 크기(contact size) 및 깊이에 의해 제한되게 되는데, 도 5에 도시한 바와 같이 콘택(160)의 크기 및 깊이에 따라 적절히 선택되어야 한다. 이는 콘택(160)을 통하여 접합 영역에 주입되는 무거운 이온을 균일하게 분포시키기 위함이다. 도 5에서 참조부호 '170a'는 반도체 기판(100) 표면으로부터 반시계 방향으로 90°-α의 각도로 이온 주입하는 경우를 도시하였으며, 참조부호 '170b'는 반도체 기판(100) 표면으로부터 반시계 방향으로 90°+α의 각도로 이온 주입하는 경우를 도시한 것이다. 이와 같이 4증극 주입을 이용하여 틸트를 4방향으로 회전시키면서 소오스/드레인 전극 내에 무거운 이온이 골고루 주입되도록 한다. 또한, 무거운 이온의 주입은 후속에 진행될 인(P) 주입의 투영 범위(Rp)보다 깊게 형성되어야 하며, 이때 사용하는 무거운 이온의 주입 에너지는 20∼70KeV의 값을 사용한다. 또한, 인(P)이 도핑된 다결정 실리콘을 콘택 충진물로 사용하는 경우에는 후속 열처리를 고려하여 10∼20KeV의 주입 에너지를 사용한다. 무거운 이온의 주입시 사용되는 도즈는 1.0E14∼5.0E15 원자/㎤ 영역을 사용하여 주입되는 영역에 충분한 비정 질 실리콘과 베이컨시 등의 결함을 생성할 수 있어야 한다.
도 6을 참조하면, 무거운 이온의 주입 후 인(P) 플러그 주입(180)을 진행하며, 이때의 주입 조건은 1.0E13∼1.0E14 원자/㎤ 영역의 도즈와 10∼15KeV의 에너지를 사용해서 주입을 진행한다.
플러그 주입 후 700∼1000℃ 범위의 급속 열처리 공정(Rapid Thermal Process; RTP)를 진행하거나 700∼900℃ 범위의 퍼니스 열처리(furnace anneal)를 사용하여 후속 열처리를 진행하며, 이는 주입된 도펀트를 활성화시킴과 동시에 무거운 이온의 주입에 의해 생성된 결함을 통하여 인(P)을 균일하게 확산시키고자 함이다.
플러그 주입 후에 콘택 내에 도전 물질을 매립하여 콘택 플러그를 형성한다. 상기 도전 물질은 다결정 실리콘막, 텅스텐막, 알루미늄막 등일 수 있다.
인(P) 플러그 주입을 하는 대신에 인(P)이 도핑된 다결정 실리콘을 콘택에 충진하고 후속 열처리 공정에서 접합 영역으로 확산시키는 공정으로 대체할 수도 있다. 인(P)이 도핑된 다결정 실리콘을 충진하는 경우 다결정 실리콘에 1E20 원자/㎤ 이상의 도즈로 인(P)을 도핑하여 사용한다. 상기 열처리는 700∼1000℃ 범위의 급속 열처리 공정(Rapid Thermal Process; RTP)를 진행하거나 700∼900℃ 범위의 퍼니스 열처리(furnace anneal)를 사용하여 실시할 수 있다.
본 발명의 실시예에 따라 진행한 경우의 접합 프로파일을 도 7에 나타내었다. 도 7은, 본 발명의 실시예에 따라 무거운 이온의 주입을 진행한 후 플러그 이온 주입을 실시하고 콘택 플러그와 형성하거나, 무거운 이온의 주입을 진행한 후 인(P)이 도핑된 다결정 실리콘막으로 콘택 플러그를 형성하는 경우에는 도 3의 A에서와 같은 급격히 접합 프로파일이 변하는 구간이 없으며 공핍 영역이 균일하게 형성됨을 보여주고 있다.
도 8은 드레인 전압에 따른 드레인 전류를 보여주는 그래프이다. 도 8에서, (a)는 무거운 이온의 주입을 진행하지 않고 인(P) 플러그 주입을 진행한 후 콘택 플러그를 형성한 경우의 항복전압 그래프를 보여주고 있으며, (b)는 본 발명의 실시예에 따라 무거운 이온의 주입을 진행하고 인(P) 플러그 주입을 진행한 후 콘택 플러그를 형성한 경우의 항복전압 그래프를 보여주고 있다.
도 8에서 볼 수 있는 것처럼 본 발명의 실시예에 따라 무거운 이온 주입을 통하여 인(P) 접합을 균일하게 확산시킨 경우에는 고전압 트랜지스터의 항복전압이 향상되는 것을 관찰할 수 있다.
본 발명은 상술한 바와 같이 접합 콘택 형성 후 확산 강화를 위해 무거운 이온 주입을 실시함으로서 이상 확산에 의해 발생하는 접합 프로파일의 불균형을 해소할 수 있고, 접합을 균일하게 만들어 고전압 트랜지스터의 항복전압을 향상시키게 된다. 이러한 항복전압의 향상으로 멀티레벨 셀(MLC) 등의 고전압을 요구하는 메모리 소자에 보다 폭넓게 사용 가능하다.
본 발명에 의하면, 콘택 형성 후 비소(As) 등의 무거운 이온을 주입함으로서 비정질 실리콘층을 형성하고 다량의 결함을 형성시켜 고전압 트랜지스터의 접합 도 펀트로 사용되는 인(P)의 확산을 유도함으로서 고전압 트랜지스터의 항복전압을 증가시킬 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims (12)

  1. 반도체 기판에 소오스/드레인 전극을 포함하는 고전압 트랜지스터를 형성하는 단계;
    상기 고전압 트랜지스터가 형성된 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 패터닝하여 상기 소오스/드레인 전극을 노출시키는 콘택을 형성하는 단계;
    노출된 상기 소오스/드레인 전극에 제1 불순물을 주입하여 비정질층을 형성하는 단계;
    노출된 상기 소오스/드레인 전극에 제2 불순물을 주입하여 플러그 이온 주입을 실시하는 단계; 및
    상기 플러그 이온 주입된 반도체 기판 상에 도전물질을 증착하여 상기 콘택을 채우는 콘택 플러그를 형성하는 단계를 포함하며,
    상기 제1 불순물은 상기 제2 불순물보다 무거운 이온인 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 반도체 기판에 소오스/드레인 전극을 포함하는 고전압 트랜지스터를 형성하는 단계;
    상기 고전압 트랜지스터가 형성된 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 패터닝하여 상기 소오스/드레인 전극을 노출시키는 콘택을 형성하는 단계;
    노출된 상기 소오스/드레인 전극에 제1 불순물을 주입하여 비정질층을 형성하는 단계; 및
    제2 불순물이 도핑된 다결정 실리콘막으로 상기 콘택을 채우는 콘택 플러그를 형성하는 단계를 포함하며,
    상기 제1 불순물은 상기 제2 불순물보다 무거운 이온인 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 불순물은 비소(As), 게르마늄(Ge) 또는 인듐(In)이고, 상기 제2 불순물은 인(P)인 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항 또는 제2항에 있어서, 상기 제1 불순물은 1.0E14∼5.0E15 원자/㎤의 도즈로 이온 주입하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제4항에 있어서, 상기 제2 불순물은 1.0E13∼1.0E14 원자/㎤의 도즈로 플러그 이온 주입하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제4항에 있어서, 상기 다결정 실리콘막은 상기 제2 불순물이 적어도 1E20 원자/㎤의 도즈로 도핑된 막인 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제1항 또는 제2항에 있어서, 상기 제1 불순물은 상기 제2 불순물의 투영 범위(Rp)보다 깊게 투영 범위가 형성되도록 이온 주입하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제1항에 있어서, 상기 제1 불순물은 20∼70KeV의 에너지로 이온 주입하고 상기 제2 불순물은 10∼15KeV의 에너지로 이온 주입하는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제2항에 있어서, 상기 제1 불순물은 10∼20KeV의 에너지로 이온 주입하는 것 을 특징으로 하는 반도체 장치의 제조방법.
  10. 제1항에 있어서, 상기 플러그 이온 주입을 실시하는 단계 후에,
    700∼1000℃ 범위의 온도에서 급속 열처리 공정을 실시하거나 700∼900℃ 범위의 온도에서 퍼니스 열처리를 실시하는 단계를 더 포함하는 반도체 장치의 제조방법.
  11. 제2항에 있어서, 상기 콘택 플러그를 형성하는 단계 후에,
    700∼1000℃ 범위의 온도에서 급속 열처리 공정을 실시하거나 700∼900℃ 범위의 온도에서 퍼니스 열처리를 실시하는 단계를 더 포함하는 반도체 장치의 제조방법.
  12. 제1항 또는 제2항에 있어서, 상기 제1 분순물의 이온주입은,
    4중극 주입법을 사용하며, 주입시 틸트 각도 α(Tan(A/B), 여기서 A는 콘택의 크기이고 B는 콘택의 깊이)는 채널링이 발생하지 않는 범위내에서 최대한으로 높여 주입하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020040057187A 2004-07-22 2004-07-22 반도체 장치의 제조방법 KR100673180B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057187A KR100673180B1 (ko) 2004-07-22 2004-07-22 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057187A KR100673180B1 (ko) 2004-07-22 2004-07-22 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20060007805A true KR20060007805A (ko) 2006-01-26
KR100673180B1 KR100673180B1 (ko) 2007-01-22

Family

ID=37118988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057187A KR100673180B1 (ko) 2004-07-22 2004-07-22 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100673180B1 (ko)

Also Published As

Publication number Publication date
KR100673180B1 (ko) 2007-01-22

Similar Documents

Publication Publication Date Title
JP5016769B2 (ja) 不揮発性メモリセルの均一なビット線のストラッピング
US11183509B2 (en) Non-volatile memory with silicided bit line contacts
US6744105B1 (en) Memory array having shallow bit line with silicide contact portion and method of formation
US8664706B2 (en) Current in one-time-programmable memory cells
KR100806788B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US6878596B2 (en) Method of forming high voltage junction in semiconductor device
TWI556412B (zh) 記憶元件及其製造方法
KR100673180B1 (ko) 반도체 장치의 제조방법
CN110739313B (zh) 一种非易失性存储器单元、阵列及制备方法
US6862221B1 (en) Memory device having a thin top dielectric and method of erasing same
US6868014B1 (en) Memory device with reduced operating voltage having dielectric stack
US9472655B1 (en) Method for producing a semiconductor device
US20090179275A1 (en) Semiconductor memory device junction and method of forming the same
US7026230B1 (en) Method for fabricating a memory device
KR101033224B1 (ko) 플래시 메모리소자 및 그 제조방법
KR100739960B1 (ko) 반도체 소자의 제조방법
KR20100030798A (ko) 플래시 메모리 소자 및 그 제조방법
KR20060102193A (ko) 플래쉬 메모리 소자의 ｐｍｏｓ 트랜지스터 제조방법
KR101182815B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
US7638393B2 (en) Non-volatile memory device including nitrogen pocket implants and methods for making the same
KR20090014023A (ko) 상변화 기억 소자의 제조방법
KR20060034484A (ko) 플래시 메모리의 셀 트랜지스터 제조방법
KR20070087374A (ko) 비휘발성 메모리 장치 및 그 형성 방법
KR20100025716A (ko) 반도체 소자의 게이트 패턴 형성방법
KR20070047178A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee