KR20060003640A - Plasma display panel with multi-electrodes having different distance - Google Patents
Plasma display panel with multi-electrodes having different distance Download PDFInfo
- Publication number
- KR20060003640A KR20060003640A KR1020040052605A KR20040052605A KR20060003640A KR 20060003640 A KR20060003640 A KR 20060003640A KR 1020040052605 A KR1020040052605 A KR 1020040052605A KR 20040052605 A KR20040052605 A KR 20040052605A KR 20060003640 A KR20060003640 A KR 20060003640A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- display area
- electrodes
- bus
- width
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/225—Material of electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/32—Disposition of the electrodes
- H01J2211/323—Mutual disposition of electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
다전극의 간격이 다르게 형성된 플라즈마 디스플레이 패널을 개시한다. 본 발명은 전면 기판과, X 및 Y 전극과, 상기 X 및 Y 전극 사이에 배치된 M 전극과, 이들을 매립하는 전면 유전체층을 구비하는 전면 패널;과, 전면 기판과 대향되게 배치된 배면 기판과, X, Y 및 M 전극과 교차하는 방향으로 배치된 어드레스 전극과, 이를 매립하는 배면 유전체층을 구비하는 배면 패널;과, 전면 및 배면 패널 사이에 배치되어서 방전 셀을 한정하는 격벽;과, 격벽내에 도포된 적,녹,청색의 형광체층;을 포함하고, X ,Y 및 M 전극은 화상을 구현하는 표시 영역에서의 전극간의 간격보다 기판 가장자리쪽의 비표시 영역에서의 전극간의 간격이 넓게 형성된 것으로서, 표시 영역에 위치한 X, Y 및 M 전극간의 간격보다 비표시 영역에 위치한 X, Y 및 M 전극간의 간격을 상대적으로 넓게 형성함으로써 유지 방전 구간에서 비표시 영역에서의 네온 방전을 미연에 방지한다. 이에 따라, 화상의 품위를 향상시킬 수가 있다.Disclosed is a plasma display panel having different spacing between multi-electrodes. The present invention provides a front panel comprising a front substrate, an X and Y electrode, an M electrode disposed between the X and Y electrodes, and a front dielectric layer filling the front panel; a rear substrate disposed to face the front substrate; A rear panel having an address electrode disposed in a direction intersecting the X, Y and M electrodes, and a rear dielectric layer embedded therein; a partition wall disposed between the front and rear panels to define a discharge cell; Wherein the red, green, and blue phosphor layers are formed, wherein the X, Y, and M electrodes are formed to have a larger distance between the electrodes in the non-display area at the edge of the substrate than the distance between the electrodes in the display area for implementing the image. Neon discharge in the non-display area is prevented in the sustain discharge period by forming a relatively wider distance between the X, Y, and M electrodes located in the non-display area than the distance between the X, Y, and M electrodes located in the display area. It prevents the year. Thereby, the image quality can be improved.
Description
도 1은 종래의 주방전 전극의 구조를 일부 절제도시한 사시도,1 is a perspective view showing a part of the structure of a conventional discharge electrode,
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 일부 절제하여 도시한 분리 사시도,2 is an exploded perspective view of a plasma display panel partially cut out according to an embodiment of the present invention;
도 3은 본 발명의 일 실싱예에 따른 플라즈마 표시장치의 구성도,3 is a block diagram of a plasma display device according to an embodiment of the present invention;
도 4는 본 발명의 제 1 실시예에 따른 방전 셀의 전극을 도시한 사시도,4 is a perspective view showing an electrode of a discharge cell according to the first embodiment of the present invention;
도 5는 본 발명의 제 2 실시예에 따른 방전 셀의 전극을 도시한 사시도,5 is a perspective view showing an electrode of a discharge cell according to a second embodiment of the present invention;
도 6은 본 발명의 제 3 실시예에 따른 방전 셀의 전극을 도시한 사시도,6 is a perspective view showing an electrode of a discharge cell according to a third embodiment of the present invention;
도 7은 본 발명의 제 4 실시예에 따른 방전 셀의 전극을 도시한 사시도,7 is a perspective view showing an electrode of a discharge cell according to a fourth embodiment of the present invention;
도 8은 도 2의 전극 라인에 인가되는 신호들의 파형도,8 is a waveform diagram of signals applied to the electrode line of FIG. 2;
도 9 내지 도 14는 도 8 의 벽전하 분포 변화를 도시한 것으로서,9 to 14 illustrate changes in the wall charge distribution of FIG. 8.
도 9는 도 8의 t1 ∼ t2시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도,FIG. 9 is a cross-sectional view showing a change in the wall charge distribution of discharge cells at t 1 to t 2 hours in FIG. 8;
도 10은 도 8의 t2 ∼ t3 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도, FIG. 10 is a cross-sectional view showing a change in wall charge distribution of discharge cells at t 2 to t 3 time of FIG. 8;
도 11은 도 8의 t3 ∼ t4 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도,FIG. 11 is a cross-sectional view illustrating a change in wall charge distribution of discharge cells at t 3 to t 4 hours in FIG. 8;
도 12는 도 8의 t5 ∼ t6 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도,12 is a cross-sectional view showing a change in wall charge distribution of discharge cells at t 5 to t 6 hours in FIG. 8;
도 13은 도 8의 t7 ∼ t8 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도,FIG. 13 is a cross-sectional view showing a change in wall charge distribution of discharge cells at t 7 to t 8 hours in FIG. 8;
도 14는 도 8의 t8 ∼ t12 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도이다. FIG. 14 is a cross-sectional view illustrating wall charge distribution changes of discharge cells at t 8 to t 12 hours in FIG. 8.
<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
200...플라즈마 디스플레이 패널 210...전면 패널200 ...
211...전면 기판 212...X 전극211 ...
213...Y 전극 214...버스 전극213 ... Y
215...M 전극 216...전면 유전체층215 ...
217...전면 유전체층 260...배면 패널Front
261...배면 기판 262...어드레스 전극261
263...배면 유전체층 264...격벽263 back
267...형광체층267 phosphor layer
본 발명의 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 표시 영역과 비표시 영역에서의 전극간의 간격을 달리하여 비표시 영역에서의 오방전을 방지한 다전극의 간격이 다르게 형성된 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which a multi-electrode spacing that prevents erroneous discharge in a non-display area is prevented by changing a distance between electrodes in a display area and a non-display area. will be.
통상적으로, 플라즈마 디스플레이 패널은 복수개의 전극이 형성된 두 기판상에 방전 가스를 주입하여 봉입한 다음에, 방전 전압을 인가하고, 이 방전 전압으로 인하여 두 전극 사이에 기체가 발광하게 되면 적절한 펄스 전압을 인가하여 두 전극이 교차하는 지점에 어드레싱하여 소망하는 숫자, 문자 또는 그래픽을 구현하는 평판 표시 장치를 말한다.Typically, a plasma display panel injects and discharges a discharge gas on two substrates having a plurality of electrodes, and then applies a discharge voltage. When the gas emits light between the electrodes due to the discharge voltage, an appropriate pulse voltage is applied. It refers to a flat panel display that is applied to address a point where two electrodes intersect to implement a desired number, letter or graphic.
이러한 플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대, 방전 형식에 따라 직류형과 교류형으로 분류하고, 전극들의 구성 형태에 따라서 대향 방전형 및 면 방전형으로 구분할 수 있다.Such a plasma display panel may be classified into a direct current type and an alternating current type according to a type of driving voltage applied to a discharge cell, for example, a discharge type, and may be classified into a counter discharge type and a surface discharge type according to the configuration of the electrodes.
직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전 공간에 노출되는 구조로서, 대응 전극들 사이에 전하의 이동이 직접적으로 이루어진다. 반면에, 교류형 플라즈마 디스플레이 패널은 적어도 한 전극이 유전체층에 매립되고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신에, 유전체층 표면에 방전에 의하여 생성된 이온과 전자가 부착하여 벽 전압(wall voltage)을 형성하고, 유지 전압(sustaining voltage)에 의하여 방전 유지가 가능하다.The DC plasma display panel has a structure in which all electrodes are exposed to a discharge space, and charges are directly transferred between corresponding electrodes. On the other hand, in the AC plasma display panel, at least one electrode is embedded in the dielectric layer, and instead of direct charge transfer between the corresponding electrodes, the ions and electrons generated by the discharge adhere to the surface of the dielectric layer to form a wall. It is possible to form a wall voltage and to maintain discharge by a sustaining voltage.
한편, 대향 방전형 플라즈마 디스플레이 패널은 단위 화소마다 어드레스 전 극과 주사 전극이 대향하여 마련되고, 두 전극간에 어드레싱 방전 및 유지 방전이 일어나는 방식이다. 반면에, 면 방전형 플라즈마 디스플레이 패널은 각 단위 화소마다 어드레스 전극과 그에 해당되는 유지 전극이 마련되어 어드레싱 방전과 유지 방전이 발생하게 되는 방식이다. On the other hand, in the opposite discharge type plasma display panel, an address electrode and a scan electrode are provided to face each unit pixel, and addressing discharge and sustain discharge are generated between the two electrodes. On the other hand, in the surface discharge plasma display panel, an address electrode and a sustain electrode corresponding to each unit pixel are provided to generate addressing discharge and sustain discharge.
도 1은 일본 특개평 제4-56039호에 개시된 플라즈마 디스플레이 패널(100)을 도시한 것이다.1 shows a
도면을 참조하면, 상기 플라즈마 디스플레이 패널(100)은 표시측의 유리 기판(110)의 내면에 발광을 위한 주방전셀을 확정하는 한 쌍의 주방전 전극(120)이 X 방향으로 서로 평행하게 복수쌍 배열되어 있으며, 도시되지 않은 배면측의 유리 기판으 내면에는 발광시킨 도트(dot)를 선택하기 위한 어드레스 전극이 배열되어 있다. Referring to the drawings, the
상기 유리 기판(110)의 외연부에는 구동 회로와 접속하기 위하여 주방전 전극(120)을 확대한 단자부(130)가 형성되어 있다. 상기 주방전 전극(120)은 띠모양의 투명 전극(140)과, 상기 투명 전극(140)과 연장 방향에 따라 중첩된 버스 전극(150)을 포함한다. 상기 버스 전극(150)은 투명 전극(140)에 대한 X 방향으로 돌출하고, 돌출된 부분은 단자부(110)을 포함하고, 유리 기판(110)상에 직접 형성되어 있다. In the outer edge portion of the
최근에는, 복수의 방전 전극(130) 사이에 별도의 전극을 개재시켜서 방전 전극(130)간에 롱갭(long gap) 방전을 발생시켜서 휘도를 높이는 다전극형의 플라즈마 디스플레이 패널이 개발중이다. 이러한 다전극은 서로 동일한 간격을 유지하고 있으므로, 유지 방전 구간에서 비표시 영역에서 네온 방전의 우려가 있다. Recently, a multi-electrode plasma display panel is being developed in which long gap discharge is generated between the
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 표시 영역과 비표시 영역에서의 다전극간의 간격을 서로 다르게 형성하여서 비표시 영역에서의 네온 방전이 발생되는 것을 방지한 다전극의 간격이 다르게 형성된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.The present invention is to solve the above problems, the gap between the multi-electrode in the display area and the non-display area is formed differently so that the gap of the multi-electrode to prevent the neon discharge is generated in the non-display area is formed differently It is an object to provide a plasma display panel.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 다전극의 간격이 다르게 형성된 플라즈마 디스플레이 패널은,In order to achieve the above object, a plasma display panel having a different spacing between multi-electrodes according to an aspect of the present invention is provided.
전면 기판과, 그 내표면에 형성된 X 및 Y 전극과, 단위 방전 셀에서 상기 X 및 Y 전극 사이에 배치된 M 전극과, 이들을 매립하는 전면 유전체층을 구비하는 전면 패널;과,A front panel comprising a front substrate, an X and Y electrode formed on an inner surface thereof, an M electrode disposed between the X and Y electrodes in a unit discharge cell, and a front dielectric layer embedded therein;
상기 전면 기판과 대향되게 배치된 배면 기판과, 그 내표면에 형성되며 상기 X, Y 및 M 전극과 교차하는 방향으로 배치된 어드레스 전극과, 이를 매립하는 배면 유전체층을 구비하는 배면 패널;과,A rear panel having a rear substrate disposed to face the front substrate, an address electrode formed on an inner surface thereof and disposed in a direction crossing the X, Y and M electrodes, and a rear dielectric layer embedded therein;
상기 전면 및 배면 패널 사이에 배치되어서 방전 셀을 한정하는 격벽;과,A partition wall disposed between the front and rear panels to define a discharge cell;
상기 격벽내에 도포된 적,녹,청색의 형광체층;을 포함하고,It includes; red, green, blue phosphor layer applied in the partition wall,
상기 X ,Y 및 M 전극은 화상을 구현하는 표시 영역에서의 전극간의 간격보다 기판 가장자리쪽의 비표시 영역에서의 전극간의 간격이 넓게 형성된 것을 특징으로 한다. The X, Y, and M electrodes are characterized in that the gap between the electrodes in the non-display area toward the substrate edge is wider than the gap between the electrodes in the display area for implementing the image.
또한, 상기 X, Y 및 M 전극은 각각 투명한 전극과, 상기 투명한 전극상에 중첩된 버스 전극을 포함하는 것을 특징으로 한다.In addition, the X, Y and M electrodes are each characterized in that it comprises a transparent electrode and a bus electrode superimposed on the transparent electrode.
게다가, 상기 투명 전극의 폭은 버스 전극의 폭보다 넓게 형성된 것을 특징으로 한다.In addition, the width of the transparent electrode is characterized in that formed wider than the width of the bus electrode.
더욱이, 상기 X, Y 및 M 전극은 각각 비표시 영역에서 상기 버스 전극과 일체로 연장되며, 상기 버스 전극보다 폭이 넓게 형성된 단자부를 포함하는 것을 특징으로 한다.Further, the X, Y, and M electrodes each extend integrally with the bus electrode in a non-display area, and include terminal portions formed wider than the bus electrode.
아울러, 상기 X 전극과, Y 또는 M 전극은 기판의 반대되는 방향으로 단자부가 형성된 것을 특징으로 한다.In addition, the X electrode and the Y or M electrode is characterized in that the terminal portion is formed in the opposite direction of the substrate.
또한, 상기 X 전극과 M 전극은 상기 X 전극용 투명 전극과 M 전극용 투명 전극이 표시 영역보다 비표시 영역에서 좁게 형성되는 것에 의하여 표시 영역에서의 간격보다 비표시 영역에서의 간격이 넓게 형성된 것을 특징으로 한다.In addition, the X electrode and the M electrode are formed in a wider gap in the non-display area than the gap in the display area because the transparent electrode for the X electrode and the transparent electrode for the M electrode is formed narrower than the display area. It features.
또한, 상기 X 전극과 M 전극은 비표시 영역에서의 버스 전극과 일체로 연결된 단자부의 폭이 표시 영역에서의 버스 전극의 폭과 동일하게 형성되고, X 전극용 투명 전극과 M 전극용 투명 전극이 표시 영역보다 비표시 영역에서 좁게 형성되는 것에 의하여 표시 영역에서의 간격보다 비표시 영역에서의 간격이 넓게 형성된 것을 특징으로 한다.In addition, the widths of the terminal portions integrally connected to the bus electrodes in the non-display area are formed to have the same width as those of the bus electrodes in the display area, and the transparent electrode for the X electrode and the transparent electrode for the M electrode are The gap in the non-display area is wider than that in the display area by being narrower in the non-display area than in the display area.
또한, 상기 X 전극과 M 전극은 비표시 영역에서의 버스 전극과 일체로 연결된 단자부의 폭이 표시 영역에서의 버스 전극의 폭과 동일하게 형성되고, X 전극용 투명 전극과 M 전극용 투명 전극이 비표시 영역에는 형성되지 않은 것에 의하여 표 시 영역에서의 간격보다 비표시 영역에서의 간격이 넓게 형성된 것을 특징으로 한다.In addition, the widths of the terminal portions integrally connected to the bus electrodes in the non-display area are formed to have the same width as those of the bus electrodes in the display area, and the transparent electrode for the X electrode and the transparent electrode for the M electrode are Since the non-display area is not formed, the gap in the non-display area is wider than that in the display area.
또한, 상기 X 전극과 M 전극은 비표시 영역에서의 버스 전극과 일체로 연결된 단자부의 폭이 표시 영역에서의 버스 전극의 폭과 동일하게 형성되고, M 전극용 투명 전극과 버스 전극은 상기 X 전극과 대응되는 비표시 영역에는 형성되지 않은 것에 의하여 표시 영역에서의 간격보다 비표시 영역에서의 간격이 넓게 형성된 것을 특징으로 한다.
In addition, the widths of the terminal portions integrally connected to the bus electrodes in the non-display area are formed to have the same width as that of the bus electrodes in the display area. The gap in the non-display area is wider than the gap in the display area because it is not formed in the non-display area corresponding to.
이하에서, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널을 상세하게 설명하고자 한다.
Hereinafter, a plasma display panel according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일 실시예에 따른 4전극 면방전형 플라즈마 디스플레이 패널(200)을 도시한 것이다.2 illustrates a four-electrode surface discharge
도면을 참조하면, 상기 플라즈마 디스플레이 패널(200)은 전면 패널(210)과, 상기 전면 패널(210)과 결합되는 배면 패널(260)을 포함하고 있다.Referring to the drawings, the
상기 전면 패널(210)에는 투명한 기판, 이를테면 소다 라임 글래스(soda lime glass)와 같은 전면 기판(211)이 마련되어 있다. 상기 전면 기판(211)의 내표면에는 X 및 Y 전극(212)(213)이 패턴화되어 있다. 상기 X 및 Y 전극(212)(213)은 X 방향을 따라서 스트립형으로 배치되어 있다. 한 쌍의 X 및 Y 전극(212)(213)은 단위 방전 셀(S)내에 대향되게 배치되어 있다. 상기 X 및 Y 전극(212)(213)의 아랫 면에는 이와 전기적으로 연결된 버스 전극(214)이 형성되어 있다. The
한 쌍의 X 및 Y 전극(212)(213) 사이에는 이들의 롱갭(long gap) 방전을 유도하기 위하여 M 전극(215)이 배치되어 있다. 상기 M 전극(215)은 상기 X 및 Y 전극(212)(213)과 실질적으로 동일한 방향으로 배치된 스트립형으로서, 각자 다른 전압이 인가된다. 상기 M 전극(215)의 아랫면에도 이와 전기적으로 연결된 버스 전극(214)이 형성되어 있다. An
상기 X 및 Y 전극(212)(213)과, M 전극(215)은 공히 투명한 전극, 예컨대 ITO(Indium Tin Oxide)막이 바람직하고, 버스 전극(214)은 도전성이 우수한 소재, 이를테면 은 페이스트(Ag paste)나, 크롬-구리-크롬(Cr-Cu-Cr)의 다중 금속막이 적당하다. The X and
대안으로는, 상기 X 및 Y 전극(212)(213)과, 버스 전극(214)과, M 전극(215)의 형상이나 방전 셀내에 배치되는 구조는 각 단위 방전 셀에 배치되어서 전극간의 갭(gap)으로부터 방전을 발생시킬 수 있다면 어느 하나의 형상이나 배치된 구조에 한정되는 것은 아니다. Alternatively, the shape of the X and
상기 X 및 Y 전극(212)(213)과 M 전극(215)은 전면 유전체층(216)에 의하여 매립되어 있다. 상기 전면 유전체층(216)은 투명한 유전체, 이를테면, PbO-B2O3-SiO2와 같은 고유전성의 소재를 이용하여서 전면 기판(211)상에 전면 도포되어 있다. 대안으로는, 상기 전면 유전체층(216)은 X 및 Y 전극(212)(213)과, 버스 전극(214)과, M 전극(215)이 패턴화된 부분등을 포함한 특정 부분에만 선택적으로 도포 될 수도 있을 것이다.The X and
상기 전면 유전체층(216)의 표면에는 2차 전자 방출량을 증대시키기 위하여 마그네슘 옥사이드(MgO)로 이루어진 보호막층(217)이 형성되어 있다. 상기 보호막층(217)은 전면 유전체층(216)의 표면에 전면적으로 도포되어 있다.A
상기 배면 패널(260)에는 투명한 유리 기판, 예컨대 소다 라임 글래스로 된 배면 기판(261)이 마련되어 있다. 상기 배면 기판(261)은 상기 전면 기판(211)과 대향되게 배치되어 있다.The
상기 배면 기판(261)의 내표면에는 어드레스 전극(262)이 형성되어 있다. 상기 어드레스 전극(262)은 복수의 스트립으로 이루어지고, 상기 X 및 Y 전극(212)(213)과, M 전극(215)과 교차하는 방향인 배면 기판(261)의 Y 방향과 나란하게 배치되어 있다. 상기 어드레스 전극(262)은 Y 방향으로 인접하게 배치된 방전 셀을 가로질러 연장되어 있으며, X 방향과 나란한 방향으로 소정 간격 이격되게 배치되어 있다. 상기 어드레스 전극(262)은 도전성이 우수한 금속재, 예컨대 은 페이스트로 이루어져 있다.An
상기 어드레스 전극(262)은 배면 유전체층(263)에 의하여 매립되어 있다. 상기 배면 유전체층(263)은 상기 전면 유전체층(216)과 실질적으로 동일한 고유전성 소재로 이루어져 있다.The
상기 전면 및 배면 패널(210)(260) 사이에는 격벽(264)이 배치되어 있다. 상기 격벽(264)은 어드레스 전극(262)이 배치된 방향과 직교하는 방향으로 배치된 가로 격벽(265)과, 상기 어드레스 전극(262)과 나란한 방향으로 배치된 세로 격벽 (266)을 포함하고 있다.The
상기 가로 격벽(265)은 배면 기판(261)의 X 방향을 따라서 스트립 형상으로 배치되어 있으며, 인접한 한 쌍의 가로 격벽(265)의 내측벽으로부터 대향하는 방향으로 세로 격벽(266)이 연장되어서 방전 공간을 한정하고 있다.The
상기 가로 및 세로 격벽(265)(266)은 일체로 결합되어 있으며, 구획된 방전 공간은 대략 사각 형상이다. 대안으로는, 상기 격벽(264)은 격자형(waffle type)이나, 미앤더형(meander type)이나, 델타형(delta type)등 다양한 형상으로 제조가능하며, 이에 따른 방전 공간도 원형, 삼각형, 육각형등 다양한 실시예가 존재한다고 할 것이다.The horizontal and
한편, 상기 격벽(266의 내측벽과 배면 유전체층(263)의 윗면에는 방전 셀별로 적,녹,청색의 형광체층(267)이 코팅되어 있다. 또한, 상기 전면 및 배면 패널(210)(260)과 격벽(264)에 의하여 한정된 방전 공간에는 네온(Ne)-크세논(Xe)의 방전 가스를 주입하게 된다.On the other hand, red, green, and blue phosphor layers 267 are coated on the inner walls of the
도 3은 도 2의 플라즈마 디스플레이 패널(200)을 구비한 플라즈마 표시장치(300)의 구성도이다.3 is a block diagram of a
도면을 참조하면, 상기 플라즈마 표시장치(300)는 플라즈마 디스플레이 패널(200), 영상 처리부(201), 논리 제어부(202), 어드레스 구동부(203), X 구동부(204), Y 구동부(205) 및 M 구동부(206)를 포함하고 있다.Referring to the drawings, the
상기 영상 처리부(201)는 외부 영상 신호를 처리하여 적,녹,청색의 디지털 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 포함하는 내부 영상 신호를 발생시킨다. 논리 제어부(202)는 영상 처리부(201)로부터의 내부 영상 신호에 따라 구동-제어 신호들(SM, SA, SX, SY)을 발생시킨다. The
상기 어드레스 구동부(203)는 논리 제어부(202)로부터의 어드레스 신호들(SA)을 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스 전극 라인(A1, ... Am)에 인가한다. The
상기 M 구동부(206)는 논리 제어부(202)로부터 M 구동-제어 신호(SM)에 따라 동작하여 M 전극 라인(M1, ..., Mn)을 구동한다. X 구동부(204)는 논리 제어부(202)로부터 X 구동-제어 신호(SX)에 따라 동작하여 X 전극 라인(X1, ..., Xm
)을 구동한다. 상기 Y 구동부(205)는 논리 제어부(202)로부터의 Y 구동-제어 신호(SY)에 따라 동작하여 Y 전극 라인(Y1, ..., Yn)을 구동한다.The drive M 206 M driven from the logic controller (202) operates in accordance with a control signal (S M) M electrode lines and drives the (M 1, ..., M n ).
이때, M 전극 라인(M1, ..., Mn) 각각에 주사 펄스가 순차적으로 인가됨과 동시에 어드레스 전극 라인(A1, ... Am)중에서 선택된 어드레스 전극 라인에 데이터 펄스가 인가되는 어드레싱이 수행된다.At this time, scanning pulses are sequentially applied to each of the M electrode lines M 1 ,..., And M n and data addressing is applied to the address electrode lines selected from among the address electrode lines A 1 , ... Am. This is done.
다음에, 어드레싱에 의하여 선택된 방전 셀들이 디스플레이-유지 방전을 일으키도록 모든 X 전극 라인(X1, ..., Xn)과 모든 Y 전극 라인(Y1, ..., Yn) 사이에 교류 전압이 인가된다. Next, between all X electrode lines (X 1 , ..., X n ) and all Y electrode lines (Y 1 , ..., Y n ) so that the discharge cells selected by addressing cause display-holding discharges. AC voltage is applied.
이에 따라, 모든 X 및 Y 전극 라인쌍(X1Y1, X2Y2, ..., X nYn) 및 모든 Y 및 X 전극 라인쌍(Y1X2, Y2X3, ..., Yn -1 Xn) 에 의하여 방전 셀들이 설정될 수가 있다.Accordingly, all X and Y electrode line pairs (X 1 Y 1 , X 2 Y 2 ,..., X n Y n ) and all Y and X electrode line pairs (Y 1 X 2 , Y 2 X 3 ,. ..., Y n -1 X n ), the discharge cells can be set.
또한, 상기 어드레싱에 의하여, 선택된 방전 셀의 X 및 Y 전극 공히 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되고, 선택되지 않은 방전 셀의 X 및 Y 전극중 적어도 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다. 예컨대, 연속적으로 배열된 4개의 M 전극 라인에 있어서, 선택된 두 방전 셀들 사이에 선택되지 않은 두 방전 셀들이 있는 경우, 선택되지 않은 두 방전 셀 각각의 X 및 Y 전극중 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다. 따라서, 모든 X 및 Y 전극 라인 및 모든 Y 및 X 전극 라인에 의하여 방전 셀들이 설정되면서도 순차적(progressive) 구동 방식이 적용될 수가 있다.Further, by the addressing, a wall charge state necessary for display-holding discharge is formed for both the X and Y electrodes of the selected discharge cell, and at least one of the X- and Y electrodes of the unselected discharge cell is required for display-holding discharge. No wall charge is formed. For example, in four M electrode lines arranged in series, if there are two unselected discharge cells between two selected discharge cells, display-maintained discharge at either of the X and Y electrodes of each of the two unselected discharge cells. The wall charge state necessary for Therefore, while the discharge cells are set by all the X and Y electrode lines and all the Y and X electrode lines, a progressive driving method can be applied.
도 4는 본 발명의 제 1 실시예에 따른 표시 영역과 비표시 영역에서의 전극의 구조를 도시한 것이다.4 illustrates structures of electrodes in the display area and the non-display area according to the first embodiment of the present invention.
이때, 표시 영역은 화상을 구현하는 영역을 말하는 것이고, 비표시 영역은 기판의 가장자리를 따라서 외부 회로 기판과의 단자 접속등을 위하여 형성되는 영역을 말한다. In this case, the display area refers to an area for implementing an image, and the non-display area refers to an area formed for terminal connection with an external circuit board along the edge of the substrate.
도 4를 참조하면, 전면 기판(411) 상에는 일방향으로 X 전극(412)과 Y 전극(413)이 배치되어 있다. 상기 X 및 Y 전극(413) 사이에는 M 전극(414)이 배치되어 있다. 상기 X 및 Y 전극(412)(413)과, M 전극(414)은 공히 스트립형이며, 단일 방 전 셀에 3 전극이 나란하게 위치하고 있다.Referring to FIG. 4, the
상기 X 전극(412)은 전면 기판(411)의 표면에 형성된 X 전극용 투명 전극(415)과, 상기 투명 전극(415)과 전기적으로 연결된 X 전극용 버스 전극(416)을 포함하고 있다. 상기 X 전극용 버스 전극(416)은 X 전극용 투명 전극(415)의 길이 방향을 따라 형성되어서 표시 영역으로부터 비표시 영역까지 연장되어 있으며, 비표시 영역에서는 외부 단자와의 원할한 접속을 위하여 확대된 X 전극용 단자부(417)가 형성되어 있다. 상기 X 전극용 단자부(417)는 상기 X 전극용 버스 전극(416)과 일체로 형성되어 있다.The
상기 Y 전극(413)은 전면 기판(411)의 표면에 형성된 Y 전극용 투명 전극(418)과, 상기 Y 전극용 투명 전극(418)과 전기적으로 연결된 Y 전극용 버스 전극(419)을 포함하고 있다. 상기 Y 전극용 버스 전극(419)은 상기 Y 전극용 투명 전극(418)과 표시 영역과 비표시 영역의 일부에서 중첩되어 있으며, 비표시 영역에서는 확대된 Y 전극용 단자부(420)가 연결되어 있다. 상기 Y 전극용 단자부(420)는 전면 기판(411) 상에서 상기 X 전극용 단자부(417)와 서로 다른 방향으로 배치되어 있다.The
상기 M 전극(414)은 전면 기판(411)의 표면에 형성된 M 전극용 투명 전극(421)과, 상기 M 전극용 투명 전극(421)과 전기적으로 연결되며 이와 중첩된 M 전극용 버스 전극(422)을 포함하고 있다. 상기 M 전극용 버스 전극(422)은 비표시 영역에서 확대된 M 전극용 단자부(423)가 연결되어 있다. 상기 M 전극용 단자부(423)는 상기 Y 전극용 단자부(420)와 동일한 방향으로 배치되어 있으며, X 전극용 단자 부(417)와 서로 다른 방향으로 배치되어 있다.The
이때, 표시 영역에서의 X 전극(412)과 M 전극(414)간의 간격(B)과, 비표시 영역에서의 X 전극(412)과 M 전극(414)간의 간격(A)이 서로 다르게 형성되어 있다.In this case, the distance B between the
즉, 표시 영역에서의 X 전극용 투명 전극(415)의 폭(W3)은 X 전극용 버스 전극(416)의 폭(W2)보다 넓게 형성되어 있다. 또한, 상기 X 전극용 버스 전극(416)의 폭(W2)은 이와 일체로 연장되어서 비표시 영역에 형성된 X 전극용 단자부(417)의 폭(W1)보다 좁게 형성되어 있다. 상기 X 전극용 투명 전극(415)은 비표시 영역에는 형성되어 있지 않다. 대안으로는, 상기 X 전극용 투명 전극(415)은 비표시 영역에서 상기 X 전극용 단자부(417)보다 작은 폭을 가지고 중첩될 수도 있다.That is, the width W 3 of the
또한, 표시 영역에서의 M 전극용 투명 전극(421)의 폭(W6)은 M 전극용 버스 전극(422)의 폭(W5)보다 넓게 형성되어 있다. 상기 M 전극용 버스 전극(422)의 폭(W5)은 비표시 영역에 형성되며, X 전극용 단자부(417)의 반대쪽에 배치된 M 전극용 단자부(423)의 폭(W4)보다 좁게 형성되어 있다. 상기 M 전극용 투명 전극(421)은 X 전극용 단자부(417)와 대응되는 부분에서 표시 영역의 폭(W6)보다 비표시 영역의 폭(W7)이 좁게 형성되어 있다. In addition, the width W 6 of the M electrode
그리고, 표시 영역에서의 X 전극(412)과 M 전극(414)간의 간격(B), 즉, X 전극용 투명 전극(415)과 M 전극용 투명 전극(421)과의 간격(B)보다 비표시 영역에서 의 X 전극(412)과 M 전극(414)간의 간격(A), 즉, X 전극용 단자부(417)와 M 전극용 투명 전극(422)과의 간격(B)은 좁게 형성되어 있다.The interval B between the
이렇게 비표시 영역에서는 X 및 M 전극용 투명 전극(416)(421)을 줄이거나, 형성시키지 않게 됨에 따라서, 표시 영역에서와 X 및 M 전극용 투명 전극(416)(412)와의 간격이 서로 다르게 형성되어 있다.As the
이처럼, 상기 X 및 M 전극(412)(414)간의 간격이 비표시 영역에서 벌어짐에 따라서 네온 방전일 발생되는 현상을 줄일 수 있다.As such, as the gap between the X and
표 1은 본 출원인의 실험에 따른 비표시 영역에서의 네온 방전의 발생여부를 측정한 것이다.Table 1 measures the occurrence of neon discharge in the non-display area according to the applicant's experiment.
<표 1>TABLE 1
여기서, A는 비표시 영역에서의 X 및 M 전극(412)(414)간의 간격의 변화이고, B는 표시 영역에서의 X 및 M 전극(412)(414)간의 간격이고, 오방전 개수는 비표시 영역에서의 오방전이 발생한 방전 셀의 개수이다.Here, A is a change in the spacing between the X and
표 1을 참조하면, 표시 영역에서의 X 및 M 전극(412)(414)간의 간격(B)을 85 마이크로미터로 고정하고, 비표시 영역에서의 X 및 M 전극(412)(414)간의 간격(A)을 85, 87.5, 90, 92.5, 95, 97.5, 100 마이크로미터로 변화시킬 때, 오방전의 개수는 3, 3, 1 , 0, 0, 0, 0 이였다.Referring to Table 1, the distance B between the X and
즉, 표시 영역에서의 X 및 M 전극(412)(414)간의 간격(B)보다 비표시 영역에 서의 X 및 M 전극(412)(414)간의 간격(A)을 넓게 할수록 오방전이 일어나지 않는 다는 것을 알 수 있다.That is, as the distance A between the X and
도 5는 본 발명의 제 2 실시예에 따른 표시 영역과 비표시 영역에서의 전극의 구조를 도시한 것이다.5 illustrates structures of electrodes in a display area and a non-display area according to a second embodiment of the present invention.
도 5를 참조하면, 전면 기판(511) 상에는 단위 방전 셀에 해당되는 곳에 X 및 Y 전극(512)(513)과, 그 사이의 영역에 M 전극(514)이 형성되어 있다.Referring to FIG. 5, X and
본 실시예에서는 X 및 M 전극(512)(514)간의 간격이 표시 영역과 비표시 영역에서 서로 다르게 형성되며, 비표시 영역에서의 전극 단자부의 폭과 표시 영역에서의 버스 전극의 폭을 동일하게 한 것이다.In this embodiment, the distance between the X and
즉, 표시 영역에서의 X 전극용 투명 전극(515) 상에는 X 전극용 버스 전극(516)이 중첩되어 있고, 상기 X 전극용 버스 전극(516)은 비표시 영역에서의 X 전극용 단자부(517)와 연결되어 있다. 상기 X 전극용 투명 전극(515)의 폭(W10)은 비표시 영역에서 이보다 좁은 폭(W11)을 가지고 형성되어 있다. 상기 X 전극용 버스 전극(516)의 폭(W9)은 X 전극용 단자부(517)의 폭(W8)과 실질적으로 동일하다.That is, the X
그리고, 표시 영역에서의 M 전극용 투명 전극(521) 상에는 M 전극용 버스 전극(522)의 중첩되어 있고, 상기 M 전극용 버스 전극(522)은 비표시 영역에서의 M 전극용 단자부(523)와 연결되어 있다. 상기 M 전극용 투명 전극(521)의 폭(W14)은 비표시 영역에서 이보다 좁은 폭(W15)을 가지고 형성되어 있다. 상기 M 전극용 버스 전극(522)의 폭(W13)은 M 전극용 단자부(523)의 폭(W12)과 실질적으로 동일하며, M 전극용 단자부(523)는 상기 X 전극용 단자부(517)의 반대쪽에 형성되어 있다.The M
한편, Y 전극(513)은 Y 전극용 투명 전극(518)과, 그 상면에 중첩된 Y 전극용 버스 전극(519)과, 상기 Y 전극용 버스 전극(519)과 연결된 Y 전극용 단자부(520)를 포함하고 있으며, 상기 M 전극(514)과 동일한 방향에서 실질적으로 동일한 형상으로 위치하고 있다. On the other hand, the
이때, 비표시 영역에서의 X 및 M 전극(512)(514)의 간격(C), 즉, 비표시 영역에서의 X 전극용 투명 전극(515)과 이와 대응되는 위치의 M 전극용 투명 전극(521)의 간격(C)은 표시 영역에서의 X 및 M 전극(512)(514)의 간격(D), 즉, 표시 영역에서의 X 전극용 투명 전극(515)과 M 전극용 투명 전극(521)의 간격(D)보다 넓게 형성되어 있다. In this case, the distance C between the X and
표 2는 본 출원인의 실험에 따른 비표시 영역에서의 네온 방전의 발생여부를 측정한 것이다.Table 2 measures the occurrence of neon discharge in the non-display area according to the applicant's experiment.
<표 2>TABLE 2
여기서, C는 비표시 영역에서의 X 및 M 전극(512)(514)간의 간격의 변화이고, D는 표시 영역에서의 X 및 M 전극(512)(514)간의 간격이고, 오방전 개수는 비표시 영역에서의 오방전이 발생한 방전 셀의 개수이다.Where C is a change in the spacing between the X and
표 2를 참조하면, 표시 영역에서의 X 및 M 전극(512)(514)간의 간격(D)을 85 마이크로미터로 고정하고, 비표시 영역에서의 X 및 M 전극(512)(514)간의 간격(C)을 85, 87.5, 90, 92.5, 95, 97.5, 100 마이크로미터로 변화시킬 때, 오방전의 개수는 3, 1, 0, 0, 0, 0, 0 이였다.Referring to Table 2, the distance D between the X and
즉, 표시 영역에서의 X 및 M 전극(512)(514)간의 간격(D)보다 비표시 영역에서의 X 및 M 전극(512)(514)간의 간격(C)을 넓게 할수록 오방전이 일어나지 않는 다는 것을 알 수 있다.That is, as the distance C between the X and
도 6은 본 발명의 제 3 실시예에 따른 표시 영역과 비표시 영역에서의 전극의 구조를 도시한 것이다.6 illustrates structures of electrodes in a display area and a non-display area according to a third embodiment of the present invention.
도면을 참조하면, 전면 기판(611) 상에는 단위 방전 셀내에 X 및 Y 전극(612)(613)과, 그 사이에 M 전극(614)이 형성되어 있다.Referring to the drawings, on the
본 실시예에서는 X 및 M 전극(612)(614)간의 간격이 표시 영역과 비표시 영역에서 서로 다르게 형성되며, 표시 영역에서의 버스 전극의 폭과 비표시 영역에서의 전극 단자부의 폭을 동일하게 하고, 비표시 영역에서의 투명 전극을 형성시키는 않은 것이다.In this embodiment, the distance between the X and
즉, 표시 영역에서의 X 전극용 투명 전극(615) 상에는 X 전극용 버스 전극(616)이 중첩되어 있고, 상기 X 전극용 버스 전극(616)은 비표시 영역에서의 X 전극용 단자부(617)와 연결되어 있다. 상기 X 전극용 버스 전극(616)의 폭(W17)은 X 전극용 단자부(617)의 폭(W16)과 실질적으로 동일하다. 또한, X 전극용 투명 전극(615)은 비표시 영역에는 형성되어 있지 않다.
That is, the X
그리고, 표시 영역에서의 M 전극용 투명 전극(621) 상에는 M 전극용 버스 전극(622)과 중첩되어 있고, 상기 M 전극용 버스 전극(622)은 비표시 영역에서의 M 전극용 단자부(623)와 연결되어 있다. 상기 M 전극용 버스 전극(622)의 폭(W20)은 M 전극용 단자부(623)의 폭(W19)과 실질적으로 동일하며, M 전극용 단자부(623)는 상기 X 전극용 단자부(617)의 반대쪽에 형성되어 있다. 또한, 상기 M 전극용 투명 전극(621)은 비표시 영역에는 형성되어 있지 않다.The M
한편, Y 전극(613)은 Y 전극용 투명 전극(618)과, 그 상면에 중첩된 Y 전극용 버스 전극(619)과, 상기 Y 전극용 버스 전극(619)과 연결된 Y 전극용 단자부(620)를 포함하고 있으며, 상기 M 전극(614)과 동일한 방향에서 실질적으로 동일한 형상으로 위치하고 있다.On the other hand, the
여기서, 비표시 영역에서의 X 및 M 전극(612)(614)의 간격(F), 즉, 비표시 영역에서의 X 전극용 단자부(617)와 이와 대응되는 곳의 M 전극용 버스 전극(622)의 간격(F)는 표시 영역에서의 X 및 M 전극(612)(614)의 간격(E), 즉, 표시 영역에서의 X 전극용 투명 전극(615)과 M 전극용 투명 전극(621)의 간격(E)보다 넓게 형성되어 있다.Here, the interval F between the X and
표 3은 본 출원인의 실험에 따른 비표시 영역에서의 네온 방전의 발생 여부를 측정한 것이다.Table 3 measures the occurrence of neon discharge in the non-display area according to the experiment of the applicant.
<표 3>TABLE 3
여기서, F는 비표시 영역에서의 X 및 M 전극(612)(614)간의 간격의 변화이고, E는 표시 영역에서의 X 및 M 전극(612)(614)간의 간격이고, 오방전 개수는 비표시 영역에서의오방전이 발생한 방전 셀의 개수이다.Where F is a change in the spacing between the X and
표 3을 참조하면, 표시 영역에서의 X 및 M 전극(612)(614)간의 간격(E)을 85 마이크로미터로 하고, 비표시 영역에서의 X 및 M 전극(612)(614)간의 간격(F)을 85, 87.5, 90, 92.5, 95, 97.5, 100 마이크로미터로 변화시킬 때, 오방전의 개수는 3, 1, 0, 0, 0, 0, 0 이였다. 이처럼, 비표시 영역에서의 X 및 M 전극(612)(614)간의 간격을 넓게 할수록 오방전이 일어나지 않는다.Referring to Table 3, the spacing E between the X and
도 7은 본 발명의 제 4 실시예에 따른 표시 영역과 비표시 영역에서의 전극의 구조를 도시한 것이다.7 illustrates structures of electrodes in the display area and the non-display area according to the fourth embodiment of the present invention.
도면을 참조하면, 전면 기판(711) 상에는 단위 방전 셀내에 X 및 Y 전극(712)(713)과, 그 사이에 M 전극(714)이 형성되어 있다.Referring to the drawing, on the
본 실시예에서는 X 및 M 전극(712)(714)간의 간격이 표시 영역과 비표시 영역에서 서로 다르게 형성되며, 표시 영역에서의 버스 전극의 폭과 비표시 영역에서의 전극 단자부의 폭을 동일하게 하고, 비표시 영역에서의 버스 전극과 투명 전극을 공히 형성시키지 않은 경우이다.In this embodiment, the distance between the X and
즉, 표시 영역에서의 X 전극용 투명 전극(715) 상에는 X 전극용 버스 전극(716)이 중첩되어 있고, 상기 X 전극용 버스 전극(716)은 비표시 영역에서의 X 전극용 단자부(717)와 연결되어 있다. 상기 X 전극용 버스 전극(716)의 폭(W24)은 X 전극용 단자부(717)의 폭(W23)과 실질적으로 동일하다. 또한, X 전극용 투명 전극(715)은 비표시 영역에는 형성되어 있지 않다.That is, the X
그리고, 표시 영역에서의 M 전극용 투명 전극(721) 상에는 M 전극용 버스 전극(722)이 중첩되어 있고, 상기 M 전극용 버스 전극(722)은 비표시 영역에서의 M 전극용 단자부(723)와 연결되어 있다. 상기 M 전극용 버스 전극(722)의 폭(W27)은 M 전극용 단자부(723)의 폭(W26)과 실질적으로 동일하며, M 전극용 단자부(723)는 상기 X 전극용 단자부(717)의 반대쪽에 형성되어 있다. 또한, 상기 X 전극용 단자부(712)와 대응되는 곳에는 상기 M 전극용 투명 전극(721)과 버스 전극(722)은 비표시 영역에는 형성되어 있지 않다.The M
한편, Y 전극(713)은 Y 전극용 투명 전극(718)과, 그 상면에 중첩된 Y 전극용 버스 전극(719)과, 상기 Y 전극용 버스 전극(719)과 연결된 Y 전극용 단자부(720)를 포함하고 있으며, 상기 M 전극(714)과 동일한 방향에서 실질적으로 동일한 형상으로 위치하고 있다.Meanwhile, the
이때, 비표시 영역에서의 X 및 M 전극(712)(714)의 간격(G), 즉, 비표시 영역에서의 X 전극용 단자부(717)와 M 전극(714)의 간격(G)는 표시 영역에서의 X 및 M 전극(712)(714), 즉, 표시 영역에서의 X 전극용 투명 전극(715)과 M 전극용 투명 전극(721)의 간격(H)보다 넓게 형성되어 있다. At this time, the interval G between the X and
도 8 은 도 3의 플라즈마 디스플레이 패널(20)의 전극 라인에 인가되는 신호를 나타내는 것이고, 도 9 내지 도 14는 도 8의 t1 내지 t12 시간에서의 단위 방전 셀의 벽전하 분포 변화를 나타낸 것이다.FIG. 8 illustrates a signal applied to an electrode line of the plasma display panel 20 of FIG. 3, and FIGS. 9 to 14 illustrate changes in wall charge distribution of unit discharge cells at t 1 to t 12 hours in FIG. 8. will be.
도 8을 참조하면, 단위 서브필드의 최종 시점(t12)의 직전에 최종 디스플레이-유지 펄스가 모든 X 전극 라인에 인가되므로 , 어느 한 단위 서브필드의 최종 시점(t12) 즉, 단위 서브 필드에 이어지는 단위 서브필드의 최초 시점(t1)에서는 이전 서브 필드에서 선택되었던 방전 셀들의 X 전극 주위의 부극성의 벽전하들이 형성되고, 이전 서브필드에서 선택되었던 방전 셀들의 Y 전극 주위에 정극성의 벽전하들이 형성된다.Referring to Figure 8, the unit sub immediately before the end time (t 12) of the field, the final display-sustain pulse is therefore applied to all the X electrode lines, any of units (t 12) end point in the sub-field that is, units of the sub-fields At the initial time point t 1 of the unit subfield following, negative wall charges are formed around the X electrode of the discharge cells selected in the previous subfield, and positive polarities are formed around the Y electrode of the discharge cells selected in the previous subfield. Wall charges are formed.
도 8 및 도 9를 참조하면, 단위 서브필드의 리셋팅 시간(R)의 벽전하 소거 시간(t1 ∼ t2)에서는 모든 Y 전극라인에 제 2 전압(Vs)의 펄스가 인가되는 동안에 모든 M 전극 라인에 인가되는 전압이 제 2 전압(Vs)으로부터 제 3 전압으로서의 접지 전압(VG)까지 지속적으로 하강된다. 이 시간(t1 ∼ t2)에서, X 전극 라인과 어드레스 전극 라인에는 접지 전압(VG)이 인가된다. 이에 따라, 모든 방전 셀들의 전극들 사이에서 약한 방전들이 일어나면서 모든 방전 셀들의 벽전하들이 소거된다.8 and 9, in the wall charge erase time t 1 to t 2 of the resetting time R of the unit subfield, all pulses of the second voltage Vs are applied to all the Y electrode lines. The voltage applied to the M electrode line is continuously lowered from the second voltage Vs to the ground voltage V G as the third voltage. At this time t 1 to t 2 , the ground voltage V G is applied to the X electrode line and the address electrode line. Accordingly, wall discharges of all the discharge cells are erased while weak discharges occur between the electrodes of all the discharge cells.
도 8 및 도 10을 참조하면, 벽전하 축적 시간(t2 ∼ t3) 에서는 X 전극 라인 및 Y 전극 라인 및 어드레스 전극 라인에서는 접지 전압(VG)이 인가된 상태에서 모든 M 전극 라인에 인가되는 전압이 제 2 전압(Vs)보다 제 4 전압(VSET)만큼 더 높은 제 1 전압(VSET+Vs)까지 지속적으로 상승된다. 여기서, 실선으로 도시된 바와 같이 비선형적으로 상승되거나, 점선으로 도시된 바와 같이 선형적으로 상승될 수가 있다. 이에 따라, 모든 방전 셀들의 전극들 사이에서 약한 방전이 일어나면서, M 전극 주위에 부극성 벽전하들이 많이 형성되고, 나머지 전극들 주위에 정극성 벽전하들이 형성된다.8 and 10, the wall charge accumulation time t 2 to t 3 is applied to all M electrode lines while the ground voltage V G is applied to the X electrode line, the Y electrode line, and the address electrode line. The voltage to be continuously increased to the first voltage V SET + Vs which is higher by the fourth voltage V SET than the second voltage Vs. Here, it may be raised nonlinearly as shown by the solid line, or it may be raised linearly as shown by the dotted line. Accordingly, while a weak discharge occurs between the electrodes of all the discharge cells, a large number of negative wall charges are formed around the M electrode, and positive wall charges are formed around the remaining electrodes.
도 8 및 도 11을 참조하면, 벽전하 배분 시간(t3 ∼ t4)에서는, 모든 X 전극 라인과 Y 전극 라인에 인가되는 전압이 제 2 전압(VS)으로 유지되고, 어드레스 전극 라인에 접지 전압(VG)이 인가된 상태에서, 모든 M 전극 라인에 인가되는 전압이 제 2 전압(VS)으로부터 제 3 전압으로서의 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 실선으로 도시된 바와 같이 비선형적으로 하강되거나, 점선으로 도시된 바와 같이 선형적으로 하강될 수 있다. 이에 따라, 모든 방전 셀의 전극들 사이에서 약한 방전이 일어나면서, M 전극 주위의 부극성 벽전하의 일부가 X 및 Y 전극 주위로 이동한다. 또한, 어드레스 전극들 주위의 정극성 벽전하가 보다 많아진다.8 and 11, the wall charge distribution time (t 3 ~ t 4), the voltage applied to all the X electrode lines and Y-electrode lines are maintained at a second voltage (V S), the address electrode lines In the state where the ground voltage V G is applied, the voltage applied to all M electrode lines is continuously lowered from the second voltage V S to the ground voltage V G as the third voltage. Here, it may be nonlinearly lowered as shown by the solid line or linearly lowered as shown by the dashed line. As a result, a weak discharge occurs between the electrodes of all the discharge cells, and a part of the negative wall charges around the M electrode moves around the X and Y electrodes. In addition, more positive wall charges around the address electrodes.
이에 따라, X 전극 라인 및 Y 전극 라인의 벽전위가 어드레스 전극 라인의 벽전위보다 낮고 M 전극 라인의 벽전위보다 높아진다. 이에 따라, 이어지는 어드레싱 시간(A)에서 선택된 어드레스 전극 라인과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VG)이 낮아질 수 있다.Accordingly, the wall potentials of the X electrode line and the Y electrode line are lower than the wall potential of the address electrode line and higher than the wall potential of the M electrode line. Accordingly, the addressing voltages V A -V G required for the counter discharge between the selected address electrode line and the Y electrode line may be lowered at the subsequent addressing time A. FIG.
도 8 및 도 12를 참조하면, 이어지는 어드레싱 시간(A)에서, 어드레스 전극 라인에 디스플레이 데이터 신호가 인가되고, 제 2 전압(VS)보다 낮은 제 5 전압 (VSCAN)으로 바이어싱된 M 전극 라인에 접지 전압(VG)의 주사 펄스가 순차적으로 인가된다. 각 어드레스 전극 라인에 인가되는 디스플레이 데이터 신호는 방전 셀을 선택할 경우에 정극성 어드레싱 전압을, 그렇지 않을 경우에 접지 전압을 가진다. 여기서, 모든 X 전극 라인에는 접지 전압이 인가되고, 모든 Y 전극 라인에는 상기 제 2 전압(VS)이 인가된다. 이에 따라, 선택된 방전 셀에 있어서, 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레싱 전압(VA)의 디스플레이 데이터 신호가 인가되면, 어드레싱 방전이 일어난다. 이 어드레싱 방전으로 인하여 선택된 방전 셀의 X 및 M 전극 주위에는 정극성의 벽전하가 형성되고, 선택된 방전 셀의 Y 및 어드레스 전극 주위에는 부극성의 벽전하가 형성된다.8 and 12, at a subsequent addressing time A, a display data signal is applied to an address electrode line and biased with a fifth voltage V SCAN lower than the second voltage V S. Scanning pulses of ground voltage V G are sequentially applied to the line. The display data signal applied to each address electrode line has a positive addressing voltage when the discharge cell is selected and a ground voltage otherwise. Here, the ground voltage is applied to all the X electrode lines, and the second voltage V S is applied to all the Y electrode lines. Accordingly, in the selected discharge cell, when the display data signal of the positive addressing voltage V A is applied while the scan pulse of the ground voltage V G is applied, addressing discharge occurs. Due to this addressing discharge, positive wall charges are formed around the X and M electrodes of the selected discharge cell, and negative wall charges are formed around the Y and address electrodes of the selected discharge cell.
도 8, 도 13 및 도 14를 참조하면, 이어지는 디스플레이-유지 시간(S)에 있어서, 모든 M 전극 라인에 제2 전압(VS)이 인가되고 모든 어드레스 전극 라인에 접지 전압(VG)이 인가된 상태에서, 모든 X 전극 라인과 모든 Y 전극 라인에 상기 제 2 전압(VS)의 디스플레이-유지 펄스가 교호하게 인가된다. 이에 따라, 어드레싱 시간(A)에서 상기 상태로 벽전하가 형성되었던 방전 셀에서 디스플레이-유지를 위한 방전을 일으킨다.8, 13, and 14, in the following display-hold time S, a second voltage V S is applied to all M electrode lines and a ground voltage V G is applied to all address electrode lines. In the applied state, the display-holding pulse of the second voltage V S is alternately applied to all X electrode lines and all Y electrode lines. This causes a discharge for display-holding in the discharge cell in which the wall charge was formed in this state at the addressing time A. FIG.
이상의 설명에서와 같이 본 발명의 다전극의 간격이 다르게 형성된 플라즈마 디스플레이 패널은 다음과 같은 효과를 얻을 수 있다. As described above, the plasma display panel having different spacings of the multi-electrodes of the present invention can obtain the following effects.
첫째, 표시 영역에 위치한 X, Y 및 M 전극간의 간격보다 비표시 영역에 위치한 X, Y 및 M 전극간의 간격을 상대적으로 넓게 형성함으로써 유지 방전 구간에서 비표시 영역에서의 네온 방전을 미연에 방지한다. 이에 따라, 화상의 품위를 향상시킬 수가 있다.First, the distance between the X, Y, and M electrodes located in the non-display area is made larger than that between the X, Y, and M electrodes located in the display area, thereby preventing neon discharge in the non-display area in the sustain discharge period. . Thereby, the image quality can be improved.
둘째, 모든 X 및 Y 전극 사이에 형성된 M 전극이 주사되면서 어드레싱이 수행됨에 따라서, 모든 X 및 Y 전극에 의한 방전 셀을 설정할 수가 있다.Second, as addressing is performed while the M electrodes formed between all the X and Y electrodes are scanned, the discharge cells by all the X and Y electrodes can be set.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040052605A KR20060003640A (en) | 2004-07-07 | 2004-07-07 | Plasma display panel with multi-electrodes having different distance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040052605A KR20060003640A (en) | 2004-07-07 | 2004-07-07 | Plasma display panel with multi-electrodes having different distance |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060003640A true KR20060003640A (en) | 2006-01-11 |
Family
ID=37106053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040052605A KR20060003640A (en) | 2004-07-07 | 2004-07-07 | Plasma display panel with multi-electrodes having different distance |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060003640A (en) |
-
2004
- 2004-07-07 KR KR1020040052605A patent/KR20060003640A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3688055B2 (en) | Surface discharge type PDP | |
JP3591971B2 (en) | AC type PDP and driving method thereof | |
KR100749602B1 (en) | Method for driving plasma display panel and plasma display device | |
JP3644789B2 (en) | Plasma display panel and driving method thereof | |
KR100647632B1 (en) | Plasma display panel | |
KR100670297B1 (en) | Plasma display panel | |
KR20060003640A (en) | Plasma display panel with multi-electrodes having different distance | |
KR100615269B1 (en) | Plasma display panel | |
KR100715626B1 (en) | Plasma display panel with elecrode arrangement for long-gap glow discharge and driving methods thereof | |
KR101095822B1 (en) | Plasma display panel | |
KR100469697B1 (en) | Plasma Display Panel | |
KR100719545B1 (en) | Plasma display panel | |
KR100592312B1 (en) | Multi-electrode Plasma Display Panel | |
KR100659084B1 (en) | Plasma display panel with multi-electrodes | |
KR100581932B1 (en) | Plasma display panel | |
KR100708653B1 (en) | Plasma display panel | |
JP3630576B2 (en) | Plasma display panel | |
JP2003123653A (en) | Plasma display panel | |
KR100647649B1 (en) | Plasma display panel | |
JP3764897B2 (en) | Driving method of plasma display panel | |
KR100647650B1 (en) | Plasma display panel | |
KR20060087635A (en) | Plasma display panel | |
KR100447651B1 (en) | A Plasma Display Panel | |
KR100592244B1 (en) | Plasma display panel | |
KR20100019756A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |