KR100659084B1

KR100659084B1 - Plasma display panel with multi-electrodes

Info

Publication number: KR100659084B1
Application number: KR1020040102254A
Authority: KR
Inventors: 홍종기; 강태경
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-12-07
Filing date: 2004-12-07
Publication date: 2006-12-21
Also published as: KR20060063156A

Abstract

본 발명은 플라즈마 디스플레이 패널의 격벽 위 부분에 배치되는 중간전극(M전극)의 금속전극의 크기를 그 이외의 부분에 배치되는 M전극 금속전극의 크기 보다 확대하여 형성함으로써 M전극의 금속전극의 도전성을 향상시킬 수 있도록 한 다전극 구조의 플라즈마 디스플레이 패널에 관한 것이다.According to an embodiment of the present invention, the size of the metal electrode of the intermediate electrode (M electrode) disposed on the partition wall of the plasma display panel is increased to be larger than that of the M electrode metal electrode disposed on the other portion. The present invention relates to a plasma display panel having a multi-electrode structure.

이를 위한 본 발명은, 배면기판; 상기 배면기판에 이격되어 평행하게 배치된 전면기판; 상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽; 상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 유지전극쌍들; 상기 쌍을 이루는 X전극 및 Y전극 사이에 배치되며, 상기 X전극 및 Y전극들과 평행하게 연장되는 중간전극들; 상기 유지전극쌍들 및 상기 중간전극들을 덮도록 형성된 제1유전체층; 상기 방전셀에서 상기 유지전극쌍 및 상기 중간전극과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들; 상기 어드레스전극들을 덮도록 형성된 제2유전체층; 상기 방전셀들 내에 배치된 형광체층; 및 상기 방전셀 내에 있는 방전가스;를 포함하고, 상기 격벽 위 부분에 배치되는 상기 중간전극들의 각 금속전극은 그 이외의 부분에 배치되는 중간전극들의 각 금속전극의 크기 보다 확대되어 형성된 것을 특징으로 한다. The present invention for this purpose, the rear substrate; A front substrate spaced apart from and parallel to the rear substrate; A partition wall disposed between the front substrate and the rear substrate and partitioning discharge cells; Sustain electrode pairs extending across the discharge cells and having X and Y electrodes, respectively; Intermediate electrodes disposed between the paired X and Y electrodes and extending in parallel with the X and Y electrodes; A first dielectric layer formed to cover the sustain electrode pairs and the intermediate electrodes; Address electrodes extending across the discharge cells to intersect the sustain electrode pair and the intermediate electrode in the discharge cell; A second dielectric layer formed to cover the address electrodes; A phosphor layer disposed in the discharge cells; And a discharge gas in the discharge cell, wherein the metal electrodes of the intermediate electrodes disposed on the partition wall are formed to be larger than the size of each metal electrode of the intermediate electrodes disposed on the other portion. do.

Description

Plasma display panel with multi-electrode structure

도 1은 종래의 주방전 전극의 구조를 일부 절개 도시한 사시도.1 is a perspective view showing a part of the structure of a conventional discharge electrode.

도 2는 다전극 구조의 플라즈마 디스플레이 패널을 구동하는 구동신호를 설명하기 위한 타이밍도.2 is a timing diagram for explaining a driving signal for driving a plasma display panel having a multi-electrode structure.

도 3a 내지 도 3d는 도 2의 구동신호가 인가된 경우에 어드레스 구간에서 플라즈마 디스플레이 패널의 벽전하 상태를 보여주는 도면.3A to 3D are diagrams illustrating wall charge states of a plasma display panel in an address period when the driving signal of FIG. 2 is applied.

도 4는 종래기술에 의한 다전극 구조의 플라즈마 디스플레이 패널의 문제점을 설명하기 위한 도면.4 is a view for explaining the problem of the conventional plasma display panel of the multi-electrode structure.

도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 분리 사시도.5 is an exploded perspective view of the plasma display panel according to an embodiment of the present invention.

도 6은 도 5의 Ⅲ-Ⅲ선에 따라 취한 단면도로서, 상판이 90도 회전한 상태의 단면도. 6 is a cross-sectional view taken along the line III-III of FIG. 5, in which the upper plate is rotated 90 degrees.

도 7 내지 도 9은 본 발명에 따른 다전극 구조의 플라즈마 디스플레이 패널의 다양한 실시예들의 평면도. 7 to 9 are plan views of various embodiments of a plasma display panel having a multi-electrode structure according to the present invention.

도 10은 도 5의 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치를 도시한 블록도.FIG. 10 is a block diagram illustrating a plasma display device including the plasma display panel of FIG. 5.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 플라즈마 디스플레이 패널 111 : 전면기판100: plasma display panel 111: front substrate

112 : 유지전극쌍 113 : 중간전극112: sustain electrode pair 113: intermediate electrode

115 : 제1유전체층 116 : 보호막115: first dielectric layer 116: protective film

121 : 배면기판 122 : 어드레스전극121: back substrate 122: address electrode

126 : 형광체 130 : 격벽126: phosphor 130: partition wall

131 : X전극 132 : Y전극131: X electrode 132: Y electrode

113b : 금속전극(버스전극) 113b: metal electrode (bus electrode)

113b', 113b", 113b_n : 금속전극 확대부113b ', 113b ", 113b_n: Metal electrode enlarged portion

본 발명은 다전극 구조의 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 격벽 위 부분에 배치되는 중간전극(M전극)의 금속전극의 크기를 그 이외의 부분에 배치되는 M전극 금속전극의 크기 보다 확대하여 형성함으로써 M전극의 금속전극의 도전성을 향상시킬 수 있도록 한 다전극 구조의 플라즈마 디스플레이 패널에 관한 것이다. The present invention relates to a plasma display panel having a multi-electrode structure. More particularly, the size of the metal electrode of the intermediate electrode (M electrode) disposed above the partition wall is larger than that of the M electrode metal electrode disposed at the other portion. The present invention relates to a plasma display panel having a multi-electrode structure in which the conductivity of the metal electrode of the M electrode can be improved by being enlarged.

한편, 본 발명은 격벽 위 부분에 배치되는 중간전극(M전극)의 금속전극의 크기를 전압이 인가되는 방향으로 단계적으로 크게 형성함으로써 M전극의 금속전극의 도전성을 향상시키고, 어드레스 방전에 필요한 전압이 M전극 전체에 고르게 인가되 어 요구되는 방전이 원활하게 일어날 수 있도록 한 다전극 구조의 플라즈마 디스플레이 패널에 관한 것이다. On the other hand, the present invention by increasing the size of the metal electrode of the intermediate electrode (M electrode) disposed in the upper portion of the partition stepwise in the direction in which the voltage is applied to improve the conductivity of the metal electrode of the M electrode, the voltage required for address discharge The present invention relates to a plasma display panel having a multi-electrode structure, which is applied evenly to the entire M electrodes so that required discharge can occur smoothly.

통상적으로, 플라즈마 디스플레이 패널은 복수개의 전극이 형성된 두 기판상에 방전 가스를 주입하여 봉입한 다음에, 방전 전압을 인가하고, 이 방전 전압으로 인하여 두 전극 사이에 기체가 발광하게 되면 적절한 펄스 전압을 인가하여 두 전극이 교차하는 지점에 어드레싱하여 소망하는 숫자, 문자 또는 그래픽을 구현하는 평판 표시 장치를 말한다.Typically, a plasma display panel injects and discharges a discharge gas on two substrates having a plurality of electrodes, and then applies a discharge voltage. When the gas emits light between the electrodes due to the discharge voltage, an appropriate pulse voltage is applied. It refers to a flat panel display that is applied to address a point where two electrodes intersect to implement a desired number, letter or graphic.

이러한 플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대, 방전 형식에 따라 직류형과 교류형으로 분류하고, 전극들의 구성 형태에 따라서 대향 방전형 및 면 방전형으로 구분할 수 있다.The plasma display panel may be classified into a direct current type and an alternating current type according to a type of driving voltage applied to a discharge cell, for example, a discharge type, and may be classified into a counter discharge type and a surface discharge type according to the configuration of the electrodes.

직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전 공간에 노출되는 구조로서, 대응 전극들 사이에 전하의 이동이 직접적으로 이루어진다. 반면에, 교류형 플라즈마 디스플레이 패널은 적어도 한 전극이 유전체층에 매립되고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신에, 유전체층 표면에 방전에 의하여 생성된 이온과 전자가 부착하여 벽 전압(wall voltage)을 형성하고, 유지 전압(sustaining voltage)에 의하여 방전 유지가 가능하다.The DC plasma display panel has a structure in which all electrodes are exposed to a discharge space, and charges are directly transferred between corresponding electrodes. On the other hand, in the AC plasma display panel, at least one electrode is embedded in the dielectric layer, and instead of direct charge transfer between the corresponding electrodes, the ions and electrons generated by the discharge adhere to the surface of the dielectric layer to form a wall. It is possible to form a wall voltage and to maintain discharge by a sustaining voltage.

한편, 대향 방전형 플라즈마 디스플레이 패널은 단위 화소마다 어드레스 전극과 주사 전극이 대향하여 마련되고, 두 전극간에 어드레싱 방전 및 유지 방전이 일어나는 방식이다. 반면에, 면 방전형 플라즈마 디스플레이 패널은 각 단위 화소마다 어드레스 전극과 그에 해당되는 유지 전극이 마련되어 어드레싱 방전과 유지 방전이 발생하게 되는 방식이다. On the other hand, in the opposite discharge type plasma display panel, an address electrode and a scan electrode are provided to face each unit pixel, and addressing discharge and sustain discharge are generated between the two electrodes. On the other hand, in the surface discharge plasma display panel, an address electrode and a sustain electrode corresponding to each unit pixel are provided to generate addressing discharge and sustain discharge.

도 1은 일본 특개평 제4-56039호에 개시된 플라즈마 디스플레이 패널(10)을 도시한 것이다. 1 shows a plasma display panel 10 disclosed in Japanese Patent Laid-Open No. 4-56039.

도면을 참조하면, 상기 플라즈마 디스플레이 패널(10)은 표시측의 유리기판(11)의 내면에 발광을 위한 주방전셀을 확정하는 한 쌍의 주방전 전극(12)이 x 방향으로 서로 평행하게 복수쌍 배열되어 있으며, 도시되지 않은 배면측의 유리기판의 내면에는 발광시킨 도트(dot)를 선택하기 위한 어드레스 전극이 배열되어 있다. Referring to the drawings, the plasma display panel 10 has a plurality of pairs of pairs of discharging electrodes 12 which determine the discharging cells for emitting light on the inner surface of the glass substrate 11 on the display side in parallel to each other in the x direction. On the inner surface of the glass substrate on the back side, which is not shown, an address electrode for selecting a light-emitting dot is arranged.

상기 유리기판(11)의 외연부에는 구동 회로와 접속하기 위하여 주방전 전극(12)을 확대한 단자부(13)가 형성되어 있다. 상기 주방전 전극(12)은 띠모양의 투명전극(14)과, 상기 투명전극(14)과 연장 방향에 따라 중첩된 버스전극(또는 금속전극)(15)을 포함한다. 상기 버스전극(15)은 투명전극(14)에 대한 x 방향으로 돌출하고, 돌출된 부분은 단자부(13)을 포함하고, 유리기판(11)상에 직접 형성되어 있다. The outer edge portion of the glass substrate 11 is formed with a terminal portion 13 in which the discharging electrode 12 is enlarged so as to be connected to the driving circuit. The discharging electrode 12 includes a strip-shaped transparent electrode 14 and a bus electrode (or metal electrode) 15 overlapping the transparent electrode 14 along the extending direction. The bus electrode 15 protrudes in the x direction with respect to the transparent electrode 14, and the protruding portion includes the terminal portion 13 and is formed directly on the glass substrate 11.

상기한 플라즈마 디스플레이 패널은, 통상적인 3 전극 구조의 형태를 취하는 데, 3 전극 구조의 플라즈마 디스플레이 패널에 대해서는 일본공개공보 1999-120924호에 상세하게 개시되어 있다. The plasma display panel described above takes the form of a conventional three-electrode structure, and details of the three-electrode plasma display panel are disclosed in Japanese Patent Laid-Open No. 1999-120924.

상기 일본공개공보 1999-120924호에 개시된 3 전극 구조의 플라즈마 디스플레이 패널은, 평행하게 배치된 유지전극(또는 'X전극'이라 한다)과 주사전극(또는 'Y전극'이라 한다)에 대하여, 상기 유지전극과 주사전극에 직교하도록 어드레스 전극이 배치되는 구조로 되어 있다. 3 전극 구조의 플라즈마 디스플레이 패널을 구동 하기 위하여, ADS(Address Display Separation) 구동방식을 사용하고 있다. 즉, 리셋 기간, 어드레스 기간 및 유지방전기간을 갖는 구동신호를 상기 주사전극, 유지전극 및 어드레스 전극에 인가하여 플라즈마 디스플레이 패널을 구동하고 있다. In the three-electrode plasma display panel disclosed in Japanese Laid-Open Patent Publication No. 1999-120924, the sustain electrode (or 'X electrode') and the scan electrode (or 'Y electrode') arranged in parallel are described above. The address electrode is arranged so as to be orthogonal to the sustain electrode and the scan electrode. In order to drive a three-electrode plasma display panel, an ADS (Address Display Separation) driving method is used. That is, the plasma display panel is driven by applying a driving signal having a reset period, an address period, and a sustain discharge period to the scan electrode, sustain electrode, and address electrode.

그러나 3 전극 구조의 플라즈마 디스플레이 패널은 상기 주사전극과 유지전극 및 어드레스 전극에 의해 교차되는 영역인 방전셀의 방전볼륨이 작아서, 휘도가 좋지 않은 문제점이 있었다. 이를 개선하기 위하여 유지전극과 주사전극 사이에 중간전극(또는 'M전극'이라 한다)을 더 구비하여 방전셀의 방전볼륨을 확대하는 4 전극 구조("다전극 구조"라고도 한다)의 플라즈마 디스플레이 패널에 대한 개발 노력이 시도되고 있다. 이 같은 4 전극 구조의 플라즈마 디스플레이 패널에서는 상기한 바와 같이 유지전극과 주사전극 사이에 중간전극을 개재시켜 유지전극과 주사전극 간에 롱갭(long gap) 방전을 발생시켜서 휘도를 높인다. However, the plasma display panel having a three-electrode structure has a problem in that the discharge volume of the discharge cell, which is an area intersected by the scan electrode, the sustain electrode and the address electrode, is small, and thus the luminance is not good. In order to improve this, a plasma display panel having a four-electrode structure (also referred to as a "multi-electrode structure") which further includes an intermediate electrode (or 'M electrode') between the sustain electrode and the scan electrode to enlarge the discharge volume of the discharge cell. Development efforts have been attempted. In the four-electrode plasma display panel, as described above, the intermediate electrode is interposed between the sustain electrode and the scan electrode to generate long gap discharge between the sustain electrode and the scan electrode to increase the luminance.

도 2는 다전극 구조의 플라즈마 디스플레이 패널을 구동하는 구동신호를 설명하기 위한 타이밍도이고, 도 3a 내지 3d는 도 2의 구동신호가 인가된 경우에 어드레스 구간에서 플라즈마 디스플레이 패널의 벽전하 상태를 보여주는 도면이다. 2 is a timing diagram for describing a driving signal for driving a plasma display panel having a multi-electrode structure, and FIGS. 3A to 3D are diagrams illustrating wall charge states of a plasma display panel in an address period when the driving signal of FIG. 2 is applied. Drawing.

상기한 다전극 구조, 예를 들면 4 전극 구조의 플라즈마 디스플레이 패널의 구동방법에 대해서 도 2와 도 3a 내지 3d를 참조하여 설명하면 아래와 같다. A method of driving the multi-electrode structure, for example, a plasma display panel having a 4-electrode structure, will be described below with reference to FIGS. 2 and 3A to 3D.

한 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA) 및 유지방전 기간(PS)을 구비하고, 어드레스 전극들(A1, ... , Am), 유지전극들(X1, ... , Xn), 중간전극들(M1, ... , Mn) 및 주사전극들(Y1, ... , Yn)에 각각 구동신호가 인가된다.One subfield SF includes a reset period PR, an address period PA, and a sustain discharge period PS, and include address electrodes A1, ..., Am, sustain electrodes X1,... , Xn), the driving signals are applied to the intermediate electrodes M1, ..., Mn and the scan electrodes Y1, ..., Yn, respectively.

먼저 리셋 기간(PR)은 모든 중간전극들(M1, ... , Mn)에 대해 리셋펄스를 인 가하여, 리셋 방전을 수행함으로써, 전체 방전셀의 벽전하 상태를 초기화한다. 어드레스 기간(PA)에 들어가기 전에 리셋 기간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 이를 위하여, 도 2의 시간 t1에서 t2까지의 리셋 기간(PR)에서, 중간전극들(M1, ... , Mn)에는 먼저 그라운드 전압(Vg)이 인가되고, 다음에 유지방전 전압(Vs)이 인가되며, 상기 유지방전 전압(Vs)부터 상승 램프 함수가 인가되어 상승전압(Vset)만큼 상승한 상승 최고 전압(Vset+Vs)에 도달하고, 다음에 유지방전 전압(Vs)까지 급격히 하강하며, 상기 유지방전 전압(Vs)부터 하강 램프 함수가 인가되어 하강 최저 전압, 예를 들어 그라운드 전압(Vg)까지 도달하도록 한다. 어드레스 전극들(A1, ..., Am) 및 주사전극들(Y1, ... , Yn)에는 리셋 기간(PR) 동안 그라운드 전압(Vg)이 인가되며, 유지전극들(X1, ..., Xn)에는 상기 상승 램프 함수 인가시부터 유지방전 전압(Vs)이 계속 인가된다. First, the reset period PR initializes the wall charge state of all the discharge cells by applying reset pulses to all of the intermediate electrodes M1, ..., Mn, and performing reset discharge. The reset period PR is carried out before entering the address period PA, which is carried out over the entire screen, thus making it possible to create a fairly even and evenly distributed wall charge arrangement. To this end, in the reset period PR from time t1 to t2 in FIG. 2, the ground voltage Vg is first applied to the intermediate electrodes M1,..., Mn, and then the sustain discharge voltage Vs. Is applied, a rising ramp function is applied from the sustaining discharge voltage Vs to reach a rising maximum voltage Vset + Vs which is increased by the rising voltage Vset, and then rapidly descends to the sustaining discharge voltage Vs, A falling ramp function is applied from the sustain discharge voltage Vs to reach the lowest falling voltage, for example, the ground voltage Vg. The ground voltage Vg is applied to the address electrodes A1, ..., Am and the scan electrodes Y1, ..., Yn during the reset period PR, and the sustain electrodes X1, ... , Xn) is continuously applied to the sustain discharge voltage (Vs) when the rising ramp function is applied.

다음에, 시간 t2에서 t3까지의 어드레스 기간(PA)에는, 켜져야 할 셀을 선택하기 위해, 유지전극들(X1, ..., Xn)에 유지방전 전압(Vs)이 인가되고, 중간전극들(M1, ... , Mn)에는 스캔전압(Vscan)이 인가되면서, 중간전극별(M1, ... , Mn)로 순차적으로 그라운드 전압(Vg)을 갖는 주사펄스가 인가된다. 어드레스 전극들(A1, ..., Am)에는 어드레스 전압(Va)을 갖는 표시 데이터 신호가 상기 주사펄스에 맞춰 인가된다. 주사펄스와 표시 데이터 신호가 인가됨에 따라 선택된 방전셀에서 어드레스 방전이 수행된다. 한편, 주사전극들(Y1, ... , Yn)에는 그라운드 전압(Vg)이 인가된다. Next, in the address period PA from time t2 to t3, the sustain discharge voltage Vs is applied to the sustain electrodes X1, ..., Xn in order to select a cell to be turned on, and the intermediate electrode The scan voltages Vscan are applied to the fields M1, ..., Mn, and the scan pulses having the ground voltage Vg are sequentially applied to the intermediate electrodes M1, ..., Mn. A display data signal having an address voltage Va is applied to the address electrodes A1, ..., Am in accordance with the scan pulse. As the scan pulse and the display data signal are applied, address discharge is performed in the selected discharge cell. Meanwhile, the ground voltage Vg is applied to the scan electrodes Y1,..., And Yn.

다음에, 시간 t3에서 시간 t4까지의 유지방전 기간(PS)에는, 어드레스 기간(PA)에서 선택된 켜져야 할 셀에서 유지방전이 수행되도록, 유지전극들(X1, ..., Xn)과 주사전극들(Y1, ... , Yn)에 유지방전 전압(Vs)을 갖는 유지펄스가 교대로 인가된다. 어드레스 방전에 의해 선택된 방전셀 내부에서 축적된 벽전하와 인가된 유지방전 전압(Vs)에 의해 유지방전이 수행된다. 유지방전을 수행하는 방전셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 방전셀들의 형광체가 여기되어 빛이 발생된다.Next, in the sustain discharge period PS from the time t3 to the time t4, the sustain electrodes X1, ..., Xn and the scan are performed so that the sustain discharge is performed in the cell to be turned on selected in the address period PA. A sustain pulse having a sustain discharge voltage Vs is alternately applied to the electrodes Y1, ..., Yn. The sustain discharge is performed by the wall charge accumulated in the discharge cell selected by the address discharge and the applied sustain discharge voltage Vs. Plasma is formed from the plasma forming gas of the discharge cells which perform the sustain discharge, and the phosphors of the discharge cells are excited by ultraviolet radiation from the plasma to generate light.

방전셀 내부의 벽전하 상태를 도 3을 참조하여 상세히 설명한다. The wall charge state inside the discharge cell will be described in detail with reference to FIG. 3.

먼저, 도 3a에 관해 설명하면, 리셋 기간(PR)에서 중간전극들(M1, ...,Mn))에 상승 램프 신호와 하강 램프 신호가 인가됨에 따라 중간전극(M) 부근에는 부극성의 벽전하들이 쌓이게 된다. 이에 따라 어드레스 전극(A) 부근과 주사전극(Y) 부근에는 정극성의 벽전하들이 쌓이게 되며, 유지전극(X) 부근에는 하강 램프시 인가되는 유지방전 전압(Vs)으로 인하여 정극성의 벽전하가 쌓이지 못하게 된다. First, referring to FIG. 3A, as the rising ramp signal and the falling ramp signal are applied to the intermediate electrodes M1,..., And Mn during the reset period PR, the negative electrode is formed near the intermediate electrode M. FIG. Wall charges build up. Accordingly, positive wall charges are accumulated in the vicinity of the address electrode A and the scan electrode Y, and positive wall charges are not accumulated in the vicinity of the sustain electrode X due to the sustain discharge voltage Vs applied during the falling ramp. I can't.

어드레스 기간(PA)에 중간전극들(M1, ...,Mn)에는 정극성의 스캔전압(Vscan)이 인가되다가 중간전극별로 순차적으로 그라운드 전압(Vg)을 갖는 주사펄스가 인가되고, 어드레스 전극들(A1, ...,Am))에는 정극성의 어드레스 전압(Va)을 갖는 표시데이터 신호가 상기 주사펄스에 따라 인가되며, 유지전극들(X1, ...,Xn)에는 유지방전 전압(Vs)이 인가되고, 주사전극들(Y1, ...,Yn)에는 그라운드 전압(Vg)이 인가된다.During the address period PA, a positive scan voltage Vscan is applied to the intermediate electrodes M1, ..., Mn, and a scan pulse having a ground voltage Vg is sequentially applied to each of the intermediate electrodes. A display data signal having a positive address voltage Va is applied to (A1, ..., Am) according to the scanning pulse, and the sustain discharge voltage Vs is applied to the sustain electrodes X1, ..., Xn. Is applied, and the ground voltage Vg is applied to the scan electrodes Y1, ..., Yn.

도 3b에 관해 설명하면, 어드레스 방전직전의 방전셀 내부의 벽전하 상태를 나타내는 도면으로서, 중간전극(M) 부근에는 부극성의 벽전하가 쌓여 있고, 주사전극(Y) 부근과 어드레스 전극(A) 부근에는 정극성의 벽전하가 계속 쌓여 있다.Referring to FIG. 3B, the wall charges in the discharge cells immediately before the address discharge are formed. In the vicinity of the intermediate electrode M, negative wall charges are accumulated, and the scan electrode Y and the address electrode A are located. ), Wall charges of positive polarity continue to accumulate.

도 3c는 어드레스 방전시의 방전셀 내부의 벽전하 상태를 나타내는 도면으로서, 중간전극(M)에 인가된 그라운드 전압(Vg)과 어드레스 전극(A)에 인가된 어드레스 전압(Va)으로 인하여 중간전극(M)과 어드레스 전극(A) 사이에서 어드레스 방전이 발생하기 시작한다. 상기 어드레스 방전이 발생함으로 인하여, 중간전극(M) 부근에는 정극성의 벽전하가 쌓이며, 어드레스 전극(A) 부근에는 부극성의 벽전하가 쌓인다. 이때, 중간전극(M)과 주사전극(Y)간의 전극사이의 갭이 작음으로 인하여, 어드레스 전극(A) 부근에 쌓인 부극성의 벽전하와 주사전극(Y) 부근에 쌓여있는 정극성의 벽전하로 인하여 2차 방전이 발생하게 된다. FIG. 3C is a diagram showing the state of wall charges in the discharge cells during the address discharge, and is due to the ground voltage Vg applied to the intermediate electrode M and the address voltage Va applied to the address electrode A. FIG. Address discharge starts to occur between (M) and the address electrode (A). Due to the address discharge, positive wall charges are accumulated near the intermediate electrode M, and negative wall charges are accumulated near the address electrode A. As shown in FIG. At this time, since the gap between the electrodes between the intermediate electrode M and the scan electrode Y is small, the negative wall charges accumulated near the address electrode A and the positive wall charges accumulated near the scan electrode Y are accumulated. Due to the secondary discharge occurs.

도 3d는 어드레스 방전 종료후 방전셀 내부의 벽전하 상태를 나타내는 도면이다. 상기의 2차 방전으로 인하여 방전셀 내부의 각 전극에 쌓여있던 벽전하들은 대부분 소거가 된다. 즉, 중간전극(M) 부근에는 소량의 부극성의 벽전하가 쌓인 상태가 되며, 주사전극(Y) 부근에는 극소량의 부극성의 벽전하가 쌓이며, 어드레스 전극(A)에는 극소량의 정극성의 전하가 쌓이게 된다.3D is a diagram showing the state of wall charges in the discharge cells after the address discharge is completed. Due to the secondary discharge, the wall charges accumulated on the electrodes in the discharge cell are mostly erased. That is, a small amount of negative wall charges are accumulated near the intermediate electrode M, and a small amount of negative wall charges are accumulated near the scan electrode Y, and a very small amount of positive polarity is accumulated in the address electrode A. Electric charges will accumulate.

4 전극 구조에서 유지방전이 발생하기 위해서는 상기에 기술된 대로, 주사전극(Y)과 유지전극(X)에 유지방전 전압(Vs)을 갖는 유지펄스를 교대로 인가하고, 중간전극(M)에 정극성의 전압을 인가한다. 4 전극 구조는 유지전극(X)과 주사전극(Y) 사이의 거리가 3 전극 구조보다 길게 형성되는 특징을 가지고 있으므로, 4 전극 구조에서 직접적으로 주사전극(Y)과 유지전극(X) 사이에 유지방전이 발생하기는 어려움이 따른다. 따라서 4 전극 구조의 유지방전은 먼저 유지전극(X)과 중간전극(M) 사이의 방전(트리거 방전)이 발생하고, 이 방전이 확대되어 유지전극(X)과 주사전극(Y) 사이의 방전(롱갭 방전)으로 확대되는 메카니즘을 갖는다. 이와 같이 4 전극 구조의 플라즈마 디스플레이 패널은 유지전극(X)과 주사전극(Y) 사이에서 롱갭 방전을 발생하기 때문에 3 전극 구조의 플라즈마 디스플레이 패널 보다 높은 휘도를 갖는다. In order to generate sustain discharge in the four-electrode structure, as described above, a sustain pulse having a sustain discharge voltage Vs is alternately applied to the scan electrode Y and the sustain electrode X, and to the intermediate electrode M. A positive voltage is applied. Since the four-electrode structure has a feature that the distance between the sustain electrode X and the scan electrode Y is longer than the three-electrode structure, the four-electrode structure directly between the scan electrode Y and the sustain electrode X in the four-electrode structure. Maintenance discharges are difficult to occur. Therefore, in the sustain discharge of the four-electrode structure, a discharge (trigger discharge) between the sustain electrode X and the intermediate electrode M occurs first, and this discharge is expanded to discharge between the sustain electrode X and the scan electrode Y. It has a mechanism that extends to (long gap discharge). As described above, since the plasma display panel having the four-electrode structure generates long gap discharge between the sustain electrode X and the scan electrode Y, the plasma display panel having the four-electrode structure has higher luminance than the plasma display panel having the three-electrode structure.

그러나 상기와 같은 통상적인 4 전극 구조, 즉 다전극 구조의 플라즈마 디스플레이 패널의 중간전극(M)의 폭이 도 4에 도시한 바와 같이 유지전극(X)과 주사전극(Y)의 폭에 비해 상대적으로 좁기 때문에, M전극은 선 저항이 높은 문제점이 있다. 이와 같은 문제점으로 인해 어드레스 방전에 필요한 전압이 M전극에 제대로 인가되지 않아, 어드레스 전극과 M전극 간의 방전(MA 방전)이 원활하게 일어나지 못하는 문제가 발생된다. However, the width of the intermediate electrode M of the conventional four-electrode structure, that is, the multi-electrode plasma display panel, is relative to the width of the sustain electrode X and the scan electrode Y as shown in FIG. 4. Since it is narrow, the M electrode has a problem of high line resistance. Due to such a problem, a voltage necessary for address discharge is not properly applied to the M electrode, thereby causing a problem in that discharge (MA discharge) between the address electrode and the M electrode does not occur smoothly.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 격벽 위 부분에 배치되는 중간전극(M전극)의 금속전극의 크기를 그 이외의 부분에 배치되는 M전극 금속전극의 크기 보다 확대하여 형성함으로써 M전극의 금속전극의 도전성을 향상시킬 수 있도록 한 다전극 구조의 플라즈마 디스플레이 패널을 제공하는 데 그 목적이 있다. Therefore, the technical problem to be achieved by the present invention is to increase the size of the metal electrode of the intermediate electrode (M electrode) disposed on the partition wall portion larger than the size of the M electrode metal electrode disposed on the other portion of the M electrode It is an object of the present invention to provide a plasma display panel having a multi-electrode structure capable of improving conductivity of a metal electrode.

본 발명이 이루고자 하는 다른 기술적 과제는, 격벽 위 부분에 배치되는 중간전극(M전극)의 금속전극의 크기를 전압이 인가되는 방향으로 단계적으로 크게 형성함으로써 M전극의 금속전극의 도전성을 향상시키고, 어드레스 방전에 필요한 전 압이 M전극 전체에 고르게 인가되어 요구되는 방전이 원활하게 일어날 수 있도록 한 다전극 구조의 플라즈마 디스플레이 패널을 제공하는 데 목적이 있다. Another technical problem to be solved by the present invention is to increase the size of the metal electrode of the intermediate electrode (M electrode) disposed on the partition wall stepwise in the direction in which the voltage is applied to improve the conductivity of the metal electrode of the M electrode, An object of the present invention is to provide a plasma display panel having a multi-electrode structure in which voltage required for address discharge is evenly applied to the entire M electrode so that a required discharge can be smoothly generated.

본 발명은 상기한 기술적 과제를 달성하기 위하여, 배면기판; 상기 배면기판에 이격되어 평행하게 배치된 전면기판; 상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽; 상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 유지전극쌍들; 상기 쌍을 이루는 X전극 및 Y전극 사이에 배치되며, 상기 X전극 및 Y전극들과 평행하게 연장되는 중간전극들; 상기 유지전극쌍들 및 상기 중간전극들을 덮도록 형성된 제1유전체층; 상기 방전셀에서 상기 유지전극쌍 및 상기 중간전극과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들; 상기 어드레스전극들을 덮도록 형성된 제2유전체층; 상기 방전셀들 내에 배치된 형광체층; 및 상기 방전셀 내에 있는 방전가스;를 포함하고, The present invention, in order to achieve the above technical problem, the back substrate; A front substrate spaced apart from and parallel to the rear substrate; A partition wall disposed between the front substrate and the rear substrate and partitioning discharge cells; Sustain electrode pairs extending across the discharge cells and having X and Y electrodes, respectively; Intermediate electrodes disposed between the paired X and Y electrodes and extending in parallel with the X and Y electrodes; A first dielectric layer formed to cover the sustain electrode pairs and the intermediate electrodes; Address electrodes extending across the discharge cells to intersect the sustain electrode pair and the intermediate electrode in the discharge cell; A second dielectric layer formed to cover the address electrodes; A phosphor layer disposed in the discharge cells; And a discharge gas in the discharge cell;

상기 격벽 위 부분에 배치되는 상기 중간전극들의 각 금속전극은 그 이외의 부분에 배치되는 중간전극들의 각 금속전극의 크기 보다 확대되어 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널이 제공된다. A plasma display panel is provided, wherein each metal electrode of the intermediate electrodes disposed on the partition wall is formed to be larger than the size of each metal electrode of the intermediate electrodes disposed on the other portion.

본 발명의 바람직한 실시예에 있어서, 상기 격벽 위 부분에 형성된 상기 중간전극들의 금속전극 확대부는 사각 형태 또는 둥근 형태일 수 있다. In a preferred embodiment of the present invention, the metal electrode enlarged portion of the intermediate electrodes formed on the partition wall may have a square shape or a round shape.

본 발명의 바람직한 실시예에 있어서, 상기 격벽 위 부분에 형성되는 상기 중간전극들의 각 금속전극은 전압인가 방향으로 단계적으로 확대 형성될 수 있다.In a preferred embodiment of the present invention, each of the metal electrodes of the intermediate electrodes formed on the partition wall portion may be formed step by step in the direction of voltage application.

이하, 첨부한 도면을 참조하면서 본 발명에 따른 플라즈마 디스플레이 패널 의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. Hereinafter, preferred embodiments of the plasma display panel according to the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, when it is determined that detailed descriptions of related well-known technologies or configurations may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to the intention or custom of a user or an operator. Therefore, the definition should be made based on the contents throughout the specification.

한편, 이하의 설명에 있어서, 종래기술에 따른 구성부재와 본 발명에 의한 구성부재가 동일한 경우에는 종래기술에서 사용하였던 도면 부호를 그대로 사용하고, 이에 대한 상세한 설명은 생략한다. In the following description, when the member according to the prior art and the member according to the present invention are the same, the same reference numerals used in the prior art are used as they are, and detailed description thereof will be omitted.

도 5 내지 도 7을 참조하면, 본 발명의 바람직한 실시예에 따른 다전극 구조의 교류형 플라즈마 디스플레이 패널(100)이 도시되어 있다. 다만 도 5는 설명의 편의를 위하여 상판(150)이 90도 회전한 상태를 나타낸다.5 to 7, an AC plasma display panel 100 having a multi-electrode structure according to an exemplary embodiment of the present invention is shown. 5 shows a state in which the top plate 150 is rotated 90 degrees for convenience of description.

도시된 바와 같이, 플라즈마 디스플레이 패널(100)은 크게 상판(150)과 이와 평행하게 결합되는 하판(160)을 구비하는데, 상판(150)에 구비된 전면기판(111)과 하판(160)에 구비된 배면기판(121) 사이에는 격벽(130)에 의하여 복수개의 방전셀(170)들이 구획되어 있다. 격벽(130)은 방전셀(170) 사이의 광학적 크로스토크를 방지하는 기능을 수행하며, 본 실시예에서 격벽(130)은 사각형의 횡단면들 가지는 방전셀(170)들을 구획한다. 하지만, 격벽(130)은 복수의 방전공간을 형성할 수 있는 한, 다양한 패턴의 격벽들, 예컨대 스트라이프 등과 같은 개방형 격벽은 물론, 와플, 매트릭스, 델타 등과 같은 폐쇄형 격벽으로 될 수 있다. 또한, 폐쇄형 격벽 은, 방전공간의 횡단면이, 삼각형, 사각형, 오각형 등의 다각형, 또는 원형, 타원형 등으로 되도록 형성될 수 있다.As shown, the plasma display panel 100 includes a top plate 150 and a bottom plate 160 coupled in parallel therewith, and are provided on the front substrate 111 and the bottom plate 160 provided on the top plate 150. The plurality of discharge cells 170 are partitioned by the partition wall 130 between the rear substrates 121. The partition wall 130 functions to prevent optical crosstalk between the discharge cells 170. In the present embodiment, the partition wall 130 partitions the discharge cells 170 having rectangular cross sections. However, the barrier rib 130 may be a barrier rib of various patterns, for example, a closed barrier rib such as a waffle, a matrix, a delta, or the like, as long as a plurality of discharge spaces can be formed. In addition, the closed partition wall may be formed such that the cross section of the discharge space is a polygon such as a triangle, a square, a pentagon, or a circle, an ellipse, or the like.

전면기판(111)에는 다수개의 유지전극쌍(112)들이 배치되어 있다. 이 때 전면기판(111)은 유리를 주재료로 한 투명한 재료로 형성되는 것이 일반적이다.A plurality of sustain electrode pairs 112 are disposed on the front substrate 111. In this case, the front substrate 111 is generally formed of a transparent material mainly made of glass.

유지전극쌍(112)은 유지 방전을 일으키기 위하여 전면기판(111)의 배면에 형성된 한 쌍의 유지전극들(131, 132)을 의미하고, 전면기판(111)에는 이러한 유지전극쌍(112)들이 소정의 간격으로 평행하게 배열되어 있다. 이 유지전극쌍(112)들 중에서 한 유지전극은 X전극(131)이고, 다른 유지전극은 Y전극(132)이다. 본 실시예에서는, 유지전극쌍(112)들이 전면기판(111)의 배면에 배치되지만, 유지전극쌍의 배치 위치는 이에 한정되지 않는다. 예를 들면, 유지전극쌍들은 전면기판의 배면으로부터 소정의 간격으로 이격되어 배치될 수 있다. 다만, 유지전극쌍들은 전면기판으로부터 동일한 레벨(level)에 배치되는 것이 바람직하다. X전극(131) 및 Y전극(132)의 각각은 투명전극(131a, 132a) 및 버스전극(또는 금속전극)(131b, 132b)을 구비한다. 이하, 본 명세서에서 버스전극과 금속전극은 명칭만 달리 할 뿐 동일한 것으로 정의한다. The sustain electrode pair 112 refers to a pair of sustain electrodes 131 and 132 formed on the rear surface of the front substrate 111 to cause sustain discharge, and the sustain electrode pair 112 is formed on the front substrate 111. It is arranged in parallel at predetermined intervals. One of the sustain electrode pairs 112 is the X electrode 131 and the other sustain electrode is the Y electrode 132. In the present embodiment, the sustain electrode pairs 112 are disposed on the rear surface of the front substrate 111, but the arrangement position of the sustain electrode pairs is not limited thereto. For example, the sustain electrode pairs may be spaced apart from the rear surface of the front substrate at predetermined intervals. However, the sustain electrode pairs are preferably disposed at the same level from the front substrate. Each of the X electrode 131 and the Y electrode 132 includes transparent electrodes 131a and 132a and bus electrodes (or metal electrodes) 131b and 132b. Hereinafter, in this specification, the bus electrode and the metal electrode are defined as being the same except for different names.

쌍을 이루는 X전극(131)과 Y전극(132) 사이에는 중간전극(113)이 배치되어 있다. 중간전극(113)은 전면기판(111)의 배면 상에 형성되며, X전극(131) 및 Y전극(132)과 평행하도록 방전셀(170)들을 가로질러 일 방향으로 연장된다. 중간전극(113)도 투명전극(113a) 및 금속전극(113b)을 구비한다. 이러한 중간전극(131)은 X전극(131) 및 Y전극(132)과 레벨을 달리하여 배치될 수 있으나, 전극 형성 공정을 동일 공정에 수행하기 위하여 X전극(131) 및 Y전극(132)과 전면기판(111)으로부터 동일 레벨에 배치되는 것이 바람직하다.The intermediate electrode 113 is disposed between the paired X electrode 131 and the Y electrode 132. The intermediate electrode 113 is formed on the rear surface of the front substrate 111 and extends in one direction across the discharge cells 170 in parallel with the X electrode 131 and the Y electrode 132. The intermediate electrode 113 also includes a transparent electrode 113a and a metal electrode 113b. The intermediate electrode 131 may be disposed at a different level from the X electrode 131 and the Y electrode 132, but the X electrode 131 and the Y electrode 132 may be disposed to perform the electrode forming process in the same process. It is preferable to be disposed at the same level from the front substrate 111.

각 전극의 투명전극(131a, 132a, 113a)은 방전을 일으킬 수 있는 도전체이면서 형광체(126)로부터 방출되는 빛이 전면기판(111)으로 나아가는 것을 방해하지 않는 투명한 재료로 형성되는데, 이와 같은 재료로서는 ITO(indium tin oxide) 등이 있다. 그러나 상기 ITO와 같은 투명한 도전체는 일반적으로 그 저항이 크고, 따라서 투명전극으로만 유지전극을 형성하면 그 길이방향으로의 전압강하가 커서 구동전력이 많이 소비되고 응답속도가 늦어지는바, 이를 개선하기 위하여 금속재질로 이루어지고 좁은 폭으로 형성되는 금속전극(131b, 132b, 113b)이 배치된다.The transparent electrodes 131a, 132a, and 113a of each electrode are formed of a transparent material that is a conductor capable of causing a discharge and does not prevent light emitted from the phosphor 126 from advancing to the front substrate 111. Examples thereof include indium tin oxide (ITO). However, transparent conductors such as ITO generally have a high resistance, and thus, when the sustain electrode is formed only of the transparent electrodes, a large voltage drop in the longitudinal direction consumes a lot of driving power and slows the response speed. To this end, metal electrodes 131b, 132b, and 113b made of a metal material and formed in a narrow width are disposed.

이하에서 도 5 내지 9를 참조하여, 중간전극(113)의 금속전극의 형상 및 배치를 상세하게 살펴보도록 한다. Hereinafter, the shape and arrangement of the metal electrode of the intermediate electrode 113 will be described in detail with reference to FIGS. 5 to 9.

도 5 및 도 7을 참조하면, 격벽(130) 위 부분에 배치되는 중간전극(113)의 금속전극(113b) 부분은 그 이외의 부분에 배치되는 중간전극(113)의 금속전극(113b)의 크기 보다 확대 형성되어 배치된다. 즉, 본 발명의 중간전극(113)의 금속전극(113b)에는 격벽(130) 위에 배치되는 금속전극 확대부(113b')가 마련되는 데, 이 금속전극 확대부(113b')에 의해 금속전극의 도전성이 향상되어 어드레스 방전을 원활하게 한다. 5 and 7, a portion of the metal electrode 113b of the intermediate electrode 113 disposed on the partition 130 is formed of the metal electrode 113b of the intermediate electrode 113 disposed on the other portion. It is formed larger than the size and arranged. That is, the metal electrode 113b 'of the intermediate electrode 113 of the present invention is provided with a metal electrode enlarged portion 113b' disposed on the partition wall 130, and the metal electrode enlarged portion 113b 'is provided. Conductivity is improved to facilitate address discharge.

도 5 및 도 7에 도시된 본 발명의 일실시예에 따른 중간전극의 금속전극 확대부(113b')의 경우, 중간전극(113)의 도전성을 어느 정도 향상시켜 어드레스 방전을 원활하게 하는 데 일조를 하지만, 상기 확대부(113b')의 형상이 사각 형태로 되 어 있어, 확대부(113b')의 각진 부분에서 컬(curl)이 발생할 수 있다. 따라서, 본 발명의 다른 실시예로서 중간전극(113)의 금속전극 확대부를 도 8에 도시한 바와 같이 둥근 형태로 할 수 있다. 도 8에 도시한 바와 같이 금속전극 확대부(113")를 둥근 형태로 하면, 도 7의 금속전극 확대부(113')의 경우 보다 컬(curl)의 발생을 효과적으로 방지할 수 있다. In the case of the metal electrode enlarged part 113b ′ of the intermediate electrode according to the exemplary embodiment of the present invention illustrated in FIGS. 5 and 7, the conductivity of the intermediate electrode 113 is improved to some extent to help smooth address discharge. However, since the enlarged portion 113b 'has a rectangular shape, curl may occur at an angled portion of the enlarged portion 113b'. Therefore, as another embodiment of the present invention, the metal electrode enlarged portion of the intermediate electrode 113 may be rounded as shown in FIG. 8. As shown in FIG. 8, when the metal electrode enlarged part 113 ′ is rounded, curling may be more effectively prevented than in the case of the metal electrode enlarged part 113 ′ of FIG. 7.

상기와 같이 격벽(130) 위에 배치되는 중간전극(113)의 금속전극 부위를 동일한 크기로 일률적으로 확대해도 기존의 경우보다 금속전극의 도전성을 향상시킬 수 있지만, 전압이 인가되는 방향의 뒤쪽으로 갈수록 전압강하가 크게 일어나는 불균형 전압강하를 방지할 수는 없기 때문에, 본 발명의 또 다른 실시예로서 도 9에 도시한 바와 같이 확대부(113b_n1,2,3..)를 전압이 인가되는 방향으로 단계적으로 확대 형성할 수 있다. 도 9에 도시한 바와 같이 중간전극(113)의 금속전극 확대부(113b_n1,2,3..)를 전압인가 방향으로 단계적으로 확대시키면, 중간전극 금속전극(113d)의 도전성을 향상시키면서 전압강하의 불균형을 방지할 수 있어 최상의 어드레스 방전이 일어날 수 있게 한다. As described above, even if the metal electrode portion of the intermediate electrode 113 disposed on the partition wall 130 is uniformly enlarged to the same size, the conductivity of the metal electrode can be improved compared to the conventional case, but toward the rear of the direction in which the voltage is applied. Since it is not possible to prevent an unbalanced voltage drop that causes a large voltage drop, as shown in FIG. 9, an enlarged portion 113b_n1, 2, 3 .. is stepped in a direction in which a voltage is applied. Can be enlarged by. As shown in FIG. 9, when the metal electrode enlarged portions 113b_n1, 2, and 3 .. of the intermediate electrode 113 are enlarged step by step in the voltage application direction, the voltage drop is improved while improving the conductivity of the intermediate electrode metal electrode 113d. Imbalance can be prevented so that the best address discharge can occur.

한편, 본 발명 플라즈마 디스플레이 패널의 금속전극(버스전극)은 Ag, Al 또는 Cu와 같은 금속을 이용하여 단층 구조로 형성될 수 있지만, Cr/Al/Cr 등의 다층 구조를 가지도록 형성될 수도 있다. 이러한 투명전극 및 금속전극들은 포토에칭법, 포토리소그라피법 등을 이용하여 형성한다. Meanwhile, the metal electrode (bus electrode) of the plasma display panel of the present invention may be formed in a single layer structure using a metal such as Ag, Al, or Cu, but may be formed to have a multilayer structure such as Cr / Al / Cr. . Such transparent electrodes and metal electrodes are formed using a photoetching method, a photolithography method, or the like.

전면기판(111)에는 유지전극쌍(112)들 및 중간전극(113)들을 매립하도록 제1유전체층(115)이 형성되어 있다. 제1유전체층(115)은, 방전 시 인접한 유지전극들 (131, 132) 및 중간전극(113) 간에 직접 통전되는 것과 양이온 또는 전자가 유지전극들(131, 132) 및 중간전극(113)들에 직접 충돌하여 전극들(131, 132, 113)을 손상시키는 것을 방지하면서도, 전하를 유도하여 벽전하를 축적할 수 있는 유전체로 형성되는데, 이와 같은 유전체로서는 PbO, B₂O₃, SiO₂ 등이 있다.The first dielectric layer 115 is formed on the front substrate 111 to fill the sustain electrode pairs 112 and the intermediate electrodes 113. The first dielectric layer 115 may be directly energized between adjacent sustain electrodes 131 and 132 and the intermediate electrode 113 during discharge, and positive or negative electrons may be applied to the sustain electrodes 131 and 132 and the intermediate electrode 113. While preventing direct damage by damaging the electrodes 131, 132, 113, it is formed of a dielectric that can induce charge and accumulate wall charges. Such dielectrics include PbO, B ₂ O ₃ , and SiO ₂ . have.

제1유전체층(115)을 덮도록 보호층(116)이 형성되어 있다. 보호층(116)은, 방전시 양이온과 전자가 제1유전체층(115)에 충돌하여 제1유전체층(115)이 손상되는 것을 방지한다. 또한, 보호층(116)은 방전시 2차전자를 다량으로 방출하여, 플라즈마 방전을 원활하게 한다. 이러한 기능을 수행하는 보호층(116)은 2차전자 방출 계수가 높고, 가시광 투과율이 높은 물질을 이용하여 형성된다.The protective layer 116 is formed to cover the first dielectric layer 115. The protective layer 116 prevents cations and electrons from colliding with the first dielectric layer 115 during the discharge and damaging the first dielectric layer 115. In addition, the protective layer 116 emits a large amount of secondary electrons during discharge, thereby smoothing plasma discharge. The protective layer 116 performing this function is formed using a material having a high secondary electron emission coefficient and a high visible light transmittance.

보호층(116)으로는 제1유전체층 상에 MgO를 포함하는 물질을 박막으로 형성한다. 이러한 보호층(116)은 상판(150)의 다른 공정이 완료된 후에, 주로 스퍼터링, 전자빔 증착법으로 형성된다. As the protective layer 116, a material including MgO is formed on the first dielectric layer as a thin film. The protective layer 116 is mainly formed by sputtering or electron beam deposition after other processes of the upper plate 150 are completed.

배면기판(121)의 전면에는, 단위 방전셀(170)에서 X전극(131), Y전극(132) 및 중간전극(113)과 교차하는 어드레스전극(122)들이 배치되어 있다. 어드레스전극(122)들은 X전극(131)과 Y전극(132) 간의 유지-방전을 보다 용이하게 하기 위한 어드레스방전을 일으키기 위한 것으로서, 보다 구체적으로는 유지-방전이 일어나기 위한 전압을 낮추는 역할을 한다. 상기에서, 어드레스방전은 중간전극(132)과 어드레스전극(122) 간에 일어나는 방전이다. On the front surface of the back substrate 121, address electrodes 122 intersecting with the X electrode 131, the Y electrode 132, and the intermediate electrode 113 are disposed in the unit discharge cell 170. The address electrodes 122 are intended to cause an address discharge to facilitate sustain-discharge between the X electrode 131 and the Y electrode 132, and more specifically, serve to lower a voltage for sustain-discharge. . In the above, the address discharge is a discharge occurring between the intermediate electrode 132 and the address electrode 122.

이렇게 배치된 한 쌍의 X전극(131), Y전극(132) 및 중간전극(113)과, 이와 교차하는 어드레스전극(122)에 의하여 이루어지는 공간이 단위 방전셀(170)로서 하나의 방전부를 형성하게 된다.The space formed by the pair of X electrodes 131, Y electrodes 132, and the intermediate electrodes 113 and the address electrodes 122 intersecting the same is formed as a unit discharge cell 170 as one discharge unit. Done.

배면기판(121) 상에는 어드레스전극(122)을 매립하도록 제2유전체층(125)이 형성되어 있다. 제2유전체층(125)은 방전시 양이온 또는 전자가 어드레스전극(122)에 충돌하여 어드레스전극(122)을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B₂O₃, SiO₂ 등이 있다.The second dielectric layer 125 is formed on the rear substrate 121 to fill the address electrode 122. The second dielectric layer 125 is formed as a dielectric that can induce charge while preventing cations or electrons from colliding with the address electrode 122 during discharge and damaging the address electrode 122. Such dielectrics include PbO and B ₂ O ₃ , SiO ₂ and the like.

방전셀(170)을 구획하는 격벽(130) 사이의 제2유전체층(125) 전면에는 적색발광, 녹색발광, 청색발광 형광체층(126)이 형성되어 있다. 또한, 격벽(130)의 측면에도 각 방전셀에 해당하는 적색발광, 녹색발광, 청색발광 형광체층(126)이 형성되어 있다.Red light emission, green light emission, and blue light emission phosphor layers 126 are formed on the entire surface of the second dielectric layer 125 between the partition walls 130 partitioning the discharge cells 170. In addition, red, green, and blue light emitting phosphor layers 126 corresponding to the respective discharge cells are formed on the side surfaces of the partition wall 130.

이러한 형광체층(126)은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색 방전셀에 형성된 적색발광 형광체층은 Y(V,P)O₄:Eu 등과 같은 형광체를 포함하고, 녹색 방전셀에 형성된 적색발광 형광체층은 Zn₂SiO₄:Mn 등과 같은 형광체를 포함하며, 청색 방전셀에 형성된 청색발광 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다.The phosphor layer 126 has a component that generates ultraviolet light by receiving ultraviolet rays. The red phosphor layer formed in the red discharge cell includes a phosphor such as Y (V, P) O ₄ : Eu, and the green discharge cell. The red light emitting phosphor layer formed on the substrate includes a phosphor such as Zn ₂ SiO ₄ : Mn, and the blue light emitting phosphor layer formed on the blue discharge cell includes a phosphor such as BAM: Eu.

또한, 상기 방전셀(180)들에는 네온(Ne), 크세논(Xe) 등이 혼합된 방전 가스가 채워지며, 상기와 같이 방전 가스가 채워진 상태에서, 전면기판 및 배면기판(111, 121)의 가장 가장자리에 형성된 프릿트 글라스(frit glass)와 같은 밀봉 부재에 의해 전면기판 및 배면기판(111, 121)이 서로 봉합되어 결합되어진다.In addition, the discharge cells 180 are filled with a discharge gas in which neon (Ne), xenon (Xe), and the like are mixed, and in the state where the discharge gas is filled as described above, the front and rear substrates 111 and 121 of the substrates are filled. The front substrate and the back substrates 111 and 121 are sealed to each other and joined by a sealing member such as frit glass formed at the edge thereof.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)을 구비하는 플라즈마 디스플레이 장치(200)는 도 10에 도시된 바와 같이, 전술한 플라즈마 디스플레이 패널(100), 영상 처리부(256), 논리 제어부(262), 어드레스 구동부(223), X 구동부(224), Y 구동부(225) 및 M 구동부(226)를 포함한다. 도 10에서는 다수개의 라인들을 형성하는 X전극(131)들, Y전극(132)들 및 중간전극(113)들이 도시되어 있다. As shown in FIG. 10, the plasma display apparatus 200 including the plasma display panel 100 according to an exemplary embodiment of the present invention includes the above-described plasma display panel 100, an image processor 256, and a logic controller ( 262, an address driver 223, an X driver 224, a Y driver 225, and an M driver 226. In FIG. 10, the X electrodes 131, the Y electrodes 132, and the intermediate electrode 113 forming a plurality of lines are illustrated.

도면을 참조하면, Y전극(132)들은 전면기판(111)의 일 측으로 서로 이격되어 연장되다가, 가장 자리 부분에서 서로 연결된다. 플라즈마 디스플레이 패널(100)의 구동 시, Y전극(132)들에는 동일한 전기적 신호가 인가되기 때문에, Y전극(132)들은 전기적으로 공통으로 연결된다. X전극들(131)들도 Y전극(132)들과 유사하게, 공통된 신호들이 인가되기 때문에 전기적으로 공통으로 연결된다. 그러나, 중간전극들(113)들에는 각각 독립적인 신호들이 인가되기 때문에, 중간전극들(113)은 서로 이격되어 연장되다가, 중간전극 구동부(226)에 연결된다.Referring to the drawings, the Y electrodes 132 are spaced apart from each other to one side of the front substrate 111, and are connected to each other at the edge portion. When the plasma display panel 100 is driven, since the same electrical signal is applied to the Y electrodes 132, the Y electrodes 132 are electrically connected in common. Similarly to the Y electrodes 132, the X electrodes 131 are electrically connected in common because common signals are applied. However, since independent signals are applied to the intermediate electrodes 113, the intermediate electrodes 113 extend apart from each other and are connected to the intermediate electrode driver 226.

영상 처리부(256)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(262)는 영상 처리부(256)로부터의 내부 영상 신호에 따라 구동 제어 신호들(S_A, S_X,S_Y,S_M)을 발생시킨다. 여기서 구동 제어 신호 S_A는 도 2의 [A₁:A_m]에 대응되고, S_x는 도 2의 [X₁: X_n]에 대응되고, S_Y는 도 2의 [Y₁: Y_n]에 대응되고, M_x는 도 2의 [M₁...M_n]에 대응된다. 따라서, 도 10에서 참조부호 S_A는 어드레스전극(122)에 인가되는 구동 신호를, S_X은 X전극(131)에 인가되는 구동 신호를, S_Y는 Y전극(132)에 인가되는 구동 신호를, S_M은 중간전극(113)에 인가되는 구동 신호를 가리킨다.The image processing unit 256 converts an external analog image signal into a digital signal to convert an internal image signal, for example, 8 bits of red (R), green (G), and blue (B) image data, a clock signal, vertical and horizontal, respectively. Generate sync signals. The logic controller 262 controls the driving control signals S _A , S _X , and _A according to an internal image signal from the image processor 256. S _Y , S _M ) is generated. The driving control signal S _A is represented by [A ₁ : A _m ], S _x corresponds to [X ₁ : X _n ] in FIG. 2, S _Y corresponds to [Y ₁ : Y _n ] in FIG. 2, and M _x corresponds to [M ₁ in FIG. 2]. ... M _n ]. Accordingly, in FIG. 10, reference numeral S _A denotes a drive signal applied to the address electrode 122, S _X denotes a drive signal applied to the X electrode 131, and S _Y denotes a drive signal applied to the Y electrode 132. S _M denotes a drive signal applied to the intermediate electrode 113.

어드레스 구동부(223)는, 논리 제어부(262)로부터의 구동 제어 신호들(S_A, S_X,S_Y,S_M) 중에서 어드레스 구동 신호(S _A)를 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스전극(122)들에 인가한다. X 구동부(224)는 논리 제어부(262)로부터의 구동 제어 신호들(S_A, S_X,S_Y,S_M) 중에서 X 구동 제어 신호(S_X)를 처리하여 X전극(131)들에 인가한다. 또한, Y 구동부(225)는 논리 제어부(262)로부터의 구동 제어 신호들(S_A, S_X,S_Y,S_M) 중에서 Y 구동 제어 신호(S_Y)를 처리하여 Y전극(132)들에 인가하고, M 구동부(226)는 논리 제어부(262)로부터의 구동 제어 신호들(S_A, S_X,S_Y,S _M) 중에서 M 구동 제어 신호(S_M)를 처리하여 중간전극(113)들에 인가한다.The address driver 223 may include driving control signals S _A , S _X , and _A from the logic controller 262. S _Y , The address driving signal S _A is processed in S _M to generate display data signals, and the generated display data signals are applied to the address electrodes 122. The X driver 224 may drive driving signals S _A , S _X , from the logic controller 262. S _Y , S _M) processes the X driving control signal _(X S) to be applied from the X electrode 131. In addition, the Y driver 225 may drive driving signals S _A , S _X , from the logic controller 262. S _Y , The S _M driving control signal S _Y is processed and applied to the Y electrodes 132, and the M driving unit 226 receives the driving control signals S _A , S _X , and S from the logic controller 262. S _Y , S _M) from among processes the M drive control signal (S _M) is applied to the intermediate electrode 113.

이로써, 본 발명은 격벽위에 배치되는 중간전극의 금속전극 부위를 다른 곳보다 크게 확대하여 형성함으로써 중간전극과 어드레스 전극간의 방전을 개선시킨다. As a result, the present invention improves the discharge between the intermediate electrode and the address electrode by forming the metal electrode portion of the intermediate electrode disposed on the partition wall larger than the other portions.

이상에서 살펴본 바와 같은 본 발명에 따른 플라즈마 디스플레이 패널은, 격 벽 위 부분에 배치되는 중간전극(M전극)의 금속전극의 크기를 그 이외의 부분에 배치되는 M전극 금속전극의 크기 보다 확대하여 형성함으로써 M전극의 금속전극의 도전성을 향상시킬 수 있도록 하는 이점을 제공한다. The plasma display panel according to the present invention as described above is formed by expanding the size of the metal electrode of the intermediate electrode (M electrode) disposed on the partition wall portion than the size of the M electrode metal electrode disposed on the other portion. This provides an advantage that the conductivity of the metal electrode of the M electrode can be improved.

또한, 본 발명은 격벽 위 부분에 배치되는 중간전극(M전극)의 금속전극의 크기를 전압이 인가되는 방향으로 단계적으로 크게 형성함으로써 M전극의 금속전극의 도전성을 향상시키고, 어드레스 방전에 필요한 전압이 M전극 전체에 고르게 인가되어 요구되는 방전이 원활하게 일어날 수 있도록 하는 이점을 제공한다. In addition, the present invention improves the conductivity of the metal electrode of the M electrode by increasing the size of the metal electrode of the intermediate electrode (M electrode) disposed in the upper part of the partition wall in the direction in which the voltage is applied, thereby increasing the voltage required for the address discharge. The M electrode is evenly applied to the entire M electrode, so that the required discharge can be smoothly generated.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains may make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made. Therefore, changes in the future embodiments of the present invention will not be able to escape the technology of the present invention.

Claims

Back substrate;

A front substrate spaced apart from and parallel to the rear substrate;

A partition wall disposed between the front substrate and the rear substrate and partitioning discharge cells;

Sustain electrode pairs extending across the discharge cells and having X and Y electrodes, respectively;

Intermediate electrodes disposed between the paired X and Y electrodes and extending in parallel with the X and Y electrodes;

A first dielectric layer formed to cover the sustain electrode pairs and the intermediate electrodes;

Address electrodes extending across the discharge cells to intersect the sustain electrode pair and the intermediate electrode in the discharge cell;

A second dielectric layer formed to cover the address electrodes;

A phosphor layer disposed in the discharge cells; And

Includes; discharge gas in the discharge cell;

The metal electrodes of the intermediate electrodes disposed on the partition wall may be formed to be larger than the size of each metal electrode of the intermediate electrodes disposed on the other portion, or may be formed to be enlarged step by step in a voltage application direction. Display panel.

The method of claim 1,

And a metal electrode enlarged portion of the intermediate electrodes formed on the partition wall.

The method of claim 1,

delete