KR100647650B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100647650B1
KR100647650B1 KR1020040092986A KR20040092986A KR100647650B1 KR 100647650 B1 KR100647650 B1 KR 100647650B1 KR 1020040092986 A KR1020040092986 A KR 1020040092986A KR 20040092986 A KR20040092986 A KR 20040092986A KR 100647650 B1 KR100647650 B1 KR 100647650B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
discharge
sustain
disposed
Prior art date
Application number
KR1020040092986A
Other languages
Korean (ko)
Other versions
KR20060047135A (en
Inventor
홍종기
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040092986A priority Critical patent/KR100647650B1/en
Publication of KR20060047135A publication Critical patent/KR20060047135A/en
Application granted granted Critical
Publication of KR100647650B1 publication Critical patent/KR100647650B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36Spacers, barriers, ribs, partitions or the like
    • H01J2211/361Spacers, barriers, ribs, partitions or the like characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 유지방전 전압 및 어드레스방전 전압이 감소되며, 휘도가 증가된 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여, 본 발명은 배면기판과, 상기 배면기판에 이격되어 평행하게 배치된 전면기판과, 상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽과, 상기 전면기판과 상기 격벽 사이에 배치되며, 상기 방전셀들을 가로질러 연장되는 유지전극쌍들과, 상기 쌍을 이루는 유지전극들 사이에 배치되는 중간전극들과, 상기 유지전극쌍들 및 상기 중간전극들을 덮도록 형성된 제1유전체층과, 상기 방전셀에서 상기 유지전극쌍 및 상기 중간전극과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들과, 상기 어드레스전극들을 덮도록 형성된 제2유전체층과, 상기 방전셀들 내에 배치된 형광체층과, 상기 방전셀 내에 있는 방전가스를 구비하고, 상기 유지전극쌍들의 후방에 배치된 격벽 부분의 폭이 인접하는 격벽 부분의 폭보다 좁게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.The present invention aims to provide a plasma display panel in which the sustain discharge voltage and the address discharge voltage are reduced, and the brightness is increased. In order to achieve this object, the present invention provides a rear substrate and parallel to the rear substrate. A front panel disposed between the front substrate, the front substrate and the rear substrate, partition walls defining the discharge cells, sustain electrode pairs disposed between the front substrate and the partition walls, and extending across the discharge cells; And intermediate electrodes disposed between the pair of sustain electrodes, a first dielectric layer formed to cover the sustain electrode pairs and the intermediate electrodes, and to cross the sustain electrode pair and the intermediate electrode in the discharge cell. Address electrodes extending across the discharge cells, a second dielectric layer formed to cover the address electrodes, and in the discharge cells Provided is a plasma display panel comprising a phosphor layer disposed and a discharge gas in the discharge cell, the width of the partition wall portion disposed behind the sustain electrode pairs is smaller than the width of the adjacent partition wall portion. .

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 일반적인 플라즈마 디스플레이 패널의 부분 절개 분리 사시도이고,1 is a partially cutaway perspective view of a typical plasma display panel;

도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 절개 분리 사시도이고,2 is a partially cutaway perspective view of a plasma display panel according to an embodiment of the present invention;

도 3은 도 2의 Ⅲ-Ⅲ선에 따라 취한 단면도로서, 상판이 90도 회전한 상태를 나타내고,3 is a cross-sectional view taken along line III-III of FIG. 2, showing a state in which the upper plate is rotated 90 degrees,

도 4는 도 2에 도시된 격벽 및 전극들의 배치를 나타낸 배치도이고,4 is a layout view illustrating an arrangement of partition walls and electrodes illustrated in FIG. 2;

도 5는 도 2의 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치를 도시한 블록도이고,FIG. 5 is a block diagram illustrating a plasma display device including the plasma display panel of FIG. 2.

도 6은 단위 서브-필드에서 도 2의 플라즈마 디스플레이 패널의 일 방전셀에 배치된 전극들에 인가되는 신호들의 파형도이다.6 is a waveform diagram of signals applied to electrodes disposed in one discharge cell of the plasma display panel of FIG. 2 in a unit sub-field.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 플라즈마 디스플레이 패널 111 : 전면기판100: plasma display panel 111: front substrate

112 : 유지전극쌍 113 : 중간전극112: sustain electrode pair 113: intermediate electrode

115 : 제1유전체층 116 : 보호막115: first dielectric layer 116: protective film

121 : 배면기판 122 : 어드레스전극121: back substrate 122: address electrode

126 : 형광체 130 : 격벽126: phosphor 130: partition wall

131 : X전극 132 : Y전극131: X electrode 132: Y electrode

W1, W2, W3 : 격벽의 폭W1, W2, W3: width of bulkhead

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 유지방전 전압 및 어드레스방전 전압이 감소된 플라즈마 디스플레이 패널에 관한 것이다. 또한 본 발명은 휘도가 증가된 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having a reduced sustain discharge voltage and an address discharge voltage. The present invention also relates to a plasma display panel with increased brightness.

근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.Recently, a plasma display panel, which is drawing attention as a replacement of a conventional cathode ray tube display device, is discharged after a discharge gas is filled between two substrates on which a plurality of electrodes are formed. The phosphor formed in a predetermined pattern by the ultraviolet rays is excited to obtain a desired image.

일반적인 교류형 플라즈마 디스플레이 패널(10)은, 도 1에 도시된 바와 같이 사용자에게 화상을 보여주는 상판(50)과 이와 평행하게 결합되는 하판(60)을 구비한다. 상판(50)의 전면기판(11)에는 X전극(31)과 Y전극(32)이 쌍을 이루는 유지전극쌍(12)이 배치되어 있고, 전면기판(11)의 유지전극쌍(12)이 배치된 면에 대향하는 하판(60)의 배면기판(21)에는 어드레스전극(22)이 전면기판(11)의 전극들(31)(32)과 교차하도록 배치되어 있다. 유지전극쌍들(12)이 구비된 전면기판(11)과, 어드레스전극들(22)이 구비된 배면기판(21)의 각 면에는 각 전극들을 매립하도 록 각각 제1유전체층(15) 및 제2 유전체층(25)이 형성되어 있다. 제1유전체층(15) 배면에는 통상 MgO로 된 보호층(16)이 형성되며, 제2유전체층(25)의 전면에는 방전거리를 유지하고 방전셀 사이의 전기적 광학적 크로스토크(cross-talk)를 방지하는 격벽(30)이 형성되어 있다. 이 격벽(30)의 양 측면과 격벽(30)이 형성되지 않은 제2유전체층(25)의 전면에는 적색, 녹색, 청색 발광 형광체(26)가 도포되어 있다. X전극(31)과 Y전극(32) 각각은 투명전극(31a, 32a) 및 버스전극(31b, 32b)을 구비한다. 이렇게 배치된 한 쌍의 X전극(31) 및 Y전극(32)과, 이와 교차하는 어드레스전극(22)에 의하여 이루어지는 공간이 단위 방전셀(cell)(70)로서 하나의 방전부를 형성하게 된다.The general AC plasma display panel 10 includes an upper plate 50 showing an image to a user and a lower plate 60 coupled in parallel with each other, as shown in FIG. 1. On the front substrate 11 of the upper plate 50, a pair of sustain electrodes 12, which are paired with the X electrode 31 and the Y electrode 32, is arranged, and the pair of sustain electrodes 12 of the front substrate 11 On the rear substrate 21 of the lower substrate 60 opposite to the disposed surface, the address electrodes 22 are disposed to intersect the electrodes 31 and 32 of the front substrate 11. The first dielectric layer 15 and the first dielectric layer 15 may be embedded in each surface of the front substrate 11 having the sustain electrode pairs 12 and the rear substrate 21 having the address electrodes 22. 2 dielectric layers 25 are formed. A protective layer 16, usually made of MgO, is formed on the rear surface of the first dielectric layer 15, and maintains a discharge distance on the front surface of the second dielectric layer 25 and prevents electro-optic crosstalk between discharge cells. The partition 30 is formed. Red, green, and blue light emitting phosphors 26 are coated on both side surfaces of the partition wall 30 and on the entire surface of the second dielectric layer 25 on which the partition wall 30 is not formed. Each of the X electrode 31 and the Y electrode 32 includes transparent electrodes 31a and 32a and bus electrodes 31b and 32b. The space formed by the pair of X electrodes 31 and Y electrodes 32 arranged in this way and the address electrodes 22 intersecting the same form one discharge unit as the unit discharge cells 70.

이러한 형상을 가지는 플라즈마 디스플레이 패널(10)에서는, 방전 영역을 증가시키기 위해서는 X전극(31)과 Y전극(32) 사이의 거리를 멀게 배치해야 한다. X전극(31)과 Y전극(32) 사이의 거리가 멀 경우, 방전 공간이 증가되어, 방전이 활발하게 발생하기 때문이다. 하지만, X전극(31)과 Y전극(32)의 거리가 멀어질 경우, 방전 개시 전압이 증가하기 때문에, 전력 소비가 증가하는 문제점이 있다. 또한, 어드레스 방전을 일으키는 어드레스전극(22)과 Y전극(32) 사이의 거리가 멀고, Y전극(32) 중 일부가 격벽(30)에 의하여 방전에 참여하지 못하기 때문에, 어드레스전압이 증가되는 문제점이 있다.In the plasma display panel 10 having such a shape, in order to increase the discharge area, the distance between the X electrode 31 and the Y electrode 32 must be arranged far. This is because when the distance between the X electrode 31 and the Y electrode 32 is far, the discharge space is increased and discharge is actively generated. However, when the distance between the X electrode 31 and the Y electrode 32 increases, there is a problem that power consumption increases because the discharge start voltage increases. Further, since the distance between the address electrode 22 and the Y electrode 32 causing the address discharge is far, and some of the Y electrodes 32 do not participate in the discharge by the partition wall 30, the address voltage is increased. There is a problem.

본 발명은 상기와 같은 문제점을 해결하기 위하여, 방전 공간이 확대되어 휘도가 증가할 뿐만 아니라, 유지 방전 전압이 감소된 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a plasma display panel in which the discharge space is enlarged to increase the luminance and reduce the sustain discharge voltage.

또한 본 발명은 방전셀 내에서 어드레스 방전 전압이 감소된 플라즈마 디스플레이 패널을 제공하는 것을 다른 목적으로 한다.Another object of the present invention is to provide a plasma display panel having a reduced address discharge voltage in a discharge cell.

또한 본 발명은 휘도가 향상된 플라즈마 디스플레이 패널을 제공하는 것을 다른 목적으로 한다.Another object of the present invention is to provide a plasma display panel with improved luminance.

상기와 같은 목적 및 그 밖의 목적을 달성하기 위하여, 본 발명은 배면기판과, 상기 배면기판에 이격되어 평행하게 배치된 전면기판과, 상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽과, 상기 전면기판과 상기 격벽 사이에 배치되며, 상기 방전셀들을 가로질러 연장되는 유지전극쌍들과, 상기 쌍을 이루는 유지전극들 사이에 배치되는 중간전극들과, 상기 유지전극쌍들 및 상기 중간전극들을 덮도록 형성된 제1유전체층과, 상기 방전셀에서 상기 유지전극쌍 및 상기 중간전극과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들과, 상기 어드레스전극들을 덮도록 형성된 제2유전체층과, 상기 방전셀들 내에 배치된 형광체층과, 상기 방전셀 내에 있는 방전가스를 구비하고, 상기 유지전극쌍들의 후방에 배치된 격벽 부분의 폭이 인접하는 격벽 부분의 폭보다 좁게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.In order to achieve the above and other objects, the present invention provides a rear substrate, a front substrate disposed in parallel and spaced apart from the rear substrate, and disposed between the front substrate and the rear substrate and partitioning the discharge cells. A pair of storage electrodes disposed between the barrier rib, the front substrate and the barrier rib, extending across the discharge cells, intermediate electrodes disposed between the pair of sustain electrodes, the pair of sustain electrodes and A first dielectric layer formed to cover the intermediate electrodes, address electrodes extending across the discharge cells to intersect the sustain electrode pair and the intermediate electrode in the discharge cell, and a second dielectric layer formed to cover the address electrodes And a partition layer having a phosphor layer disposed in the discharge cells and a discharge gas in the discharge cell, and arranged behind the sustain electrode pairs. Provides minutes PDP, characterized in that formed narrower than the width of the partition portion at which the width of the adjacent.

본 발명에 있어서, 상기 격벽은 상기 유지전극쌍들에 평행하게 배치되는 가로격벽부들과, 상기 가로격벽부들과 교차하는 세로격벽부들을 구비하고, 상기 세로격벽부들에서 상기 유지전극쌍들의 후방에 배치된 부분들의 폭이 인접하는 부분들 의 폭보다 좁게 형성된 것이 바람직하다.In the present invention, the barrier rib includes horizontal barrier rib portions arranged in parallel to the sustain electrode pairs, and vertical barrier rib portions intersecting the horizontal barrier rib portions, and disposed at the rear of the sustain electrode pairs at the vertical barrier rib portions. It is preferable that the width of the divided portions is formed to be smaller than the width of the adjacent portions.

이어서, 도면들을 참조하여 본 발명의 일 실시예를 상세히 설명한다.Next, an embodiment of the present invention will be described in detail with reference to the drawings.

도 2 및 도 3을 참조하면, 본 발명의 바람직한 일 실시예에 따른 교류형 플라즈마 디스플레이 패널(100)이 도시되어 있다. 도 2는 플라즈마 디스플레이 패널의 부분 절개 분리 사시도이고, 도 3은 도 2의 Ⅲ-Ⅲ선에 따라 취한 단면도이며, 여기에서 도 3은 설명의 편의를 위하여 상판(150)이 90도 회전한 상태를 나타낸다.2 and 3, an AC plasma display panel 100 according to an exemplary embodiment of the present invention is illustrated. FIG. 2 is a partially cutaway perspective view of the plasma display panel, and FIG. 3 is a cross-sectional view taken along line III-III of FIG. 2, wherein FIG. 3 is a view illustrating a state in which the upper plate 150 is rotated 90 degrees for convenience of description. Indicates.

도시된 바와 같이, 플라즈마 디스플레이 패널(100)은 크게 상판(150)과 이와 평행하게 결합되는 하판(160)을 구비하는데, 상판(150)에 구비된 전면기판(111)과 하판(160)에 구비된 배면기판(121) 사이에는 격벽(130)에 의하여 복수개의 방전셀(170)들이 구획되어 있다.As shown, the plasma display panel 100 includes a top plate 150 and a bottom plate 160 coupled in parallel therewith, and are provided on the front substrate 111 and the bottom plate 160 provided on the top plate 150. The plurality of discharge cells 170 are partitioned by the partition wall 130 between the rear substrates 121.

전면기판(111)에는 다수개의 유지전극쌍(112)들이 배치되어 있다. 이 때 전면기판(111)은 유리를 주재료로 한 투명한 재료로 형성되는 것이 일반적이다.A plurality of sustain electrode pairs 112 are disposed on the front substrate 111. In this case, the front substrate 111 is generally formed of a transparent material mainly made of glass.

유지전극쌍(112)은 유지 방전을 일으키기 위하여 전면기판(111)의 배면에 형성된 한 쌍의 유지전극들(131, 132)을 의미하고, 전면기판(111)에는 이러한 유지전극쌍(112)들이 소정의 간격으로 평행하게 배열되어 있다. 이 유지전극쌍(112)들 각각은 X전극(131) 및 Y전극(132)을 구비한다. 본 실시예에서는, 유지전극쌍(112)들이 전면기판(111)의 배면에 배치되지만, 유지전극쌍의 배치 위치는 이에 한정되지 않는다. 예를 들면, 유지전극쌍들은 전면기판의 배면으로부터 소정의 간격으로 이격되어 배치될 수 있다. 다만, 유지전극쌍들은 전면기판으로부터 동일한 레벨 (level)에 배치되는 것이 바람직하다.The sustain electrode pair 112 refers to a pair of sustain electrodes 131 and 132 formed on the rear surface of the front substrate 111 to cause sustain discharge, and the sustain electrode pair 112 is formed on the front substrate 111. It is arranged in parallel at predetermined intervals. Each of the sustain electrode pairs 112 includes an X electrode 131 and a Y electrode 132. In the present embodiment, the sustain electrode pairs 112 are disposed on the rear surface of the front substrate 111, but the arrangement position of the sustain electrode pairs is not limited thereto. For example, the sustain electrode pairs may be spaced apart from the rear surface of the front substrate at predetermined intervals. However, the sustain electrode pairs are preferably arranged at the same level from the front substrate.

X전극(131) 및 Y전극(132)의 각각은 투명전극(131a, 132a) 및 버스전극(131b, 132b)을 구비하고 있다. 투명전극(131a, 132a)은 방전을 일으킬 수 있는 도전체이면서 형광체(126)로부터 방출되는 빛이 전면기판(111)으로 나아가는 것을 방해하지 않는 투명한 재료로 형성되는데, 이와 같은 재료로서는 ITO(indium tin oxide) 등이 있다. 그러나 상기 ITO와 같은 투명한 도전체는 일반적으로 그 저항이 크고, 따라서 투명전극으로만 유지전극을 형성하면 그 길이방향으로의 전압강하가 커서 구동전력이 많이 소비되고 응답속도가 늦어지는바, 이를 개선하기 위하여 상기 투명전극 상에는 금속재질로 이루어지고 좁은 폭으로 형성되는 버스전극(131b, 132b)이 배치된다. 버스전극은 Ag, Al 또는 Cu와 같은 금속을 이용하여 단층 구조로 형성될 수 있지만, Cr/Al/Cr 등의 다층 구조를 가지도록 형성될 수도 있다. 이러한 투명전극 및 버스전극들은 포토에칭법, 포토리소그라피법 등을 이용하여 형성한다.Each of the X electrode 131 and the Y electrode 132 includes transparent electrodes 131a and 132a and bus electrodes 131b and 132b. The transparent electrodes 131a and 132a are formed of a transparent material that is a conductor capable of causing a discharge and does not prevent light emitted from the phosphor 126 from advancing to the front substrate 111. Such a material is indium tin (ITO). oxide). However, transparent conductors such as ITO generally have a high resistance, and thus, when the sustain electrode is formed only of the transparent electrodes, a large voltage drop in the longitudinal direction consumes a lot of driving power and slows the response speed. To this end, bus electrodes 131b and 132b made of a metal material and formed in a narrow width are disposed on the transparent electrode. The bus electrode may be formed in a single layer structure using a metal such as Ag, Al, or Cu, but may be formed to have a multilayer structure such as Cr / Al / Cr. Such transparent electrodes and bus electrodes are formed using a photo etching method, a photolithography method, or the like.

X전극(131) 및 Y전극(132)의 형상 및 배치를 상세하게 살펴보면, 투명전극들(131a, 132a)은 단위 방전셀에서 소정의 간격으로 이격되어 평행하게 배치되며, 방전셀(170)들을 가로질러 연장된다. 버스전극들(131b, 132b)은 투명전극들(131a, 132a) 가장자리 상에 배치된다. 또한, 도면을 참조하면, 투명전극(131a, 132a)의 일 측은 버스전극(131b, 132b)에 전기적으로 연결되고, 타 측은 방전셀(170)의 중심 방향으로 향하도록 배치된다. Looking at the shape and arrangement of the X electrode 131 and the Y electrode 132 in detail, the transparent electrodes 131a, 132a are spaced apart at predetermined intervals from the unit discharge cells are arranged in parallel, the discharge cells 170 Extends across. The bus electrodes 131b and 132b are disposed on the edges of the transparent electrodes 131a and 132a. Also, referring to the drawings, one side of the transparent electrodes 131a and 132a is electrically connected to the bus electrodes 131b and 132b, and the other side thereof is disposed to face the center direction of the discharge cell 170.

쌍을 이루는 X전극(131)과 Y전극(132) 사이에는 중간전극(113)이 배치되어 있다. 중간전극(113)은 전면기판(111)의 배면 상에 형성되며, X전극(131) 및 Y전극(132)과 평행하도록 방전셀(170)들을 가로질러 일 방향으로 연장된다. 또한, 중간전극의 버스전극(113b)은 쌍을 이루는 X전극(131)과 Y전극(132)으로부터 실질적으로 동일한 거리로 이격되어 배치되는 것이 바람직하다.The intermediate electrode 113 is disposed between the paired X electrode 131 and the Y electrode 132. The intermediate electrode 113 is formed on the rear surface of the front substrate 111 and extends in one direction across the discharge cells 170 in parallel with the X electrode 131 and the Y electrode 132. In addition, the bus electrode 113b of the intermediate electrode is preferably spaced apart from the pair of the X electrode 131 and the Y electrode 132 at substantially the same distance.

중간전극(113)도 투명전극(113a) 및 버스전극(113b)을 구비한다. 이러한 중간전극(131)은 X전극(131) 및 Y전극(132)과 레벨을 달리하여 배치될 수 있으나, 전극 형성 공정을 동일 공정에 수행하기 위하여 X전극(131) 및 Y전극(132)과 전면기판(111)으로부터 동일 레벨에 배치되는 것이 바람직하다.The intermediate electrode 113 also includes a transparent electrode 113a and a bus electrode 113b. The intermediate electrode 131 may be disposed at a different level from the X electrode 131 and the Y electrode 132, but the X electrode 131 and the Y electrode 132 may be disposed to perform the electrode forming process in the same process. It is preferable to be disposed at the same level from the front substrate 111.

전면기판(111)에는 유지전극쌍(112)들 및 중간전극(113)들을 매립하도록 제1유전체층(115)이 형성되어 있다. 제1유전체층(115)은, 방전 시 인접한 유지전극들(131, 132) 및 중간전극(113) 간에 직접 통전되는 것과 양이온 또는 전자가 유지전극들(131, 132) 및 중간전극(113)들에 직접 충돌하여 전극들(131, 132, 113)을 손상시키는 것을 방지하면서도, 전하를 유도하여 벽전하를 축적할 수 있는 유전체로 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.The first dielectric layer 115 is formed on the front substrate 111 to fill the sustain electrode pairs 112 and the intermediate electrodes 113. The first dielectric layer 115 may be directly energized between adjacent sustain electrodes 131 and 132 and the intermediate electrode 113 during discharge, and positive or negative electrons may be applied to the sustain electrodes 131 and 132 and the intermediate electrode 113. While preventing direct damage by damaging the electrodes 131, 132, 113, it is formed of a dielectric that can induce charge and accumulate wall charges. Such dielectrics include PbO, B 2 O 3 , and SiO 2 . have.

제1유전체층(115)을 덮도록 보호층(116)이 형성되어 있다. 보호층(116)은, 방전시 양이온과 전자가 제1유전체층(115)에 충돌하여 제1유전체층(115)이 손상되는 것을 방지한다. 또한, 보호층(116)은 방전시 2차전자를 다량으로 방출하여, 플라즈마 방전을 원활하게 한다. 이러한 기능을 수행하는 보호층(116)은 2차전자 방출 계수가 높고, 가시광 투과율이 높은 물질을 이용하여 형성된다.The protective layer 116 is formed to cover the first dielectric layer 115. The protective layer 116 prevents cations and electrons from colliding with the first dielectric layer 115 during the discharge and damaging the first dielectric layer 115. In addition, the protective layer 116 emits a large amount of secondary electrons during discharge, thereby smoothing plasma discharge. The protective layer 116 performing this function is formed using a material having a high secondary electron emission coefficient and a high visible light transmittance.

보호층(116)으로는 제1유전체층 상에 MgO를 포함하는 물질을 박막으로 형성한다. 이러한 보호층(116)은 상판(150)의 다른 공정이 완료된 후에, 주로 스퍼터링, 전자빔 증착법으로 형성된다. As the protective layer 116, a material including MgO is formed on the first dielectric layer as a thin film. The protective layer 116 is mainly formed by sputtering or electron beam deposition after other processes of the upper plate 150 are completed.

배면기판(121)의 전면에는, 단위 방전셀(170)에서 X전극(131), Y전극(132) 및 중간전극(113)과 교차하는 어드레스전극(122)들이 배치되어 있다. 어드레스전극(122)들은 X전극(131)과 Y전극(132) 간의 유지-방전을 보다 용이하게 하기 위한 어드레스방전을 일으키기 위한 것으로서, 보다 구체적으로는 유지-방전이 일어나기 위한 전압을 낮추는 역할을 한다. 상기에서, 어드레스방전은 중간전극(132)과 어드레스전극(122) 간에 일어나는 방전이다. On the front surface of the back substrate 121, address electrodes 122 intersecting with the X electrode 131, the Y electrode 132, and the intermediate electrode 113 are disposed in the unit discharge cell 170. The address electrodes 122 are intended to cause an address discharge to facilitate sustain-discharge between the X electrode 131 and the Y electrode 132, and more specifically, serve to lower a voltage for sustain-discharge. . In the above, the address discharge is a discharge occurring between the intermediate electrode 132 and the address electrode 122.

이렇게 배치된 한 쌍의 X전극(131), Y전극(132) 및 중간전극(113)과, 이와 교차하는 어드레스전극(122)에 의하여 이루어지는 공간이 단위 방전셀(170)로서 하나의 방전부를 형성하게 된다.The space formed by the pair of X electrodes 131, Y electrodes 132, and the intermediate electrodes 113 and the address electrodes 122 intersecting the same is formed as a unit discharge cell 170 as one discharge unit. Done.

배면기판(121) 상에는 어드레스전극(122)을 매립하도록 제2유전체층(125)이 형성되어 있다. 제2유전체층(125)은 방전시 양이온 또는 전자가 어드레스전극(122)에 충돌하여 어드레스전극(122)을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.The second dielectric layer 125 is formed on the rear substrate 121 to fill the address electrode 122. The second dielectric layer 125 is formed as a dielectric that can induce charge while preventing cations or electrons from colliding with the address electrode 122 during discharge and damaging the address electrode 122. Such dielectrics include PbO and B 2 O 3 , SiO 2 and the like.

격벽(130)은 방전셀(170) 사이의 광학적 크로스토크를 방지하는 기능을 수행하며, 본 실시예에서 격벽(130)은 사각형의 횡단면들 가지는 방전셀(170)들을 구획한다. 하지만, 격벽(130)은 복수의 방전공간을 형성할 수 있는 한, 다양한 패턴의 격벽들, 예컨대 스트라이프 등과 같은 개방형 격벽은 물론, 와플, 매트릭스, 델타 등과 같은 폐쇄형 격벽으로 될 수 있다. 또한, 폐쇄형 격벽은, 방전공간의 횡단면이, 삼각형, 사각형, 오각형 등의 다각형, 또는 원형, 타원형 등으로 되도록 형성될 수 있다.The partition wall 130 functions to prevent optical crosstalk between the discharge cells 170. In the present embodiment, the partition wall 130 partitions the discharge cells 170 having rectangular cross sections. However, the barrier rib 130 may be a barrier rib of various patterns, for example, a closed barrier rib such as a waffle, a matrix, a delta, or the like, as long as it can form a plurality of discharge spaces. In addition, the closed partition wall may be formed such that the cross section of the discharge space becomes a polygon such as a triangle, a square, a pentagon, or a circle, an ellipse, or the like.

본 실시예에서, 격벽(130)은 가로격벽부(130a)들 및 세로격벽부(130b)들을 구비한다. 가로격벽부(130a)들은 유지전극쌍(112)들이 연장되는 방향(x방향)에 평행하도록 배치되며, 세로격벽부(130b)들은 가로격벽부(130a)들과 교차하는 방향(y방향)에 평행하도록 배치된다. 따라서, 대향하는 가로격벽부(130a)들 및 상기 가로격벽부(130a)들과 교차하는 세로격벽부(130b)들에 의하여, 실질적으로 장방형의 횡단면을 가지는 단위 방전셀(170)이 구획된다.In the present embodiment, the partition wall 130 includes horizontal partition walls 130a and vertical partition walls 130b. The horizontal bulkhead portions 130a are disposed in parallel to the direction in which the sustain electrode pairs 112 extend (x direction), and the vertical bulkhead portions 130b are disposed in a direction (y direction) that intersects the horizontal bulkhead portions 130a. It is arranged to be parallel. Therefore, the unit discharge cell 170 having a substantially rectangular cross section is partitioned by opposing horizontal bulkhead portions 130a and vertical bulkhead portions 130b intersecting the horizontal bulkhead portions 130a.

도 4는 도 2에 도시된 격벽(130) 및 전극들(131, 132,113)의 배치도를 나타낸다. 도시된 바와 같이, 세로격벽부(130b)에서 중간전극(113)의 후방(z방향)에 배치된 부분(A)의 폭(W1)이 인접하는 부분의 폭(W2)보다 좁게 형성되어 있다. 다만, 세로격벽부(130b)들도 각각 길이 방향(y방향)에 대하여 대칭되는 형상을 갖는 것이 바람직하다.4 illustrates a layout view of the partition wall 130 and the electrodes 131, 132, and 113 illustrated in FIG. 2. As illustrated, the width W1 of the portion A disposed behind the intermediate electrode 113 in the vertical partition portion 130b is smaller than the width W2 of the adjacent portion. However, the vertical bulkheads 130b also preferably have a symmetrical shape with respect to the longitudinal direction (y direction).

이렇게 오목하게 형성된 세로격벽부 부분(A)에 의하여 방전에 참여하는 중간전극의 면적이 증가하게 된다. 다시 말하면, 세로격벽부(130b)들과 중간전극(113) 사이의 제1유전체층(115)은, 세로격벽부들에 의하여 공간전하가 쌓이지 못하기 때문에, 플라즈마 방전에 기여를 하지 못하게 된다. 하지만, 본 발명에서는 폭이 좁은 세로격벽부 부분(A)에 의하여, 방전에 참가하는 중간전극의 면적이 증가되는 구 조를 가지기 때문에, 방전이 효과적으로 발생되어 방전전압이 감소된다. 이를 보다 상세하게 설명하면, 어드레스 방전 시, 방전에 참여하는 중간전극의 면적이 증가되어 벽전하가 쌓이는 양이 증가된다. 따라서, 어드레스 방전 전압이 감소된다. 또한, 유지방전 시에도, 격벽의 면적이 감소되고, 방전영역이 증가되어, 격벽에 부딪혀 소멸되는 공간전하의 양이 감소되고, 공간전하의 이동이 활발해지기 때문에, 방전전압이 감소되고, 휘도가 향상된다.The concave longitudinal partition portion A increases the area of the intermediate electrode participating in the discharge. In other words, the first dielectric layer 115 between the vertical partition portions 130b and the intermediate electrode 113 may not contribute to plasma discharge because space charges are not accumulated by the vertical partition portions. However, in the present invention, since the narrow vertical partition portion A has a structure in which the area of the intermediate electrode participating in the discharge is increased, the discharge is effectively generated and the discharge voltage is reduced. In more detail, in the address discharge, the area of the intermediate electrode participating in the discharge is increased to increase the amount of wall charges. Thus, the address discharge voltage is reduced. In addition, even during sustain discharge, the area of the partition wall is reduced, the discharge area is increased, the amount of space charge hit by the partition wall is extinguished, and the movement of the space charge becomes active, so that the discharge voltage is reduced and luminance is increased. Is improved.

가로격벽부(130a)들은 세로격벽부(130b)들과는 다르게 소정의 폭(W3)을 가지도록 형성된다. The horizontal partition walls 130a are formed to have a predetermined width W3 unlike the vertical partition walls 130b.

격벽(130)의 측면과, 격벽(130) 사이의 제2유전체층(125) 전면에는 적색발광, 녹색발광, 청색발광 형광체층(126)이 형성되어 있다. 이러한 형광체층(126)은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색 방전셀에 형성된 적색발광 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색 방전셀에 형성된 적색발광 형광체층은 Zn2SiO4:Mn 등과 같은 형광체를 포함하며, 청색 방전셀에 형성된 청색발광 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다.Red, green, and blue light emitting phosphor layers 126 are formed on the side surfaces of the barrier rib 130 and the entire surface of the second dielectric layer 125 between the barrier ribs 130. The phosphor layer 126 has a component that generates ultraviolet light by receiving ultraviolet rays. The red phosphor layer formed in the red discharge cell includes a phosphor such as Y (V, P) O 4 : Eu, and the green discharge cell. The red light emitting phosphor layer formed on the substrate includes a phosphor such as Zn 2 SiO 4 : Mn, and the blue light emitting phosphor layer formed on the blue discharge cell includes a phosphor such as BAM: Eu.

또한, 상기 방전셀(170)들에는 네온(Ne), 크세논(Xe) 등이 혼합된 방전 가스가 채워지며, 상기와 같이 방전 가스가 채워진 상태에서, 전면기판 및 배면기판(111, 121)의 가장 가장자리에 형성된 프릿트 글라스(frit glass)와 같은 밀봉 부재에 의해 전면기판 및 배면기판(111, 121)이 서로 봉합되어 결합되어진다.In addition, the discharge cells 170 are filled with a discharge gas in which neon (Ne), xenon (Xe), etc. are mixed, and in the state where the discharge gas is filled as described above, the front and rear substrates 111 and 121 The front substrate and the back substrates 111 and 121 are sealed to each other and joined by a sealing member such as frit glass formed at the edge thereof.

본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널(100)을 구비하는 플 라즈마 디스플레이 장치(200)는 도 5에 도시된 바와 같이, 전술한 플라즈마 디스플레이 패널(100), 영상 처리부(256), 논리 제어부(262), 어드레스 구동부(223), X 구동부(224), Y 구동부(225) 및 M 구동부(226)를 포함한다. 도 5에서는 다수개의 라인들을 형성하는 X전극(131)들, Y전극(132)들 및 중간전극(113)들이 도시되어 있다. As shown in FIG. 5, the plasma display apparatus 200 including the plasma display panel 100 according to an exemplary embodiment of the present invention includes the plasma display panel 100, the image processor 256, and the logic. The control unit 262 includes an address driver 223, an X driver 224, a Y driver 225, and an M driver 226. In FIG. 5, X electrodes 131, Y electrodes 132, and intermediate electrodes 113 forming a plurality of lines are illustrated.

도면을 참조하면, Y전극(132)들은 전면기판(111)의 일 측으로 서로 이격되어 연장되다가, 가장 자리 부분에서 서로 연결된다. 플라즈마 디스플레이 패널(100)의 구동 시, Y전극(132)들에는 동일한 전기적 신호가 인가되기 때문에, Y전극(132)들은 전기적으로 공통으로 연결된다. X전극들(131)들도 Y전극(132)들과 유사하게, 공통된 신호들이 인가되기 때문에 전기적으로 공통으로 연결된다. 그러나, 중간전극들(113)들에는 각각 독립적인 신호들이 인가되기 때문에, 중간전극들(113)은 서로 이격되어 연장되다가, 중간전극 구동부(226)에 연결된다.Referring to the drawings, the Y electrodes 132 are spaced apart from each other to one side of the front substrate 111, and are connected to each other at the edge portion. When the plasma display panel 100 is driven, since the same electrical signal is applied to the Y electrodes 132, the Y electrodes 132 are electrically connected in common. Similarly to the Y electrodes 132, the X electrodes 131 are electrically connected in common because common signals are applied. However, since independent signals are applied to the intermediate electrodes 113, the intermediate electrodes 113 extend apart from each other and are connected to the intermediate electrode driver 226.

여기에서의 단위 방전셀(170)에서 각 전극들(113, 122, 131, 132)의 실질적인 배치 위치 및 형상은 전술한 도 2 및 도 3의 중간전극(113), 어드레스전극(122), X전극(131) 및 Y전극(132)과 동일하다.In the unit discharge cell 170, the positions and shapes of the electrodes 113, 122, 131, and 132 are substantially positioned in the intermediate electrode 113, the address electrode 122, and the X of FIGS. 2 and 3. It is the same as the electrode 131 and the Y electrode 132.

영상 처리부(256)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(262)는 영상 처리부(256)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SX, SY, SM)을 발생시킨다.The image processing unit 256 converts an external analog image signal into a digital signal to convert an internal image signal, for example, 8 bits of red (R), green (G), and blue (B) image data, a clock signal, vertical and horizontal, respectively. Generate sync signals. The logic controller 262 controls the driving control signals S A , S X , and A according to an internal image signal from the image processor 256. S Y , S M ) is generated.

도 5 및 도 6에서 참조부호 SA는 어드레스전극(122)에 인가되는 구동 신호를, SX은 X전극(131)에 인가되는 구동 신호를, SY는 Y전극(132)에 인가되는 구동 신호를, SM은 중간전극(113)에 인가되는 구동 신호를 가리킨다.5 and 6, reference numeral S A denotes a drive signal applied to the address electrode 122, S X denotes a drive signal applied to the X electrode 131, and S Y denotes a drive applied to the Y electrode 132. The signal S M indicates a drive signal applied to the intermediate electrode 113.

어드레스 구동부(223)는, 논리 제어부(262)로부터의 구동 제어 신호들(SA, SX, SY, SM) 중에서 어드레스 구동 신호(S A)를 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스전극(122)들에 인가한다. X 구동부(224)는 논리 제어부(262)로부터의 구동 제어 신호들(SA, SX, SY, SM) 중에서 X 구동 제어 신호(SX)를 처리하여 X전극(131)들에 인가한다. 또한, Y 구동부(225)는 논리 제어부(262)로부터의 구동 제어 신호들(SA, SX, SY , SM) 중에서 Y 구동 제어 신호(SY)를 처리하여 Y전극(132)들에 인가하고, M 구동부(226)는 논리 제어부(262)로부터의 구동 제어 신호들(SA, SX, SY, S M) 중에서 M 구동 제어 신호(SM)를 처리하여 중간전극(113)들에 인가한다.The address driver 223 may include driving control signals S A , S X , and A from the logic controller 262. S Y , The address driving signal S A is processed in S M to generate display data signals, and the generated display data signals are applied to the address electrodes 122. The X driver 224 may drive driving signals S A , S X , from the logic controller 262. S Y , S M) processes the X driving control signal (X S) to be applied from the X electrode 131. In addition, the Y driver 225 may drive driving signals S A , S X , from the logic controller 262. S Y , The S M driving control signal S Y is processed and applied to the Y electrodes 132, and the M driving unit 226 receives the driving control signals S A , S X , and S from the logic controller 262. S Y , S M) from among processes the M drive control signal (S M) is applied to the intermediate electrode 113.

도 6은 단위 서브-필드(SF)에서 플라즈마 디스플레이 패널(100)의 일 방전셀(170)들에 배치된 전극들(113, 122, 131, 132)에 인가되는 신호들의 파형도를 보여준다. 모든 단위 프레임들 각각은 시분할 계조 디스플레이를 실현하기 위하여 8개의 서브필드들로 분할된다. 또한, 각 서브필드(SF)는 리셋팅 시간(R), 어드레싱 시간(A), 및 유지-방전 시간(S)으로 분할된다.FIG. 6 is a waveform diagram of signals applied to electrodes 113, 122, 131, and 132 disposed in one discharge cells 170 of the plasma display panel 100 in a unit sub-field SF. Each of all unit frames is divided into eight subfields to realize time division gray scale display. In addition, each subfield SF is divided into a reset time R, an addressing time A, and a sustain-discharge time S. FIG.

도 6을 참조하면, 단위 서브필드(SF)의 리셋팅 시간(R)에는 중간전극(113)에 상승램프가 인가되면서 방전이 발생하고, 이후 하강램프가 인가되면서 소거방전이 발생하여, 플라즈마 디스플레이 패널(100) 전체에 리셋방전이 일어나, 방전셀(170)들 전체의 벽전하 상태가 균일화된다. 이를 상세하게 살펴보면, 어드레스전극(122) 및 Y전극(132)에는 제1전압(VG)인 접지 전압이 인가된다. 중간전극(113)에 인가되는 전압은, 먼저 제2전압(VSET+VS)으로 상승한 후에, 제1전압(VG )까지 감소된다. 이 때 X전극(131)에는 처음에 제1전압(VG)이 인가되다가, 중간전극(113)이 제2전압(VSET+VS)에서 제1전압(VG)으로 감소되는 동안에는 제3전압(V S)인 유지 전압이 인가된다.Referring to FIG. 6, during the reset time R of the unit subfield SF, the discharge is generated while the rising lamp is applied to the intermediate electrode 113, and then the erasing discharge is generated while the falling lamp is applied. Reset discharge occurs in the entire panel 100, and the wall charge state of the entire discharge cells 170 is uniform. In detail, the ground voltage, which is the first voltage V G , is applied to the address electrode 122 and the Y electrode 132. The voltage applied to the intermediate electrode 113 first rises to the second voltage V SET + V S and then decreases to the first voltage V G. At this time, the first voltage V G is first applied to the X electrode 131, and while the intermediate electrode 113 is reduced from the second voltage V SET + V S to the first voltage V G , the first voltage V G is applied. A sustain voltage of 3 voltages V S is applied.

각 어드레싱 시간(A)에서는, 어드레스전극(122)에 어드레스 전압(VA)의 디스플레이 데이터 펄스들이 인가됨과 동시에, 제3전압(VS)보다 낮은 주사 전압(VSCAN)으로 바이어싱된 중간전극(113)에 제1전압(VG)의 주사 펄스가 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 디스플레이 데이터 펄스들이 인가되면 어드레스 방전에 의하여 벽전하들이 형성된다. 따라서, 어드레스 방전 결과, X전극(131), 중간전극(113) 및 Y전극(132)에는 벽전하가 쌓이게 된다. 다만, 어드레스 방전이 불필요한 방전셀들에서는 디스플레이 데이터 펄스가 인가되지 않기 때문에, 방전셀에서 벽전하들이 형성되지 않는다.At each addressing time A, an intermediate electrode biased with the scan voltage V SCAN lower than the third voltage V S while the display data pulses of the address voltage V A are applied to the address electrode 122. The scan pulse of the first voltage V G is applied to 113. Accordingly, when high-level display data pulses are applied while the scan pulse is applied, wall charges are formed by the address discharge. Therefore, as a result of the address discharge, wall charges are accumulated on the X electrode 131, the intermediate electrode 113, and the Y electrode 132. However, since the display data pulse is not applied to the discharge cells for which address discharge is unnecessary, wall charges are not formed in the discharge cells.

각 유지-방전 시간(S)에서는, 모든 X전극(131) 및 Y전극(132)에 유지-방전 펄스가 교호하게 인가되어, 상응하는 어드레싱 시간(A)에서 벽전하들이 형성된 경우에 유지 방전을 일으킨다. 이 때, 중간전극(131)과 어드레스전극(122)은 각각 제3전압(VS) 및 제1전압(VG)으로 바이어싱된다.At each sustain-discharge time S, sustain-discharge pulses are alternately applied to all the X electrodes 131 and the Y electrodes 132, so that sustain discharges are generated when wall charges are formed at the corresponding addressing time A. FIG. Cause In this case, the intermediate electrode 131 and the address electrode 122 are biased to the third voltage V S and the first voltage V G , respectively.

그런데, 상기의 유지-방전이 시작될 때, 음극성의 벽전하가 쌓인 X전극(131)에 제1전압(VG)이 인가되고, 정극성의 벽전하가 쌓인 중간전극(113)에 제3전압(VS)이 인가되기 때문에, 상대적으로 거리가 가까운 X전극(131)과 중간전극(113) 사이에서 방전이 시작된다. 따라서, 가까운 거리에 배치된 전극들(113, 131) 사이에서 방전이 시작되기 때문에, 방전 개시 전압이 감소된다. X전극(131)과 중간전극(113) 사이에서 방전이 발생한 후에는, 방전 영역이 Y전극(132)까지 확대되어, X전극(131)과 Y전극(132) 사이에 유지-방전이 활발하게 발생한다. 이 때 Y 전극(132) 및 X 전극(131)에 제1전압(VG) 및 제3전압(Vs)이 교대로 인가되면서 유지기간동안 소정의 계조를 표시하는 유지방전이 연속적으로 일어나 화상을 구현하게 된다. 특히, X전극(131)과 중간전극(113) 사이에서 낮은 압력으로 개시되기 때문에, X전극(131)과 Y전극(132) 사이의 거리를 멀게 배치할 수 있다. 이 경우 방전 공간이 증가되는 효과를 가지기 때문에, 방전이 활발하게 발생하여, 궁극적으로 휘도가 향상되고 발광 효율이 증가된다. 결국, X전극(131), 중간전극(113) 및 Y전극(132) 사이의 유지-방전으로 인하여, 방전 개시 전압이 감소하고, 휘도 및 발광 효율이 증가되는 효과를 가진다. 유지 방전 시에 여기된 방전가스의 에너지 준위가 낮아지 면서 자외선이 방출된다. 그리고 이 자외선이 방전셀(170) 내에 도포된 형광체층(126)을 여기시키는데, 이 여기된 형광체층(126)의 에너지준위가 낮아지면서 가시광이 방출되며, 이 가시광이 제1유전체층(115)과 전면기판(111)을 투과하여 출사되면서 사용자가 인식할 수 있는 화상을 형성하게 된다.However, when the sustain-discharge is started, the first voltage V G is applied to the X electrode 131 in which the negative wall charges are accumulated, and the third voltage in the intermediate electrode 113 in which the positive wall charges are accumulated. Since V S ) is applied, the discharge starts between the X electrode 131 and the intermediate electrode 113 which are relatively close in distance. Therefore, since the discharge starts between the electrodes 113 and 131 disposed at a close distance, the discharge start voltage is reduced. After the discharge occurs between the X electrode 131 and the intermediate electrode 113, the discharge region is extended to the Y electrode 132, so that sustaining-discharge is actively performed between the X electrode 131 and the Y electrode 132. Occurs. At this time, while the first voltage V G and the third voltage Vs are applied to the Y electrode 132 and the X electrode 131 alternately, a sustain discharge that displays a predetermined gray level during the sustain period is continuously generated to generate an image. Will be implemented. In particular, since the pressure is started between the X electrode 131 and the intermediate electrode 113, the distance between the X electrode 131 and the Y electrode 132 can be arranged far. In this case, since the discharge space has an effect of increasing, discharge is actively generated, and ultimately, the luminance is improved and the luminous efficiency is increased. As a result, due to the sustain-discharge between the X electrode 131, the intermediate electrode 113, and the Y electrode 132, the discharge start voltage is reduced, and the brightness and luminous efficiency are increased. Ultraviolet rays are emitted as the energy level of the discharged gas excited during the sustain discharge is lowered. The ultraviolet rays excite the phosphor layer 126 coated in the discharge cell 170. The energy level of the excited phosphor layer 126 is lowered, and visible light is emitted. The light is transmitted through the front substrate 111 to form an image that a user can recognize.

본 발명에 따른 플라즈마 디스플레이 패널은 다음과 같은 효과를 가진다.The plasma display panel according to the present invention has the following effects.

첫째, X전극과 Y전극 사이에 배치된 중간전극과, X전극 사이에서 방전이 개시되기 때문에, 유지 방전 전압이 감소된다. 또한, X전극과 Y전극 사이의 거리를 멀게 배치할 수 있으므로, 방전 공간이 증가하여 방전이 원활하게 발생한다. 따라서, 휘도 및 발광 효율이 향상된다.First, since the discharge starts between the intermediate electrode disposed between the X electrode and the Y electrode and the X electrode, the sustain discharge voltage is reduced. In addition, since the distance between the X electrode and the Y electrode can be arranged far, the discharge space is increased, the discharge occurs smoothly. Thus, the brightness and the luminous efficiency are improved.

둘째, 중간전극의 후방에 배치된 격벽 부분의 폭이 상대적으로 좁게 형성되어 있기 때문에, 방전에 참여하는 중간전극의 면적이 증가된다. 따라서, 어드레스 방전 전압 및 유지전압이 감소된다. 또한, 격벽의 면적이 감소되므로, 격벽에 부딪혀 소멸되는 공간전하의 양이 감소되어, 방전이 활발하게 발생되기 때문에, 휘도가 향상된다.Second, since the width of the partition wall portion disposed behind the intermediate electrode is relatively narrow, the area of the intermediate electrode participating in the discharge is increased. Thus, the address discharge voltage and the sustain voltage are reduced. In addition, since the area of the partition wall is reduced, the amount of space charge that collides with the partition wall and disappears is reduced, and discharge is actively generated, so that the brightness is improved.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (5)

배면기판;Back substrate; 상기 배면기판에 이격되어 평행하게 배치된 전면기판;A front substrate spaced apart from and parallel to the rear substrate; 상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;A partition wall disposed between the front substrate and the rear substrate and partitioning discharge cells; 상기 전면기판과 상기 격벽 사이에 배치되며, 상기 방전셀들을 가로질러 연장되는 유지전극쌍들;Sustain electrode pairs disposed between the front substrate and the partition wall and extending across the discharge cells; 상기 쌍을 이루는 유지전극들 사이에 배치되는 중간전극들;Intermediate electrodes disposed between the pair of sustain electrodes; 상기 유지전극쌍들 및 상기 중간전극들을 덮도록 형성된 제1유전체층;A first dielectric layer formed to cover the sustain electrode pairs and the intermediate electrodes; 상기 방전셀에서 상기 유지전극쌍 및 상기 중간전극과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;Address electrodes extending across the discharge cells to intersect the sustain electrode pair and the intermediate electrode in the discharge cell; 상기 어드레스전극들을 덮도록 형성된 제2유전체층;A second dielectric layer formed to cover the address electrodes; 상기 방전셀들 내에 배치된 형광체층; 및A phosphor layer disposed in the discharge cells; And 상기 방전셀 내에 있는 방전가스를 구비하고,And a discharge gas in the discharge cell, 상기 격벽은 상기 유지전극쌍들에 평행하게 배치되는 가로격벽부들과, 상기 가로격벽부들과 교차하는 세로격벽부들을 구비하고, 상기 세로격벽부들에서 상기 중간전극들의 후방에 배치된 부분들의 폭이 인접하는 부분들의 폭보다 좁게 형성된 플라즈마 디스플레이 패널.The barrier rib includes horizontal barrier rib portions arranged in parallel to the sustain electrode pairs, and vertical barrier rib portions intersecting the horizontal barrier rib portions, and the widths of the portions arranged behind the intermediate electrodes in the vertical barrier rib portions are adjacent to each other. The plasma display panel is formed narrower than the width of the portions. 삭제delete 제1항에 있어서,The method of claim 1, 상기 세로격벽부들은 각각 길이 방향에 대하여 대칭 형상을 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the vertical bulkheads have a symmetrical shape with respect to the longitudinal direction. 제1항에 있어서,The method of claim 1, 상기 유지전극들은 각각 방전셀들을 가로질러 연장되는 버스전극과, 상기 버스전극에 전기적으로 접속되며 상기 버스전극에 평행하도록 연장되는 투명전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And each of the sustain electrodes includes a bus electrode extending across the discharge cells, and a transparent electrode electrically connected to the bus electrode and extending parallel to the bus electrode. 제1항, 제3항 또는 제4항에 있어서,The method according to claim 1, 3 or 4, 상기 유지전극쌍들 각각은 X전극 및 Y전극을 구비하고,Each of the sustain electrode pairs includes an X electrode and a Y electrode, 상기 X전극들 사이에 서로 동일한 제어신호가 인가되도록 상기 X전극들이 서로 전기적으로 연결되고, 상기 Y전극들 사이에 서로 동일한 제어신호가 인가되도록 상기 Y전극들이 서로 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 패널.The X electrodes are electrically connected to each other such that the same control signal is applied between the X electrodes, and the Y electrodes are electrically connected to each other so that the same control signal is applied to the Y electrodes. Display panel.
KR1020040092986A 2004-11-15 2004-11-15 Plasma display panel KR100647650B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040092986A KR100647650B1 (en) 2004-11-15 2004-11-15 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040092986A KR100647650B1 (en) 2004-11-15 2004-11-15 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20060047135A KR20060047135A (en) 2006-05-18
KR100647650B1 true KR100647650B1 (en) 2006-11-23

Family

ID=37149739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040092986A KR100647650B1 (en) 2004-11-15 2004-11-15 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100647650B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990020128A (en) * 1997-08-30 1999-03-25 엄길용 Plasma display device
JPH11126561A (en) 1997-08-19 1999-05-11 Matsushita Electric Ind Co Ltd Gas discharge panel
JP2000011894A (en) 1998-06-23 2000-01-14 Fujitsu Ltd Plasma display panel
JP2001035392A (en) 1999-07-27 2001-02-09 Nec Corp Ac-type color plasma panel, and back base board for the ac-type color plasma panel
JP2004253388A (en) 2003-02-21 2004-09-09 Thomson Plasma Plasma display panel equipped with barrier rib array with pore emerging through upper part of barrier rib
KR20040094991A (en) * 2003-05-06 2004-11-12 엘지전자 주식회사 Plasma Display Panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126561A (en) 1997-08-19 1999-05-11 Matsushita Electric Ind Co Ltd Gas discharge panel
KR19990020128A (en) * 1997-08-30 1999-03-25 엄길용 Plasma display device
JP2000011894A (en) 1998-06-23 2000-01-14 Fujitsu Ltd Plasma display panel
JP2001035392A (en) 1999-07-27 2001-02-09 Nec Corp Ac-type color plasma panel, and back base board for the ac-type color plasma panel
JP2004253388A (en) 2003-02-21 2004-09-09 Thomson Plasma Plasma display panel equipped with barrier rib array with pore emerging through upper part of barrier rib
KR20040094991A (en) * 2003-05-06 2004-11-12 엘지전자 주식회사 Plasma Display Panel

Also Published As

Publication number Publication date
KR20060047135A (en) 2006-05-18

Similar Documents

Publication Publication Date Title
JP4260775B2 (en) Plasma display panel
KR100637456B1 (en) Plasma display panel
KR100700516B1 (en) Plasma Display Panel
KR100647650B1 (en) Plasma display panel
KR100581921B1 (en) Plasma display panel
KR100323973B1 (en) Plasma Display Panel and Method of Driving the same
KR100324261B1 (en) Plasma Display Panel and Method of Driving the same
KR100581938B1 (en) Plasma display panel
KR100581931B1 (en) Plasma display panel
KR100615251B1 (en) Plasma display panel
KR100581932B1 (en) Plasma display panel
KR100592294B1 (en) Plasma display panel
KR100647649B1 (en) Plasma display panel
KR100581937B1 (en) Plasma display panel
KR100708653B1 (en) Plasma display panel
KR100647615B1 (en) Plasma display panel
KR100683797B1 (en) Plasma display panel
KR100787426B1 (en) Plasma display panel
KR100768197B1 (en) Plasma display panel
KR100741130B1 (en) Plasma display panel
KR100592312B1 (en) Multi-electrode Plasma Display Panel
KR100719545B1 (en) Plasma display panel
KR100708733B1 (en) Plasma display panel
KR100659082B1 (en) Plasma display panel
KR20050059690A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee