KR100592244B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100592244B1
KR100592244B1 KR1020030069146A KR20030069146A KR100592244B1 KR 100592244 B1 KR100592244 B1 KR 100592244B1 KR 1020030069146 A KR1020030069146 A KR 1020030069146A KR 20030069146 A KR20030069146 A KR 20030069146A KR 100592244 B1 KR100592244 B1 KR 100592244B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
electrodes
partition wall
electrode
substrate
Prior art date
Application number
KR1020030069146A
Other languages
Korean (ko)
Other versions
KR20050033182A (en
Inventor
김우태
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030069146A priority Critical patent/KR100592244B1/en
Publication of KR20050033182A publication Critical patent/KR20050033182A/en
Application granted granted Critical
Publication of KR100592244B1 publication Critical patent/KR100592244B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern

Abstract

본 발명은 어드레스기간 중에 발생하는 어드레스 오방전을 방지하고 콘트라스트가 향상되는 구조를 가진 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여, 본 발명은 전면기판, 전면기판의 일측면에 소정의 패턴으로 형성된 X전극 및 Y전극, X, Y전극이 매립되도록 전면기판 상에 형성되는 전면유전체층, 전면기판과 소정의 간격만큼 이격되어 대향하도록 결합되어 방전 공간을 형성하는 배면기판, 배면기판의 상면에 X, Y전극과 교차하도록 형성되어, X, Y전극과 함께 방전셀을 형성하는 복수개의 어드레스전극, 어드레스전극이 매립되도록 배면기판에 형성되는 제1 배면유전체층, 제1 배면유전체층 상부에 형성되며, 어드레스전극을 따라서 형성되어 방전 공간을 구획하는 제1 격벽과, 어드레스전극과 교차되도록 형성되어 각각의 방전셀을 별개로 구획하는 제2 격벽을 구비하는 격벽, 제1 배면유전체층 상부에 형성되어 제2 격벽을 사이에 두고 인접하는 방전셀 사이에 발생하는 어드레스 오방전을 방지하는 제2 배면유전체층, 및 방전 공간 내에 도포되는 형광체를 구비한 플라즈마 디스플레이 패널을 제공한다.An object of the present invention is to provide a plasma display panel having a structure which prevents address mis-discharge occurring during an address period and improves contrast. To achieve this object, the present invention provides a front substrate and one side surface of the front substrate. X substrate, Y electrode, X electrode, Y electrode formed in a predetermined pattern on the front substrate is formed on the front substrate so as to be spaced apart from the front substrate by a predetermined distance to the back substrate, the back substrate to form a discharge space A first back dielectric layer and a first back dielectric layer formed on the back substrate so as to intersect the X and Y electrodes on the upper surface of the substrate to form a discharge cell together with the X and Y electrodes and to embed the address electrodes. A first partition wall formed along the address electrode to define a discharge space and intersect with the address electrode; A barrier rib having a second barrier rib to separately partition each discharge cell; and a second barrier rib formed on the first rear dielectric layer to prevent address misfiring between adjacent discharge cells across the second barrier rib. A plasma display panel having a rear dielectric layer and a phosphor coated in a discharge space is provided.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 종래의 일반적인 플라즈마 디스플레이 패널을 개략적으로 도시하는 사시도이고,1 is a perspective view schematically showing a conventional plasma display panel according to the related art;

도 2는 도 1의 Ⅱ-Ⅱ선을 따라 취한 단면도이고,FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1,

도 3은 통상적인 리셋팅 방법에 따라 플라즈마 디스플레이 패널의 화상이 선택된 전극들에 인가되는 신호들의 파형도이고,3 is a waveform diagram of signals to which an image of a plasma display panel is applied to selected electrodes according to a conventional resetting method;

도 4는 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널을 개략적으로 도시하는 사시도이고,4 is a perspective view schematically illustrating a plasma display panel according to an exemplary embodiment of the present invention;

도 5는 도 4의 Ⅴ-Ⅴ선을 따라 취한 단면도이고,5 is a cross-sectional view taken along the line VV of FIG. 4,

도 6은 도 4에 도시된 플라즈마 디스플레이 패널에 채용된 전극들 및 격벽과 제2 배면유전체층과의 관계를 도시하는 평면도이고,FIG. 6 is a plan view illustrating a relationship between electrodes and partition walls and the second rear dielectric layer employed in the plasma display panel illustrated in FIG. 4;

도 7은 본 발명의 바람직한 일 실시예에 따른 다른 플라즈마 디스플레이 패널의 전극들 및 격벽과 제2 배면유전체층간의 관계를 도시하는 단면도이고,FIG. 7 is a cross-sectional view showing a relationship between electrodes and barrier ribs and a second rear dielectric layer of another plasma display panel according to an exemplary embodiment of the present invention;

도 8은 본 발명의 일 실시예에 따른 또 다른 플라즈마 디스플레이 패널의 제2 배면유전체층을 도시한 사시도이고,8 is a perspective view illustrating a second rear dielectric layer of another plasma display panel according to an embodiment of the present invention;

도 9는 본 발명의 일 실시예에 따른 또 더 다른 플라즈마 디스플레이 패널의 전극들 및 격벽과 제2 배면유전체층간의 관계를 도시하는 단면도이고, 9 is a cross-sectional view showing a relationship between electrodes and a partition wall and a second rear dielectric layer of another plasma display panel according to an embodiment of the present invention;

도 10은 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 패널을 개략적으로 도시하는 사시도이고,10 is a perspective view schematically showing a plasma display panel according to another embodiment of the present invention;

도 11은 도 10에 도시된 플라즈마 디스플레이 패널에 채용된 전극들 및 격벽과 제2 배면유전체층과의 관계를 도시하는 평면도이고,FIG. 11 is a plan view illustrating a relationship between electrodes and partition walls and the second rear dielectric layer employed in the plasma display panel illustrated in FIG. 10;

도 12는 본 발명의 또 다른 실시예에 따른 다른 플라즈마 디스플레이 패널에 채용된 전극들 및 격벽과 제2 배면유전체층과의 관계를 도시하는 평면도이다. 12 is a plan view illustrating a relationship between electrodes and partition walls and a second rear dielectric layer employed in another plasma display panel according to another exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11: 전면기판 12: X전극11: front substrate 12: X electrode

13: Y전극 14: 버스전극13: Y electrode 14: bus electrode

15: 전면유전체층 16: 보호층15: front dielectric layer 16: protective layer

21: 배면기판 22: 어드레스전극21: back substrate 22: address electrode

25: 제1 배면유전체층 30: 격벽25: first rear dielectric layer 30: partition wall

31,131,231: 제1 격벽 32,132,232: 제2 격벽31,131,231: First bulkhead 32,132,232: Second bulkhead

126,226: 제2 배면유전체층 K: 격벽 폭126,226: second back dielectric layer K: partition wall width

L1,L2: 제2 배면유전체층 폭 U: 이웃 방전셀의 투명전극간의 폭L1, L2: second back dielectric layer width U: width between transparent electrodes of neighboring discharge cells

I: 방전셀을 각각 구획하는 제2 격벽간의 유격 I: play between the second partition walls that respectively partition the discharge cells

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 어 드레스기간 중에 발생하는 하전입자의 크로스토크로 인한 어드레스 오방전을 방지하고, 콘트라스트가 향상되도록 구조가 개선된 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an improved structure to prevent address misdischarge due to crosstalk of charged particles generated during an address period, and to improve contrast.

근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이 방전 전압으로 인하여 방전가스로부터 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.Plasma display panels, which are recently attracting attention as replacing conventional cathode ray tube display devices, have a discharge voltage applied after discharge gas is filled between two substrates on which a plurality of electrodes are formed. Therefore, the phosphor formed in a predetermined pattern is excited by ultraviolet rays generated from the discharge gas, thereby obtaining a desired image.

이러한 플라즈마 디스플레이 패널은 방전 형식에 따라 직류형과 교류형으로 분류될 수 있다. 직류형 플라즈마 디스플레이 패널에서는 전극들이 방전 공간에 노출되어, 하전입자의 이동이 대응 전극들 사이에서 직접적으로 이루어지고, 교류형 플라즈마 디스플레이 패널에서는 적어도 한 전극이 유전체층으로 덮여있고, 대응 전극들의 직접적인 전하의 이동 대신 벽전하(Wall Charge)의 전계에 의하여 방전이 수행된다. The plasma display panel may be classified into a direct current type and an alternating current type according to a discharge type. In the DC plasma display panel, the electrodes are exposed to the discharge space, so that the movement of charged particles is made directly between the corresponding electrodes. In the AC plasma display panel, at least one electrode is covered with a dielectric layer, and the direct charge of the corresponding electrodes The discharge is performed by the electric field of the wall charge instead of the movement.

일반적인 교류형 플라즈마 디스플레이 패널(10)은, 도 1, 및 도 2에 도시된 바와 같이, 사용자에게 화상을 보여주는 전면기판(11)과 이와 평행하게 결합되는 배면기판(21)을 구비한다. 전면기판(11)에는 X전극(12)과 Y전극(13)이 쌍을 이루며 배치되고, 전면기판(11)의 X, Y전극(12)(13)이 배치된 면에 대향하는 배면기판(21)의 면에는 어드레스전극(22)이 전면기판(11)의 전극들(12)(13)과 교차하도록 배치된다. 전면기판(11)의 X, Y전극(12)(13)은 보통 ITO(Indium Tin Oxide)로 된 투명한 전극으로서 흔히 투명전극이라 불리며, 이들 투명전극의 상면에는 라인 저항을 줄이기 위하여, 예컨대 금속재질로 이루어지고 좁은 폭으로 형성된 버스전극(14)이 배치된다. 이렇게 배치된 한 쌍의 X, Y전극(12)(13)과, 이와 교차하는 어드레스전극(22)에 의하여 이루어지는 공간이 단위 방전셀(cell)로서 하나의 방전공간을 형성하게 된다.The general AC plasma display panel 10 includes a front substrate 11 showing an image to a user and a rear substrate 21 coupled in parallel with each other, as shown in FIGS. 1 and 2. On the front substrate 11, the X electrode 12 and the Y electrode 13 are arranged in pairs, and the rear substrate facing the surface on which the X and Y electrodes 12 and 13 of the front substrate 11 are disposed ( The address electrode 22 is disposed on the surface of the substrate 21 so as to intersect the electrodes 12 and 13 of the front substrate 11. The X and Y electrodes 12 and 13 of the front substrate 11 are usually transparent electrodes made of indium tin oxide (ITO), and are commonly called transparent electrodes. The upper surface of these transparent electrodes is made of, for example, a metal material to reduce line resistance. The bus electrode 14 is formed of a narrow width. The space formed by the pair of X and Y electrodes 12 and 13 arranged in this way and the address electrode 22 intersecting with each other forms one discharge space as a unit discharge cell.

X, Y전극(12)(13)이 구비된 전면기판(11)과, 어드레스전극(22)이 구비된 배면기판(21)의 각 면에는, 각 전극들을 매립하도록 각각 전면유전체층(15) 및 배면유전체층(25)이 형성된다. 전면유전체층(15) 상에는 통상 MgO로 된 보호층(16)이 형성되며, 배면유전체층(25) 상에는 방전거리를 유지하고 셀간의 전기적 광학적 크로스토크(cross-talk)를 방지하는 복수의 격벽(30)이 형성된다. 이 격벽(30)은 어드레스전극을 따라서 형성되는 제1 격벽(31)과 이 어드레스전극과 교차되도록 형성되어 각각의 방전셀을 구획하며, 이를 경계로 상, 하 방전셀간의 크로스토크를 방지하는 제2 격벽(32)을 구비한다. 이 격벽(30)의 양 측면과 격벽(30)이 형성되지 않은 배면유전체층(25)의 상면에는 레드(red), 그린(green), 블루(blue)의 형광체(40)가 도포된다.On each side of the front substrate 11 provided with the X and Y electrodes 12 and 13 and the back substrate 21 provided with the address electrode 22, the front dielectric layer 15 and The back dielectric layer 25 is formed. A protective layer 16 made of MgO is generally formed on the front dielectric layer 15, and a plurality of partitions 30 maintain a discharge distance on the rear dielectric layer 25 and prevent electro-optic crosstalk between cells. Is formed. The partition wall 30 is formed so as to intersect the first partition wall 31 formed along the address electrode and the address electrode, and partitions each discharge cell. The barrier rib 30 prevents crosstalk between the upper and lower discharge cells. Two partitions 32 are provided. Red, green, and blue phosphors 40 are coated on both side surfaces of the barrier rib 30 and the upper surface of the rear dielectric layer 25 on which the barrier rib 30 is not formed.

이러한 구조를 가진 플라즈마 디스플레이 패널의 작동은 다음과 같다. 어드레스전극(22)과 Y전극(13)에 소정의 전압이 인가되면, 발광을 위한 방전셀이 선택되고, 두 전극 사이에서 어드레스방전이 일어나 상측유전체층(16) 상에 벽전하가 충전된다. X전극(12)과 Y전극(13) 사이에 소정의 전압이 인가되면, 이 두 전극(12)(13) 사이에서 벽전하가 이동하면서 방전가스로 하여금 유지방전을 일으키 게 하고, 이에 의해 방전가스가 자외선을 발생하게 되며, 이 발생된 자외선이 형광체(40)를 여기시켜 화상을 형성하게 된다. 이 경우, 플라즈마 디스플레이 패널은 비디오데이터에 따라 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Level)를 구현하게 되며, 이러한 계조(Gray Level)를 표현하기 위하여, 통상적으로 한 프레임을 방전횟수가 다른 여러 서브필드(sub field)로 나누어 구동하는 ADS(Address and Display Period Separated)방식이 이용된다.The operation of the plasma display panel having such a structure is as follows. When a predetermined voltage is applied to the address electrode 22 and the Y electrode 13, a discharge cell for emitting light is selected, and an address discharge occurs between the two electrodes to charge wall charges on the upper dielectric layer 16. When a predetermined voltage is applied between the X electrode 12 and the Y electrode 13, wall charges move between the two electrodes 12, 13, causing the discharge gas to cause sustain discharge, thereby discharging. The gas generates ultraviolet rays, and the generated ultraviolet rays excite the phosphor 40 to form an image. In this case, the plasma display panel adjusts the number of sustain discharges according to the video data to implement gray levels required for displaying an image. In order to express such gray levels, one frame is typically discharged every time. An ADS (Address and Display Period Separated) scheme is used, which is divided into several different subfields.

각각의 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 발광되는 방전셀을 선택하기 위한 어드레스기간, 방전횟수에 따라 계조를 표현하는 유지기간 및 소거기간으로 나뉘어진다.Each subfield is further divided into a reset period for uniformly causing discharge, an address period for selecting a discharge cell to emit light, a sustain period for expressing gray scale according to the number of discharges, and an erase period.

도 3은 단위 서브필드에서 도 1에 도시된 플라즈마 디스플레이 패널의 전극 중 발광이 선택된 방전셀에 인가되는 통상적인 구동 신호들을 보여준다. 도 3을 참조하면, 리셋기간은 셋업기간(Set-up) 및 셋다운(Set-down)기간으로 구분된다. 셋업기간에는 Y전극(Y)에 상승 램프파형(ramp1)이 공급되어 Y전극이 제1 전압(VS+VSET)까지 상승하고, 셋다운 기간에서는 Y전극에 하강 램프파형(ramp2)이 공급되어, Y전극(Y)이 접지전압(VG)까지 하강한다.FIG. 3 shows typical driving signals applied to light emitting cells selected from among the electrodes of the plasma display panel shown in FIG. 1 in a unit subfield. Referring to FIG. 3, the reset period is divided into a set-up period and a set-down period. In the set-up period, the rising ramp waveform ramp1 is supplied to the Y electrode Y so that the Y electrode rises to the first voltage V S + V SET , and in the set-down period, the falling ramp waveform ramp2 is supplied to the Y electrode. , Y electrode Y drops to ground voltage V G.

셋업기간에서는 상승 램프파형(ramp1)에 의해 미약한 리셋방전이 발생하여 방전셀 내에 벽전하가 축적되며, Y전극(Y)은 정극성(+)을 띠게 된다.In the setup period, a weak reset discharge occurs due to the rising ramp waveform ramp1, and wall charges are accumulated in the discharge cell, and the Y electrode Y has a positive polarity (+).

셋다운 기간에서는 하강 램프파형(ramp2)에 의해 방전셀 내의 벽전하를 적당량 소거시켜 벽전하가 오방전을 일으키지 않으면서, 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 아울러, 벽전하 감소를 위하여, 셋다운 기간에서는 X전극(X)에 정극성(+)의 직류전압(Vs)이 공급된다. 이 X전극(X)에 비하여, 하강 램프파형(ramp2)이 공급되는 Y전극(Y)이 상대적인 부극성(-)이 됨으로써 극성이 반전되고, 그 결과 셋업기간에 생성된 벽전하들이 감소하게 된다. In the set-down period, the wall ramp in the discharge cell is appropriately erased by the falling ramp waveform ramp2, and the wall charge is reduced enough to help the next address discharge without causing an erroneous discharge. In addition, in order to reduce wall charge, a positive DC voltage Vs is supplied to the X electrode X in the set down period. Compared to the X electrode X, the Y electrode Y to which the falling ramp waveform ramp2 is supplied becomes a relatively negative polarity (-), thereby inverting the polarity, and as a result, wall charges generated during the setup period are reduced. .

이어지는 어드레스기간에서는 선택되는 어드레스전극(A)에 가해지는 어드레스전압(VA)과 Y전극(Y)에 순차적으로 가해지는 접지전압(VG)의 차에 의하여 어드레스방전이 일어나게 된다. 즉, 어드레스 기간 중 Y전극은 제2 전압(VSCAN)으로 바이어싱되고, 순차적으로 접지전압(VG)의 주사 신호가 순차적으로 인가된다. 한편, 발광되도록 선택된 방전셀의 경우에는 어드레스전극(A)에 정극성 어드레스전압(VA)이, 그렇지 않을 경우에는 접지전압(VG)이 인가된다. 이에 따라 접지전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레스전압(VA)의 표시 데이터 신호가 인가되면, 이 신호와 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하가 형성된다. 여기서 보다 효율적인 어드레스 방전을 위하여, X전극(X)에는 소정의 전압(VS)이 유지된다.In the subsequent address period, address discharge occurs due to a difference between the address voltage V A applied to the selected address electrode A and the ground voltage V G applied to the Y electrode Y sequentially. That is, during the address period, the Y electrode is biased with the second voltage V SCAN , and the scan signals of the ground voltage V G are sequentially applied. On the other hand, in the case of the discharge cells selected to emit light, the positive address voltage V A is applied to the address electrode A, and if not, the ground voltage V G is applied. Accordingly, when the display data signal of the positive address voltage V A is applied while the scan pulse of the ground voltage V G is applied, wall charges are formed by the address discharge in the discharge cell corresponding to the signal. Here, for more efficient address discharge, a predetermined voltage V S is maintained at the X electrode X.

유지기간에는 트리거링펄스(TP)가 Y전극(Y)에 공급되어 어드레스기간에서 충분히 벽전하가 형성된 방전셀들에서 유지방전이 개시된다. 이어서, Y전극(Y)과 X전극(X)에 교번적으로 서스테인펄스(SUSP)가 공급됨으로써, 유지기간동안 유지방전이 유지되어 원하는 계조가 표시되게 한다.In the sustain period, the triggering pulse TP is supplied to the Y electrode Y to start sustain discharge in discharge cells in which wall charges are sufficiently formed in the address period. Subsequently, the sustain pulse SUSP is alternately supplied to the Y electrode Y and the X electrode X, so that the sustain discharge is maintained during the sustain period so that the desired gray scale is displayed.

소거기간에서는 X전극(X)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다.In the erase period, the discharge pulse EP is supplied to the X electrode X to stop the discharge.

최근에는 HD(high density) 디스플레이와 같은 고정세의 화상을 가진 디스플레이가 각광받고 있으며, 이런 고정세의 화상을 구현하기 위하여 플라즈마 디스플레이 패널의 단위 방전셀 크기가 감소하는 추세이다. 단위 방전셀의 크기가 감소함에 따라 방전셀을 구획하는 격벽간의 간격이 감소하고, 단위 방전셀의 방전을 발생시키는 전극들의 폭이 감소함에 따라 어드레싱에 필요한 어드레스전압(VA)이 증가한다. 방전셀을 구획하는 격벽간 간격의 감소와 어드레스전압(VA)의 증가로 인하여, 어드레스기간 중에 인접하는 방전셀간의 격벽을 통한 하전입자의 크로스토크가 유발되어, 결과적으로 적절한 어드레스방전이 수행되지 못하게 된다는 문제점이 있다.Recently, a display having a high definition image such as a high density (HD) display has been in the spotlight, and in order to realize such a high definition image, the unit discharge cell size of the plasma display panel is decreasing. As the size of the unit discharge cell decreases, the distance between the partition walls dividing the discharge cell decreases, and as the widths of the electrodes generating the discharge of the unit discharge cell decrease, the address voltage V A necessary for addressing increases. Due to the decrease in the space between the partition walls partitioning the discharge cells and the increase in the address voltage V A , crosstalk of charged particles through the partition walls between adjacent discharge cells is caused during the address period, and as a result, proper address discharge is not performed. There is a problem of not being able to.

한편, 도 2에 도시된 바와 같이, 한국특허 공개번호 제1997-0012900호에 개재된 플라즈마 디스플레이 패널에 채택된 배면기판(11)의 일측면에 블랙 스트라이프(17)가 형성될 수 있다. 이 블랙 스트라이프(17)는 통상적으로 X, Y전극을 따라서, 인접하는 상, 하의 방전셀 사이에 형성되어 각각의 방전셀에서 형성되는 빛의 크로스토크를 방지하며, 흑색의 색채를 띠어 반사광을 감소시킴으로써 높은 콘트라스트(contrast)를 확보하는 기능을 한다.Meanwhile, as shown in FIG. 2, a black stripe 17 may be formed on one side of the rear substrate 11 employed in the plasma display panel disclosed in Korean Patent Publication No. 1997-0012900. The black stripe 17 is generally formed between the upper and lower discharge cells adjacent to the X and Y electrodes to prevent crosstalk of light formed in each discharge cell, and has a black color to reduce the reflected light. This function ensures high contrast.

그런데, 이 블랙 스트라이프(17)는 통상 도전성 금속으로 이루어지므로 통상의 전극과 동일한 역할을 할 수 있어서, 인접하는 투명전극과 겹치거나, 가깝게 배 치되는 경우에 투명전극(12)(13)과 블랙 스트라이프(17) 사이의 오방전이 발생하는 문제점이 발생한다. 이런 문제점을 해결하기 위하여 상기 블랙 매트릭스와 이와 인접하는 투명전극 사이에 소정의 갭(gap)인 개방영역(open area)(G)을 두어 오방전을 방지하나, 이 경우에는 인접하는 방전셀 사이의 크로스토크가 충분히 방지되지 못하며, 개방영역이 투명하고 색채를 띠지 않아, 패널의 콘트라스트를 극대화하기 어렵다는 문제점이 있다.However, since the black stripe 17 is usually made of a conductive metal, the black stripe 17 can play the same role as a normal electrode, so that the transparent electrodes 12 and 13 and black are overlapped with or adjacent to the adjacent transparent electrodes. There arises a problem that erroneous discharge occurs between the stripes 17. In order to solve this problem, an open area G, which is a predetermined gap, is provided between the black matrix and the transparent electrode adjacent thereto to prevent erroneous discharge, in this case, between adjacent discharge cells. There is a problem that crosstalk is not sufficiently prevented, and the open area is transparent and does not take a color, so that it is difficult to maximize the contrast of the panel.

본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 어드레스기간 중에 발생하는 하전입자의 크로스토크로 인한 어드레스 오방전을 방지하는 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve various problems including the above problems, and an object thereof is to provide a plasma display panel which prevents address mis-discharge due to crosstalk of charged particles generated during an address period.

본 발명의 또 다른 목적은 콘트라스트가 향상되는 구조를 가진 플라즈마 디스플레이 패널을 제공하는 것이다.Still another object of the present invention is to provide a plasma display panel having a structure in which contrast is improved.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일 측면에 따른 플라즈마 디스플레이 패널은 전면기판, 상기 전면기판의 일측면에 소정의 패턴으로 형성된 X전극 및 Y전극, 상기 X, Y전극이 매립되도록 상기 전면기판 상에 형성되는 전면유전체층, 상기 전면기판과 소정의 간격만큼 이격되어 대향하도록 결합되어 방전 공간을 형성하는 배면기판, 상기 배면기판의 일측면에 상기 X, Y전극과 교차하도록 형성되어, 상기 X, Y전극과 함께 방전셀을 형성하는 복수개의 어드레스전극, 상기 어드레스전극이 매립되도록 상기 배면기판에 형성되는 제1 배면유전체층, 상기 제1 배면유전체층 상부에 형성되며, 상기 어드레스전극을 따라서 형성되어 방전 공간을 구획하는 제1 격벽과, 상기 어드레스전극과 교차되도록 형성되어 각각의 방전셀을 별개로 구획하는 제2 격벽을 구비하는 격벽, 상기 제1 배면유전체층 상부에 형성되어 상기 제2 격벽을 사이에 두고 인접하는 방전셀 사이에 발생하는 어드레스 오방전을 방지하는 제2 배면유전체층, 및 상기 방전 공간 내에 도포되는 형광체를 구비한다.In order to achieve the above object, the plasma display panel according to an aspect of the present invention is the front substrate, the X electrode and Y electrode formed in a predetermined pattern on one side of the front substrate, the X, Y electrodes so that the A front dielectric layer formed on the front substrate, a rear substrate which is spaced apart from the front substrate by a predetermined distance to face each other, and is formed to intersect the X and Y electrodes on one side of the rear substrate; A plurality of address electrodes forming discharge cells together with X and Y electrodes, a first back dielectric layer formed on the back substrate so that the address electrodes are embedded, and formed on the first back dielectric layer, and formed along the address electrodes A first partition wall that partitions a discharge space, and a second partition that intersects the address electrode and separately partitions each discharge cell A partition having a partition, a second rear dielectric layer formed on an upper portion of the first rear dielectric layer to prevent address misdischarge occurring between adjacent discharge cells with the second partition interposed therebetween, and a phosphor applied in the discharge space It is provided.

제2 배면유전체층은 상기 제1 배면유전체층과 상기 제2 격벽 사이에 위치하는 것이 바람직하고, 이 경우 제2 배면유전체층의 중심선과 상기 제2 격벽의 중심선은 상호 동일하며, 상기 제2 배면유전체층의 폭은 이에 대응하는 상기 제2 격벽 하면의 폭보다 넓거나 적어도 동일한 것이 바람직하다.Preferably, the second rear dielectric layer is positioned between the first rear dielectric layer and the second partition wall. In this case, the center line of the second rear dielectric layer and the center line of the second partition wall are the same, and the width of the second rear dielectric layer is the same. Preferably, the width of the second partition wall is equal to or greater than or equal to at least the width of the lower surface.

또한, 상기 제2 배면유전체층은 제1 배면유전체층보다 유전율이 낮은 것이 바람직하고, 이때에는 상기 제2 배면유전체층은, 상기 제1 배면유전체층의 유전율보다 유전율이 낮은 성분을 포함할 수 있다.In addition, the second rear dielectric layer may have a lower dielectric constant than the first rear dielectric layer, and in this case, the second rear dielectric layer may include a component having a lower dielectric constant than that of the first rear dielectric layer.

더욱이, 상기 제2 배면유전체층은 흑색을 띠는 것이 바람직한데, 이때에는, 상기 제2 배면유전체층이 흑색을 띠는 안료성분을 포함할 수 있으며, 상기 안료성분은 CdSe , CdS , CoO , Al2O3 , ZnO , Fe2O3 , Cr 2O3, MnO2, CuO, NiO 로 이루어진 군 중에서 선택된 적어도 하나를 포함할 수 있다. 이 때, 상기 제2 배면유전체층의 폭은, 상호 인접하는 서로 다른 방전셀에 각각 속하며 상호 이웃하는 두 전극 사이의 이격거리와 동일한 것이 바람직하며, 상기 이웃하는 두 전극은 각각 X전극 과 Y전극이거나, 모두 X전극이거나, 모두 Y전극일 수 있다.Further, the second back dielectric layer is preferably black, in which case, the second back dielectric layer may include a pigment component having a black color, and the pigment component may be CdSe, CdS, CoO, Al 2 O. It may include at least one selected from the group consisting of 3 , ZnO, Fe 2 O 3 , Cr 2 O 3 , MnO 2 , CuO, NiO. In this case, the width of the second rear dielectric layer may belong to different discharge cells adjacent to each other, and may be equal to a distance between two adjacent electrodes, and the two adjacent electrodes may be the X electrode and the Y electrode, respectively. , All may be X electrodes, or all may be Y electrodes.

한편, 상기 제2 배면유전체층은 상기 제1 격벽 사이에만 위치되도록 분리되어 형성될 수도 있고, 일체로 연속하게 형성될 수 있다.On the other hand, the second rear dielectric layer may be formed so as to be separated only between the first partition wall, it may be formed integrally and continuously.

상기 제2 배면유전체층이 일체로 연속적으로 형성될 경우에는 적어도 일부가 돌출 되게 형성되거나 구불구불하게 형성될 수 있다.When the second rear dielectric layer is formed integrally and continuously, at least a portion thereof may be formed to protrude or tortuously.

본 발명의 또 다른 측면에 의하면, 전면기판, 상기 전면기판의 일측면에 소정의 패턴으로 형성된 X전극 및 Y전극, 상기 X, Y전극이 매립되도록 상기 전면기판 상에 형성되는 전면유전체층, 상기 전면기판과 소정의 간격만큼 이격되어 대향하도록 결합되어 방전 공간을 형성하는 배면기판, 상기 배면기판의 일측면에 상기 X, Y전극과 교차하도록 형성되어, 상기 X, Y전극과 함께 방전셀을 형성하는 복수개의 어드레스전극, 상기 어드레스전극이 매립되도록 상기 배면기판에 형성되는 제1 배면유전체층, 상기 제1 배면유전체층 상부에 형성되며, 상기 어드레스전극을 따라 형성되어 방전 공간을 구획하는 제1 격벽과, 상기 어드레스전극과 교차되도록 형성되어 각각의 방전셀마다 별개로 구획하며 적어도 일부가 이중으로 형성되어 있는 제2 격벽을 구비하는 격벽, 상기 제1배면유전체층 상부에 형성되며 인접하는 방전셀을 각각 구획하는 제2 격벽 사이에 형성되어, 외광을 흡수하는 제2 배면유전체층, 및 상기 방전 공간 내에 도포되는 형광체를 구비한 플라즈마 디스플레이 패널을 제공하는 것이다.According to another aspect of the present invention, the front substrate, the front dielectric layer formed on the front substrate so that the X electrode and Y electrode formed in a predetermined pattern on one side of the front substrate, the X, Y electrode is embedded, the front surface A rear substrate which is spaced apart from the substrate by a predetermined distance to face the substrate and is formed to intersect the X and Y electrodes on one side of the rear substrate to form a discharge cell together with the X and Y electrodes A plurality of address electrodes, a first rear dielectric layer formed on the rear substrate so that the address electrodes are embedded, a first partition wall formed on the first rear dielectric layer, and formed along the address electrodes to partition a discharge space; A partition having a second partition formed to intersect the address electrode and partitioned separately for each discharge cell, and at least partly formed in duplicate A plasma display panel having a second back dielectric layer formed between a wall, a second partition wall formed above the first back dielectric layer, and partitioning adjacent discharge cells, respectively, to absorb external light, and a phosphor applied in the discharge space; To provide.

제2 배면유전체층은 상기 제1 배면유전체층과 상기 격벽 사이에 형성되는 것이 바람직하며, 이 경우에 상기 제2 배면유전체층은 이중으로 형성된 제2 격벽 사 이에 형성되고, 상기 제2 배면유전체층의 폭은 이와 대응하는 제2 격벽간의 유격보다 크거나 최소한 동일한 것이 바람직하다.The second back dielectric layer is preferably formed between the first back dielectric layer and the partition wall. In this case, the second back dielectric layer is formed between the second partition wall formed in a double manner, and the width of the second back dielectric layer is It is preferred that it is greater than or at least equal to the play between the corresponding second partitions.

또한, 상기 제2 배면유전체층은 제1 배면유전체층보다 유전율이 낮은 것이 바람직하고, 이때에는 상기 제2 배면유전체층은, 상기 제1 배면유전체층의 유전율보다 유전율이 낮은 성분을 포함할 수 있다.In addition, the second rear dielectric layer may have a lower dielectric constant than the first rear dielectric layer, and in this case, the second rear dielectric layer may include a component having a lower dielectric constant than that of the first rear dielectric layer.

더욱이, 상기 제2 배면유전체층은 흑색을 띠는 것이 바람직한데, 이 경우에 상기 제2 배면유전체층은 흑색을 띠는 안료성분을 포함할 수 있으며, 상기 안료성분은 CdSe , CdS , CoO , Al2O3 , ZnO , Fe2O3 , Cr 2O3, MnO2, CuO, NiO 로 이루어진 군 중에서 선택된 적어도 하나를 포함할 수 있다.In addition, the second back dielectric layer is preferably black, in which case the second back dielectric layer may include a pigment component having a black color, and the pigment component may be CdSe, CdS, CoO, Al 2 O. It may include at least one selected from the group consisting of 3 , ZnO, Fe 2 O 3 , Cr 2 O 3 , MnO 2 , CuO, NiO.

한편, 상기 제2 배면유전체층은 상기 제1 격벽 사이에만 위치되도록 분리되어 형성될 수도 있으며, 일체로 연속하게 형성될 수 있다.On the other hand, the second rear dielectric layer may be separated so as to be located only between the first partition wall, it may be formed integrally and continuously.

제2 배면유전체층이 일체로 연속하게 형성될 경우에, 상기 제2 배면유전체층은 적어도 일부가 돌출 되게 형성되거나, 구불구불하게 형성될 수 있다.When the second back dielectric layer is formed integrally and continuously, the second back dielectric layer may be formed to protrude at least a portion or tortuously.

이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. 이 때 도 1 과 동일한 참조부호는 동일한 기능을 가진 동일한 구성요소를 나타낸다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this case, the same reference numerals as in FIG. 1 denote the same components having the same functions.

도 4에 도시된 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널은 전면기판(11), X전극(12), Y전극(13), 버스전극(14), 전면유전체층(15), 보호층(16), 배면기판(21), 어드레스전극(22), 제1 배면유전체층(25), 형광체(140), 격벽(30), 및 제2 배면유전체층(126)을 구비한다. 본 실시예의 플라즈마 디스플레이 패널은 버스전극(14)과 보호층(16)을 구비하고 있으나, 본 발명의 플라즈마 디스플레이 패널은 반드시 이에 한정되는 것은 아니고, 버스전극(14)과 보호층(16)을 구비하지 않을 수도 있다. The plasma display panel according to an exemplary embodiment of the present invention shown in FIG. 4 includes a front substrate 11, an X electrode 12, a Y electrode 13, a bus electrode 14, a front dielectric layer 15, and a protective layer. (16), back substrate 21, address electrode 22, first back dielectric layer 25, phosphor 140, partition 30, and second back dielectric layer 126. The plasma display panel of the present embodiment includes a bus electrode 14 and a protective layer 16. However, the plasma display panel of the present invention is not limited thereto, but includes a bus electrode 14 and a protective layer 16. You may not.

전면기판(11)의 일측면에는 소정의 패턴, 예를 들면 줄무늬형(strip type)이나 구불구불한 형태로 배치되어 유지방전을 발생시키는 X전극(12) 및 Y전극(13)이 형성된다. X, Y전극(12)(13)은 인접하는 방전셀마다 순번대로 배열되는 XYXY형이나, X, Y전극이 인접하는 방전셀마다 서로 반대로 형성되는 XYYX형 등으로 형성될 수 있다. 이 X, Y전극(12)(13)은 전면유전체층(15)에 의하여 매립된다.On one side of the front substrate 11, an X electrode 12 and a Y electrode 13 which are arranged in a predetermined pattern, for example, a stripe type or a serpentine form, generate a sustain discharge. The X and Y electrodes 12 and 13 may be formed in an XYXY type that is sequentially arranged for each of the adjacent discharge cells, or an XYYX type in which the X and Y electrodes are formed opposite to each other in the adjacent discharge cells. The X and Y electrodes 12 and 13 are embedded by the front dielectric layer 15.

상기 전면기판(11)과 대향하는 배면기판(21)의 내측면에는 상기 X, Y전극(12)(13)과 교차되도록 배치되는 어드레스전극(22)이 형성된다. 이 어드레스전극(22)은 제1 배면유전체층(25)에 의하여 매립된다. 이 제1 배면유전체층(25) 상부에는 상기 어드레스전극을 따라서 형성되어 방전 공간을 구획하는 제1 격벽(31)과, 상기 어드레스전극과 교차되도록 형성되어 각각의 방전셀을 별개로 구획하는 제2 격벽(32)을 구비하는 격벽(30)이 배치된다. 이 격벽(30)과 제1 배면유전체층(25) 사이에 제2 배면유전체층(126)이 형성된다. 이 제2 배면유전체층은, 특히 도 4에서와 같이 제2 격벽(32)과 대응하는 제1 배면유전체층(25) 상면에 형성되어, 어드레스방전 중에 하전입자가 상기 제2 격벽(32)을 통하여 크로스토크되는 것을 방지함으로써, 인접하는 상, 하의 방전셀간의 오방전을 방지한다. 상기 방전 공간 내에는 형광체(140)가 도포되는데, 예를 들면 상기 격벽(30)의 측면 및 이 격 벽(30)에 대응하지 않는 제1, 제2 배면유전체층(25)(126) 상면에 형광체(140)가 도포된다.An address electrode 22 is formed on the inner surface of the rear substrate 21 facing the front substrate 11 so as to intersect the X and Y electrodes 12 and 13. The address electrode 22 is buried by the first rear dielectric layer 25. The first partition wall 31 formed along the address electrode and partitioning the discharge space on the first rear dielectric layer 25, and the second partition wall formed to intersect the address electrode to partition each discharge cell separately. The partition 30 provided with 32 is arrange | positioned. The second back dielectric layer 126 is formed between the partition wall 30 and the first back dielectric layer 25. In particular, the second back dielectric layer is formed on the upper surface of the first back dielectric layer 25 corresponding to the second partition wall 32 as shown in FIG. 4, so that charged particles cross through the second partition wall 32 during address discharge. By preventing torque, erroneous discharge between adjacent upper and lower discharge cells is prevented. Phosphor 140 is coated in the discharge space, for example, a phosphor on a side surface of the partition wall 30 and an upper surface of the first and second back dielectric layers 25 and 126 that do not correspond to the partition wall 30. 140 is applied.

도 5 및 도 6을 참조하여 제2 배면유전체층의 구조 및 작용을 보다 상세히 설명하면, 제2 배면유전체층(126)은 제1 배면유전체층(25)과 제2 격벽(32) 사이에 위치한다. 일반적으로 어드레스전극으로부터 이를 매립하는 배면유전체층까지의 간격과 유전율과는 반비례 관계가 있다. 따라서 제2 배면유전체층(126)이 형성되는 부분은, 제2 배면유전체층이 형성되지 않은, 즉 제1 배면유전체층(25)만이 형성된 부분에 비하여 유전율이 감소하게 되고, 어드레스전극(22)에 어드레스전압(VA)이 인가되더라도 하전입자가 제2 배면유전체층(126) 상면에 형성되지 않거나 미약하게 형성됨으로써, 상기 제2 배면유전체층(126) 상에서 어드레스방전이 발생하지 않거나, 최소한 감소한다. 이때, 제2 배면유전체층(126)의 중심선은 제2 격벽(32)의 중심선과 동일한 것이 바람직하며, 이는 제2 배면유전체층(126)이, 제2 격벽(32)을 경계로 인접하는 상, 하 방전셀에서 제2 격벽(32) 방향으로 발생하는 어드레스전계를 동일한 크기로 약화시킴으로써, 어드레스 오방전을 방지할 수 있기 때문이다.5 and 6, the structure and operation of the second back dielectric layer will be described in detail. The second back dielectric layer 126 is positioned between the first back dielectric layer 25 and the second partition wall 32. In general, there is an inverse relationship with the dielectric constant and the distance from the address electrode to the back dielectric layer that embeds it. Therefore, the dielectric constant is reduced in a portion where the second back dielectric layer 126 is formed, compared to a portion where only the first back dielectric layer 25 is not formed, and the address voltage is applied to the address electrode 22. Even if (V A ) is applied, the charged particles are not formed or weakly formed on the upper surface of the second back dielectric layer 126, so that address discharge does not occur or at least decreases on the second back dielectric layer 126. At this time, the center line of the second rear dielectric layer 126 is preferably the same as the center line of the second partition wall 32, which is the second rear dielectric layer 126, the upper, lower adjacent to the boundary of the second partition wall (32) This is because address mis-discharge can be prevented by weakening the address electric field generated in the discharge cell in the direction of the second partition wall 32 to the same magnitude.

이 제2 배면유전체층의 폭(L1)은 이에 대응하는 상기 제2 격벽 하면의 폭(K)보다 넓거나 적어도 동일한 것이 바람직한데, 이는 제2 배면유전체층(126)에 의하여 하전입자가 제2 격벽(32) 방향으로 접근하는 것이 방지됨으로써, 제2 격벽(32) 방향으로의 어드레스전계가 약화되어 하전입자의 크로스토크가 방지되기 때문이다. 따라서, 제2 배면유전체층(126)은 제1 배면유전체층(25)보다 유전율이 낮은 것이 더욱 바람직하며, 이를 위하여 여러 방법을 이용할 수 있는데, 그 중 하나의 실시예로서, 제2 배면유전체층(126)에 제1 배면유전체층(25)보다 낮은 유전율을 가진 성분이 포함되도록 하는 방법이 있다.It is preferable that the width L1 of the second rear dielectric layer is wider or at least equal to the width K of the lower surface of the second partition wall corresponding to the second rear dielectric layer. This is because access to the 32) direction is prevented, so that the address field toward the second partition wall 32 is weakened and crosstalk of the charged particles is prevented. Accordingly, the second back dielectric layer 126 has a lower dielectric constant than the first back dielectric layer 25, and various methods may be used for this purpose. As one embodiment, the second back dielectric layer 126 may be used. There is a method to include a component having a lower dielectric constant than the first rear dielectric layer 25.

이 제2 배면유전체층(126)은 여러 가지 색채를 함유할 수 있다. 특히, 제2 배면유전체층(126)은 흑색을 띠는 것이 바람직한데, 이는 제2 배면유전체층(126)이 인접하는 상, 하 방전셀간에 위치하므로, 제2 배면유전체층(126)이 흑색을 띤다면 전면기판(11) 외부에서 내부로 향하는 외광을 반사하지 않고 흡수하여서, 결과적으로 콘트라스트가 향상되기 때문이다. 흑색을 띠는 제2 배면유전체층을 형성하기 위한 하나의 실시예로서, 제2 배면유전체층에 흑색을 띠는 안료성분을 소량 첨가시킬 수 있으며, 이때 첨가되는 안료성분은 CdSe , CdS , CoO , Al2O3 , ZnO , Fe 2O3 , Cr2O3, MnO2, CuO, NiO 들로 이루어진 군 중에서 하나 이상을 선택될 수 있다. 이 경우에 이 제2 배면유전체층의 폭(L1)은, 상기 폭(L1)과 대응하여 상호 인접하는 서로 다른 방전셀에 각각 속하며 상호 이웃하는 두 전극 사이의 이격거리(U)와 동일한 것이 바람직한데, 이는 콘트라스트의 향상을 극대화함과 동시에, 투명전극 사이에 발생하는 소정의 갭인 개방영역(G)이 필요한 통상적인 블랙 매트릭스의 문제점을 해결할 수 있기 때문이다. 물론 방전셀에 형성되는 전극들의 폭(U)은 투명전극이 XYYX형인 경우는 인접하는 방전셀의 X전극 및 Y전극의 폭을, XYYX형인 경우는 인접하는 방전셀의 X전극간 또는 Y전극간의 폭을 나타낸다.The second back dielectric layer 126 may contain various colors. In particular, it is preferable that the second back dielectric layer 126 is black. This is because the second back dielectric layer 126 is positioned between adjacent upper and lower discharge cells, so that the second back dielectric layer 126 is black. This is because the front substrate 11 is absorbed without reflecting external light directed from the outside to the inside, and as a result, the contrast is improved. As an embodiment for forming the second back dielectric layer having a black color, a small amount of a black pigment component may be added to the second back dielectric layer, wherein the pigment component added is CdSe, CdS, CoO, Al 2. One or more of the group consisting of O 3 , ZnO, Fe 2 O 3 , Cr 2 O 3 , MnO 2 , CuO, NiO may be selected. In this case, it is preferable that the width L1 of the second back dielectric layer is the same as the separation distance U between two electrodes which belong to different discharge cells adjacent to each other and correspond to the width L1. This is because it is possible to solve the problem of the conventional black matrix, which maximizes the contrast and at the same time requires the open area G, which is a predetermined gap between the transparent electrodes. Of course, the width U of the electrodes formed in the discharge cell is the width of the X electrode and the Y electrode of the adjacent discharge cell when the transparent electrode is of the XYYX type, and the X electrode or the Y electrode of the adjacent discharge cell of the XYYX type. Indicates the width.

한편, 제2 배면유전체층(126)은 일체로 연속하게 형성될 수 있으며, 이 때 제2 배면유전체층의 형태는 투명전극(12)(13), 격벽(30) 및 어드레스전극(22)의 형태에 따라 여러 가지로 형성될 수 있다. 제2 배면유전체층(126)이 일체로 연속하게 형성되는 경우, 도 4의 플라즈마 디스플레이 패널에서처럼 줄무늬형(strip type)이거나, 도 7에 도시된 바와 같이 구불구불한 형태이거나, 도 8에 도시된 바와 같이 적어도 일부가 돌출 되게 형성될 수도 있다. 예를들어, 도 7에 도시된 바와 같이, 플라즈마 디스플레이 패널이, 구불구불한 형상을 하는 X, Y전극(112)(113)과, 이 X, Y전극(112)(113)의 일측에 평행하게 형성되고, 방전부에 대응하는 부문이 돌출 되는 버스전극(114), 및 제1 격벽(131) 및 제 2격벽(132)을 구비하며 와플형(waffle type) 패턴을 가진 격벽(130)을 구비할 경우, 제2 배면유전체층(126)은 비방전부에 형성된 제2 격벽(132)을 따라 구불구불한 형태로 형성될 수 있다. 즉, 제2 배면유전체층(126)은 격벽이나, 전극들의 형태에 따라 여러 가지 형상을 할 수 있다.Meanwhile, the second back dielectric layer 126 may be integrally formed continuously, and the second back dielectric layer may be formed in the shape of the transparent electrodes 12 and 13, the partition wall 30, and the address electrode 22. It can be formed in various ways. When the second back dielectric layer 126 is integrally formed continuously, the stripe type as shown in the plasma display panel of FIG. 4, or the tortuous shape as shown in FIG. 7, or as shown in FIG. 8. Likewise, at least a part may be formed to protrude. For example, as shown in FIG. 7, the plasma display panel is parallel to the X and Y electrodes 112 and 113 having a serpentine shape, and parallel to one side of the X and Y electrodes 112 and 113. And a partition electrode 130 having a waffle type pattern having a bus electrode 114 and a first partition 131 and a second partition 132 protruding from a section corresponding to the discharge portion. When provided, the second rear dielectric layer 126 may be formed in a serpentine shape along the second partition 132 formed in the non-discharge portion. That is, the second back dielectric layer 126 may have various shapes depending on the partitions and the shapes of the electrodes.

반면에, 도 9에 도시된 바와 같이, 제2 배면유전체층(126)이 제1 격벽(31)들 사이마다 분리하여 형성될 수도 있으며, 이 경우에도 제2 배면유전체층(126)이 제1 격벽(31)의 형상에 따라 여러 가지 형상을 할 수 있다. On the other hand, as shown in FIG. 9, the second rear dielectric layer 126 may be formed separately between the first partition walls 31, and in this case, the second rear dielectric layer 126 may be formed of the first partition wall ( According to the shape of 31), various shapes can be obtained.

본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 패널이 도 10에, 상기 플라즈마 디스플레이 패널의 전극들 및 격벽과 제2 배면유전체층과의 관계를 도시한 것이 도 11에 도시되어 있다. 여기서, 앞서 도시된 도 4에서와 동일한 참조부호는 동일한 기능을 하는 동일한 구성요소를 가리키므로 이에 대한 설명은 생략한다. 도 4에 도시된 바와 같이 본 발명의 또 다른 실시예를 따른 플라즈마 디스 플레이 패널의 격벽은, 상기 제1 배면유전체층 상부에 형성되며 어드레스전극을 따라서 형성되어 방전 공간을 구획하는 제1 격벽(231)과, 이 어드레스전극과 교차되도록 형성되어 각각의 방전셀을 별개로 구획하는 제2 격벽(232)을 구비한다. X, Y전극(12)(13)은 인접하는 방전셀마다 순번대로 배열되는 XYXY형, 또는 X, Y전극이 인접하는 방전셀마다 서로 반대로 형성되는 XYYX형 등으로 채택될 수 있다. 이 격벽(230)과 제1 배면유전체층(25) 사이에 제2 배면유전체층(226)이 형성되며, 상기 방전 공간 내에는 형광체(240)가 도포된다. 상기 제2 배면유전체층(226)은 특히 인접하는 방전셀에 각각 형성되는 제2 격벽(232)들 사이인 비방전부에 형성되는 것이 바람직한데, 이는 외부로부터 비방전부로 향하는 빛을 제2 배면유전체층(226)이 반사하지 않고 흡수함으로써, 플라즈마 디스플레이 패널의 콘트라스트를 향상시킬 수 있기 때문이다. 따라서, 이 제2 배면유전체층(226)의 폭은(L2)은 이와 대응하는 제2 격벽(232)들간의 유격(I)보다 크거나 최소한 동일하여야 플라즈마 디스플레이 패널의 콘트라스트가 가장 좋게 된다.A plasma display panel according to still another embodiment of the present invention is illustrated in FIG. 10, and FIG. 11 illustrates a relationship between electrodes and partition walls of the plasma display panel and the second back dielectric layer. Here, the same reference numerals as in FIG. 4 shown above indicate the same components having the same function, and thus description thereof will be omitted. As shown in FIG. 4, the partition wall of the plasma display panel according to another embodiment of the present invention is formed on the first rear dielectric layer and is formed along the address electrode to partition the discharge space. And a second partition wall 232 formed to intersect the address electrode and separately defining each discharge cell. The X and Y electrodes 12 and 13 may be adopted as an XYXY type in which each adjacent discharge cell is sequentially arranged, or an XYYX type in which the X and Y electrodes are formed opposite to each other in the adjacent discharge cells. A second rear dielectric layer 226 is formed between the barrier rib 230 and the first rear dielectric layer 25, and a phosphor 240 is coated in the discharge space. In particular, the second rear dielectric layer 226 is preferably formed in the non-discharge portion between the second partitions 232 formed in the adjacent discharge cells, respectively, which is configured to transmit light directed from the outside to the non-discharge portion in the second rear dielectric layer ( This is because the contrast of the plasma display panel can be improved by absorbing 226 without reflecting it. Therefore, the width of the second rear dielectric layer 226 should be greater than or at least equal to the gap I between the corresponding second partitions 232 so that the contrast of the plasma display panel is the best.

이때, 제2 격벽에서의 어드레스전계를 약화시키기 위하여, 제2 배면유전체층(226)은 제1 배면유전체층(25)보다 유전율이 낮은 것이 바람직하며, 이를 위하여 여러 방법을 이용할 수 있는데, 그 중 하나의 실시예로서, 제2 배면유전체층(226)에 제1 배면유전체층(25)보다 낮은 유전율을 가진 성분이 포함되도록 하는 방법이 있다.In this case, in order to weaken the address electric field in the second partition wall, the second back dielectric layer 226 preferably has a lower dielectric constant than the first back dielectric layer 25. For this purpose, various methods may be used. As an example, there is a method in which the second back dielectric layer 226 includes a component having a lower dielectric constant than the first back dielectric layer 25.

또한, 이 제2 배면유전체층(226)은 여러 가지 색채를 함유하여, 콘트라스트를 증가시킬 수 있다. 특히, 제2 배면유전체층은 흑색을 띠는 것이 바람직한데, 이는 제2 배면유전체층(226)이 인접하는 상, 하 방전셀간에 형성되는 제2 격벽(232)들 사이에 위치하므로, 제2 배면유전체층(226)이 흑색을 띤다면 전면기판(11) 외부에서 내부로 향하는 외광을 반사하지 않고 흡수할 수 있어서, 그 결과 콘트라스트가 향상되기 때문이다. 흑색을 띠는 제2 배면유전체층을 형성하기 위한 하나의 실시예로서, 제2 배면유전체층에 흑색을 띠는 안료성분을 소량 첨가시킬 수 있으며, 이때 첨가되는 안료성분은 CdSe , CdS , CoO , Al2O3 , ZnO , Fe 2O3 , Cr2O3, MnO2, CuO, NiO 들로 이루어진 군 중에서 하나 이상을 선택될 수 있다.In addition, the second back dielectric layer 226 may contain various colors to increase contrast. In particular, it is preferable that the second rear dielectric layer has a black color, since the second rear dielectric layer 226 is located between the second partition walls 232 formed between adjacent upper and lower discharge cells, and thus, the second rear dielectric layer. If 226 is black, it is possible to absorb the external light from the outside of the front substrate 11 to the inside without reflecting, and as a result, the contrast is improved. As an embodiment for forming the second back dielectric layer having a black color, a small amount of a black pigment component may be added to the second back dielectric layer, wherein the pigment component added is CdSe, CdS, CoO, Al 2. One or more of the group consisting of O 3 , ZnO, Fe 2 O 3 , Cr 2 O 3 , MnO 2 , CuO, NiO may be selected.

한편, 제2 배면유전체층은 일체로 연속하게 형성될 수 있으며, 이 경우에 제2 배면유전체층의 형태는 투명전극, 격벽 및 어드레스전극의 형태에 따라 여러 가지로 형성될 수 있다. 제2 배면유전체층이 일체로 연속하게 형성되는 경우, 도 11에 도시된 플라즈마 디스플레이 패널에서처럼 줄무늬형(strip type)이거나, 구불구불한 형태이거나, 적어도 일부가 돌출 되게 형성될 수도 있다.On the other hand, the second back dielectric layer may be formed integrally and continuously, in this case, the second back dielectric layer may be formed in various ways depending on the shape of the transparent electrode, the partition and the address electrode. When the second rear dielectric layer is formed integrally and continuously, it may be formed to be a stripe type, a serpentine shape, or at least a portion protrudes as in the plasma display panel illustrated in FIG. 11.

반면에, 제2 배면유전체층(226)이, 도 12에 도시된 바와 같이 제1 격벽(231) 사이마다 분리되어 형성될 수도 있다. 이 경우에도, 상기 제2 배면유전체층은, 이중으로 형성되는 제2 격벽의 형상에 따라 여러 가지 형상으로 이루어질 수 있다.On the other hand, the second rear dielectric layer 226 may be formed separately between the first partition 231, as shown in FIG. Even in this case, the second rear dielectric layer may be formed in various shapes according to the shape of the second partition wall formed in duplicate.

위와 같은 구성을 갖는 본 발명은, 제2 격벽 방향으로의 어드레스전계를 약화시킴으로써, 고정세의 플라즈마 디스플레이 패널에서의 어드레스 오방전을 방지하거나 최소한 약화시킬 수 있다. According to the present invention having the above configuration, by weakening the address field in the second partition wall direction, address mis-discharge in a high-definition plasma display panel can be prevented or at least weakened.                     

또한, 제2 배면유전체층에 흑색을 함유하도록 함으로써, 외부로부터의 빛을 흡수함으로써, 콘트라스트를 향상시킬 수 있다. In addition, by including black in the second back dielectric layer, the contrast can be improved by absorbing light from the outside.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and any person skilled in the art to which the present invention pertains may have various modifications and equivalent other embodiments. Will understand. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (28)

삭제delete 삭제delete 삭제delete 삭제delete 전면기판; Front substrate; 상기 전면기판의 일측면에 소정의 패턴으로 형성된 X전극 및 Y전극;An X electrode and a Y electrode formed in a predetermined pattern on one side of the front substrate; 상기 X, Y전극이 매립되도록 상기 전면기판 상에 형성되는 전면유전체층;A front dielectric layer formed on the front substrate such that the X and Y electrodes are embedded; 상기 전면기판과 소정의 간격만큼 이격되어 대향하도록 결합되어 방전 공간을 형성하는 배면기판;A rear substrate which is spaced apart from the front substrate by a predetermined interval and coupled to face the front substrate to form a discharge space; 상기 배면기판의 일측면에 상기 X, Y전극과 교차하도록 형성되어, 상기 X, Y전극과 함께 방전셀을 형성하는 복수개의 어드레스전극;A plurality of address electrodes formed on one side of the rear substrate to intersect the X and Y electrodes to form discharge cells together with the X and Y electrodes; 상기 어드레스전극이 매립되도록 상기 배면기판에 형성되는 제1 배면유전체층;A first rear dielectric layer formed on the rear substrate such that the address electrode is embedded; 상기 제1 배면유전체층 상부에 형성되며, 상기 어드레스전극을 따라서 형성되어 방전 공간을 구획하는 제1 격벽과, 상기 어드레스전극과 교차되도록 형성되어 각각의 방전셀을 별개로 구획하는 제2 격벽을 구비하는 격벽;A first partition wall formed on the first rear dielectric layer, the first partition wall formed along the address electrode to partition a discharge space, and a second partition wall formed to intersect the address electrode to partition each discharge cell separately; septum; 상기 제1배면유전체층 상부에 형성되어 상기 제2 격벽을 사이에 두고 인접하는 방전셀 사이에 발생하는 어드레스 오방전을 방지하는 복수의 제2 배면유전체층; 및A plurality of second backside dielectric layers formed on the first backside dielectric layer to prevent address mis-discharges occurring between adjacent discharge cells with the second partition wall therebetween; And 상기 방전 공간 내에 도포되는 형광체;를 구비하고, A phosphor coated in the discharge space; 상기 제2 배면유전체층은 상기 제1 배면유전체층과 상기 제2 격벽 사이에 위치하며, The second rear dielectric layer is positioned between the first rear dielectric layer and the second partition wall, 상기 제2 배면유전체층의 중심선과 상기 제2 격벽의 중심선은 상호 동일하고, The center line of the second rear dielectric layer and the center line of the second partition wall are the same as each other, 상기 제2 배면유전체층의 폭은 이에 대응하는 상기 제2 격벽 하면의 폭보다 넓거나 적어도 동일하며, The width of the second rear dielectric layer is wider or at least equal to the width of the lower surface of the second partition wall, 상기 제2 배면유전체층은 제1 배면유전체층보다 유전율이 낮은 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second back dielectric layer has a lower dielectric constant than the first back dielectric layer. 제 5 항에 있어서, 상기 제2 배면유전체층은, 상기 제1 배면유전체층의 유전 율보다 유전율이 낮은 성분을 포함하고 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.6. The plasma display panel of claim 5, wherein the second rear dielectric layer contains a component having a lower dielectric constant than that of the first rear dielectric layer. 전면기판; Front substrate; 상기 전면기판의 일측면에 소정의 패턴으로 형성된 X전극 및 Y전극;An X electrode and a Y electrode formed in a predetermined pattern on one side of the front substrate; 상기 X, Y전극이 매립되도록 상기 전면기판 상에 형성되는 전면유전체층;A front dielectric layer formed on the front substrate such that the X and Y electrodes are embedded; 상기 전면기판과 소정의 간격만큼 이격되어 대향하도록 결합되어 방전 공간을 형성하는 배면기판;A rear substrate which is spaced apart from the front substrate by a predetermined interval and coupled to face the front substrate to form a discharge space; 상기 배면기판의 일측면에 상기 X, Y전극과 교차하도록 형성되어, 상기 X, Y전극과 함께 방전셀을 형성하는 복수개의 어드레스전극;A plurality of address electrodes formed on one side of the rear substrate to intersect the X and Y electrodes to form discharge cells together with the X and Y electrodes; 상기 어드레스전극이 매립되도록 상기 배면기판에 형성되는 제1 배면유전체층;A first rear dielectric layer formed on the rear substrate such that the address electrode is embedded; 상기 제1 배면유전체층 상부에 형성되며, 상기 어드레스전극을 따라서 형성되어 방전 공간을 구획하는 제1 격벽과, 상기 어드레스전극과 교차되도록 형성되어 각각의 방전셀을 별개로 구획하는 제2 격벽을 구비하는 격벽;A first partition wall formed on the first rear dielectric layer, the first partition wall formed along the address electrode to partition a discharge space, and a second partition wall formed to intersect the address electrode to partition each discharge cell separately; septum; 상기 제1배면유전체층 상부에 형성되어 상기 제2 격벽을 사이에 두고 인접하는 방전셀 사이에 발생하는 어드레스 오방전을 방지하는 복수의 제2 배면유전체층; 및A plurality of second backside dielectric layers formed on the first backside dielectric layer to prevent address mis-discharges occurring between adjacent discharge cells with the second partition wall therebetween; And 상기 방전 공간 내에 도포되는 형광체;를 구비하고, A phosphor coated in the discharge space; 상기 제2 배면유전체층은 상기 제1 배면유전체층과 상기 제2 격벽 사이에 위치하며, The second rear dielectric layer is positioned between the first rear dielectric layer and the second partition wall, 상기 제2 배면유전체층의 중심선과 상기 제2 격벽의 중심선은 상호 동일하고, The center line of the second rear dielectric layer and the center line of the second partition wall are the same as each other, 상기 제2 배면유전체층의 폭은 이에 대응하는 상기 제2 격벽 하면의 폭보다 넓거나 적어도 동일하며, The width of the second rear dielectric layer is wider or at least equal to the width of the lower surface of the second partition wall, 상기 제2 배면유전체층은 흑색을 띠는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second rear dielectric layer is black. 제 7 항에 있어서, 상기 제2 배면유전체층은 흑색을 띠는 안료성분을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.8. The plasma display panel of claim 7, wherein the second backside dielectric layer comprises a pigment component having a black color. 제 8 항에 있어서, 상기 안료성분은 CdSe , CdS , CoO , Al2O3 , ZnO , Fe2 O3 , Cr2O3, MnO2, CuO, NiO 로 이루어진 군 중에서 선택된 적어도 하나를 포함한 것을 특징으로 하는 플라즈마 디스플레이 패널.The method of claim 8, wherein the pigment component is CdSe, CdS, CoO, Al 2 O 3 , ZnO, Fe 2 O 3 , Cr 2 O 3 , MnO 2 , CuO, characterized in that at least one selected from the group consisting of NiO Plasma display panel. 제 7 항 내지 제 9 항 중 어느 하나의 항에 있어서, 상기 제2 배면유전체층의 폭은, 상호 인접하는 서로 다른 방전셀에 각각 속하며 상호 이웃하는 두 전극 사이의 이격거리와 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.The plasma of any one of claims 7 to 9, wherein the width of the second back dielectric layer is the same as the separation distance between two electrodes which belong to different discharge cells adjacent to each other and are adjacent to each other. Display panel. 제 10 항에 있어서, 상기 이웃하는 두 전극은 각각 X전극과 Y전극이거나, 모두 X전극이거나, 모두 Y전극인 것을 특징으로 하는 플라즈마 디스플레이 패널.11. The plasma display panel of claim 10, wherein the two neighboring electrodes are X electrodes and Y electrodes, all X electrodes, or all Y electrodes. 삭제delete 전면기판; Front substrate; 상기 전면기판의 일측면에 소정의 패턴으로 형성된 X전극 및 Y전극;An X electrode and a Y electrode formed in a predetermined pattern on one side of the front substrate; 상기 X, Y전극이 매립되도록 상기 전면기판 상에 형성되는 전면유전체층;A front dielectric layer formed on the front substrate such that the X and Y electrodes are embedded; 상기 전면기판과 소정의 간격만큼 이격되어 대향하도록 결합되어 방전 공간을 형성하는 배면기판;A rear substrate which is spaced apart from the front substrate by a predetermined interval and coupled to face the front substrate to form a discharge space; 상기 배면기판의 일측면에 상기 X, Y전극과 교차하도록 형성되어, 상기 X, Y전극과 함께 방전셀을 형성하는 복수개의 어드레스전극;A plurality of address electrodes formed on one side of the rear substrate to intersect the X and Y electrodes to form discharge cells together with the X and Y electrodes; 상기 어드레스전극이 매립되도록 상기 배면기판에 형성되는 제1 배면유전체층;A first rear dielectric layer formed on the rear substrate such that the address electrode is embedded; 상기 제1 배면유전체층 상부에 형성되며, 상기 어드레스전극을 따라서 형성되어 방전 공간을 구획하는 제1 격벽과, 상기 어드레스전극과 교차되도록 형성되어 각각의 방전셀을 별개로 구획하는 제2 격벽을 구비하는 격벽;A first partition wall formed on the first rear dielectric layer, the first partition wall formed along the address electrode to partition a discharge space, and a second partition wall formed to intersect the address electrode to partition each discharge cell separately septum; 상기 제1배면유전체층 상부에 형성되어 상기 제2 격벽을 사이에 두고 인접하는 방전셀 사이에 발생하는 어드레스 오방전을 방지하는 복수의 제2 배면유전체층; 및A plurality of second backside dielectric layers formed on the first backside dielectric layer to prevent address mis-discharges occurring between adjacent discharge cells with the second partition wall therebetween; And 상기 방전 공간 내에 도포되는 형광체;를 구비하고, A phosphor coated in the discharge space; 상기 제2 배면유전체층은 일체로 연속하게 형성되며, The second rear dielectric layer is integrally formed continuously, 상기 제2 배면유전체층은 적어도 일부가 돌출 되게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second rear dielectric layer is formed to protrude at least a portion thereof. 전면기판; Front substrate; 상기 전면기판의 일측면에 소정의 패턴으로 형성된 X전극 및 Y전극;An X electrode and a Y electrode formed in a predetermined pattern on one side of the front substrate; 상기 X, Y전극이 매립되도록 상기 전면기판 상에 형성되는 전면유전체층;A front dielectric layer formed on the front substrate such that the X and Y electrodes are embedded; 상기 전면기판과 소정의 간격만큼 이격되어 대향하도록 결합되어 방전 공간을 형성하는 배면기판;A rear substrate which is spaced apart from the front substrate by a predetermined interval and coupled to face the front substrate to form a discharge space; 상기 배면기판의 일측면에 상기 X, Y전극과 교차하도록 형성되어, 상기 X, Y전극과 함께 방전셀을 형성하는 복수개의 어드레스전극;A plurality of address electrodes formed on one side of the rear substrate to intersect the X and Y electrodes to form discharge cells together with the X and Y electrodes; 상기 어드레스전극이 매립되도록 상기 배면기판에 형성되는 제1 배면유전체층;A first rear dielectric layer formed on the rear substrate such that the address electrode is embedded; 상기 제1 배면유전체층 상부에 형성되며, 상기 어드레스전극을 따라서 형성되어 방전 공간을 구획하는 제1 격벽과, 상기 어드레스전극과 교차되도록 형성되어 각각의 방전셀을 별개로 구획하는 제2 격벽을 구비하는 격벽;A first partition wall formed on the first rear dielectric layer, the first partition wall formed along the address electrode to partition a discharge space, and a second partition wall formed to intersect the address electrode to partition each discharge cell separately; septum; 상기 제1배면유전체층 상부에 형성되어 상기 제2 격벽을 사이에 두고 인접하는 방전셀 사이에 발생하는 어드레스 오방전을 방지하는 복수의 제2 배면유전체층; 및A plurality of second backside dielectric layers formed on the first backside dielectric layer to prevent address mis-discharges occurring between adjacent discharge cells with the second partition wall therebetween; And 상기 방전 공간 내에 도포되는 형광체;를 구비하고, A phosphor coated in the discharge space; 상기 제2 배면유전체층은 일체로 연속하게 형성되며, The second rear dielectric layer is integrally formed continuously, 상기 제2 배면유전체층은 구불구불하게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second rear dielectric layer is formed to be serpentine. 전면기판; Front substrate; 상기 전면기판의 일측면에 소정의 패턴으로 형성된 X전극 및 Y전극;An X electrode and a Y electrode formed in a predetermined pattern on one side of the front substrate; 상기 X, Y전극이 매립되도록 상기 전면기판 상에 형성되는 전면유전체층;A front dielectric layer formed on the front substrate such that the X and Y electrodes are embedded; 상기 전면기판과 소정의 간격만큼 이격되어 대향하도록 결합되어 방전 공간을 형성하는 배면기판;A rear substrate which is spaced apart from the front substrate by a predetermined interval and coupled to face the front substrate to form a discharge space; 상기 배면기판의 일측면에 상기 X, Y전극과 교차하도록 형성되어, 상기 X, Y전극과 함께 방전셀을 형성하는 복수개의 어드레스전극;A plurality of address electrodes formed on one side of the rear substrate to intersect the X and Y electrodes to form discharge cells together with the X and Y electrodes; 상기 어드레스전극이 매립되도록 상기 배면기판에 형성되는 제1 배면유전체층;A first rear dielectric layer formed on the rear substrate such that the address electrode is embedded; 상기 제1 배면유전체층 상부에 형성되며, 상기 어드레스전극을 따라서 형성되어 방전 공간을 구획하는 제1 격벽과, 상기 어드레스전극과 교차되도록 형성되어 각각의 방전셀을 별개로 구획하는 제2 격벽을 구비하는 격벽;A first partition wall formed on the first rear dielectric layer, the first partition wall formed along the address electrode to partition a discharge space, and a second partition wall formed to intersect the address electrode to partition each discharge cell separately septum; 상기 제1배면유전체층 상부에 형성되어 상기 제2 격벽을 사이에 두고 인접하는 방전셀 사이에 발생하는 어드레스 오방전을 방지하는 복수의 제2 배면유전체층; 및A plurality of second backside dielectric layers formed on the first backside dielectric layer to prevent address mis-discharges occurring between adjacent discharge cells with the second partition wall therebetween; And 상기 방전 공간 내에 도포되는 형광체;를 구비하고, A phosphor coated in the discharge space; 상기 제2 배면유전체층은 상기 제1 격벽 사이에만 위치되도록 분리되어 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second rear dielectric layer is separated to be positioned only between the first partition walls. 전면기판; Front substrate; 상기 전면기판의 일측면에 소정의 패턴으로 형성된 X전극 및 Y전극;An X electrode and a Y electrode formed in a predetermined pattern on one side of the front substrate; 상기 X, Y전극이 매립되도록 상기 전면기판 상에 형성되는 전면유전체층;A front dielectric layer formed on the front substrate such that the X and Y electrodes are embedded; 상기 전면기판과 소정의 간격만큼 이격되어 대향하도록 결합되어 방전 공간을 형성하는 배면기판;A rear substrate which is spaced apart from the front substrate by a predetermined interval and coupled to face the front substrate to form a discharge space; 상기 배면기판의 일측면에 상기 X, Y전극과 교차하도록 형성되어, 상기 X, Y전극과 함께 방전셀을 형성하는 복수개의 어드레스전극;A plurality of address electrodes formed on one side of the rear substrate to intersect the X and Y electrodes to form discharge cells together with the X and Y electrodes; 상기 어드레스전극이 매립되도록 상기 배면기판에 형성되는 제1 배면유전체층;A first rear dielectric layer formed on the rear substrate such that the address electrode is embedded; 상기 제1 배면유전체층 상부에 형성되며, 상기 어드레스전극을 따라 형성되어 방전 공간을 구획하는 제1 격벽과, 상기 어드레스전극과 교차되도록 형성되어 각각의 방전셀마다 별개로 구획하며 적어도 일부가 이중으로 형성되어 있는 제2 격벽을 구비하는 격벽;A first partition wall formed on the first rear dielectric layer and formed along the address electrode to define a discharge space, and formed to intersect the address electrode so as to be partitioned separately for each discharge cell, and at least partly formed in a double A partition having a second partition formed therein; 상기 제1배면유전체층 상부에 형성되어 상기 제2 격벽을 사이에 두고 인접하는 방전셀 사이에 발생하는 어드레스 오방전을 방지하는 복수의 제2 배면유전체층; 및A plurality of second backside dielectric layers formed on the first backside dielectric layer to prevent address mis-discharges occurring between adjacent discharge cells with the second partition wall therebetween; And 상기 방전 공간 내에 도포되는 형광체;를 구비한 플라즈마 디스플레이 패널.And a phosphor coated in the discharge space. 제 16 항에 있어서, 상기 제2 배면유전체층은 상기 제1 배면유전체층과 상기 격벽 사이에 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.17. The plasma display panel of claim 16, wherein the second back dielectric layer is formed between the first back dielectric layer and the partition wall. 제 17 항에 있어서, 상기 제2 배면유전체층은 2중으로 형성된 제2 격벽 사이에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.18. The plasma display panel of claim 17, wherein the second rear dielectric layer is formed between two second barrier ribs. 제 18 항에 있어서, 상기 제2 배면유전체층의 폭은 이와 대응하는 이중으로 형성된 제2 격벽간의 유격보다 크거나 최소한 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.19. The plasma display panel of claim 18, wherein the width of the second rear dielectric layer is greater than or at least equal to the clearance between the second barrier ribs corresponding to the second barrier rib. 제 19 항에 있어서, 상기 제2 배면유전체층은 제1 배면유전체층보다 유전율이 낮은 것을 특징으로 하는 플라즈마 디스플레이 패널.20. The plasma display panel of claim 19, wherein the second back dielectric layer has a lower dielectric constant than the first back dielectric layer. 제 20 항에 있어서, 상기 제2 배면유전체층은, 상기 제1 배면유전체층의 유전율보다 유전율이 낮은 성분을 포함하고 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.21. The plasma display panel of claim 20, wherein the second back dielectric layer contains a component having a dielectric constant lower than that of the first back dielectric layer. 제 19 항에 있어서, 상기 제2 배면유전체층은 흑색을 띠는 것을 특징으로 하는 플라즈마 디스플레이 패널.20. The plasma display panel of claim 19, wherein the second backside dielectric layer is black. 제 20 항에 있어서, 상기 제2 배면유전체층은 흑색을 띠는 안료성분을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.21. The plasma display panel of claim 20, wherein the second backside dielectric layer comprises a pigment component having a black color. 제 21 항에 있어서, 상기 안료성분은 CdSe , CdS , CoO , Al2O3 , ZnO , Fe2O3 , Cr2O3, MnO2, CuO, NiO 로 이루어진 군 중에서 선택된 적어도 하나를 포함한 것을 특징으로 하는 플라즈마 디스플레이 패널.The method of claim 21, wherein the pigment component is CdSe, CdS, CoO, Al 2 O 3 , ZnO, Fe 2 O 3 , Cr 2 O 3 , MnO 2 , CuO, NiO characterized in that it comprises at least one selected from the group consisting of Plasma display panel. 제 16 항에 있어서, 상기 제2 배면유전체층은 일체로 연속하게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.17. The plasma display panel of claim 16, wherein the second rear dielectric layer is integrally formed continuously. 제 25 항에 있어서, 상기 제2 배면유전체층은 적어도 일부가 돌출 되게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.27. The plasma display panel of claim 25, wherein the second rear dielectric layer is formed to protrude at least a portion thereof. 제 25 항에 있어서, 상기 제2 배면유전체층은 구불구불하게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.26. The plasma display panel of claim 25, wherein the second backside dielectric layer is formed to be serpentine. 제 16 항에 있어서, 상기 제2 배면유전체층은 상기 제1 격벽 사이에만 위치되도록 분리되어 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.17. The plasma display panel of claim 16, wherein the second rear dielectric layer is separated to be positioned only between the first partition walls.
KR1020030069146A 2003-10-06 2003-10-06 Plasma display panel KR100592244B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030069146A KR100592244B1 (en) 2003-10-06 2003-10-06 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030069146A KR100592244B1 (en) 2003-10-06 2003-10-06 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20050033182A KR20050033182A (en) 2005-04-12
KR100592244B1 true KR100592244B1 (en) 2006-06-23

Family

ID=37237443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030069146A KR100592244B1 (en) 2003-10-06 2003-10-06 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100592244B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05159707A (en) * 1991-12-06 1993-06-25 Noritake Co Ltd Color plasma display panel
JP2002063849A (en) 2000-08-17 2002-02-28 Nec Corp Plasma display panel and manufacturing method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05159707A (en) * 1991-12-06 1993-06-25 Noritake Co Ltd Color plasma display panel
JP2002063849A (en) 2000-08-17 2002-02-28 Nec Corp Plasma display panel and manufacturing method of the same

Also Published As

Publication number Publication date
KR20050033182A (en) 2005-04-12

Similar Documents

Publication Publication Date Title
US20020047566A1 (en) Plasma display panel
KR100592244B1 (en) Plasma display panel
KR100914111B1 (en) Plasma Display Panel
KR100581921B1 (en) Plasma display panel
KR100573112B1 (en) Plasma display panel
KR100927715B1 (en) Plasma display panel
KR100669723B1 (en) Plasma display panel
KR100670297B1 (en) Plasma display panel
KR100484648B1 (en) Plasma display panel and driving method thereof
KR100659084B1 (en) Plasma display panel with multi-electrodes
KR100787426B1 (en) Plasma display panel
KR100708653B1 (en) Plasma display panel
KR100719545B1 (en) Plasma display panel
KR100647650B1 (en) Plasma display panel
KR100599603B1 (en) Plasma display panel
JP2002134033A (en) Plasma display panel and driving method of it
KR100647649B1 (en) Plasma display panel
US8232726B2 (en) Plasma display apparatus with black matrices
KR100581937B1 (en) Plasma display panel
KR20050034370A (en) Plasma display panel
JP2005071953A (en) Plasma display panel
JP2004347767A (en) Driving method for plasma display panel
KR20060067420A (en) Plasma display panel and plasma display apparatus with multi-electrodes
KR20050102389A (en) Plasma display panel
KR20060003640A (en) Plasma display panel with multi-electrodes having different distance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee