KR100599603B1

KR100599603B1 - Plasma display panel

Info

Publication number: KR100599603B1
Application number: KR1020040093041A
Authority: KR
Inventors: 강태경
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-11-15
Filing date: 2004-11-15
Publication date: 2006-07-13
Also published as: KR20060053363A

Abstract

본 발명은 주사 전극과 유지 전극을 함께 구동하는 통합 보드에 적합한 표시 전극들의 단자부 구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel having a terminal portion structure of display electrodes suitable for an integrated board for driving scan electrodes and sustain electrodes together.

본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판과; 제1 기판에 형성되는 어드레스 전극들과; 제2 기판의 일면에서 어드레스 전극과 교차하는 방향을 따라 형성되는 주사 전극들과 유지 전극들을 구비하는 표시 전극들을 포함한다. 유지 전극들은 이웃한 두 열의 방전셀들이 하나의 유지 전극을 공유하도록 형성되고, 주사 전극들과 유지 전극들은 제2 기판의 같은쪽 가장자리로 인출되어 비표시 영역 상에 각각 주사 전극 단자부들과 유지 전극 단자부들을 형성한다.A plasma display panel according to the present invention includes: a first substrate and a second substrate disposed to face each other; Address electrodes formed on the first substrate; The display electrodes may include display electrodes including scan electrodes and sustain electrodes formed in a direction crossing the address electrode on one surface of the second substrate. The storage electrodes are formed such that discharge cells of two adjacent columns share a single storage electrode, and the scan electrodes and the storage electrodes are led to the same edge of the second substrate, so that the scan electrode terminal portions and the storage electrodes are respectively disposed on the non-display area. Form terminal parts.

플라즈마, 단자부, 어드레스전극, 표시전극, 주사전극, 유지전극, 표시영역, 비표시영역, 연성인쇄회로Plasma, terminal, address electrode, display electrode, scan electrode, sustain electrode, display area, non-display area, flexible printed circuit

Description

Plasma Display Panel {PLASMA DISPLAY PANEL}

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.1 is a partially exploded perspective view of a plasma display panel according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 평면도이다.2 is a partial plan view of a plasma display panel according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 표시 전극들의 단자부 구조를 설명하기 위해 도시한 제2 기판의 부분 평면도이다.FIG. 3 is a partial plan view of a second substrate illustrated to describe a terminal structure of display electrodes in a plasma display panel according to an exemplary embodiment of the present invention.

도 4와 도 5는 각각 본 발명의 플라즈마 디스플레이 패널에 적용 가능한 구동 파형을 나타낸 도면이다.4 and 5 are diagrams showing driving waveforms applicable to the plasma display panel of the present invention, respectively.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 표시 전극을 구성하는 주사 전극과 유지 전극의 단자부 구조를 개선한 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having improved terminal structure of scan electrodes and sustain electrodes.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel; PDP)은 방전셀 내의 기체 방전에 의해 생성된 진공 자외선으로 형광체를 여기시켜 화상을 구현하 는 표시장치로서, 박형이며 고해상도의 대화면 구성이 가능한 장점이 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전셀 구조에 따라 직류형과 교류형으로 구분되는데, 통상 3전극 면방전 구조의 교류형 PDP가 널리 사용되고 있다.In general, a plasma display panel (PDP) is a display device that implements an image by exciting phosphors by vacuum ultraviolet rays generated by gas discharge in a discharge cell. The display device has a thin, high-resolution large screen. Such PDPs are classified into a direct current type and an alternating current type according to the shape of the driving voltage waveform and the discharge cell structure. An AC PDP having a three-electrode surface discharge structure is widely used.

종래의 일반적인 교류형 PDP에서는 각 방전셀이 격벽에 의해 구획되고, 각 방전셀에 대응하여 후면 기판에 어드레스 전극과 형광체층이 형성되며, 전면 기판에 어드레스 전극과 직교하는 방향을 따라 주사 전극과 유지 전극의 쌍으로 구성되는 표시 전극이 형성된다. 어드레스 전극과 표시 전극은 유전층으로 덮여지며, 방전셀 내부는 방전 가스(주로 Ne-Xe 혼합 가스)로 채워진다.In a conventional general AC PDP, each discharge cell is partitioned by a partition wall, and an address electrode and a phosphor layer are formed on a rear substrate corresponding to each discharge cell, and a scan electrode and a sustain are formed along the direction orthogonal to the address electrode on the front substrate. A display electrode composed of a pair of electrodes is formed. The address electrode and the display electrode are covered with a dielectric layer, and the discharge cell is filled with discharge gas (mainly Ne-Xe mixed gas).

일반적으로 교류형 PDP는 한 프레임이 복수의 서브필드로 분할 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.In general, in the AC PDP, one frame is divided into a plurality of subfields, and each subfield includes a reset period, an address period, and a sustain period.

리셋 기간은 방전셀에 어드레싱 동작이 원활히 수행될 수 있도록 각 방전셀의 상태를 초기화하는 기간이고, 어드레스 기간은 켜지는 방전셀과 켜지지 않는 방전셀을 선택하여 켜지는 방전셀에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 그리고 유지 기간은 켜질 방전셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이다.The reset period is a period of initializing the state of each discharge cell so that the addressing operation can be smoothly performed on the discharge cell. The address period is a period in which wall charges are accumulated in the discharge cells that are turned on by selecting the discharge cells that are turned on and the discharge cells that are not turned on. The period of time to perform an operation. The sustain period is a period in which discharge for actually displaying an image is performed on the discharge cells to be turned on.

이러한 동작을 수행하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지 방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하며, 주사 전극과 주사 구동 보드 및 유지 전극과 유지 구동 보드를 연결하기 위한 접속 구조가 별개로 요구된다.In order to perform such an operation, a sustain discharge pulse is applied to the scan electrode and the sustain electrode alternately in the sustain period, and the reset waveform and the scan waveform are applied to the scan electrode in the reset period and the address period. Therefore, a scan drive board for driving the scan electrode and a sustain drive board for driving the sustain electrode exist separately, and a connection structure for connecting the scan electrode and the scan drive board and the sustain electrode and the sustain drive board is separately required. .

통상의 PDP에서는 주사 전극들이 전면 기판의 일측 가장자리로 인출되어 주사 전극 단자부를 형성하고, 연성 인쇄회로(flexible printed circuit; FPC)가 이 단자부에 접속되어 주사 전극과 주사 구동 보드를 전기적으로 연결하게 된다. 유지 전극들은 전면 기판의 다른 일측 가장자리로 인출되어 유지 전극 단자부를 형성하고, 연성 인쇄회로가 이 단자부에 접속되어 유지 전극과 유지 구동 보드를 전기적으로 연결하게 된다.In a typical PDP, scan electrodes are drawn to one edge of the front substrate to form a scan electrode terminal portion, and a flexible printed circuit (FPC) is connected to the terminal portion to electrically connect the scan electrode and the scan driving board. . The storage electrodes are led to the other edge of the front substrate to form the storage electrode terminal portion, and a flexible printed circuit is connected to the terminal portion to electrically connect the storage electrode and the sustain driving board.

이와 같이 종래의 PDP는 별개의 주사 구동 보드와 유지 구동 보드를 샤시 베이스에 설치하고, 별도의 공정으로 주사 전극 단자부와 유지 전극 단자부에 연성 인쇄회로를 접속하는 작업이 요구되므로, 제조 공정수가 늘어나고 제조 비용이 증가한다는 문제점이 있다.As described above, in the conventional PDP, a separate scan drive board and a sustain drive board are installed in the chassis base, and a separate process is required to connect a flexible printed circuit to the scan electrode terminal part and the sustain electrode terminal part. There is a problem that the cost increases.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 주사 전극과 유지 전극을 함께 구동하는 통합 보드를 가지면서 이 통합 보드에 적합한 표시 전극들의 단자부 구조를 갖는 플라즈마 디스플레이 패널을 제공하는데 있다.Accordingly, an object of the present invention is to provide a plasma display panel having an integrated board for driving a scan electrode and a sustain electrode together with a terminal structure of display electrodes suitable for the integrated board. have.

상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 형성되는 어드레스 전극들과, 표시 영역 상의 제1 기판과 제2 기판의 사이 공간에 배치되어 방전셀들 을 구획하는 격벽과, 제2 기판의 일면에서 어드레스 전극과 교차하는 방향을 따라 형성되는 주사 전극들과 유지 전극들을 구비하는 표시 전극들을 포함하며, 유지 전극들은 이웃한 두 열의 방전셀들이 하나의 유지 전극을 공유하도록 형성되고, 주사 전극들과 유지 전극들은 제2 기판의 같은쪽 가장자리로 인출되어 비표시 영역 상에 각각 주사 전극 단자부들과 유지 전극 단자부들을 형성하는 플라즈마 디스플레이 패널을 제공한다.A first substrate and a second substrate disposed to face each other, address electrodes formed on the first substrate, a partition wall disposed in a space between the first substrate and the second substrate on the display area to partition discharge cells; And display electrodes including scan electrodes and sustain electrodes formed along a direction crossing the address electrode on one surface of the second substrate, wherein the sustain electrodes are formed such that discharge cells in two adjacent columns share one sustain electrode, The scan electrodes and the sustain electrodes are drawn to the same edge of the second substrate to provide the plasma display panel which forms the scan electrode terminal portions and the sustain electrode terminal portions on the non-display area, respectively.

상기 주사 전극 단자부들과 유지 전극 단자부들은 단일의 접속 유닛에 접속된다. 상기 표시 전극들은 어드레스 전극의 길이 방향을 따라 배열되는 적어도 2개의 전극군으로 분리될 수 있으며, 이 경우 각 전극군 별로 별개의 접속 유닛에 접속된다.The scan electrode terminal portions and the sustain electrode terminal portions are connected to a single connection unit. The display electrodes may be separated into at least two electrode groups arranged along the length direction of the address electrode, in which case each electrode group is connected to a separate connection unit.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도와 부분 평면도이다.1 and 2 are partially exploded perspective views and partial plan views of a plasma display panel according to an embodiment of the present invention, respectively.

도면을 참고하면, 플라즈마 디스플레이 패널(PDP)은 제1 기판(2)과 제2 기판(4)이 임의의 간격을 두고 서로 대향 배치되고, 양 기판(2, 4)의 사이 공간에는 방전셀들(6R, 6G, 6B)이 마련되어 각 방전셀(6R, 6G, 6B)의 독립적인 방전 매커니즘에 의한 가시광 방출로 임의의 칼라 영상을 구현한다.Referring to the drawing, in the plasma display panel PDP, the first substrate 2 and the second substrate 4 are disposed to face each other at random intervals, and discharge cells are disposed in a space between the substrates 2 and 4. (6R, 6G, 6B) are provided to implement an arbitrary color image with visible light emission by the independent discharge mechanism of each discharge cell 6R, 6G, 6B.

상기 제1 기판(2)의 내면에는 일방향(도면의 Y축 방향)을 따라 어드레스 전극들(8)이 형성되고, 어드레스 전극들(8)을 덮으면서 제1 기판(2) 전체에 제1 유전 층(10)이 형성된다. 어드레스 전극(8)은 일례로 스트라이프 패턴으로 이루어져 이웃한 어드레스 전극(8)과 소정의 간격을 두고 나란하게 위치한다.Address electrodes 8 are formed on one inner side of the first substrate 2 in one direction (the Y-axis direction of the drawing), and cover the address electrodes 8 to cover the first substrate 2. Layer 10 is formed. The address electrodes 8 are formed in a stripe pattern, for example, and are arranged side by side with a predetermined distance from the neighboring address electrodes 8.

제1 유전층(10) 위에는 격벽(12), 일례로 격자 모양의 폐쇄형 격벽이 형성되어 방전셀들(6R, 6G, 6B)을 구획하며, 격벽(12)의 네 측면과 제1 유전층(10) 상면에 걸쳐 적색, 녹색 또는 청색의 형광체층(14R, 14G, 14B)이 위치한다. 격벽(12)의 형상은 전술한 구조에 한정되지 않고 스트라이프형 또는 격자 모양 이외의 다른 폐쇄형 구조로 이루어질 수 있다.A partition wall 12, for example, a grid-shaped closed partition wall is formed on the first dielectric layer 10 to partition discharge cells 6R, 6G, and 6B, and four sides of the partition wall 12 and the first dielectric layer 10. Red, green, or blue phosphor layers 14R, 14G, 14B are positioned over the top surface. The shape of the partition wall 12 is not limited to the above-described structure, but may be formed of a closed structure other than stripe or lattice.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 어드레스 전극(8)과 직교하는 방향(도면의 X축 방향)을 따라 주사 전극(16)과 유지 전극(18)을 포함하는 표시 전극들(20)이 형성되고, 표시 전극들(20)을 덮으면서 제2 기판(4) 전체에 투명한 제2 유전층(22)과 MgO 보호막(24)이 위치한다.One surface of the second substrate 4 facing the first substrate 2 includes a scan electrode 16 and a storage electrode 18 along a direction orthogonal to the address electrode 8 (the X-axis direction in the drawing). The display electrodes 20 are formed, and the transparent second dielectric layer 22 and the MgO passivation layer 24 are disposed on the entirety of the second substrate 4 while covering the display electrodes 20.

본 실시예에서 주사 전극(16)은 각 열의 방전셀(6R, 6G, 6B)에 하나의 주사 전극(16)이 대응하도록 배치되고, 유지 전극(18)은 이웃한 두 열의 방전셀(6R, 6G, 6B)이 하나의 유지 전극(18)을 공유하도록 배치된다. 즉, 유지 전극(18)은 홀수열의 방전셀(6R, 6G, 6B)과 짝수열의 방전셀(6R, 6G, 6B) 사이에서 이 두 열의 방전셀(6R, 6G, 6B)에 걸치도록 형성되며, 이 유지 전극(18)을 사이에 두고 홀수열의 방전셀(6R, 6G, 6B)과 짝수열의 방전셀(6R, 6G, 6B)에 각각의 주사 전극(16)이 형성된다. 이로써 본 실시예의 PDP는 매 2열의 방전셀(6R, 6G, 6B)마다 3개의 표시 전극(20)이 배치되는 구성을 이룬다.In this embodiment, the scan electrodes 16 are arranged such that one scan electrode 16 corresponds to the discharge cells 6R, 6G, and 6B in each column, and the sustain electrodes 18 are arranged in two adjacent discharge cells 6R, 6G and 6B are arranged to share one sustain electrode 18. That is, the sustain electrode 18 is formed to span the two discharge cells 6R, 6G and 6B between the odd-numbered discharge cells 6R, 6G and 6B and the even-numbered discharge cells 6R, 6G and 6B. Each scan electrode 16 is formed in the odd-numbered discharge cells 6R, 6G, 6B and the even-numbered discharge cells 6R, 6G, 6B with the sustain electrode 18 therebetween. As a result, the PDP of this embodiment has a configuration in which three display electrodes 20 are arranged for every two rows of discharge cells 6R, 6G, and 6B.

상기 주사 전극(16)은 홀수열의 방전셀(6R, 6G, 6B) 상측 외곽부와 짝수열의 방전셀(6R, 6G, 6B) 하측 외곽부에 형성되는 버스 전극(16a)과, 버스 전극(16a)으로부터 각 방전셀(6R, 6G, 6B) 내부를 향해 연장되는 돌출 전극(16b)으로 이루어질 수 있다. 유지 전극(18)은 홀수열의 방전셀(6R, 6G, 6B)과 짝수열의 방전셀(6R, 6G, 6B) 사이에 형성되는 버스 전극(18a)과, 버스 전극(18a)으로부터 두 열의 방전셀(6R, 6G, 6B) 내부를 향해 각각 연장되는 한 쌍의 돌출 전극(18b)으로 이루어질 수 있다.The scan electrode 16 includes a bus electrode 16a formed at an upper edge of an odd row of discharge cells 6R, 6G, and 6B, and an outer edge of an even row of discharge cells 6R, 6G, and 6B, and a bus electrode 16a. ) May be formed as a protruding electrode 16b extending toward the inside of each discharge cell 6R, 6G, 6B. The sustain electrodes 18 are bus electrodes 18a formed between odd-numbered discharge cells 6R, 6G and 6B and even-numbered discharge cells 6R, 6G and 6B, and two rows of discharge cells from the bus electrodes 18a. It may consist of a pair of protruding electrodes 18b respectively extending toward 6R, 6G and 6B.

돌출 전극(16b, 18b)은 방전셀(6R, 6G, 6B) 내부에서 플라즈마 방전을 일으키는 역할을 하며, 휘도 확보를 위해 투명한 ITO(Indium Tin Oxide)로 형성되는 것이 바람직하나, 반드시 이에 국한되지 않고 금속과 같은 불투명 전극으로도 이루어질 수 있다. 버스 전극(16a, 18a)은 돌출 전극들(16b, 18b)에 구동 전압을 인가하는 역할을 하며, 전도성이 우수한 은(Ag) 금속층 또는 크롬(Cr)-구리(Cu)-크롬(Cr)의 다층 구조로 이루어질 수 있다.The protruding electrodes 16b and 18b serve to cause plasma discharge in the discharge cells 6R, 6G, and 6B, and are preferably formed of transparent indium tin oxide (ITO) to secure luminance, but is not limited thereto. It may also consist of an opaque electrode such as a metal. The bus electrodes 16a and 18a serve to apply a driving voltage to the protruding electrodes 16b and 18b, and have a high conductivity (Ag) metal layer or chromium (Cr) -copper (Cu) -chromium (Cr). It may be made of a multilayer structure.

상기에서는 돌출 전극(16b, 18b)이 버스 전극(16a, 18a)으로부터 각 방전셀(6R, 6G, 6B) 내부를 향해 연장 형성되는 경우를 설명하였으나, 돌출 전극(16b, 18b)은 버스 전극(16a, 18a)과 동일한 스트라이프 패턴으로 이루어질 수 있으며, 주사 전극(16)과 유지 전극(18)의 형상은 전술한 예들에 한정되지 않고 다양하게 변형 가능하다.In the above, the case where the protruding electrodes 16b and 18b extend from the bus electrodes 16a and 18a toward the respective discharge cells 6R, 6G and 6B has been described. The same stripe pattern as those of 16a and 18a may be formed, and the shapes of the scan electrode 16 and the sustain electrode 18 are not limited to the above-described examples and may be variously modified.

전술한 제1 기판(2)과 제2 기판(4)은 프릿(frit)과 같은 밀봉재(도시하지 않음)에 의해 가장자리가 일체로 접합되고, 방전셀(6R, 6G, 6B) 내부에 방전 가스(주로 Ne-Xe 혼합 가스)가 채워진 상태로 밀봉되어 PDP를 구성한다. 이러한 PDP는 방 전셀들(6R, 6G, 6B)이 위치하여 실질적인 표시가 이루어지는 표시 영역(100, 도 3 참고)과, 표시 영역(100)의 외곽을 따라 설정되는 비표시 영역(200, 도 3 참고)을 구비한다.The first substrate 2 and the second substrate 4 described above are integrally bonded to each other by a sealing material (not shown) such as a frit, and discharge gas is discharged inside the discharge cells 6R, 6G, and 6B. (Mainly Ne-Xe mixed gas) is sealed in a filled state to form a PDP. The PDP includes a display area 100 (refer to FIG. 3) in which the discharge cells 6R, 6G, and 6B are positioned to substantially display a display area, and a non-display area 200 (FIG. 3) set along the periphery of the display area 100. Reference).

도 3은 표시 전극들의 단자부 구조를 설명하기 위해 도시한 제2 기판의 부분 평면도로서, 주사 전극과 유지 전극을 스트라이프 패턴으로 개략화하여 도시하였다.FIG. 3 is a partial plan view of the second substrate illustrated to explain the terminal structure of the display electrodes, and the scan electrode and the sustain electrode are schematically illustrated in a stripe pattern.

도면을 참고하면, 주사 전극들(16)과 유지 전극들(18)은 제2 기판(4)의 같은쪽 가장자리(일례로 도면을 기준으로 우측 가장자리)로 인출되어 비표시 영역(200) 상에 각각 주사 전극 단자부들(16c)과 유지 전극 단자부들(18c)을 형성한다. 주사 전극 단자부들(16c)과 유지 전극 단자부들(18c)은 연성 인쇄회로(FPC)와 같은 단일의 접속 유닛(26)에 접속되어 주사 전극(16)과 유지 전극(18)을 함께 구동시키는 통합 보드(도시하지 않음)와 연결된다.Referring to the drawings, the scan electrodes 16 and the sustain electrodes 18 are drawn to the same edge of the second substrate 4 (for example, the right edge based on the drawing) and are disposed on the non-display area 200. Scan electrode terminal portions 16c and sustain electrode terminal portions 18c are formed, respectively. The scan electrode terminal portions 16c and the sustain electrode terminal portions 18c are connected to a single connection unit 26 such as a flexible printed circuit (FPC) to integrate the scan electrode 16 and the sustain electrode 18 together. It is connected to a board (not shown).

또한, 도시는 생략하였으나 상기 표시 전극들(20)은 어드레스 전극의 길이 방향(도면의 Y축 방향)을 따라 적어도 2개의 전극군으로 분리될 수 있으며, 이 경우 각 전극군 별로 별개의 접속 유닛(26)에 접속되어 통합 보드와 연결된다. 다시 말해, 도 3에 도시한 표시 전극들(20)이 어드레스 전극의 길이 방향을 따라 전극군을 이루며 복수개로 배치된다.In addition, although not shown, the display electrodes 20 may be separated into at least two electrode groups along the length direction (Y-axis direction of the drawing) of the address electrode, and in this case, a separate connection unit for each electrode group ( Connected to the integrated board. In other words, a plurality of display electrodes 20 shown in FIG. 3 form an electrode group along the length direction of the address electrode.

상기 통합 보드의 실현은 본 발명의 PDP가 유지 전극(18)에 일정한 기준 전압만을 인가한 상태에서 리셋 기간과 어드레스 기간 및 유지 기간에서 주사 전극(16)에 리셋 파형과 주사 파형 및 유지 방전 펄스를 인가하는 구동 방식에 근거할 수 있다.The integrated board realizes the reset waveform, the scan waveform, and the sustain discharge pulse on the scan electrode 16 in the reset period, the address period, and the sustain period while the PDP of the present invention applies only a constant reference voltage to the sustain electrode 18. It may be based on the driving method applied.

도 4를 참고하여 본 발명의 PDP에 적용 가능한 구동 파형에 대해 설명한다. 아래에서는 편의상 하나의 방전셀을 구성하는 주사 전극(이하 'Y 전극'이라 한다)과 유지 전극(이하 'X 전극'이라 한다) 및 어드레스 전극(이하 'A 전극'이라 한다)에 인가되는 구동 파형에 대해서만 설명한다. 도시한 구동 파형에서 Y 전극과 X 전극에 인가되는 전압은 통합 보드에서 공급되고, A 전극에 인가되는 전압은 어드레스 버퍼 보드에서 공급된다. 이 때, X 전극은 기준 전압(도 4에서는 접지 전압)만을 인가받으므로 X 전극에 인가되는 전압에 대해서는 설명을 생략한다.A driving waveform applicable to the PDP of the present invention will be described with reference to FIG. 4. In the following, a driving waveform applied to a scan electrode (hereinafter referred to as a 'Y electrode'), a sustain electrode (hereinafter referred to as an 'X electrode'), and an address electrode (hereinafter referred to as an 'A electrode') constituting one discharge cell for convenience. Explain only about. In the illustrated driving waveform, the voltage applied to the Y electrode and the X electrode is supplied from the integrated board, and the voltage applied to the A electrode is supplied from the address buffer board. In this case, since the X electrode receives only the reference voltage (the ground voltage in FIG. 4), the description of the voltage applied to the X electrode is omitted.

도면을 참고하면, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 상승 기간과 하강 기간으로 이루어진다.Referring to the drawings, one subfield includes a reset period, an address period, and a sustain period, and the reset period includes a rising period and a falling period.

리셋 기간의 상승 기간에서는 A 전극을 기준 전압(도 4에서는 0V)으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에 미약한 방전이 일어나면서 Y 전극에 (-) 벽전하가 형성되고, X 전극 및 A 전극에 (+) 벽전하가 형성된다. 리셋 기간에서는 모든 방전셀의 상태를 초기화해야 하므로 Vset 전압은 모든 조건의 방전셀에서 방전이 일어나는 정도의 높은 전압이다.In the rising period of the reset period, the voltage of the Y electrode is gradually increased from the voltage of Vs to the voltage of Vset while the A electrode is maintained at the reference voltage (0 V in FIG. 4). While the voltage of the Y electrode increases, a weak discharge occurs between the Y electrode and the X electrode and between the Y electrode and the A electrode, and a negative wall charge is formed on the Y electrode, and a positive wall on the X electrode and the A electrode. An electric charge is formed. In the reset period, since the state of all discharge cells must be initialized, the voltage Vset is high enough to cause discharge in discharge cells under all conditions.

이어서, 리셋 기간의 하강 기간에서는 Y 전극의 전압을 Vs 전압에서 Vfn 전압까지 점진적으로 감소시킨다. 그러면 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전이 일어나면서 Y 전극에 형성된 (-) 벽전하와 X 및 A 전극에 형성된 (+) 벽전하가 소거된다. 이로써 X 전극과 Y 전극 사이의 벽전압이 거의 0V 가 되어 어드레스 기간에서 어드레스 방전이 일어나지 않은 방전셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.Then, in the falling period of the reset period, the voltage of the Y electrode is gradually decreased from the voltage of Vs to the voltage of Vfn. Then, a weak discharge occurs between the Y electrode and the X electrode and between the Y electrode and the A electrode, and the negative wall charges formed on the Y electrode and the positive wall charges formed on the X and A electrodes are erased. As a result, the wall voltage between the X electrode and the Y electrode becomes almost 0 V, thereby preventing the discharge cells in which the address discharge has not occurred in the address period from being erroneously discharged in the sustain period.

다음으로, 어드레스 기간에서 켜질 방전셀을 선택하기 위해 Y 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않은 Y 전극은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 방전셀의 A 전극에는 기준 전압을 인가한다. 그러면 선택된 방전셀에서 A 전극과 Y 전극 사이에 방전이 일어나서 Y 전극에 (+) 벽전하가 형성되고, A 전극 및 X 전극에 (-) 벽전하가 형성된다. 그 결과 Y 전극과 X 전극 사이에 Y 전극의 전위가 X 전극의 전위에 대해 높도록 벽전압(Vwxy)이 형성된다.Next, in order to select the discharge cells to be turned on in the address period, a scan pulse having a VscL voltage and an address pulse having a Va voltage are applied to the Y electrode and the A electrode, respectively. The non-selected Y electrode biases the VscH voltage higher than the VscL voltage, and applies a reference voltage to the A electrode of the discharge cell that will not be turned on. Then, a discharge occurs between the A electrode and the Y electrode in the selected discharge cell to form a positive wall charge on the Y electrode and a negative wall charge on the A electrode and the X electrode. As a result, the wall voltage Vwxy is formed between the Y electrode and the X electrode such that the potential of the Y electrode is high with respect to the potential of the X electrode.

이어서, 유지 기간에서는 어드레스 방전이 일어난 방전셀에 대하여 Y 전극에 먼저 Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에 유지 방전을 일으킨다. 이 때, Vs 전압은 Y 전극과 X 전극 사이의 방전개시 전압(Vfxy)보다 낮고 (Vs + Vwxy) 전압이 Vfyx 전압보다 낮도록 설정된다. 유지 방전의 결과 Y 전극에 (-) 벽전하가 형성되고, X 전극과 A 전극에 (+) 벽전하가 형성되어 Y 전극에 대한 X 전극의 벽전압(Vwyx)이 높은 전압으로 형성된다.Subsequently, in the sustain period, a pulse having a voltage of Vs is first applied to the Y electrode to the discharge cell in which the address discharge has occurred, causing sustain discharge between the Y electrode and the X electrode. At this time, the voltage Vs is set to be lower than the discharge start voltage Vfxy between the Y electrode and the X electrode and the voltage (Vs + Vwxy) is lower than the voltage Vfyx. As a result of the sustain discharge, negative wall charges are formed on the Y electrode, positive wall charges are formed on the X electrode and the A electrode, and the wall voltage Vwyx of the X electrode with respect to the Y electrode is formed at a high voltage.

이어서, Y 전극에 -Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에 유지 방전을 일으킨다. 그 결과 Y 전극에 (+) 벽전하가 형성되고, X 전극과 A 전극에 (-) 벽전하가 형성되어 Y 전극에 Vs 전압이 인가될 때 유지 방전이 일어날 수 있는 상태로 된다. 이후, 주사 전극에 Vs 전압의 유지 방전 펄스를 인가하는 과정과 -Vs 전압의 유지 방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가 중치에 대응하는 횟수만큼 반복한다.Subsequently, a pulse having a voltage of -Vs is applied to the Y electrode to generate sustain discharge between the Y electrode and the X electrode. As a result, positive wall charges are formed on the Y electrode, negative wall charges are formed on the X electrode and the A electrode, and a sustain discharge can be generated when the Vs voltage is applied to the Y electrode. Thereafter, the process of applying the sustain discharge pulse of the Vs voltage and the process of applying the sustain discharge pulse of the -Vs voltage to the scan electrode is repeated a number of times corresponding to the weight value indicated by the corresponding subfield.

한편, 도 5에 도시한 구동 파형 또한 본 발명의 PDP에 적용 가능하다. 도 5는 도 4에 도시한 구동 파형을 기본으로 하면서 리셋 기간의 하강 기간과 어드레스 기간에서 X 전극을 일정 전압(VscH, 기준 전압보다 높은 전압으로서 대략 110V 정도)으로 바이어스한다. 그러면 어드레스 구간에서 어드레스 방전시 X 전극에 더욱 많은 (-) 벽전하가 형성되어 유지 방전을 보다 원활하게 할 수 있다.On the other hand, the drive waveform shown in Fig. 5 is also applicable to the PDP of the present invention. FIG. 5 is based on the driving waveform shown in FIG. 4 and biases the X electrode to a constant voltage (VscH, approximately 110V as the voltage higher than the reference voltage) in the falling period and the address period of the reset period. As a result, more negative wall charges are formed on the X electrode during the address discharge in the address period, so that the sustain discharge can be more smoothly performed.

이와 같이 본 실시예의 PDP는 전술한 구동 파형에 근거하여 주사 전극(16)과 유지 전극(18)을 함께 구동시키는 통합 보드를 마련할 수 있는 것이며, 주사 전극 단자부들(16c)과 유지 전극 단자부들(18c)을 제2 기판(4)의 같은쪽 가장자리에 형성함과 아울러 공통의 접속 유닛(26)을 통해 이 단자부들(16c, 18c)을 통합 보드에 연결하는 구조를 가진다. 이러한 접속 구조는 이웃한 두 열의 방전셀들이 하나의 유지 전극(18)을 공유함으로써 PDP 구성에 필요한 유지 전극(18)의 개수가 종래의 PDP와 비교할 때 반으로 감소하였기에 가능한 것이다.As described above, the PDP of the present embodiment can provide an integrated board for driving the scan electrode 16 and the sustain electrode 18 together based on the above-described driving waveforms, and the scan electrode terminal portions 16c and the sustain electrode terminal portions are provided. 18c is formed on the same edge of the second substrate 4, and the terminal portions 16c and 18c are connected to the integrated board through the common connection unit 26. As shown in FIG. This connection structure is possible because the number of sustain electrodes 18 required for the PDP configuration is reduced by half compared to the conventional PDP by discharging two neighboring rows of discharge cells.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 발명에 의한 플라즈마 디스플레이 패널은 유지 전극의 개수를 반으로 줄이면서 주사 전극 단자부들과 유지 전극 단자부들을 제2 기판의 같은쪽 가장자리에 형성하고, 이 단자부들을 공통의 접속 유닛에 접속하여 통합 보드와 연결한다. 따라서 본 발명의 플라즈마 디스플레이 패널은 접속 유닛의 개수를 줄일 수 있어 제조 공정수가 줄어들고 제조 비용이 감소하는 효과를 갖는다.As described above, the plasma display panel according to the present invention forms scan electrode terminal portions and sustain electrode terminal portions on the same edge of the second substrate while reducing the number of sustain electrodes in half, and connects the terminal portions to a common connection unit. Connect with the board. Therefore, the plasma display panel of the present invention can reduce the number of connection units, thereby reducing the number of manufacturing steps and reducing the manufacturing cost.

Claims

First and second substrates disposed opposite to each other and having a display area and a non-display area set along the periphery of the display area;

Address electrodes formed on the first substrate;

Barrier ribs disposed in a space between a first substrate and a second substrate on the display area to partition discharge cells; And

Display electrodes including scan electrodes and sustain electrodes formed in a direction crossing the address electrode on one surface of the second substrate,

The storage electrodes are formed such that discharge cells of two adjacent columns share a single storage electrode, and the scan electrodes and the storage electrodes are led to the same edge of the second substrate to respectively scan electrode terminal portions on the non-display area. And sustain electrode terminal portions.

The method of claim 1,

And the scan electrode terminal portions and the sustain electrode terminal portions are connected to a single connection unit.

The method of claim 1,

And the display electrodes are separated into at least two electrode groups arranged along the longitudinal direction of the address electrode, and connected to a separate connection unit for each electrode group.

The method of claim 1,

And the sustain electrode is formed to extend within two adjacent rows of discharge cells.

The method of claim 4, wherein

And a bus electrode disposed to correspond to the discharge cells of two adjacent rows, and a protruding electrode extending from the bus electrode toward the discharge cells of the two rows, respectively.

The method according to claim 1 or 4,

And a scan electrode arranged to correspond to an outer portion of each of the discharge cells, and a protruding electrode extending from the bus electrode toward the inside of the discharge cell.