KR100741123B1 - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR100741123B1 KR100741123B1 KR1020060028136A KR20060028136A KR100741123B1 KR 100741123 B1 KR100741123 B1 KR 100741123B1 KR 1020060028136 A KR1020060028136 A KR 1020060028136A KR 20060028136 A KR20060028136 A KR 20060028136A KR 100741123 B1 KR100741123 B1 KR 100741123B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- electrodes
- substrate
- sustain
- discharge
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
도 1은 종래 기술에 관한 플라즈마 디스플레이 패널의 구조를 개략적으로 도시한 평면도이다.1 is a plan view schematically showing the structure of a plasma display panel according to the prior art.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 구동방식의 일례를 도시한 도면이다.FIG. 2 is a diagram illustrating an example of a driving method of the plasma display panel illustrated in FIG. 1.
도 3은 본 발명의 일 실시 예에 관한 프라즈마 디스플레이 패널의 개략적인 부분의 절개 사시도 이다.3 is a cutaway perspective view of a schematic portion of a plasma display panel according to an embodiment of the present invention.
도 4는 도 3에 도시된 플라즈마 디스플레이 패널의 구조를 개략적으로 도시한 평면도 이다.FIG. 4 is a plan view schematically illustrating the structure of the plasma display panel illustrated in FIG. 3.
도 5는 도 3에 도시된 플라즈마 디스플레이 패널의 구동 방식의 일례를 도시한 도면이다.FIG. 5 is a diagram illustrating an example of a driving method of the plasma display panel illustrated in FIG. 3.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100: 플라즈마 디스플레이 패널 110: 제1기판100: plasma display panel 110: first substrate
120: 제2기판 130: 주사전극120: second substrate 130: scanning electrode
131, 132, 133: 제1주전극부 134: 제1연결전극부131, 132, and 133: first main electrode part 134: first connection electrode part
140: 유지전극 141, 142, 143: 제2주전극부140: sustain
144: 제2연결전극부 150: 방전갭144: second connection electrode unit 150: discharge gap
161: 제1유전체층 162: 제2유전체층 161: first dielectric layer 162: second dielectric layer
170: 보호층 180: 어드레스전극 170: protective layer 180: address electrode
185: 방전셀 190: 격벽185: discharge cell 190: partition wall
195: 형광체층195 phosphor layer
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 구동을 위한 회로 수를 감축하면서도 휘도 균일성이 향상되도록 하고, 어드레스 방전을 용이하게 수행할 수 있는 구조를 구비한 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE
플라즈마 디스플레이 패널은 가스방전현상을 이용하여 화상을 표시하는 평판 표시패널로서, 표시용량, 휘도, 콘트라스트, 잔상 및 시야각 등의 각종 표시능력이 우수하다. 또한, 박형이면서, 대화면 표시가 가능하여 음극선관(cathode ray tube)를 대체할 수 있는 차세대 평판표시패널로서 각광을 받고 있다.The plasma display panel is a flat panel display panel which displays an image by using gas discharge phenomenon, and is excellent in various display capabilities such as display capacity, brightness, contrast, afterimage, and viewing angle. In addition, it has been spotlighted as a next-generation flat panel display panel that can be replaced with a cathode ray tube by being thin and having a large screen display.
도 1에는 종래 플라즈마 디스플레이 패널의 구조가 모식적으로 도시되어 있다. 도시된 플라즈마 디스플레이 패널에서는 종횡으로 연장된 매트릭스(matrix) 패턴의 격벽(24)에 의해 복수 개의 방전셀(30)들이 구획되며, 일 방향으로 연속 배치된 방전셀(30)들에 걸쳐서는 주사전극(Y1:Ym) 및 유지전극(X1:Xm)의 쌍으로 이루어진 방전유지전극쌍들이 배치되는데, 예를 들어, 일 주사전극(Y1) 및 일 유지전극(X1)은 일 방전유지전극쌍을 이룬다. 또한, 상기 방전유지전극쌍과 교차하는 방 향으로 연속 배치된 방전셀(30)들에 걸쳐서는 어드레스전극들(A1:An)이 배치된다. 상기 주사전극들(Y1:Ym) 및 유지전극들(X1:Xm)은 각각 Y 구동부 및 X 구동부에 의해 구동신호를 인가받고, 이들과 교차하는 어드레스전극들(A1:An)은 어드레스 구동부에 전기적으로 연결되어 어드레스 신호를 인가받는다. 1 schematically shows a structure of a conventional plasma display panel. In the illustrated plasma display panel, a plurality of
도 2에는 도 1에 도시된 플라즈마 디스플레이 패널의 구동방식을 보여준다. 플라즈마 디스플레이 패널은 계조표현을 위하여 한 프레임 기간을 발광 횟수가 서로 다른 여러 서브필드(SF)로 나누어 구동한다. 일 서브필드(SF)는 리셋(reset) 구간(PR), 어드레스(address) 구간(PA), 및 서스테인(sustain) 구간(PS)으로 구분된다.2 illustrates a driving method of the plasma display panel shown in FIG. 1. The plasma display panel is driven by dividing one frame period into several subfields SF having different emission counts for gray scale expression. One subfield SF is divided into a reset section PR, an address section PA, and a sustain section PS.
상기 리셋 구간(PR)에서는 모든 주사전극들(Y1:Ym)에 그라운드 전압(Vg)이 인가된 후, 유지방전 전압(Vs)이 급격히 인가되고, 다시 상승 램프 신호가 인가되어 유지방전 전압(Vs)으로부터 소정 전압(Vset)만큼 상승한 최고 상승 전압(Vs+Vset)에 도달하게 된다. 이 후, 주사전극들(Y1:Ym)에는 최고 상승 전압(Vs+Vset)으로부터 급격히 하강하여 유지방전 전압(Vs)이 인가되고, 다시 하강 램프 신호가 인가되어 주사전극들(Y1:Ym)에 인가되는 전압은 최저 하강 전압(V`nf)까지 떨어진다. 한편, 유지전극들(X1:Xm)에는 그라운드 전압(Vg)이 유지되다가, 최고 상승 전압(Vs+Vset) 상태의 주사전극들(Y1:Ym)에 유지방전 전압(Vs)이 인가됨과 동시에 일정한 크기의 바이어스 전압(Vb)이 인가된다. 리셋 구간(PR) 동안 어드레스전극들(A1:An)에는 그라운드 전압(Vg)이 인가된 상태가 유지된다.In the reset period PR, after the ground voltage Vg is applied to all the scan electrodes Y1: Ym, the sustain discharge voltage Vs is rapidly applied, and the rising ramp signal is again applied to the sustain discharge voltage Vs. The maximum rising voltage (Vs + Vset) which rises by the predetermined voltage (Vset) is reached from. Thereafter, the sustain discharge voltage Vs is rapidly applied to the scan electrodes Y1: Ym from the highest rising voltage Vs + Vset, and a falling ramp signal is applied again to the scan electrodes Y1: Ym. The applied voltage drops to the lowest falling voltage V'nf. Meanwhile, while the ground voltage Vg is maintained at the sustain electrodes X1: Xm, while the sustain discharge voltage Vs is applied to the scan electrodes Y1: Ym having the highest rising voltage Vs + Vset, the discharge voltage Vs is constant. A bias voltage Vb of magnitude is applied. The ground voltage Vg is applied to the address electrodes A1: An during the reset period PR.
어드레스 구간(PA)에서는 스캔 하이 전압(V`sch)으로 바이어싱된 주사전 극(Y1:Ym)에 순차로 스캔 로우 전압(V`scl)의 주사펄스가 인가됨과 동시에 각 어드레스전극(A1:An)에 어드레스신호가 인가된다. 각 어드레스전극(A1:An)에 인가되는 어드레스신호는 방전셀을 선택할 경우에 정극성 어드레스 전압(Va), 그렇지 않을 경우, 그라운드 전압(Vg)이 인가된다. 이에 따라 스캔 로우 전압(V`scl)의 주사펄스가 인가되는 동안에 정극성 어드레스전압(Va)의 어드레스신호가 인가되면, 상응하는 방전셀에서 어드레스방전에 의해 벽전하들이 형성된다.In the address period PA, scan pulses of the scan low voltage V ′ scl are sequentially applied to the scan electrodes Y1: Ym biased with the scan high voltage V′sch and at the same time, the address electrodes A1: An address signal is applied to An). The address signal applied to each of the address electrodes A1: An is applied with the positive address voltage Va when the discharge cell is selected, and the ground voltage Vg otherwise. Accordingly, when the address signal of the positive address voltage Va is applied while the scan pulse of the scan low voltage V'scl is applied, wall charges are formed by the address discharge in the corresponding discharge cell.
서스테인 구간(PS)에서는 모든 주사전극들(Y1:Ym), 및 유지전극들(X1:Xm)에 소정의 유지방전 전압(Vs)과 그라운드 전압(Vg)을 교대로 갖는 소정의 유지펄스가 인가됨으로써, 어드레스 구간(PA)에서 벽전압이 형성된 방전셀들이 유지방전을 일으킨다. In the sustain period PS, a predetermined sustaining pulse having a predetermined sustain discharge voltage Vs and a ground voltage Vg is applied to all the scan electrodes Y1: Ym and the sustain electrodes X1: Xm. As a result, the discharge cells in which the wall voltage is formed in the address period PA cause sustain discharge.
전술한 바와 같이 종래기술에 의하면, 주사전극들(Y1:Ym) 및 유지전극들 (X1:Xm)에 유지펄스가 인가되어야 하므로, 주사전극들(Y1:Ym)에 구동신호를 인가하는 Y 구동부(도 1 참조) 및 유지전극들(X1:Xm)에 구동신호를 인가하는 X 구동부가 모두 마련되어야 하는데, 상기 구동부는 다수의 회로소자가 탑재된 회로보드로 이루어지는바, 상대적으로 고가인 회로보드로 인하여 디스플레이 장치의 제조단가가 상승하는 문제점이 발생된다.As described above, according to the related art, since the sustain pulse should be applied to the scan electrodes Y1: Ym and the sustain electrodes X1: Xm, the Y driver for applying a drive signal to the scan electrodes Y1: Ym (See FIG. 1) and an X driver for applying a driving signal to the sustain electrodes X1: Xm, both of which are formed of a circuit board on which a plurality of circuit elements are mounted. This causes a problem that the manufacturing cost of the display device rises.
또한 상기 종래의 플라즈마 디스플레이 패널은 주사전극들(Y1:Ym) 및 유지전극으로서 투명한 ITO(Indium Tin Oxide) 전극을 사용하였는데, ITO 전극을 사용하는 경우, 그 단가가 높고, 복잡한 공정에 의해 형성되므로 제조 공정 중에 주사전극들과 어드레스 전극들 간에 오 방전이 일어나는 문제점이 있었다. In addition, the conventional plasma display panel uses transparent indium tin oxide (ITO) electrodes as scan electrodes (Y1: Ym) and sustain electrodes. When the ITO electrode is used, the unit price is high and is formed by a complex process. In the manufacturing process, there was a problem in that a misdischarge occurred between the scan electrodes and the address electrodes.
따라서, 주사전극들(Y1:Ym) 및 유지전극들로서 투명한 ITO 전극을 사용하지 않으면서도, 개구율을 충분히 확보하여 휘도의 감소율이 적으며, 아울러, 어드레스 방전도 용이하게 할 수 있는 방전전극의 구조를 구비한 플라즈마 디스플레이 패널 패널을 개발할 필요성이 대두된다. Therefore, the structure of the discharge electrode that can sufficiently secure the aperture ratio and reduce the luminance decrease, and also facilitate the address discharge, without using the transparent ITO electrode as the scan electrodes Y1: Ym and sustain electrodes. There is a need to develop a plasma display panel panel.
본 발명은 플라즈마 디스플레이 패널 구동을 위한 회로 수를 감축하면서도 휘도 균일성이 향상되도록 하고, 방전전극으로 ITO 전극을 사용하지 않으면서서도 어드레스 방전을 용이하게 수행할 수 있는 구조를 구비한 플라즈마 디스플레이 패널을 제공하는 것이다.The present invention provides a plasma display panel having a structure for reducing the number of circuits for driving a plasma display panel while improving luminance uniformity and easily performing address discharge without using an ITO electrode as a discharge electrode. To provide.
본 발명은 제1기판; 상기 제1기판에 대해 평행하게 배치된 제2기판; 폭의 넓이가 다르게 형성되는 복수개의 제1주전극부들 및 상기 제1주전극부들 사이를 전기적으로 연결하는 제1연결전극부를 포함하고, 상기 제1기판과 상기 제2기판 사이에 배치되는 주사전극들; 폭의 넓이가 다르게 형성되는 복수개의 제2주전극부들 및 상기 제2주전극부들 사이를 전기적으로 연결하는 제2연결전극부를 포함하며, 상기 제1기판과 상기 제2기판 사이에 배치되고 일정한 크기의 정전압이 인가되는 유지전극들; 상기 주사전극 및 상기 유지전극을 덮는 제1유전체층; 상기 제1기판과 상기 제2기판 사이에 배치되고, 복수 개의 방전셀들을 한정하는 격벽; 상기 제2기판을 가로질러 길게 연장되고, 상기 주사전극 및 상기 유지전극과 교차하는 어드레스전극들; 상기 어드레스전극을 덮는 제2유전체층; 상기 방전셀 내에 배치된 형광체층; 및 상기 방전셀 내에 배치된 방전가스를 포함하는 플라즈마 디스플레이 패널을 개시한다.The present invention is a first substrate; A second substrate arranged in parallel with the first substrate; A plurality of first main electrode portions having different widths and a first connection electrode portion electrically connecting the first main electrode portions, and a scan electrode disposed between the first substrate and the second substrate; field; A plurality of second main electrode portions having a different width, and a second connection electrode portion electrically connected between the second main electrode portions, and disposed between the first substrate and the second substrate and having a constant size. Sustain electrodes to which a constant voltage is applied; A first dielectric layer covering the scan electrode and the sustain electrode; A partition wall disposed between the first substrate and the second substrate and defining a plurality of discharge cells; Address electrodes extending across the second substrate and crossing the scan electrode and the sustain electrode; A second dielectric layer covering the address electrode; A phosphor layer disposed in the discharge cell; And a discharge gas disposed in the discharge cell.
본 발명에 있어서, 상기 유지전극들에 인가되는 정전압은 그라운드 전압일 수 있다.In the present invention, the constant voltage applied to the sustain electrodes may be a ground voltage.
본 발명에 있어서, 상기 어드레스 전극들과 교차하는 상기 제1주전극부들 및 제2주전극부들의 폭이, 상기 어드레스 전극들과 교차하지 않는 상기 제1주전극부들 및 제2주전극부들의 폭보다 더 좁게 형성될 수 있다.In the present invention, the widths of the first main electrode portions and the second main electrode portions that cross the address electrodes are the widths of the first main electrode portions and the second main electrode portions that do not cross the address electrodes. It can be formed more narrowly.
본 발명에 있어서, 상기 제1연결전극부 및 상기 제2연결전극부는 상기 격벽 상부에 형성될 수 있다.In the present invention, the first connection electrode portion and the second connection electrode portion may be formed on the partition wall.
본 발명에 있어서, 상기 제1연결전극부 및 상기 제2연결전극부의 폭은 상기 격벽의 폭 보다 더 좁게 형성될 수 있다.In the present invention, the width of the first connection electrode portion and the second connection electrode portion may be formed to be narrower than the width of the partition wall.
본 발명에 있어서, 상기 주사전극 및 상기 유지전극은 은(Ag)을 포함하는 물질로 형성될 수 있다.In the present invention, the scan electrode and the sustain electrode may be formed of a material including silver (Ag).
본 발명에 있어서, 상기 주사전극 및 상기 유지전극은 알루미늄(Al)을 포함하여 형성될 수 있다.In the present invention, the scan electrode and the sustain electrode may be formed including aluminum (Al).
본 발명에 있어서, 상기 제1유전체층의 적어도 일부는 보호층에 의해 덮힐 수 있다.In the present invention, at least a portion of the first dielectric layer may be covered by a protective layer.
이하, 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.Hereinafter, preferred embodiments will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일 실시 예에 관한 프라즈마 디스플레이 패널의 개략적인 부분의 절개 사시도 이고, 도 4는 도 3에 도시된 플라즈마 디스플레이 패널의 구조 를 개략적으로 도시한 평면도 이다.3 is a cutaway perspective view of a schematic part of a plasma display panel according to an embodiment of the present invention, and FIG. 4 is a plan view schematically illustrating a structure of the plasma display panel shown in FIG. 3.
도 3에 도시된 바와 같이, 본 발명의 실시예에 관한 플라즈마 디스플레이 패널(100)은 교류형 플라즈마 디스플레이 패널이며, 투명한 제1기판(110)과, 제1기판(110)에 대해 소정 간격으로 이격되어 평행하게 배치된 제2기판(120)을 구비한다. As shown in FIG. 3, the
본 실시예에서는 제1기판(110)이 투명하므로, 방전에 의해 발생되는 가시광선이 제1기판(110)을 투과하여 나가지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 제1기판이 불투명하면서 제2기판이 투명하게 구성될 수 있고, 제1기판 및 제2기판이 동시에 투명하게 구성될 수도 있다. 또한, 본 발명의 제1기판 및 제2기판은 반투명의 재질로 구성될 수 있으며, 그 표면 또는 내부에 색상 필터를 내장하여 구성될 수도 있다.In the present embodiment, since the
제1기판(110) 상에는 방전전극인 주사전극(130)들과 유지전극(140)들이 방전갭(150)을 사이에 두고, 쌍을 이루면서 형성된다.
주사전극(130)은 각각 3개 라인의 제1주전극부(131)(132)(133)들과, 제1주전극부(131)(132)(133)들 사이를 연결하는 복수개의 제1연결전극부(134)를 포함하여 이루어진다.Each of the
주사전극(130)의 제1주전극부(131)(132)(133)들은 상호간에 평행하게 연장되어 있고, 제1연결전극부(134)는 제1주전극부(131)(132)(133)들에 수직으로 교차되도록 배치되면서, 제1주전극부(131)(132)(133)들 사이를 전기적으로 연결하는 기능을 수행한다.The first
유지전극(140)도 각각 3개 라인의 제2주전극부(141)(142)(143)들과, 제2주전극부(141)(142)(143)들 사이를 연결하는 복수개의 제2연결전극부(144)를 포함하여 이루어진다.Each of the sustain
유지전극(140)의 제2주전극부(141)(142)(143)들은 상호간에 평행하게 연장되어 있으며, 제2연결전극부(144)는 제2주전극부(141)(142)(143)들에 수직으로 교차되도록 배치되면서, 제2주전극부(141)(142)(143)들 사이를 전기적으로 연결하는 기능을 수행한다.The second
본 실시예에서, 어드레스 전극(180) 상에 형성된 제1주전극부(131)(132)(133)들 및 제2주전극부(141)(142)(143)들의 선폭(W3)은 어드레스 전극(180) 상에 형성되지 않은 제1주전극부(131)(132)(133)들 및 제2주전극부(141)(142)(143)들의 선폭(W1) 보다 더 좁게 형성된다. 또한 제1연결전극부(134) 및 제2연결전극부(144)는 격벽(190) 상부에 형성되어 있고, 임의의 선폭(W2)으로 형성되어 있으며, 격벽(190)의 선폭 보다 더 좁게 형성되어 있다. In the present exemplary embodiment, the line width W3 of the first
본 실시예의 주사전극(130) 및 유지전극(140)은 각각 3개 라인의 제1주전극부(131)(132)(133)들과 제2주전극부(141)(142)(143)들을 구비하고 있지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 제1주전극부와 제2주전극부는 충분한 반사 휘도를 가질 정도의 개구율을 확보하면서 방전이 일어날 수 있다면, 그 갯수에 제한이 없다. 즉, 본 발명의 제1주전극부와 제2주전극부는 각각 2개, 4개, 5개 또는 그 이상의 갯수로도 형성될 수 있다.The
본 실시예의 제1주전극부(131)(132)(133)들 및 제2주전극부(141)(142)(143) 들은 각각 상호간에 평행하게 연장되어 있지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 제1주전극부들 및 제2주전극부들은 상호간에 반드시 평행하게 연장될 필요가 없으며, 방전이 일어날 수 있다면 상호간에 일정한 방전갭을 둔 사행형 또는 부분적인 요철형의 형상을 가지고 연장될 수도 있다.Although the first
또한, 본 실시예의 제1연결전극부(134) 및 제2연결전극부(144)는 각각 제1주전극부(131)(132)(133)들 및 제2주전극부(141)(142)(143)들에 수직으로 교차되도록 연결하여 배치되는 구성을 구비하고 있으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 제1연결전극부(134) 및 제2연결전극부(144)는 각각 제1주전극부들 및 제2주전극부들이 연장되는 방향에 대해 임의의 각도를 가지면서 교차되게 연결하여 배치될 수도 있다. In addition, the first and second
한편, 제1주전극부(131)(132)(133)들, 제1연결전극부(134), 제2주전극부(141)(142)(143)들 및 제2연결전극부(144)는 은(Ag), 바인더 수지 등의 소재를 혼합하여 페이스트로 형성한 다음, 제1기판(110) 위에 적층하여 형성되는데, 필요한 경우 PbO와 같은 금속산화물을 첨가한다.Meanwhile, the first
본 실시예의 제1주전극부(131)(132)(133)들, 제1연결전극부(134), 제2주전극부(141)(142)(143)들 및 제2연결전극부(144)는 은(Ag)을 포함하여 이루어져 있지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 제1주전극부, 제1연결전극부, 제2주전극부 및 제2연결전극부의 소재는 도전성의 금속이라면 특별한 제한없이 적용이 가능하며, 예를 들어, 알루미늄(Al)을 포함하여 이루어질 수도 있다.The first
본 실시예의 제1주전극부(131)(132)(133), 제1연결전극부(134), 제2주전극 부(141)(142)(143) 및 제2연결전극부(144)는 1개의 전극층으로 이루어진 것으로 한정하나, 본 발명은 이에 한정하지 않는다. The first
한편, 상기와 같은 구조를 가지는 주사전극(130)들 및 유지전극(140)들이 제1기판(110) 상에 배치되면, 그 위에 제1유전체층(161)이 주사전극(130)들 및 유지전극(140)들을 매립하면서 설치된다.Meanwhile, when the
제1유전체층(161)은 유지방전시 주사전극(130) 및 유지전극(140)이 직접 통전되는 것을 방지하고, 하전 입자가 주사전극(130) 및 유지전극(140)에 직접 충돌하여 손상시키는 것을 방지하며, 하전 입자를 유도하여 벽전하를 축적할 수 있는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 사용된다.The
제1유전체층(161)의 위에는 보호층(170)이 형성되는데, 보호층(170)은 산화마그네슘(MgO)으로 이루어져 있다. A
보호층(170)은 플라즈마 입자의 스퍼터링(sputtering)에 의해 주사전극(130) 및 유지전극(140)이 손상되는 것을 방지하고, 2차 전자를 방출하여 방전전압을 낮추어 주는 역할을 한다. The
제2기판(120)에는 어드레스전극(180)이 형성된다. 어드레스전극(180)은 주사전극(130)과 함께 어드레스 방전을 수행한다.The
제2유전체층(162)은 어드레스전극(180)을 매립하면서 형성되는데, 제2유전체층(162)은 제1유전체층(161)과 같이 방전전극들을 보호하는 기능을 한다.The
제2유전체층(162)의 표면에는 유전체로 이루어진 격벽(190)이 형성되는데, 격벽(190)은 방전거리를 유지하고, 방전셀 사이의 전기적 광학적 크로스토크(cross-talk)를 방지하는 기능을 한다.A
본 발명의 실시예의 격벽(190)은 줄무늬형 패턴(stripe pattern)으로 형성되어 개방형 격벽의 형상으로 되어 있으나, 본 발명은 이에 한정되는 것은 아니다. 즉, 본 발명의 격벽의 형상은 그 횡단면이 사각형, 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등을 이루어, 전체적으로 폐쇄형 격벽의 형상으로 배치될 수도 있다.The
격벽(190)은 주사전극(130), 유지전극(140) 및 어드레스전극(180)과 함께 하나의 방전공간을 형성하는데, 이를 단위 방전셀(cell)이라 하고, 상기 단위 방전셀들은 화소를 형성한다.The
한편, 격벽(190) 상부에 형성된 제1연결전극부(134) 및 제2연결전극부(144)는 상기 단위 방전셀 당 적어도 하나 이상 포함되는데, 그와 같은 구조는 각각 제1주전극부(131)(132)(133)들의 라인들 사이 및 제2주전극부(141)(142)(143)들의 라인들 사이의 전류 흐름을 원활하게 하고, 제1주전극부(131)(132)(133)들 및 제2주전극부(141)(142)(143)의 단락에 대비하여, 유지 방전 및 어드레스 방전을 확실히 수행하도록 한다. Meanwhile, at least one first
상기 방전셀의 제2유전체층(162)의 하면과 격벽(190)의 양 측면에는 적색, 녹색, 청색의 형광체가 도포되어 형광체층(195)이 형성된다. Phosphor layers 195 are formed by applying red, green, and blue phosphors on both bottom surfaces of the
형광체층(195)들은 자외선을 받아 가시광을 발생하는 성분을 가지는데, 적색 발광 방전셀에 형성된 적색 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색 발광 방전셀에 형성된 녹색 형광체층은 Zn2SiO4:Mn 등과 같은 형광체를 포함하며, 청색 발광 방전셀에 형성된 청색 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다. The phosphor layers 195 have a component that generates ultraviolet light by receiving ultraviolet rays. The red phosphor layer formed in the red light emitting cell includes phosphors such as Y (V, P) O 4 : Eu, and the like. The formed green phosphor layer includes a phosphor such as Zn 2 SiO 4 : Mn, and the blue phosphor layer formed in the blue light emitting discharge cell includes a phosphor such as BAM: Eu or the like.
제1기판(110)과 제2기판(120)을 봉착한 후에는, 조립된 플라즈마 디스플레이 패널(100) 내부의 공간이 공기로 가득 차 있으므로, 상기 조립된 플라즈마 디스플레이 패널(100)내의 공기를 완전히 배기하여, 방전의 효율을 높일 수 있는 적정의 방전 가스로 공기를 대체한다. 방전가스로는 흔히 Ne-Xe, He-Xe, He-Ne-Xe 등의 혼합가스가 사용된다.After the
한편, 도 4에 도시된 바와 같이, 본 실시예에서는 어드레스 전극(180) 상에 형성된 제1주전극부(131)(132)(133)들 및 제2주전극부(141)(142)(143)들의 선폭(W3)은 어드레스 전극(180) 상에 형성되지 않은 제1주전극부(131)(132)(133)들 및 제2주전극부(141)(142)(143)들의 선폭(W1) 보다 더 좁다. 이는 어드레스 전극(180)과 주사전극(140) 사이의 대항 면적이 줄어들어 오방전을 방지하고 대향 방전을 용이하게 하기 위해 형성한 것이다.Meanwhile, as shown in FIG. 4, in the present exemplary embodiment, the first
또한 제1연결전극부(134) 및 제2연결전극부(144)는 격벽(190) 상부에 형성되어 있고, 제1연결전극부(134) 및 제2연결전극부(144)의 선폭은 격벽(190)의 선폭 보다 더 좁게 형성된다. 이는 개구율을 향상하여 패널의 효율을 향상시키기 위함이다. In addition, the first
본 발명에서 격벽(190) 상부에 형성된 제1연결전극부(134) 및 제2연결전극부(144)의 폭(W2)은 제1주전극부(131)(132)(133) 중의 어느 하나가 단락이 되거나, 제2주전극부(141)(142)(143) 중의 어느 하나가 단락이 되더라도 안정적으로 전기를 통하게 할 수 있을 정도이면, 그 폭에 있어 특별한 제한은 없다. In the present invention, the width W2 of the first
도 4에 도시된 바와 같이, 주사전극들(140,Y1:Ym)은 Y 구동부와 전기적으로 연결되어 구동신호를 인가받고, 어드레스전극들(180,A1:An)은 어드레스 구동부와 전기적으로 연결되어 어드레스 신호를 인가받게 된다. 반면, 유지전극들(130,X1:Xm)에는 일정한 크기의 정전압, 예를 들어, 그라운드 전압(Vg)이 인가되며, 유지전극들(130,X1:Xm)에 구동신호를 인가하기 위한 별도의 X 구동부는 요구되지 않는다. 즉, 영상이 구현되는 서스테인 구간에서, 주사전극들(140,Y1:Ym)에만 소정의 교류전압으로 이루어진 유지펄스가 인가되고, 유지전극들(130,X1:Xm)에는 일정한 레벨의 그라운드 전압(Vg)이 인가된다. 그 결과, 주사전극(140,Y1:Ym) 부근에서는 방전이 활발히 이루어지지만, 일정한 정전압이 유지되는 유지전극(130,X1:Xm) 부근에서는 방전이 상대적으로 약하게 수행되어, 각 방전셀(185)에 있어 주사전극(140,Y1:Ym)이 배치된 부분과 유지전극(130,X1:Xm)이 배치된 부분에서 발광 레벨에 차이를 보이게 된다. As shown in FIG. 4, the
이하에서는 도 5를 참조하여 도 3에 도시된 플라즈마 디스플레이 패널의 구동방법에 대해 일례를 들어 상세히 설명하기로 한다. 플라즈마 디스플레이 패널에 기본적으로 적용되는 구동방법에서는 리셋 구간(PR), 어드레스 구간(PA), 및 서스테인 구간(PS)이 순차적으로 수행되어 일 서브필드(SF)가 구성된다.Hereinafter, a driving method of the plasma display panel illustrated in FIG. 3 will be described in detail with reference to FIG. 5. In the driving method basically applied to the plasma display panel, the reset period PR, the address period PA, and the sustain period PS are sequentially performed to form one subfield SF.
먼저, 상기 리셋 구간(PR)에서 주사전극들(130,Y1:Ym)에 인가되는 구동신호에 대해 살펴보면, 그라운드 전압(Vg)이 인가된 상태의 주사전극들(130,Y1:Ym)에 유지방전 전압(Vs)이 급격히 인가된다. 그 후, 주사전극(130,Y1:Ym)에는 유지방전 전압(Vs)으로부터 소정의 전압(Vset)만큼 상승하여 최고 상승 전압(Vs+Vset)에 도달하는 상승 램프 신호가 인가된다. 이러한 상승 램프 신호에 의해 약방전이 실행되고, 그 결과, 주사전극들(130,Y1:Ym) 부근에는 음전하들이 축적되기 시작한다. 그 후, 주사전극들(130,Y1:Ym)에는 유지방전 전압(Vs)이 급격히 인가되고, 유지방전 전압(Vs)에서 최저 하강 전압(Vnf)으로 떨어지는 하강 램프 신호가 인가된다. 여기서, 본 발명의 플라즈마 디스플레이 패널의 구동방법에 있어서는, 유지전극들(140,X1:Xm)에 그라운드 전압(Vg)이 인가되어 접지상태가 유지되는바, 도 2에 도시된 종래 구동방식에서 유지전극에 인가되는 바이어스 전압(Vb)을 보상할 필요가 있다. 따라서, 본 발명의 구동방법에 있어서는 주사전극들(130,Y1:Ym)에 인가되는 하강 램프 신호가 종래에 비해 더욱 급격히 하강하고, 그 결과 도달하게 되는 최저 하강 전압(Vnf)도 종래에 비해 낮아지게 된다. First, the driving signal applied to the
이와 같이 주사전극들(130,Y1:Ym)에 지속적으로 하강하는 전압이 인가됨으로 인하여 방전이 발생하고 그 결과, 주사전극들(130,Y1:Ym)에 축적되어 있던 음전하들의 일부가 방출된다. 이는 주사전극들(130,Y1:Ym) 부근에 어드레스 방전이 발생하기에 적당한 수준의 음전하가 잔류하게 됨을 의미한다. 한편, 유지전극쌍들(140,X1:Xm), 및 어드레스 전극들(180,A1:An)에는 리셋 구간(PR)동안 일정한 수준의 정전압, 예를 들어, 그라운드 전압(Vg)이 인가된다. 이러한 리셋 구간(PR)을 거치면서 모든 방전셀들의 전하상태가 균일해진다. As a result of the continuous drop of voltage applied to the
다음에, 어드레스 구간(PA)에서는 선택된 방전셀들에 소정의 벽전압이 생성된다. 이를 보다 상세히 설명하면, 스캔 하이 전압(Vsch)으로 바이어싱된 주사전극(130,Y1:Ym)에 순차로 스캔 로우 전압(Vscl)의 주사펄스가 인가되고, 이러한 주사펄스에 맞추어 각 어드레스 전극(180,A1:An)에는 어드레스 신호가 인가된다. 각 어드레스 전극(180,A1:An)에 인가되는 어드레스 신호는 방전셀을 선택할 경우에 어드레스 전압(Va), 그렇지 않을 경우, 그라운드 전압(Vg)이 인가된다. 한편, 유지전극들(140,X1:Xm)에는 리셋 구간(PR)에 이어 그라운드 전압(Vg)이 계속 인가된다. 상기 선택된 방전셀들에서는 어드레스전극(180,A1:An)에 인가되는 어드레스전압(Va), 주사전극들(130,Y1:Ym)에 인가되는 스캔 로우 전압(Vscl), 주사전극들(130,Y1:Ym) 부근에 축적된 음전하에 의한 벽전압, 및 어드레스전극들(180,A1:An) 부근에 축적된 양전하에 의한 벽전압에 의하여 어드레스 방전이 수행된다. 어드레스 방전 결과, 주사전극들(130,Y1:Ym) 부근에는 양전하가 축적되며, 유지전극들(140,X1:Xm) 부근에는 음전하가 축적된다. Next, a predetermined wall voltage is generated in the selected discharge cells in the address period PA. In detail, the scan pulses of the scan low voltage Vscl are sequentially applied to the
서스테인 구간(PS)에서는 주사전극들(130,Y1:Ym)에 소정의 유지펄스가 인가됨으로써, 벽전압이 축적된 방전셀들이 유지방전을 일으킨다. 즉, 주사전극들(130,Y1:Ym)에는 정극성의 유지방전 전압(Vs)과 부극성의 유지방전 전압(-Vs)을 교대로 갖는 유지펄스가 인가됨으로써, 어드레스 방전으로 형성된 벽전압에 주사전극(130,Y1:Ym)에 인가되는 유지방전 전압(Vs)이 중첩되어 방전개시전압 이상이 인가되면, 방전이 실행되게 된다. 한편, 이러한 서스테인 구간동안, 상기 유지전극 들(140,X1:Xm)과 어드레스전극들(180,A1:An)에는 그라운드 전압(Vg)이 인가되어 접지상태가 유지된다. In the sustain period PS, a predetermined sustain pulse is applied to the
본 발명의 플라즈마 디스플레이 패널에 의하면, 다음과 같은 효과가 달성될 수 있다. According to the plasma display panel of the present invention, the following effects can be achieved.
첫째, 본 발명의 플라즈마 디스플레이 패널은 종래기술에 비해 적은 수의 회로보드로도 구동이 가능하다. 따라서, 이를 포함하여 된 플라즈마 디스플레이 장치의 제조비용이 대폭 절감될 수 있음은 물론, 회로보드의 방열설계나 제진 설계에 소요되는 비용 및 공정이 절감될 수 있다. First, the plasma display panel of the present invention can be driven with fewer circuit boards than in the prior art. Therefore, the manufacturing cost of the plasma display device including the same can be significantly reduced, as well as the cost and process required for the heat radiation design or the vibration suppression design of the circuit board.
둘째, 본 발명의 플라즈마 디스플레이 패널은 주사전극 및 유지전극의 소재를 ITO 전극으로 하지 않으면서, 어드레스 전극 상에 형성된 제1주전극부들 및 제2주전극부들의 선폭을 어드레스 전극 상에 형성되지 않은 제1주전극부들 및 제2주전극부들의 선폭 보다 더 가늘게 형성하고, 또한 제1연결전극부 및 제2연결전극부를 격벽 상부에 형성함으로써, 어드레스전극과의 어드레스 방전을 용이하게 수행하게 할 수 있어 플라즈마 디스플레이 패널의 어드레싱 작용의 정확도를 향상시켜 화질을 향상시킬 수 있는 효과가 있다.Secondly, in the plasma display panel of the present invention, the line widths of the first main electrode portions and the second main electrode portions formed on the address electrode are not formed on the address electrode without using the material of the scan electrode and the sustain electrode as the ITO electrode. By forming the thinner than the line widths of the first and second main electrode portions and forming the first and second connecting electrode portions on the partition wall, it is possible to easily perform the address discharge with the address electrode. Therefore, it is possible to improve the image quality by improving the accuracy of the addressing action of the plasma display panel.
셋째, 제1연결전극부 및 제2연결전극부를 격벽 상부에 형성함으로써 개구율이 상승됨으로써 패널의 효율을 향상시킬 수 있는 효과가 있다.Third, since the opening ratio is increased by forming the first connection electrode part and the second connection electrode part on the partition wall, the efficiency of the panel can be improved.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060028136A KR100741123B1 (en) | 2006-03-28 | 2006-03-28 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060028136A KR100741123B1 (en) | 2006-03-28 | 2006-03-28 | Plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100741123B1 true KR100741123B1 (en) | 2007-07-20 |
Family
ID=38499107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060028136A KR100741123B1 (en) | 2006-03-28 | 2006-03-28 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100741123B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050077131A (en) * | 2004-01-26 | 2005-08-01 | 엘지전자 주식회사 | Plasma display panel including bus electrode |
KR20050112867A (en) * | 2004-05-28 | 2005-12-01 | 삼성에스디아이 주식회사 | Plasma display device and driving method of plasma display panel |
-
2006
- 2006-03-28 KR KR1020060028136A patent/KR100741123B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050077131A (en) * | 2004-01-26 | 2005-08-01 | 엘지전자 주식회사 | Plasma display panel including bus electrode |
KR20050112867A (en) * | 2004-05-28 | 2005-12-01 | 삼성에스디아이 주식회사 | Plasma display device and driving method of plasma display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060103603A1 (en) | Plasma display panel | |
KR100741123B1 (en) | Plasma display panel | |
KR100323973B1 (en) | Plasma Display Panel and Method of Driving the same | |
KR100592318B1 (en) | Plasma display panel and flat panel display device having same | |
KR100637158B1 (en) | Plasma display panel | |
KR100603406B1 (en) | Plasma display panel | |
KR100696545B1 (en) | Plasma display panel | |
KR100670250B1 (en) | Plasma display panel | |
KR100637160B1 (en) | Plasma display panel | |
KR100647636B1 (en) | Plasma display panel | |
KR100659052B1 (en) | Plasma display panel | |
KR100670249B1 (en) | Plasma display panel | |
KR100615319B1 (en) | Plasma display panel | |
KR100719588B1 (en) | Plasma display panel | |
KR100659083B1 (en) | Plasma display panel | |
KR100581946B1 (en) | Plasma display panel | |
KR100637232B1 (en) | Plasma display panel | |
KR100553769B1 (en) | Plasma display panel | |
KR100581920B1 (en) | Plasma display panel | |
KR100741130B1 (en) | Plasma display panel | |
KR100581909B1 (en) | Plasma display panel | |
KR100647650B1 (en) | Plasma display panel | |
KR100625998B1 (en) | Plasma display panel | |
KR100670316B1 (en) | Plasma display panel | |
KR100592317B1 (en) | Plasma display panel and flat panel display device having same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
LAPS | Lapse due to unpaid annual fee |