KR100719588B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100719588B1
KR100719588B1 KR1020050131923A KR20050131923A KR100719588B1 KR 100719588 B1 KR100719588 B1 KR 100719588B1 KR 1020050131923 A KR1020050131923 A KR 1020050131923A KR 20050131923 A KR20050131923 A KR 20050131923A KR 100719588 B1 KR100719588 B1 KR 100719588B1
Authority
KR
South Korea
Prior art keywords
electrodes
electrode
discharge
substrate
voltage
Prior art date
Application number
KR1020050131923A
Other languages
Korean (ko)
Inventor
송정석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050131923A priority Critical patent/KR100719588B1/en
Application granted granted Critical
Publication of KR100719588B1 publication Critical patent/KR100719588B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern

Abstract

본 발명은 플라즈마 디스플레이 패널을 구동하는 회로의 개수를 줄이기 위해 X 전극을 접지시키고 구동할 때에도 방전 및/또는 휘도의 불균형이 생기지 않는 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여, 본 발명은 이격되어 대향하는 제 1 기판과 제 2 기판, 상기 제 1 기판과 제 2 기판의 사이에서 복수의 방전셀들을 구획하는 격벽, 각각의 상기 방전셀에 대응하면서 상기 제 1 기판의 일면에 일방향으로 길게 형성되는 것으로 접지되어 있는 X 전극들, 각각의 상기 방전셀에 대응하면서 상기 X 전극들과 이격되어 상기 제 1 기판의 일면에 배치되는 Y 전극들 및 각각의 상기 방전셀에 대응하면서 상기 제 2 기판에 상기 X, Y 전극들에 교차하는 방향으로 형성되는 어드레스 전극들을 포함하고, 상기 X 전극들의 방전면적을 상기 Y 전극들보다 더 넓게 구성하여 상기 방전셀들의 방전시 발생하는 전계가 상기 Y 전극들에만 집중되지 않고 상기 X 전극들로 분산되는 플라즈마 디스플레이 패널을 제공한다.An object of the present invention is to provide a plasma display panel in which discharge and / or luminance imbalance does not occur even when the X electrode is grounded and driven to reduce the number of circuits driving the plasma display panel. According to an embodiment of the present invention, a partition wall partitioning a plurality of discharge cells between the first and second substrates spaced apart from each other, the first substrate and the second substrate, and one surface of the first substrate corresponding to each of the discharge cells X electrodes which are formed to be long in one direction to the ground, correspond to each of the discharge cells, and correspond to the Y electrodes disposed on one surface of the first substrate while being spaced apart from the X electrodes, and corresponding to each of the discharge cells. Address electrodes formed on the second substrate in a direction crossing the X and Y electrodes, and discharge of the X electrodes Rather small to be wider configuration than the Y electrodes and an electric field generated during the discharge of the discharge cells are focused on the Y electrodes and a plasma display panel, which is distributed to the X electrodes.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 X 전극부를 접지시킨 구조의 플라즈마 디스플레이 패널의 전극에서 일반적으로 나타나는 휘도 프로파일을 도시한 도면이다.FIG. 1 is a diagram illustrating a luminance profile generally shown in an electrode of a plasma display panel having a grounded X electrode portion.

도 2는 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널을 도시하는 분리 사시도이다.2 is an exploded perspective view illustrating a plasma display panel according to an exemplary embodiment of the present invention.

도 3은 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널을 도시하는 부분 평면도이다.3 is a partial plan view showing a plasma display panel according to an exemplary embodiment of the present invention.

도 4는 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널의 섀시쪽을 도시하는 도면이다.4 is a diagram illustrating a chassis side of a plasma display panel according to an exemplary embodiment of the present invention.

도 5는 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.5 is a block diagram schematically illustrating an apparatus for driving a plasma display panel according to an exemplary embodiment of the present invention.

도 6은 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널의 구동신호를 설명하기 위한 타이밍도이다.6 is a timing diagram illustrating a driving signal of a plasma display panel according to an exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10: 전면패널 11: 전면기판10: Front panel 11: Front board

20: 후면패널 21: 후면기판20: rear panel 21: rear substrate

22: 어드레스전극 24: 격벽22: address electrode 24: partition wall

25: 형광체층 30: X 전극25 phosphor layer 30 X electrode

30a: X 투명전극 30b: X 버스전극30a: X transparent electrode 30b: X bus electrode

40: Y 전극 40a: Y 투명전극40: Y electrode 40a: Y transparent electrode

40b: Y 버스전극 50: 방전유지전극쌍40b: Y bus electrode 50: discharge sustaining electrode pair

60: 방전셀60: discharge cell

본 발명은 가스방전을 이용하여 화상을 구현하는 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 X 전극을 Y 전극보다 크게 형성하여 X 전극을 접지시킨 상태에서 구동하더라도 휘도의 불균형이 생기지 않는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel that implements an image by using gas discharge. More particularly, the present invention relates to a plasma display panel in which the luminance is unbalanced even when the X electrode is made larger than the Y electrode and driven while the X electrode is grounded. It is about.

플라즈마 디스플레이 장치는 기체 방전 현상을 이용하여 화상을 구현하는 평판 디스플레이 장치를 말하는데, 대화면, 고화질, 초박형, 경량화 및 광시야각의 우수한 특성을 가질 뿐만 아니라, 다른 평판 디스플레이 장치에 비해 제조방법이 간단하고 대형화가 용이하여 대형 평판 디스플레이 장치로서 각광을 받고 있다.The plasma display device refers to a flat panel display device that realizes an image by using a gas discharge phenomenon. The plasma display device has not only excellent characteristics of a large screen, high definition, ultra-thin, light weight, and wide viewing angle, but also a simpler and larger manufacturing method than other flat panel display devices. Its ease of use has attracted much attention as a large flat panel display device.

이러한 플라즈마 디스플레이 장치는 기체 방전시 발생되는 자외선으로 형광체를 발광시켜 이미지 등의 화상을 표시하는 플라즈마 디스플레이 패널(plasma display panel, PDP)을 구비한다. 플라즈마 디스플레이 패널은 인가되는 방전전압에 따라 직류(Direct Current)형, 교류(Alternating Current)형 및 혼합형(Hybrid) 형으로 분류되고, 방전구조에 따라 대향 방전형(opposed discharge type) 및 면 방전형(surface discharge type)으로 분류된다.The plasma display apparatus includes a plasma display panel (PDP) for displaying an image such as an image by emitting phosphors by ultraviolet rays generated during gas discharge. The plasma display panel is classified into a direct current type, an alternating current type, and a hybrid type according to an applied discharge voltage, and an opposed discharge type and a surface discharge type according to a discharge structure. surface discharge type).

대향 방전형은 방전시 나오는 이온에 의한 형광체 열화로 인해 수명이 단축되는 문제가 있는 반면, 면 방전형은 방전을 형광체 반대편 면으로 모아 형광체 열화를 최소화함으로써 대향형 구조의 문제점을 극복하였고, 현재 대부분의 PDP구조로 사용되고 있다.The counter discharge type has a problem of shortening the lifetime due to phosphor deterioration due to the ions emitted during discharge, while the surface discharge type overcomes the problem of the counter structure by minimizing the deterioration of the phosphor by collecting discharge to the opposite side of the phosphor. It is used as PDP structure of.

일반적인 플라즈마 디스플레이 패널의 구조를 보면, 전면기판과 배면기판 사이에 격벽이 배치되어 복수의 방전셀이 구획된다. 전면기판의 하면에는 복수의 유지전극이 인쇄되는데 유지전극은 X전극과 Y전극의 전극쌍을 이루고 있다. X전극, Y전극 각각은 인듐-주석 산화물(indium-tin oxide, 이하 ITO라 함)과 같은 투명전극과 투명전극의 일측에 부착되는 도전성 금속으로 된 버스전극으로써 이루어진다. 유지전극은 유전체층으로 덮여진다. 유전체층의 아래면에는 산화마그네슘(MgO)와 같은 재질로 된 보호막이 형성되어 있다.In the structure of a general plasma display panel, a partition wall is disposed between a front substrate and a rear substrate to partition a plurality of discharge cells. A plurality of sustain electrodes are printed on the bottom surface of the front substrate. The sustain electrodes form electrode pairs of the X electrodes and the Y electrodes. Each of the X and Y electrodes is composed of a transparent electrode such as indium-tin oxide (hereinafter referred to as ITO) and a bus electrode made of a conductive metal attached to one side of the transparent electrode. The sustain electrode is covered with a dielectric layer. A protective film made of a material such as magnesium oxide (MgO) is formed on the lower surface of the dielectric layer.

한편, 배면기판의 상면에는 각각의 방전셀을 가로지르면서 상기 유지전극과 직교하는 방향으로 연장되는 복수의 어드레스전극이 인쇄된다. 어드레스전극의 상면에는 유전체층이 형성되어 있다. On the other hand, a plurality of address electrodes are printed on the upper surface of the rear substrate and extending in a direction orthogonal to the sustain electrodes while crossing the respective discharge cells. A dielectric layer is formed on the upper surface of the address electrode.

또한, 격벽의 내측면과 하판유전체층의 상면에는 형광체가 도포되어 있다. 방전셀 공간에는 Xe, Ar 등과 같은 불활성 기체가 충전되어 있다. In addition, phosphors are coated on the inner surface of the partition wall and the upper surface of the lower plate dielectric layer. The discharge cell space is filled with an inert gas such as Xe or Ar.

유지전극에서 방전이 일어나면 상기 기체에 전자가 충돌하여 이온화(ionization), 여기(excitation), 방사(radiation)가 일어나고 이 때 발생한 자외 선이 형광체에 부딪혀 가시광선이 발생하여 화상이 구현된다.When discharge occurs at the sustain electrode, electrons collide with the gas to cause ionization, excitation, and radiation, and the ultraviolet rays generated at this time hit the phosphor to generate visible light, thereby realizing an image.

상기한 바와 같은 플라즈마 디스플레이 패널(이하 PDP라고도 함)의 구동을 위해서는 각 전극에 인가되는 전압을 제어하는 회로들이 필요하다. 그런데 이와 같은 회로들은 고가(高價)로서 전체 PDP 가격에서 상당히 큰 부분을 차지하고 있다. 따라서, PDP 공급가격을 낮추기 위해서는 PDP 구동용 회로들의 개수를 줄이는 것이 가장 효과적인 방법이라 할 수 있다. In order to drive the plasma display panel (hereinafter also referred to as PDP) as described above, circuits for controlling the voltage applied to each electrode are required. These circuits, however, are expensive and represent a significant portion of the overall PDP price. Therefore, reducing the number of PDP driving circuits is the most effective way to lower the PDP supply price.

그러한 방법의 하나로서 X 전극을 구동시키는 회로를 제거한 PDP를 고려해볼 수 있다. 이 때의 X 전극부는 접지시켜 놓음으로써 항상 일정한 그라운드 전압을 유지하게 된다. 이러한 PDP의 구동 방법에 대해서는 계속적인 연구가 진행되고 있다.As one such method, a PDP without a circuit for driving the X electrode can be considered. At this time, the X electrode portion is grounded to maintain a constant ground voltage at all times. There is a continuous study on the driving method of such a PDP.

한편, 상기와 같이 X 전극을 접지시키고 PDP를 구동하는 경우, 전압의 변동은 Y 전극에서만 존재하므로 전계가 Y 전극에 집중되어 X, Y 전극간 휘도의 불균형이 나타난다. 또한, 이러한 불균형에 의해 MgO 보호막의 표면에 손상이 생기기도 한다.On the other hand, in the case of grounding the X electrode and driving the PDP as described above, since the voltage fluctuations exist only in the Y electrode, an electric field is concentrated on the Y electrode, resulting in an unbalance in luminance between the X and Y electrodes. In addition, such an imbalance may cause damage to the surface of the MgO protective film.

도 1은 X 전극을 접지시킨 상태에서 방전을 수행했을 때의 휘도 프로파일을 나타내는 도면이다. Y 전극에 유지 방전을 위한 전압이 인가되는 순간에 X 전극에는 그라운드 전압이 유지되므로 상대적으로 전계가 집중되는 Y 전극 부근에서 방전이 활발하게 일어나게 된다. 이는 휘도의 불균일로 귀결되고 결국 도시된 바와 같이 Y 전극 부분의 휘도가 X 전극 부분의 휘도보다 높게 나타나게 되어 문제가 된다.BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the luminance profile at the time of performing discharge in the state which grounded X electrode. Since the ground voltage is maintained at the X electrode when the voltage for sustain discharge is applied to the Y electrode, the discharge is actively generated near the Y electrode where the electric field is relatively concentrated. This results in a nonuniformity in brightness, and as a result, the brightness of the Y electrode portion appears higher than the brightness of the X electrode portion as shown, which is a problem.

본 발명은 플라즈마 디스플레이 패널을 구동하는 회로의 개수를 줄이는 것을 그 목적으로 한다.An object of the present invention is to reduce the number of circuits for driving a plasma display panel.

또한, 본 발명은 X 전극을 접지시키고 구동할 때에도 방전 및/또는 휘도의 불균형이 생기지 않는 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다. It is also an object of the present invention to provide a plasma display panel in which discharge and / or luminance imbalance does not occur even when the X electrode is grounded and driven.

본 발명은 이격되어 대향하는 제 1 기판과 제 2 기판, 상기 제 1 기판과 제 2 기판의 사이에서 복수의 방전셀들을 구획하는 격벽, 각각의 상기 방전셀에 대응하면서 상기 제 1 기판의 일면에 일방향으로 길게 형성되는 것으로 접지되어 있는 X 전극들, 각각의 상기 방전셀에 대응하면서 상기 X 전극들과 이격되어 상기 제 1 기판의 일면에 배치되는 Y 전극들 및 각각의 상기 방전셀에 대응하면서 상기 제 2 기판에 상기 X, Y 전극들에 교차하는 방향으로 형성되는 어드레스 전극들을 포함하고, 상기 X 전극들의 방전면적을 상기 Y 전극들보다 더 넓게 구성하여 상기 방전셀들의 방전시 발생하는 전계가 상기 Y 전극들에만 집중되지 않고 상기 X 전극들로 분산되는 플라즈마 디스플레이 패널을 제공한다.According to the present invention, a partition wall partitioning a plurality of discharge cells between the first and second substrates spaced apart from each other, the first substrate and the second substrate, and corresponding to each of the discharge cells is provided on one surface of the first substrate. X electrodes which are formed to be long in one direction and are grounded, Y electrodes disposed on one surface of the first substrate while being spaced from the X electrodes while corresponding to the respective discharge cells, and corresponding to each of the discharge cells. The second substrate includes address electrodes formed in a direction crossing the X and Y electrodes, and the discharge area of the X electrodes is configured to be wider than that of the Y electrodes so that the electric field generated when the discharge cells are discharged is Provided is a plasma display panel which is not concentrated only on Y electrodes and is dispersed to the X electrodes.

여기서, 상기 X, Y 전극의 방전면적 차이는 X 전극의 투명전극을 Y 전극의 투명전극보다 넓게 형성시킴으로써 생기는 것일 수 있다.Here, the discharge area difference between the X and Y electrodes may be caused by forming the transparent electrode of the X electrode wider than the transparent electrode of the Y electrode.

이어서, 첨부된 도면들을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명한다.Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2 내지 도 3은 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널의 구조를 도시하는 도면들이다. 도면을 참조하면, 본 실시예에 따른 플라 즈마 디스플레이 패널은 제1기판(11), 제2기판(21), 유지전극쌍(50)들, 어드레스전극(22)들, 격벽(24), 보호층(15), 형광체층(25)들, 제1유전체층(14), 제2유전체층(23) 및 방전가스(미도시)를 구비한다.2 to 3 are views showing the structure of the plasma display panel according to an embodiment of the present invention. Referring to the drawings, the plasma display panel according to the present embodiment includes a first substrate 11, a second substrate 21, sustain electrode pairs 50, address electrodes 22, a partition wall 24, and protection. A layer 15, phosphor layers 25, a first dielectric layer 14, a second dielectric layer 23, and a discharge gas (not shown) are provided.

제1기판(11)은 통상적으로는 유리를 주성분으로 하는 광투과성이 우수한 소재로 제조된다. 다만, 반사휘도를 감소시킴으로써 콘트라스트를 향상시키기 위하여, 제1기판(11)을 착색할 수도 있다. 또한, 제2기판(21)은 제1기판(11)으로부터 소정의 간격으로 이격되어 대향되도록 배치되는데, 유리와 같이 광투과성이 우수한 재료로 제조된다. 제2기판(21)의 경우도, 제1기판(11)과 유사하게, 착색될 수 있다. The first substrate 11 is usually made of a material having excellent light transmittance mainly containing glass. However, the first substrate 11 may be colored in order to improve contrast by reducing the reflected luminance. In addition, the second substrate 21 is disposed to face each other at a predetermined interval from the first substrate 11, and is made of a material having excellent light transmittance such as glass. The second substrate 21 may also be colored similarly to the first substrate 11.

본 발명에서는, 적색, 녹색, 청색 방전셀들(60)에서 생성된 가시광이 제1기판(11) 및/또는 제2기판(21)을 통하여 외부로 출사될 수 있다. 다만, 본 실시예에서는 적색, 녹색, 청색 방전셀들(60)에서 생성된 가시광이 제1기판(11)을 통하여 외부로 출사된다.In the present invention, visible light generated in the red, green, and blue discharge cells 60 may be emitted to the outside through the first substrate 11 and / or the second substrate 21. However, in the present embodiment, visible light generated in the red, green, and blue discharge cells 60 is emitted to the outside through the first substrate 11.

제1기판(11)과 제2기판(21) 사이에는 방전현상이 발생하는 복수 개의 적색, 녹색, 청색 방전셀들(60)을 구획하는 격벽(24)이 배치되어 있다. 적색, 녹색, 청색 방전셀들(60)은 유지전극쌍(50)들이 연장되는 방향(도면의 x방향)을 따라 적색, 녹색, 청색 방전셀들(60)이 순차적으로 반복되어 배치되어 있다. A partition wall 24 is formed between the first substrate 11 and the second substrate 21 to partition the plurality of red, green, and blue discharge cells 60 in which a discharge phenomenon occurs. In the red, green, and blue discharge cells 60, the red, green, and blue discharge cells 60 are sequentially arranged along the direction in which the sustain electrode pairs 50 extend (the x direction in the drawing).

격벽(24)은 적색, 녹색, 청색 방전셀들(60) 사이의 광학적 크로스토크를 방지하는 기능을 수행한다. 본 실시예에서 격벽(24)은 후술하는 어드레스전극(22)들이 연장되는 방향(도면의 y방향)으로 배치되어 있다. The partition wall 24 serves to prevent optical crosstalk between the red, green, and blue discharge cells 60. In this embodiment, the partition wall 24 is disposed in the direction in which the address electrodes 22 described later extend (y direction in the drawing).

물론, 격벽의 형상은 이에 한정되는 것은 아니고, 복수의 방전공간을 형성할 수 있는 한, 다양한 패턴의 격벽들, 예컨대 횡단면이 사각형인 경우는 물론, 와플, 매트릭스, 델타 등과 같은 폐쇄형 격벽으로 될 수 있다. 또한, 폐쇄형 격벽은 방전공간의 횡단면이, 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등으로 되도록 형성될 수 있다.Of course, the shape of the barrier ribs is not limited to this, and as long as it is possible to form a plurality of discharge spaces, the barrier ribs of various patterns, for example, when the cross section is rectangular, may be closed barrier ribs such as waffles, matrices, deltas and the like. Can be. In addition, the closed partition wall may be formed such that the cross section of the discharge space becomes a polygon such as a triangle, a pentagon, or a circle, an ellipse, or the like.

제2기판(21)을 대향하는 제1기판(11) 상에는 유지전극쌍(50)들이 소정의 간격으로 평행하게 배치되어 있다. 각 유지전극쌍(50)은 X 전극(30) 및 Y 전극(40)을 구비하며, 상기 X 전극(30)과 Y 전극(40)은 적색, 녹색, 청색 방전셀들(60)에서 플라즈마 방전을 일으킨다.On the first substrate 11 facing the second substrate 21, sustain electrode pairs 50 are arranged in parallel at predetermined intervals. Each sustain electrode pair 50 includes an X electrode 30 and a Y electrode 40, and the X electrode 30 and the Y electrode 40 are plasma discharged in the red, green, and blue discharge cells 60. Causes

각 X 전극(30)은 투명전극(30a)과 버스전극(30b)을 포함하고 있다. Y 전극(40) 역시 투명전극(40a)과 버스전극(40b)를 포함하고 있다. 투명전극은 전도성이 있는 투명 또는 반투명 재료로 형성되는 것이 바람직하며 그러한 재료로서 ITO(indium tin oxide) 또는 ATO(Antimony doped tin oxide) 등을 선택할 수 있다. 투명전극은 저항이 크기 때문에 이를 보상해 주기 위한 버스전극은 도전성이 좋은 금속 재료로 선택하는 것이 바람직하다. Each X electrode 30 includes a transparent electrode 30a and a bus electrode 30b. The Y electrode 40 also includes a transparent electrode 40a and a bus electrode 40b. The transparent electrode is preferably formed of a conductive transparent or translucent material, and may be selected as indium tin oxide (ITO) or antimony doped tin oxide (ATO). Since the transparent electrode has a large resistance, it is preferable to select a bus electrode for compensating for the metal material having good conductivity.

이와 같은 X 전극(30)과 Y 전극(40)에 있어서, 본 실시예에서는 X 투명전극(30a)이 Y 투명전극(40a) 보다 더 크게 형성되어 있다. 도 3에는 X 투명전극(30a)과 Y 투명전극(40a)의 크기 차이를 쉽게 파악할 수 있도록 각 전극들과 격벽의 배치를 간략하게 도시한 부분 평면도가 도시되어 있다. In the X electrode 30 and the Y electrode 40 as described above, in the present embodiment, the X transparent electrode 30a is formed larger than the Y transparent electrode 40a. FIG. 3 is a partial plan view briefly showing the arrangement of the electrodes and the partition walls so that the size difference between the X transparent electrode 30a and the Y transparent electrode 40a can be easily understood.

도 2 내지 도 3을 참조하면, X 투명전극(30a)은 Y 투명전극(40a)에 비해 더 넓은 폭을 가지도록 형성되어 있음을 알 수 있다. 이 때, X 투명전극(30a)은 Y 투명전극(40)보다 5% 정도 더 큰 것이 바람직하다. 그러나, 본 발명은 이에 한정되는 것이 아니며 설계 조건의 변동에 따라 전극 크기의 차이는 변할 수 있다. 2 to 3, it can be seen that the X transparent electrode 30a is formed to have a wider width than the Y transparent electrode 40a. At this time, the X transparent electrode 30a is preferably about 5% larger than the Y transparent electrode 40. However, the present invention is not limited thereto and the difference in electrode size may change according to a change in design conditions.

이렇게 X 투명전극을 더 크게 형성하는 것은 X 전극(30)을 접지시켜서 일정 전압레벨로 유지시킨 상태에서 방전을 할 때, Y 전극(40)에만 전계가 집중되어 양 전극간에 휘도 차이가 생기는 것을 보상해 주기 위해서이다. X 전극(30)을 접지한 상태에서의 전압인가에 대해서는 뒤에서 보다 상세히 설명하도록 한다.This larger X transparent electrode compensates for the difference in luminance between the two electrodes due to the concentration of an electric field only on the Y electrode 40 when the X electrode 30 is discharged while the X electrode 30 is grounded and maintained at a constant voltage level. To do that. The application of the voltage in the state where the X electrode 30 is grounded will be described later in more detail.

한편, 제1기판(11) 상에는 X 전극(30)들 및 Y 전극(40)들을 매립하도록 제1유전체층(14)이 형성되어 있다. 제1유전체층(14)은, 방전시 인접한 X 전극(30)과 Y 전극(40) 간에 직접 통전되는 것과 양이온 또는 전자가 X 전극(30)들 및 Y 전극(40)들에 직접 충돌하여 X 전극(30)과 Y 전극(40)을 손상시키는 것을 방지하면서도, 전하를 유도하여 벽전하를 축적할 수 있는 유전체로 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.Meanwhile, the first dielectric layer 14 is formed on the first substrate 11 to fill the X electrodes 30 and the Y electrodes 40. The first dielectric layer 14 is directly connected between the adjacent X electrode 30 and the Y electrode 40 during discharge, and positive or negative electrons directly collide with the X electrodes 30 and the Y electrodes 40 to discharge the X electrode. While preventing damage to the 30 and the Y electrode 40, a dielectric material capable of inducing charge and accumulating wall charges is formed. Such dielectrics include PbO, B 2 O 3, SiO 2, and the like.

또한, 제1유전체층(14) 상에는 통상 MgO로 된 보호막(15)이 형성되어 있다. 이러한 보호막(15)은, 방전시 양이온과 전자가 제1유전체층(14)에 충돌하여 제1유전체층(14)이 손상되는 것을 방지하며, 광투과성이 좋고, 방전시 2차전자를 많이 방출한다. 특히, 보호막(15)은 주로 스퍼터링, 전자빔 증착법 등을 이용하여 박막으로 형성된다.On the first dielectric layer 14, a protective film 15 usually made of MgO is formed. The protective film 15 prevents cations and electrons from colliding with the first dielectric layer 14 during the discharge and damages the first dielectric layer 14, and has good light transmittance and emits a large amount of secondary electrons during the discharge. In particular, the protective film 15 is mainly formed into a thin film using sputtering, electron beam deposition, or the like.

제1기판(11)에 대향하는 제2기판(21) 상에는 어드레스전극(22)들이 X 전극(30)들 및 Y 전극(40)들과 교차하도록 배치되어 있다. 어드레스전극(22)들은 X 전 극(30)들과 Y 전극(40)들 간의 유지 방전을 보다 용이하게 하기 위한 어드레스방전을 일으키기 위한 것으로서, 보다 구체적으로는 주방전이 일어나기 위한 전압을 낮추는 역할을 한다. 어드레스방전은 Y 전극(40)들과 어드레스전극(22)들 간에 일어나는 방전으로서, 어드레스방전이 종료되면 Y 전극(40)들 측에 양이온이 축적되고 X 전극(30) 측에 전자가 축적되며, 이로써 X 전극(30)들과 Y 전극(40)들 사이의 유지방전이 보다 용이하게 된다.On the second substrate 21 opposite to the first substrate 11, the address electrodes 22 are disposed to intersect the X electrodes 30 and the Y electrodes 40. The address electrodes 22 are intended to cause an address discharge to facilitate sustain discharge between the X electrodes 30 and the Y electrodes 40. More specifically, the address electrodes 22 lower the voltage for discharging the discharge. . The address discharge is a discharge occurring between the Y electrodes 40 and the address electrodes 22. When the address discharge is completed, cations are accumulated on the Y electrodes 40 and electrons are accumulated on the X electrode 30 side. As a result, the sustain discharge between the X electrodes 30 and the Y electrodes 40 becomes easier.

제2기판(21) 상에는 어드레스전극(22)들을 매립하도록 제2유전체층(23)이 형성되어 있다. 제2유전체층(23)은 방전시 양이온 또는 전자가 어드레스전극(22)들에 충돌하여 어드레스전극(22)들을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.The second dielectric layer 23 is formed on the second substrate 21 to fill the address electrodes 22. The second dielectric layer 23 is formed as a dielectric that can induce charge while preventing cations or electrons from colliding with the address electrodes 22 upon discharge, such as PbO, B2O3, SiO2, etc.

방전셀(60)들을 구획하는 격벽(24) 사이의 제2유전체층(23) 상과, 격벽(24)의 측면에는 적색발광, 녹색발광, 청색발광 형광체층(25)들이 형성되어 있다. 이러한 형광체층(25)들은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색 방전셀들에 형성된 적색발광 형광체층들은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색 방전셀들에 형성된 적색발광 형광체층들은 Zn2SiO4:Mn 등과 같은 형광체를 포함하며, 청색 방전셀들에 형성된 청색발광 형광체층들은 BAM:Eu 등과 같은 형광체를 포함한다.Red, green, and blue light emitting phosphor layers 25 are formed on the second dielectric layer 23 between the partition walls 24 partitioning the discharge cells 60 and on the side surfaces of the partition walls 24. The phosphor layers 25 have a component for generating visible light by receiving ultraviolet rays. The red phosphor layers formed in the red discharge cells include phosphors such as Y (V, P) O 4: Eu, and green discharge cells. The red light emitting phosphor layers formed on the light emitting diodes include phosphors such as Zn 2 SiO 4: Mn, and the like, and the blue light emitting phosphor layers formed on the blue discharge cells include phosphors such as BAM: Eu and the like.

또한, 상기 방전셀(60)들에는 네온(Ne), 크세논(Xe) 등이 혼합된 방전 가스가 채워지며, 상기와 같이 방전 가스가 채워진 상태에서, 제1기판 및 제2기판(111, 121)의 가장 가장자리에 형성된 프릿트 글라스(frit glass)와 같은 밀봉 부재에 의 해 제1기판 및 제2기판(111, 121)이 서로 봉합되어 결합되어진다.In addition, the discharge cells 60 are filled with a discharge gas in which neon (Ne), xenon (Xe), and the like are mixed, and in the state where the discharge gas is filled as described above, the first and second substrates 111 and 121. The first substrate and the second substrates 111 and 121 are sealed and joined to each other by a sealing member such as frit glass formed at the edge of the c).

도 4는 섀시의 배면에 회로들을 배치한 상태를 간략하게 도시한 도면이다. 도시된 바와 같이 플라즈마 디스플레이 장치(100)는 Y 전극 구동부(110), 어드레스 전극 구동부(120), SMPS(switching mode power supply; 130), 로직보드(140), X 전극 그라운드 보드(150), TCP(tape carrier package; 160)를 포함하고 있다.4 is a view schematically illustrating a state in which circuits are disposed on a rear surface of the chassis. As shown, the plasma display apparatus 100 includes a Y electrode driver 110, an address electrode driver 120, a switching mode power supply 130, a logic board 140, an X electrode ground board 150, and a TCP. (tape carrier package; 160) is included.

여기서, 중요한 것은 종래의 플라즈마 디스플레이 장치에서는 X 전극을 구동하기 위한 구동회로부(155)가 필요했었지만, 본 실시예에서는 X 전극(30)은 접지된 상태이기 때문에 구동회로부가 필요없다는 점이다. 단지, X 전극을 접지시키기 위한 작은 그라운드 보드(150)이면 충분하다.It is important to note that in the conventional plasma display device, the driving circuit section 155 for driving the X electrode is required, but in this embodiment, the driving circuit section is not necessary because the X electrode 30 is grounded. Only a small ground board 150 for grounding the X electrode is sufficient.

이제 X 전극(30)을 접지시킨 상태에서 PDP의 구동을 설명하도록 한다. 도 5 는 도 4의 각 회로들을 블록으로 도식화하여 PDP의 구동신호 전달을 설명하기 위한 도면이다. 도 6은 각 전극부에 인가되는 신호레벨의 일 예를 도시한 타이밍도이다.The driving of the PDP will now be described with the X electrode 30 grounded. FIG. 5 is a diagram for explaining driving signals of the PDP by diagramming the circuits of FIG. 4 in blocks. 6 is a timing diagram illustrating an example of a signal level applied to each electrode unit.

도 5를 참조하여 설명하면, 본 실시예에 따른 플라즈마 디스플레이 패널의 구동장치는, 영상처리부(400), 논리제어부(402), Y 구동부(404), 어드레스 구동부(406) 및 플라즈마 표시 패널(1)을 구비한다.Referring to FIG. 5, the apparatus for driving a plasma display panel according to the present embodiment includes an image processor 400, a logic controller 402, a Y driver 404, an address driver 406, and a plasma display panel 1. ).

영상처리부(400)는 외부로부터 PC 신호, DVD 신호, 비디오 신호, TV 신호등의 외부 영상신호를 입력받아 아날로그 신호를 디지털 신호로 변환하고, 디지털 신호를 영상 처리하여 내부 영상신호로 출력한다. 내부 영상신호는 각각 8비트의 적색(R), 녹색(G), 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들이 다.The image processor 400 receives an external video signal such as a PC signal, a DVD signal, a video signal, or a TV signal from the outside, converts an analog signal into a digital signal, and processes the digital signal into an internal video signal. The internal video signals are 8-bit red (R), green (G), and blue (B) image data, clock signals, and vertical and horizontal sync signals, respectively.

논리제어부(402)는 영상처리부(400)로부터의 내부 영상신호를 입력받아 감마보정, APC(Automatic Power Control)단계 등을 거쳐 각각, 어드레스 구동 제어신호(SA), Y 구동 제어신호(SY)를 출력한다. The logic controller 402 receives an internal image signal from the image processor 400 and performs an gamma correction, an automatic power control (APC) step, and the like, to respectively output an address driving control signal SA and a Y driving control signal SY. Output

Y 구동부(404)는 논리제어부(402)로부터의 Y 구동 제어신호(SY)를 입력받아 리셋 기간(도 6의 PR)에 초기화 방전을 위해서 소거 전압을 갖는 소거 펄스와, 어드레스 기간(도 6의 PA)에 정극성의 스캔 하이 전압(도 6의 Vsch)이 인가되다가 패널(1)의 상하방향에 따라 순차적으로 부극성의 스캔 로우 전압(도 6의 Vscl)을 갖는 주사신호와, 유지방전 기간(도 6의 PS)에 정극성의 유지방전 전압(도 6의 Vs)과 부극성의 유지방전 전압(도 6의 -Vs)을 교대로 갖는 유지펄스를 플라즈마 표시 패널(1)의 Y 전극 라인들(이하 주사 전극 라인들이라고도 함; Y1, ... , Yn)에 인가한다. 여기서 Y1, , Yn 으로 표시되는 Y 전극 라인들은 패널상에 배치된 복수의 Y 전극들에 순서대로 번호를 붙인 것이다. 이하, X 전극들과 어드레스 전극들에 대해서도 같은 방식을 적용하여 번호를 붙인다.The Y driver 404 receives the Y drive control signal SY from the logic controller 402 and has an erase pulse having an erase voltage for initialization discharge in a reset period (PR of FIG. 6), and an address period (of FIG. 6). A positive scan high voltage (Vsch of FIG. 6) is applied to the PA, and a scan signal having a negative scan low voltage (Vscl of FIG. 6) sequentially along the vertical direction of the panel 1, and a sustain discharge period ( A sustain pulse having alternating positive sustain discharge voltage (Vs in FIG. 6) and negative sustain discharge voltage (-Vs in FIG. 6) in the PS of FIG. 6 is connected to the Y electrode lines ( Also referred to as scan electrode lines; Y1, ..., Yn). Here, the Y electrode lines represented by Y1, and Yn number the plurality of Y electrodes arranged on the panel in order. Hereinafter, the same numbers are applied to the X electrodes and the address electrodes.

어드레스 구동부(406)는 논리제어부(402)로부터의 어드레스 구동 제어신호(SA)를 입력받아 어드레스 기간(도 6의 PA)에 전체 셀 중 켜져야 할 셀에 어드레스 전압(도 6의 Va)을 갖는 표시 데이터 신호를 플라즈마 표시 패널(1)의 어드레스 전극 라인들에 출력한다. The address driver 406 receives the address drive control signal SA from the logic controller 402 and has an address voltage (Va in FIG. 6) in a cell to be turned on among all cells in the address period (PA in FIG. 6). The display data signal is output to the address electrode lines of the plasma display panel 1.

한편, 종래의 구동장치와 달리 본 발명에서는 X 구동부가 없으며, 따라서 X전극 라인들(이하 유지전극 라인들이라고도 함; X1, ... , Xn)에는 계속해서 그라운드 전압(Vg)이 인가되게 된다.On the other hand, unlike the conventional driving device, in the present invention, there is no X driving part, and thus, the ground voltage Vg is continuously applied to the X electrode lines (hereinafter referred to as sustain electrode lines; X1, ..., Xn). .

도 6은 본 실시예에 따른 패널의 구동신호를 설명하기 위한 타이밍도이다. 도면을 참조하면, 하나의 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA), 유지방전 기간(PS)으로 구성된다. 6 is a timing diagram for explaining a driving signal of the panel according to the present embodiment. Referring to the drawings, one subfield SF includes a reset period PR, an address period PA, and a sustain discharge period PS.

리셋 기간(PR)에서는, 주사전극 라인들(Y1, ... , Yn)에 먼저 그라운드 전압(Vg)이 인가된다. 다음에, 제 1 전압인 유지방전 전압(Vs)이 급격하게 인가되며, 상기 제 1 전압(Vs)에서부터 상승 램프 신호가 인가되어 제 2 전압인 상승 전압(Vset)만큼 상승한 제 3 전압(최고 상승 전압; Vset+Vs)에 도달한다. 급격하지 않은 기울기를 갖는 상승 램프 신호가 인가됨으로 인하여 약방전이 발생하고, 상기 약방전이 발생하면서 주사전극 라인들(Y1, ... , Yn) 부근에 음전하들이 쌓이기 시작한다. 다음에 상기 제 1 전압(Vs)까지 급격하게 하강한 후, 하강 램프 신호가 인가되어 제 4 전압인 최저 하강 전압(Vnf)까지 도달한다. 본 발명에 의한 구동신호는 종래의 구동신호와 달리 유지전극 라인들(X1, ... , Xn)에 구동신호를 공급하는 X 구동부를 사용하지 않음으로써, 종래의 하강 램프 신호시 유지전극 라인들(X1, ... , Xn)에 인가된 바이어스 전압를 보상하기 위하여, 종래 구동신호의 하강 기울기보다 더 급격한 하강 기울기를 갖게 된다. 하강 램프 신호가 인가됨으로 인하여 방전이 발생하고, 상기 방전이 발생하면서 주사전극 라인들(Y1, ... , Yn) 부근에 쌓였던 음전하들의 일부가 방출된다. 결국 주사전극 라인들(Y1, ... , Yn) 부근에는 어드레스 방전이 발생하기에 적당한 양의 음전하가 잔류하게 된다. 유지전극 라인들(X1, ... , Xn) 및 어드레스 전극 라인들(A1, A2, ... , Am)에는 그라운드 전 압(Vg)이 인가된다.In the reset period PR, the ground voltage Vg is first applied to the scan electrode lines Y1, ..., Yn. Next, a sustain discharge voltage Vs, which is a first voltage, is suddenly applied, and a third ramp (highest rise) is applied by a rising ramp signal from the first voltage Vs to rise by a rising voltage Vset, which is a second voltage. Voltage; Vset + Vs). The weak discharge occurs due to the application of the rising ramp signal having an inclined slope, and the negative discharge starts to accumulate in the vicinity of the scan electrode lines Y1,..., And Yn. Next, after rapidly falling to the first voltage Vs, a falling ramp signal is applied to reach the fourth falling voltage Vnf. Unlike the conventional driving signal, the driving signal according to the present invention does not use the X driving unit which supplies the driving signal to the sustain electrode lines X1,. In order to compensate for the bias voltage applied to (X1, ..., Xn), the falling slope is more sharp than the falling slope of the conventional driving signal. As the falling ramp signal is applied, a discharge occurs, and a portion of the negative charges accumulated near the scan electrode lines Y1,..., And Yn is emitted while the discharge occurs. As a result, a negative amount of negative charge suitable for generating an address discharge remains in the vicinity of the scan electrode lines Y1, ..., and Yn. The ground voltage Vg is applied to the sustain electrode lines X1, ..., Xn and the address electrode lines A1, A2, ..., Am.

다음에, 어드레스 기간(PA)에는 켜져야 할 셀을 선택하기 위해, 주사전극 라인들(Y1, ... , Yn)에 먼저 제 5 전압인 스캔 하이 전압(Vsch)이 인가되다가 순차적으로 주사전극 라인별로 제 6 전압인 스캔 로우 전압(Vscl)을 갖는 주사펄스가 인가된다. 어드레스 전극 라인들(A1, A2, ... , Am)에는 제 7 전압인 어드레스 전압(Va)을 갖는 표시 데이터 신호가 상기 주사펄스에 맞춰 인가된다. 유지전극 라인들(X1, ... , Xn)에는 계속해서 그라운드 전압(Vg)이 인가된다. 제 7 전압(Va)과, 제 6 전압(Vscl)과, 주사 전극(Y) 부근의 음전하에 의한 벽전압 및 어드레스 전극(A) 부근의 양전하에 의한 벽전압에 의해 어드레스 방전이 수행된다. 상기 어드레스 방전 수행 후 주사전극(Y) 부근에는 양전하가 축적되며, 유지전극(X) 부근에는 음전하가 축적된다.Next, in order to select a cell to be turned on in the address period PA, a scan high voltage Vsch, which is a fifth voltage, is first applied to the scan electrode lines Y1,. A scan pulse having a scan low voltage Vscl, which is a sixth voltage, is applied to each line. A display data signal having an address voltage Va, which is a seventh voltage, is applied to the address electrode lines A1, A2, ..., Am in accordance with the scan pulse. The ground voltage Vg is continuously applied to the sustain electrode lines X1,..., Xn. The address discharge is performed by the seventh voltage Va, the sixth voltage Vscl, the wall voltage caused by the negative charge near the scan electrode Y, and the wall voltage caused by the positive charge near the address electrode A. After the address discharge is performed, positive charges are accumulated near the scan electrode Y, and negative charges are accumulated near the sustain electrode X.

유지방전 기간(PS)에서, 주사전극 라인들(Y1, ... , Yn)에는 정극성의 제 1 전압(Vs)과 부극성의 제 1 전압(-Vs)을 갖는 유지펄스가 인가되고, 유지전극 라인들(X1, ... , Xn)과 어드레스 전극 라인들에는 그라운드 전압(Vg)이 인가된다.In the sustain discharge period PS, a sustain pulse having a positive first voltage Vs and a negative first voltage -Vs is applied to the scan electrode lines Y1, ..., Yn. The ground voltage Vg is applied to the electrode lines X1,..., Xn and the address electrode lines.

한편, 상기 정극성의 제 1 전압(Vs)과 부극성의 제 1 전압(-Vs) 사이에는 중간전압인 제 8 전압을 더 가질 수 있다. 상기 제 8 전압은 그라운드 전압(Vg)일 수 있다. 중간전압을 더 가짐으로써, 정극성의 제 1 전압(Vs)과 부극성의 제 1 전압(-Vs) 사이의 급격한 전압 변화를 방지하게 된다.Meanwhile, an eighth voltage, which is an intermediate voltage, may be further included between the first positive voltage Vs and the first negative voltage −Vs. The eighth voltage may be a ground voltage Vg. By further having an intermediate voltage, it is possible to prevent a sudden voltage change between the first positive voltage Vs and the first negative voltage -Vs.

먼저 주사전극(Y)에 정극성의 제 1 전압(Vs)이 인가되는 경우에, 주사전극(Y)에 인가된 정극성의 제 1 전압(Vs)과, 유지전극(X)의 그라운드 전압(Vg)과, 주 사전극(Y) 부근에 쌓여있던 양전하에 의한 벽전압과, 유지전극(X) 부근에 쌓여있던 음전하에 의한 벽전압으로 인하여 유지방전이 수행되면서, 주사전극(Y) 부근에는 음전하를 쌓고, 유지전극(X) 부근에는 양전하를 쌓는다. First, when the first positive voltage Vs is applied to the scan electrode Y, the first positive voltage Vs applied to the scan electrode Y and the ground voltage Vg of the sustain electrode X are applied. And the sustain discharge is performed due to the wall voltage due to the positive charge accumulated near the main dictionary electrode (Y) and the wall voltage due to the negative charge accumulated near the sustain electrode (X), and a negative charge is generated near the scan electrode (Y). The positive charge is accumulated near the sustain electrode (X).

다음에, 주사전극(Y)에는 부극성의 제 1 전압(-Vs)이 인가되고, 유지전극(X)에는 계속 그라운드 전압(Vg)이 유지된다. 주사전극(Y)에 인가된 부극성의 제 1 전압(-Vs)과, 유지전극(X)의 그라운드 전압(Vg)과, 주사전극(Y) 부근에 쌓인 음전하에 의한 벽전압과 유지전극(X)에 쌓인 양전하에 의한 벽전압으로 인하여 유지방전이 수행되면서, 주사전극(Y) 부근에는 양전하를 쌓고, 유지전극(X) 부근에는 음전하를 쌓는다. Next, a negative first voltage (-Vs) is applied to the scan electrode (Y), and the ground voltage (Vg) is continuously maintained at the sustain electrode (X). The first negative voltage (-Vs) applied to the scan electrode (Y), the ground voltage (Vg) of the sustain electrode (X), the wall voltage due to the negative charge accumulated near the scan electrode (Y), and the sustain electrode ( As the sustain discharge is performed due to the wall voltage due to the positive charge accumulated in X), the positive charge is accumulated near the scan electrode Y, and the negative charge is accumulated near the sustain electrode X.

다음에, 주사전극(Y)에 정극성의 제 1 전압(Vs)이 인가되며, 유지전극(X)에는 계속 그라운드 전압(Vg)이 유지된다. 상기의 과정을 반복하여 유지방전이 계속 수행되게 된다. Next, the first positive voltage Vs is applied to the scan electrode Y, and the ground voltage Vg is continuously maintained at the sustain electrode X. The maintenance discharge is continued by repeating the above process.

본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 플라즈마 디스플레이 패널의 구동회로의 개수를 줄일 수 있으므로, 플라즈마 디스플레이 장치의 가격을 낮출 수 있다. According to the plasma display panel according to the present invention, since the number of driving circuits of the plasma display panel can be reduced, the price of the plasma display device can be reduced.

또한, 본 발명에 의하면 X 전극을 접지시켜 구동하는 경우에도 전극간 방전 및/또는 휘도의 불균형을 감소시킬 수 있다.According to the present invention, even when the X electrode is grounded and driven, the discharge between electrodes and / or the unbalance of luminance can be reduced.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균 등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (5)

이격되어 대향하는 제 1 기판과 제 2 기판;First and second substrates spaced apart from each other; 상기 제 1 기판과 제 2 기판의 사이에서 복수의 방전셀들을 구획하는 격벽;A partition wall partitioning a plurality of discharge cells between the first substrate and the second substrate; 상기 각 방전셀에 대응하면서 상기 제 1 기판의 일면에 일방향으로 연장되어 형성되는 것으로 접지되어 있는 X 전극들;X electrodes which are grounded to correspond to each discharge cell and extend in one direction on one surface of the first substrate; 상기 각 방전셀에 대응하면서 상기 X 전극들과 이격되어 상기 제 1 기판의 일면에 배치되는 Y 전극들; 및Y electrodes corresponding to each of the discharge cells and spaced apart from the X electrodes and disposed on one surface of the first substrate; And 상기 각 방전셀에 대응하면서 상기 제 2 기판에 상기 X, Y 전극들에 교차하는 방향으로 형성되는 어드레스 전극들을 포함하고,Address electrodes formed on the second substrate in a direction crossing the X and Y electrodes, corresponding to the respective discharge cells; 상기 X 전극들의 방전면적을 상기 Y 전극들보다 더 넓게 구성하여 상기 방전셀들의 방전시 발생하는 전계가 상기 Y 전극들에만 집중되지 않고 상기 X 전극들로 분산되는 플라즈마 디스플레이 패널.And a discharge area of the X electrodes wider than the Y electrodes so that an electric field generated when the discharge cells are discharged is dispersed to the X electrodes instead of being concentrated only on the Y electrodes. 제1항에 있어서,The method of claim 1, 상기 X 전극과 Y 전극은 각각 투명전극과 버스전극을 포함하는 플라즈마 디스플레이 패널.And the X and Y electrodes each include a transparent electrode and a bus electrode. 제2항에 있어서,The method of claim 2, 상기 각 방전셀에 대하여 상기 X 전극의 투명전극이 상기 Y 전극의 투명전극보다 더 넓은 방전면적을 가지는 플라즈마 디스플레이 패널.And a discharge area larger than that of the Y electrode in the transparent electrode of the X electrode for each of the discharge cells. 제1항에 있어서,The method of claim 1, 상기 방전셀의 내벽에 도포되는 형광층; 및A fluorescent layer applied to an inner wall of the discharge cell; And 상기 방전셀의 내부에 채워지는 여기가스를 더 포함하는 플라즈마 디스플레이 패널.And an excitation gas filled in the discharge cells. 제1항에 있어서,The method of claim 1, 상기 X 전극들은 일 단부에서 서로 연결되어 있는 플라즈마 디스플레이 패널.And the X electrodes are connected to each other at one end.
KR1020050131923A 2005-12-28 2005-12-28 Plasma display panel KR100719588B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131923A KR100719588B1 (en) 2005-12-28 2005-12-28 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131923A KR100719588B1 (en) 2005-12-28 2005-12-28 Plasma display panel

Publications (1)

Publication Number Publication Date
KR100719588B1 true KR100719588B1 (en) 2007-05-17

Family

ID=38277555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131923A KR100719588B1 (en) 2005-12-28 2005-12-28 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100719588B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050036651A (en) * 2003-10-16 2005-04-20 삼성에스디아이 주식회사 Plasma display panel
KR20050089570A (en) * 2004-03-05 2005-09-08 엘지전자 주식회사 Apparatus and method of driving plasma display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050036651A (en) * 2003-10-16 2005-04-20 삼성에스디아이 주식회사 Plasma display panel
KR20050089570A (en) * 2004-03-05 2005-09-08 엘지전자 주식회사 Apparatus and method of driving plasma display panel

Similar Documents

Publication Publication Date Title
JP2006147538A (en) Plasma display panel
US8305299B2 (en) Plasma display device
KR20080015534A (en) Plasma display apparatus
KR100683792B1 (en) Method for driving plasma display panel
KR100719588B1 (en) Plasma display panel
US20060132389A1 (en) Plasma display apparatus and driving method thereof
KR100581921B1 (en) Plasma display panel
US20060066516A1 (en) Driving method of plasma display panel
KR100637235B1 (en) Plasma display panel
KR100683795B1 (en) Method for driving plasma display panel
KR100592318B1 (en) Plasma display panel and flat panel display device having same
JP4313355B2 (en) Driving device for plasma display panel
KR100696545B1 (en) Plasma display panel
KR100581905B1 (en) Plasma display panel
KR100741123B1 (en) Plasma display panel
KR100670249B1 (en) Plasma display panel
KR100684833B1 (en) Plasma display panel and method for driving the same
KR100615252B1 (en) Plasma display panel
KR100647636B1 (en) Plasma display panel
KR100683793B1 (en) Method for driving plasma display panel
KR100615251B1 (en) Plasma display panel
KR20080092749A (en) Plasma display apparatus
KR100647650B1 (en) Plasma display panel
US20050259045A1 (en) Plasma display panel (PDP)
KR20080061001A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee