KR20080061001A - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR20080061001A KR20080061001A KR1020060135708A KR20060135708A KR20080061001A KR 20080061001 A KR20080061001 A KR 20080061001A KR 1020060135708 A KR1020060135708 A KR 1020060135708A KR 20060135708 A KR20060135708 A KR 20060135708A KR 20080061001 A KR20080061001 A KR 20080061001A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- dummy
- sustain
- scan
- discharge
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/26—Address electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
Abstract
Description
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.1 is a view for explaining the structure of a plasma display panel according to an embodiment of the present invention.
도 2는 더미 영역과 유효 영역에 대해 설명하기 위한 도면.2 is a diagram for explaining a dummy region and an effective region.
도 3a 내지 도 3b는 더미 어드레스 전극에 대해 설명하기 위한 도면.3A to 3B are diagrams for explaining the dummy address electrode.
도 4a 내지 도 4b는 더미 영역과 유효 영역에서의 스캔 전극과 서스테인 전극 간의 간격에 대해 설명하기 위한 도면.4A to 4B are diagrams for explaining the interval between the scan electrode and the sustain electrode in the dummy region and the effective region.
도 5a 내지 도 5b는 더미 영역과 유효 영역에서의 스캔 전극과 서스테인 전극의 폭에 대해 설명하기 위한 도면.5A to 5B are views for explaining the widths of the scan electrode and the sustain electrode in the dummy region and the effective region.
도 6은 스캔 전극과 서스테인 전극의 또 다른 구조의 일례에 대해 설명하기 위한 도면.6 is a view for explaining an example of still another structure of a scan electrode and a sustain electrode.
도 7은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 7 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an embodiment of the present invention. FIG.
도 8은 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.8 is a view for explaining an example of an operation of a plasma display panel according to an embodiment of the present invention in a subfield included in an image frame;
<도면의 주요 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
101 : 전면 기판 102 : 스캔 전극101: front substrate 102: scan electrode
103 : 서스테인 전극 104 : 상부 유전체 층103: sustain electrode 104: upper dielectric layer
105 : 보호 층 111 : 후면 기판105: protective layer 111: back substrate
112 : 격벽 113 : 유효 어드레스 전극112: partition 113: effective address electrode
114 : 형광체 층 115 : 하부 유전체 층114: phosphor layer 115: lower dielectric layer
112a : 제 2 격벽 112b : 제 1 격벽112a:
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.The present invention relates to a plasma display panel.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.
이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.The driving signal is supplied to the discharge cell through the electrode.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.
본 발명의 일실시예는 더미 영역(Dummy area)에 배치되는 어드레스 전극을 개선하여 오방전의 발생을 방지하는 플라즈마 디스플레이 패널을 제공하는데 그 목 적이 있다.One embodiment of the present invention is to provide a plasma display panel which improves an address electrode disposed in a dummy area and prevents the occurrence of false discharge.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 대항되게 배치되는 후면 기판과, 후면 기판의 유효 영역(Active area)에 배치되는 복수의 유효 어드레스 전극과, 유효 영역 외곽의 더미 영역(Dummy area)에 배치되는 적어도 하나의 더미 어드레스 전극을 포함하고, 적어도 하나의 더미 어드레스 전극은 접지(GND)된다.According to an embodiment of the present invention, a plasma display panel includes a front substrate, a rear substrate disposed to face the front substrate, a plurality of effective address electrodes disposed in an active area of the rear substrate, and an outer portion of the effective region. At least one dummy address electrode is disposed in the dummy area, and the at least one dummy address electrode is grounded (GND).
또한, 더미 어드레스 전극은 복수개이고, 복수의 더미 어드레스 전극은 공통 접지된다.In addition, there are a plurality of dummy address electrodes, and the plurality of dummy address electrodes are commonly grounded.
또한, 전면 기판에는 서로 나란한 스캔 전극과 서스테인 전극이 배치되고, 전면 기판의 유효 영역에서의 스캔 전극과 서스테인 전극간의 간격은 유효 영역 외곽의 더미 영역에서의 스캔 전극과 서스테인 전극간의 간격보다 더 작다.Further, scan electrodes and sustain electrodes parallel to each other are disposed on the front substrate, and a distance between the scan electrodes and the sustain electrodes in the effective area of the front substrate is smaller than the gap between the scan electrodes and the sustain electrodes in the dummy area outside the effective area.
또한, 전면 기판에는 서로 나란한 스캔 전극과 서스테인 전극이 배치되고, 전면 기판의 유효 영역에서의 스캔 전극 또는 서스테인 전극 중 적어도 하나의 폭은 유효 영역 외곽의 더미 영역에서의 스캔 전극 또는 서스테인 전극 중 적어도 하나의 폭 보다 더 크다.Also, a scan electrode and a sustain electrode parallel to each other are disposed on the front substrate, and a width of at least one of the scan electrode and the sustain electrode in the effective area of the front substrate is at least one of the scan electrode and the sustain electrode in the dummy area outside the effective area. Is greater than the width of.
또한, 전면 기판에는 서로 나란한 스캔 전극과 서스테인 전극이 배치되고, 전면 기판의 유효 영역에서의 스캔 전극 또는 서스테인 전극 중 적어도 하나는 버스 전극과 투명 전극으로 이루어지고, 유효 영역 외곽의 더미 영역에서의 스캔 전극과 서스테인 전극은 버스 전극으로 이루어진다.In addition, a scan electrode and a sustain electrode parallel to each other are disposed on the front substrate, and at least one of the scan electrode and the sustain electrode in the effective region of the front substrate includes a bus electrode and a transparent electrode, and a scan in a dummy region outside the effective region The electrode and the sustain electrode consist of bus electrodes.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.Hereinafter, a plasma display panel according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.1 is a view for explaining the structure of a plasma display panel according to an embodiment of the present invention.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 스캔 전극(102)과 서스테인 전극(103)이 배치되는 전면 기판(101)과, 전면 기판(101)에 대항되게 배치되며 스캔 전극(102) 및 서스테인 전극(103)과 교차하는 유효 어드레스 전극(113)이 배치되는 후면 기판(111)이 합착되어 이루어진다.Referring to FIG. 1, the plasma display panel according to the exemplary embodiment of the present invention is disposed to face the
후면 기판(111)에는 유효 어드레스 전극(113) 이외에도 더미 어드레스 전극(미도시)이 배치된다. 여기서, 유효 어드레스 전극(113)은 후면 기판(111)의 유효 영역(Active area)에 배치되고, 이후에 설명될 더미 어드레스 전극(미도시)은 유효 영역 외곽의 더미 영역(Dummy area)에 배치된다.In addition to the
더미 어드레스 전극에 대해서는 이후에 보다 상세히 설명하기로 한다.The dummy address electrode will be described later in more detail.
여기, 도 1에서는 도시하지 않았지만 스캔 전극(102)과 서스테인 전극(103)은 각각 투명 전극과 버스 전극을 포함할 수 있다.Although not illustrated in FIG. 1, the
투명 전극은 인듐-주석 산화물(Indium Tin Oxide : ITO)과 같은 투명한 재질을 포함할 수 있다.The transparent electrode may include a transparent material such as indium tin oxide (ITO).
버스 전극은 은(Ag)과 같이 전기 전도성이 우수한 금속 재질을 포함할 수 있다.The bus electrode may include a metal material having excellent electrical conductivity such as silver (Ag).
또는, 스캔 전극(102)과 서스테인 전극(103)은 단일층(One Layer) 구조로 이루어지는 것도 가능하다. 예를 들면, 스캔 전극(102)과 서스테인 전극(103)은 전술한 투명 전극이 생략된 전극, 예컨대 ITO-Less 전극인 것도 가능한 것이다.Alternatively, the
아울러, 여기 도 1에 도시하지는 않았지만 전면 기판(101)과 스캔 전극(102) 및 서스테인 전극(103)의 사이에는 블랙 층이 배치되는 것도 가능하다. 예를 들어, 스캔 전극(102)과 서스테인 전극(103)이 각각 투명 전극과 버스 전극을 포함하는 경우에 스캔 전극(102)의 투명 전극과 버스 전극의 사이 및 서스테인 전극(103)의 투명 전극과 버스 전극의 사이에 각각 블랙 층이 배치될 수 있다.In addition, although not shown in FIG. 1, a black layer may be disposed between the
스캔 전극(102)과 서스테인 전극(103)이 배치된 전면 기판(101)의 일면 상부에는 스캔 전극(102)과 서스테인 전극(103)의 일면을 덮는 유전체 층, 예컨대 상부 유전체 층(104)이 배치될 수 있다.A dielectric layer covering one surface of the
이러한, 상부 유전체 층(104)은 스캔 전극(102) 및 서스테인 전극(103)의 방전 전류를 제한하며 스캔 전극(102, Y)과 서스테인 전극(103, Z) 간을 절연시킬 수 있다.The upper
이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.A
후면 기판(111)에는 전극, 예컨대 유효 어드레스 전극(113)과 더미 어드레스 전극(미도시)이 배치되고, 이러한 유효 어드레스 전극(113) 및 더미 어드레스 전극이 배치된 후면 기판(111)에는 유효 어드레스 전극(113) 및 더미 어드레스 전극을 덮는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.An electrode, for example, an
이러한, 하부 유전체 층(115)은 유효 어드레스 전극(113) 및 더미 어드레스 전극을 절연시킬 수 있다.The lower
아울러, 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이에 따라, 전면 기판(101)의 일면과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다.In addition, a
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.In addition, in addition to the red (R), green (G), and blue (B) discharge cells, white (W) or yellow (Yellow: Y) discharge cells may be further provided.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.Meanwhile, although the widths of the red (R), green (G), and blue (B) discharge cells in the plasma display panel according to an embodiment of the present invention may be substantially the same, red (R) and green (G) may be substantially the same. And the width of at least one of the blue (B) discharge cells may be different from that of the other discharge cells.
예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.For example, the width of the red (R) discharge cell is the smallest, and the width of the green (G) and blue (B) discharge cells can be made larger than the width of the red (R) discharge cell. Here, the width of the green (G) discharge cell may be substantially the same as or different from the width of the blue (B) discharge cell.
그러면 방전 셀 내에 배치되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓을 수 있다.The width of the
그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다.Then, color temperature characteristics of the image to be implemented may be improved.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel according to the exemplary embodiment of the present invention may have not only the structure of the
이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다.In the case of the differential partition wall structure, the height of the
한편, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, although FIG. 1 shows and describes each of the red (R), green (G), and blue (B) discharge cells arranged on the same line, it may be arranged in a different shape. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.
또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.In addition, in FIG. 1, only the case where the
여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워 질 수 있다.Here, a predetermined discharge gas may be filled in the discharge cell partitioned by the
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 배치될 수 있다.In addition, a
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 배치되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, a white (W) and / or yellow (Y) phosphor layer may be further disposed.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the thickness of the
한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 또는 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the above description, only one example of the plasma display panel according to an exemplary embodiment of the present invention is illustrated and described. However, the present invention is not limited to the plasma display panel having the above-described structure. For example, the above description shows only the case where the upper
또한, 후면 기판(111) 상에 배치되는 유효 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, although the
다음, 도 2는 더미 영역과 유효 영역에 대해 설명하기 위한 도면이다.Next, FIG. 2 is a diagram for explaining the dummy region and the effective region.
도 2를 살펴보면, 플라즈마 디스플레이 패널에는 영상이 표시되는 유효 영역(Active Area, 210)과 영상 표시에 기여하지 않는 더미 영역(Dummy Area, 200)이 포함될 수 있다. 여기서, 유효 영역(210)은 구동 시 소정의 가시광선이 발생하여 영상이 표시되는 영역으로서, 도 1에서 상세히 설명한 바와 같다.Referring to FIG. 2, the plasma display panel may include an
더미 영역(200)은 유효 영역(210)의 외곽에 배치될 수 있다. 이러한 더미 영역(200)은 유효 영역(210)의 구조적 안정성을 확보하거나 또는 유효 영역에서의 동작 안정성을 확보하기 위해 형성될 수 있다.The
더미 영역(200)에 형성되는 방전 셀을 더미 방전 셀이라 하고, 유효 영역(210)에 형성되는 방전 셀을 유효 방전 셀이라 한다.The discharge cells formed in the
다음, 도 3a 내지 도 3b는 더미 어드레스 전극에 대해 설명하기 위한 도면이다.3A to 3B are diagrams for explaining the dummy address electrode.
먼저, 도 3a를 살펴보면, 유효 영역의 외곽의 더미 영역에는 적어도 하나의 더미 어드레스 전극(XD1, XD2, XD3)이 배치되고, 유효 영역에는 유효 어드레스 전극(X1, X2, X3, X4, X5......)이 배치된다.First, referring to FIG. 3A, at least one dummy address electrode X D1 , X D2 , or X D3 is disposed in a dummy region outside the effective region, and the effective address electrodes X 1 , X 2 , and X 3 are disposed in the effective region. , X 4 , X 5 ......) are arranged.
유효 어드레스 전극(X1, X2, X3, X4, X5......)은 외부의 구동 회로(300a, 300b)와 연결될 수 있다.The effective address electrodes X 1 , X 2 , X 3 , X 4 , X 5 ... May be connected to
반면에, 적어도 하나의 더미 어드레스 전극(XD1, XD2, XD3) 중 적어도 하나는 접지(GND)된다. 바람직하게는, 더미 어드레스 전극(XD1, XD2, XD3)이 복수개인 경우에 복수의 더미 어드레스 전극(XD1, XD2, XD3)은 공통 접지된다.On the other hand, at least one of the at least one dummy address electrode X D1 , X D2 , X D3 is grounded (GND). Preferably, the dummy address electrode (X D1, X D2, D3 X) a plurality of dummy address electrode (X D1, X D2, D3 X) if multiple individuals are common.
여기서, 더미 어드레스 전극(XD1, XD2, XD3)은 유효 어드레스 전극(X1, X2, X3, X4, X5......)과 실질적으로 동일한 재질로 이루어지는 것이 바람직하다.Here, the dummy address electrodes X D1 , X D2 , and X D3 may be made of substantially the same material as the effective address electrodes X 1 , X 2 , X 3 , X 4 , X 5 ... Do.
이와 같이, 더미 영역에 배치되는 더미 어드레스 전극(XD1, XD2, XD3)을 접지시키는 이유의 일례에 대해 살펴보면 다음과 같다.Thus, an example of the reason for grounding the dummy address electrodes X D1 , X D2 and X D3 disposed in the dummy region will be described.
더미 영역에 더미 어드레스 전극이 배치되지 않는 경우를 가정하자.Assume that the dummy address electrode is not disposed in the dummy area.
이러한 경우에는, 구동 시 더미 영역에 배치되는 더미 방전 셀 내에 프라이밍 입자(Priming Particle)가 과도하게 형성될 수 있다. 그러면, 구동 시 더미 방전 셀에서 방전이 발생할 수 있고, 이에 따라 더미 방전 셀에서 발생한 방전에 의해 발생한 광이 외부로 방출됨으로써 콘트라스트(Contrast) 특성이 악화되며 아울러, 구현되는 영상의 화질이 악화된다.In this case, priming particles may be excessively formed in the dummy discharge cell disposed in the dummy region during driving. Then, a discharge may occur in the dummy discharge cell during driving. Accordingly, light generated by the discharge generated in the dummy discharge cell is emitted to the outside, thereby deteriorating contrast characteristics and deteriorating the image quality of the image.
반면에, 더미 영역에 더미 어드레스 전극(XD1, XD2, XD3)을 배치하고, 이러한 더미 어드레스 전극(XD1, XD2, XD3)을 접지시키게 되면, 더미 방전 셀 내의 프라이밍 입자들이 더미 어드레스 전극(XD1, XD2, XD3)을 통해 접지(GND)로 흐르게 되고, 이에 따라 더미 방전 셀 내에서 프라이밍 입자들이 과도하게 형성되는 것을 방지함으로 써 더미 방전 셀 내에서 방전이 발생하는 것을 방지할 수 있다.On the other hand, when the dummy address electrodes X D1 , X D2 and X D3 are disposed in the dummy region and the dummy address electrodes X D1 , X D2 and X D3 are grounded, the priming particles in the dummy discharge cell are dummy. It flows through the address electrodes X D1 , X D2 , and X D3 to ground GND, thereby preventing excessive generation of priming particles in the dummy discharge cell, thereby preventing discharge from occurring in the dummy discharge cell. It can prevent.
다음, 도 3b를 살펴보면 전면 기판(101)의 상부에 접지 전극(310)이 배치되고, 후면 기판(111)의 더미 영역에 배치되는 더미 어드레스 전극(330)은 연결수단(320)을 통해 접지 전극(310)과 전기적으로 연결될 수 있다.Next, referring to FIG. 3B, the
여기서, 접지 전극(310)은 도시하지 않는 캐비닛(Cabinet) 또는 방열 프레임과 전기적으로 연결될 수 있고, 이에 따라 더미 어드레스 전극(330)이 접지(GND)될 수 있다.Here, the
다음, 도 4a 내지 도 4b는 더미 영역과 유효 영역에서의 스캔 전극과 서스테인 전극 간의 간격에 대해 설명하기 위한 도면이다.Next, FIGS. 4A to 4B are diagrams for explaining the interval between the scan electrode and the sustain electrode in the dummy region and the effective region.
먼저, 도 4a를 살펴보면 유효 영역에서의 스캔 전극(102)과 서스테인 전극(103) 간의 간격은 g1이고, 더미 영역에서의 스캔 전극(102)과 서스테인 전극(103) 간의 간격은 g1보다는 큰 g2이다.First, referring to FIG. 4A, the distance between the
예를 들면, 스캔 전극(102)과 서스테인 전극(103)이 각각 투명 전극(102a, 103a)과 버스 전극(102b, 103b)을 포함하는 경우에, 유효 영역에서의 스캔 전극(102)의 투명 전극(102a)과 서스테인 전극(103)의 투명 전극(103a) 간의 간격(g1)이 더미 영역에서의 스캔 전극(102)의 투명 전극(102a)과 서스테인 전극(103)의 투명 전극(103a) 간의 간격(g2)보다 더 작은 것이다.For example, in the case where the
이와 같이, 더미 영역에서 스캔 전극(102)과 서스테인 전극(103) 간의 간격(g2)을 유효 영역에서의 스캔 전극(102)과 서스테인 전극(103) 간의 간격보다 더 크게 하면, 구동 시 더미 방전 셀에서 방전이 발생하는 것을 더욱 방지할 수 있다.As such, when the distance g2 between the
플라즈마 디스플레이 패널의 제조 공정 시 방전 셀 내의 채워지는 방전 가스 및 형광체 층을 안정화시키기 위해 스캔 전극(102)과 서스테인 전극(103) 사이에서 에이징 방전을 발생시키는 에이징(Aging) 공정을 수행하게 된다. 여기서, 이상에서와 같이 더미 영역에서 스캔 전극(102)과 서스테인 전극(103) 간의 간격(g2)을 유효 영역에서의 스캔 전극(102)과 서스테인 전극(103) 간의 간격보다 더 크게 하면, 더미 방전 셀에서는 에이징 공정 시에 스캔 전극(102)과 서스테인 전극(103) 사이에서 에이징 방전을 발생시켜 더미 방전 셀 내에서 방전 가스 및 형광체 층을 안정시킬 수 있고, 아울러 구동 시에는 스캔 전극(102)과 서스테인 전극(103) 사이에서 방전이 발생하는 것을 방지할 수 있다.In the manufacturing process of the plasma display panel, an aging process is performed to generate an aging discharge between the
다음, 도 4b를 살펴보면 앞선 도 4a의 경우와는 다르게 스캔 전극(102)과 서스테인 전극(103)이 단일층(One Layer) 구조이다. 예를 들면, 투명 전극이 생략된(ITO-Less)구조이다.Next, referring to FIG. 4B, unlike the case of FIG. 4A, the
이와 같이, 스캔 전극(102)과 서스테인 전극(103)이 단일층 구조인 경우에도 유효 영역에서의 스캔 전극(102)과 서스테인 전극(103) 간의 간격(g3)이 더미 영역에서의 스캔 전극(102)과 서스테인 전극(103) 간의 간격(g4)에 비해 더 작은 것이 바람직하다.As described above, even when the
다음, 도 5a 내지 도 5b는 더미 영역과 유효 영역에서의 스캔 전극과 서스테인 전극의 폭에 대해 설명하기 위한 도면이다.5A to 5B are diagrams for explaining the widths of the scan electrodes and the sustain electrodes in the dummy region and the effective region.
먼저, 도 5a를 살펴보면 유효 영역에서의 스캔 전극(102) 또는 서스테인 전극(103) 중 적어도 하나의 폭은 더미 영역에서의 스캔 전극(102) 또는 서스테인 전 극(103) 중 적어도 하나의 폭보다 더 크다.First, referring to FIG. 5A, the width of at least one of the
예를 들면, 유효 영역에서의 스캔 전극(102)의 폭을 W1이라고 하면, 더미 영역에서의 스캔 전극(102)의 폭은 W1보다 작은 W2이다.For example, if the width of the
이와 같이, 더미 영역에서 스캔 전극(102) 또는 서스테인 전극(103) 중 적어도 하나의 폭을 유효 영역에서의 스캔 전극(102) 또는 서스테인 전극(103) 중 적어도 하나의 폭보다 작게 하면, 구동 시 더미 방전 셀에서 방전이 발생하는 것을 더욱 방지할 수 있다.As such, when the width of at least one of the
아울러, 더미 영역에서 스캔 전극(102) 또는 서스테인 전극(103) 중 적어도 하나의 폭을 유효 영역에서의 스캔 전극(102) 또는 서스테인 전극(103) 중 적어도 하나의 폭보다 작게 하면, 더미 방전 셀에서는 에이징 공정 시에 스캔 전극(102)과 서스테인 전극(103) 사이에서 에이징 방전을 발생시켜 더미 방전 셀 내에서 방전 가스 및 형광체 층을 안정시킬 수 있고, 아울러 구동 시에는 스캔 전극(102)과 서스테인 전극(103) 사이에서 방전이 발생하는 것을 방지할 수 있다.In addition, when the width of at least one of the
다음, 도 5b를 살펴보면 앞선 도 5a의 경우와는 다르게 스캔 전극(102)과 서스테인 전극(103)이 단일층(One Layer) 구조이다. 예를 들면, 투명 전극이 생략된(ITO-Less) 구조이다.Next, referring to FIG. 5B, unlike the case of FIG. 5A, the
이와 같이, 스캔 전극(102)과 서스테인 전극(103)이 단일층 구조인 경우에도 유효 영역에서의 스캔 전극(102) 또는 서스테인 전극(103) 중 적어도 하나의 폭(Wa, Wb)이 더미 영역에서의 스캔 전극(102) 또는 서스테인 전극(103) 중 적어도 하나의 폭(Wc Wd)에 비해 더 큰 것이 바람직하다.As described above, even when the
다음, 도 6은 스캔 전극과 서스테인 전극의 또 다른 구조의 일례에 대해 설명하기 위한 도면이다.Next, FIG. 6 is a diagram for explaining an example of still another structure of the scan electrode and the sustain electrode.
도 6을 살펴보면, 유효 영역에서는 스캔 전극(102) 또는 서스테인 전극(103) 중 적어도 하나가 투명 전극(102a, 103a)과 버스 전극(102b, 103b)으로 이루어지고, 더미 영역에서는 스캔 전극(102)과 서스테인 전극(103)은 투명 전극(102a, 103a)이 생략되고, 버스 전극(102b, 103b)으로 이루어진다.Referring to FIG. 6, at least one of the
이와 같이, 더미 영역에서 스캔 전극(102)과 서스테인 전극(103)에서 투명 전극(102a, 103a)이 생략되면, 구동 시 더미 방전 셀에서 방전이 발생하는 것을 더욱 방지할 수 있다.As such, when the
다음, 도 7은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 7 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an exemplary embodiment of the present invention.
도 7을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.Referring to FIG. 7, an image frame for implementing gray levels of an image in a plasma display panel according to an exemplary embodiment of the present invention may be divided into a plurality of subfields having different emission counts.
아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not shown, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period to implement.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 7과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.For example, when an image is to be displayed in 256 gray scales, for example, one image frame is divided into eight subfields SF1 to SF8 as shown in FIG. 7, and each of the eight subfields SF1 to SF8, respectively. Can be subdivided into a reset period, an address period and a sustain period.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.A plasma display panel according to an embodiment of the present invention uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display an image of 1 second. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.
여기, 도 7에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 7, only one image frame includes eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.
또한, 여기 도 7에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 7, subfields are arranged in an order of increasing magnitude of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.
다음, 도 8은 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.Next, FIG. 8 is a diagram for explaining an example of an operation of a plasma display panel according to an embodiment of the present invention in a subfield included in an image frame.
도 8을 살펴보면, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 스캔 전극으로 제 1 전압(V1)부터 제 2 전압(V2)까지 급격히 상승한 이후 제 2 전압(V2)부터 제 3 전압(V3)까지 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호가 공급된다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있다.Referring to FIG. 8, in the set-up period of the reset period for initialization, the scan electrode rapidly rises from the first voltage V1 to the second voltage V2 and then from the second voltage V2 to the third voltage ( A ramp-up signal is supplied in which the voltage gradually rises up to V3). Here, the first voltage V1 may be a voltage of the ground level GND.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.In this setup period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프(Ramp-Down) 신호가 스캔 전극에 공급된다.In a set-down period after the setup period, a ramp-down signal in the opposite polarity direction is supplied to the scan electrode after the ramp lamp signal.
여기서, 하강 램프 신호는 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있다.Here, the falling ramp signal may gradually fall from the peak voltage of the rising ramp signal, that is, the fourth voltage V4 lower than the third voltage V3 to the fifth voltage V5.
이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방 전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As the falling ramp signal is supplied, a weak erase discharge, that is, a setdown discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.
리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 신호가 스캔 전극에 공급된다.In the address period after the reset period, a scan bias signal that substantially maintains the lowest voltage of the falling ramp signal, that is, a voltage higher than the fifth voltage V5, for example, the sixth voltage V6, is supplied to the scan electrode.
아울러, 스캔 바이어스 신호로부터 Vy의 크기를 갖는 스캔 신호가 스캔 전극에 공급될 수 있다.In addition, a scan signal having a magnitude of Vy from the scan bias signal may be supplied to the scan electrode.
한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호의 폭은 다른 서브필드에서의 스캔 신호의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲ ...... 1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal in at least one subfield may be different from the width of the scan signal in another subfield. For example, the width of the scan signal in the subfield located later in time may be smaller than the width of the scan signal in the preceding subfield. In addition, the reduction of the scan signal width according to the arrangement order of the subfields may be made gradually, such as 2.6 Hz (microseconds), 2.3 Hz, 2.1 Hz, 1.9 Hz, or 2.6 Hz, 2.3 Hz, 2.3 Hz, 2.1 Hz. .... 1.9 ㎲, 1.9 ㎲ and so on.
이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극에 Vd의 크기를 갖는 데이터 신호가 공급될 수 있다.As such, when the scan signal is supplied to the scan electrode, a data signal having a magnitude of Vd may be supplied to the address electrode corresponding to the scan signal.
이러한 스캔 신호와 데이터 신호가 공급됨에 따라, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.As the scan signal and the data signal are supplied, an address discharge may be generated in the discharge cell to which the data signal is supplied while the voltage difference between the scan signal and the data signal and the wall voltage caused by the wall charges generated in the reset period are added. have.
여기서, 어드레스 기간에서 서스테인 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극에 서스테인 바이어스 신호가 공급될 수 있다.Here, the sustain bias signal may be supplied to the sustain electrode in order to prevent the address discharge from becoming unstable due to the interference of the sustain electrode in the address period.
여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.Here, the sustain bias signal may maintain a substantially constant sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and greater than the voltage of the ground level GND.
이후, 영상 표시를 위한 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교호적으로 서스테인 신호가 공급될 수 있다.Subsequently, in the sustain period for displaying an image, a sustain signal may be supplied to at least one of the scan electrode and the sustain electrode. For example, a sustain signal may be alternately supplied to the scan electrode and the sustain electrode.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다. 그러면, 플라즈마 디스플레이 패널의 화면에 영상이 표시될 수 있다.When such a sustain signal is supplied, the discharge cell selected by the address discharge is added with the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal, and a sustain discharge, i.e., display between the scan electrode and the sustain electrode when the sustain signal is supplied. Discharge may occur. Then, an image may be displayed on the screen of the plasma display panel.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 더미 영역에 배치되는 더미 어드레스 전극을 접지시켜 구동 시 더미 방전 셀 내에서 방전이 발생하는 것을 방지시킴으로써 영상의 화질을 향상시키는 효과가 있다.Plasma display panel according to an embodiment of the present invention has the effect of improving the image quality of the image by preventing the discharge in the dummy discharge cell during driving by grounding the dummy address electrode disposed in the dummy region.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060135708A KR20080061001A (en) | 2006-12-27 | 2006-12-27 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060135708A KR20080061001A (en) | 2006-12-27 | 2006-12-27 | Plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080061001A true KR20080061001A (en) | 2008-07-02 |
Family
ID=39813456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060135708A KR20080061001A (en) | 2006-12-27 | 2006-12-27 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080061001A (en) |
-
2006
- 2006-12-27 KR KR1020060135708A patent/KR20080061001A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100647657B1 (en) | Plasma display panel and driving method for the same | |
KR100683792B1 (en) | Method for driving plasma display panel | |
KR100820964B1 (en) | Plasma display panel | |
KR20080061001A (en) | Plasma display panel | |
KR100683795B1 (en) | Method for driving plasma display panel | |
KR100811529B1 (en) | Plasma display panel | |
KR100563074B1 (en) | Plasma display panel and driving method for the same | |
KR100719588B1 (en) | Plasma display panel | |
KR100811485B1 (en) | Plasma display panel | |
KR100877828B1 (en) | Plasma Display Panel | |
KR100820963B1 (en) | Plasma display panel | |
KR100867585B1 (en) | Plasma Display Panel | |
KR100844833B1 (en) | Plasma Display Apparatus | |
KR100850903B1 (en) | Plasma Display Panel | |
KR100862563B1 (en) | Plasma Display Panel | |
KR100850906B1 (en) | Plasma Display Panel | |
KR100696480B1 (en) | Plasma display panel and driving method for the same | |
KR20080092749A (en) | Plasma display apparatus | |
KR100820683B1 (en) | Plasma display panel | |
KR100896047B1 (en) | Plasma Display Panel | |
KR20080058788A (en) | Plasma display panel | |
KR20090043311A (en) | Plasma display apparatus | |
KR20080061000A (en) | Plasma display panel | |
KR20080062325A (en) | Plasma display panel | |
KR20080060997A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |