KR20080062325A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20080062325A
KR20080062325A KR1020060137959A KR20060137959A KR20080062325A KR 20080062325 A KR20080062325 A KR 20080062325A KR 1020060137959 A KR1020060137959 A KR 1020060137959A KR 20060137959 A KR20060137959 A KR 20060137959A KR 20080062325 A KR20080062325 A KR 20080062325A
Authority
KR
South Korea
Prior art keywords
electrode
sustain
scan
discharge cell
scan electrode
Prior art date
Application number
KR1020060137959A
Other languages
Korean (ko)
Inventor
이상진
이재현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060137959A priority Critical patent/KR20080062325A/en
Publication of KR20080062325A publication Critical patent/KR20080062325A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/323Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

A plasma display panel is provided to lower a firing voltage between a scan electrode and a sustain electrode by arranging the scan electrode and the sustain electrode so that they face an address electrode in a parallel direction within a discharge cell. A scan electrode(102) and a sustain electrode(103) are arranged in parallel on a front substrate(101). An address electrode(113) intersected with the scan electrode and the sustain electrode, is arranged on a rear substrate(111). A barrier rib(112) divides discharge cells between the front substrate and the rear substrate. The scan electrode faces the sustain electrode in parallel with a progress direction of the address electrode in the discharge cell. The barrier rib includes a horizontal barrier rib(112b) and a vertical barrier rib(112a). The horizontal barrier rib is in parallel with the scan electrode and the sustain electrode. The vertical barrier rib is intersected with the horizontal barrier rib. The scan electrode and the sustain electrode include horizontal parts, which are in parallel with the horizontal barrier rib, and vertical parts, which are in parallel with the vertical barrier rib. The vertical part of the scan electrode faces the vertical part of the sustain electrode in the discharge cell.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}Plasma Display Panel

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.1 is a view for explaining the structure of a plasma display panel according to an embodiment of the present invention.

도 2는 스캔 전극과 서스테인 전극에 대해 보다 상세히 설명하기 위한 도면.2 is a view for explaining the scan electrode and the sustain electrode in more detail.

도 3은 버스 전극이 돌출부를 포함하는 경우의 일례를 설명하기 위한 도면.3 is a view for explaining an example where the bus electrode includes a protrusion.

도 4는 어드레스 전극의 배치에 대해 설명하기 위한 도면.4 is a diagram for explaining an arrangement of address electrodes.

도 5는 두 개의 서스테인 전극이 하나로 병합된 구조의 일례를 설명하기 위한 도면.5 is a view for explaining an example of a structure in which two sustain electrodes are merged into one;

도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 6 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an embodiment of the present invention. FIG.

도 7은 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.7 is a view for explaining an example of an operation of a plasma display panel according to an embodiment of the present invention in a subfield included in an image frame;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 : 전면 기판 102 : 스캔 전극101: front substrate 102: scan electrode

103 : 서스테인 전극 104 : 상부 유전체 층103: sustain electrode 104: upper dielectric layer

105 : 보호 층 111 : 후면 기판105: protective layer 111: back substrate

112 : 격벽 113 : 어드레스 전극112: partition 113: address electrode

114 : 형광체 층 115 : 하부 유전체 층114: phosphor layer 115: lower dielectric layer

112a : 세로 격벽 112b : 가로 격벽112a: vertical bulkhead 112b: horizontal bulkhead

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.The present invention relates to a plasma display panel.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.

이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.The driving signal is supplied to the discharge cell through the electrode.

그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.

본 발명의 일실시예는 스캔 전극과 서스테인 전극 간의 방전 개시 전압(Firing Voltage)을 낮춤으로써 구동 효율을 개선하는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.One embodiment of the present invention is to provide a plasma display panel that improves driving efficiency by lowering a discharge voltage between a scan electrode and a sustain electrode.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 스캔 전극과 서스테인 전극이 배치되는 전면 기판과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극이 배치되는 후면 기판 및 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 스캔 전극과 서스테인 전극은 방전 셀 내에서 어드레스 전극의 진행방향과 나란한 방향으로 서로 마주본다.According to an embodiment of the present invention, a plasma display panel includes a front substrate on which scan electrodes and a sustain electrode are arranged in parallel with each other, a rear substrate on which an address electrode intersecting the scan electrode and the sustain electrode is disposed, and a discharge between the front substrate and the rear substrate. And a partition wall that partitions the cell, wherein the scan electrode and the sustain electrode face each other in a direction parallel to the advancing direction of the address electrode in the discharge cell.

또한, 격벽은 스캔 전극 및 서스테인 전극과 나란한 가로 격벽과, 가로 격벽과 교차하는 세로 격벽을 포함하고, 스캔 전극과 서스테인 전극은 가로 격벽과 나란한 가로 부분과 세로 격벽과 나란한 세로 부분을 포함하고, 스캔 전극의 세로 부분과 서스테인 전극의 세로 부분은 방전 셀 내에서 서로 마주본다.Further, the partition wall includes a horizontal partition wall parallel with the scan electrode and the sustain electrode, and a vertical partition wall intersecting the horizontal partition wall, and the scan electrode and the sustain electrode include a horizontal part parallel with the horizontal partition wall and a vertical part parallel with the vertical partition wall, and scan The vertical part of the electrode and the vertical part of the sustain electrode face each other in the discharge cell.

또한, 세로 부분은 세로 격벽과 중첩된다.In addition, the vertical portion overlaps the vertical partition wall.

또한, 세로 부분은 투명 전극과 버스 전극을 포함하고, 투명 전극의 길이는 버스 전극의 길이보다 길다.In addition, the vertical portion includes a transparent electrode and a bus electrode, and the length of the transparent electrode is longer than the length of the bus electrode.

또한, 버스 전극은 방전 셀 중심방향으로 돌출되는 돌출부를 포함한다.In addition, the bus electrode includes a protrusion protruding toward the center of the discharge cell.

또한, 버스 전극의 길이는 방전 셀의 어드레스 전극의 진행방향으로의 길이의 0.2배 이상 0.8배 이하이다.Further, the length of the bus electrode is 0.2 or more and 0.8 or less of the length of the discharge cell in the advancing direction of the address electrode.

또한, 스캔 전극과 서스테인 전극 간의 간격은 방전 셀의 어드레스 전극과 교차하는 방향으로의 폭의 0.1배 이상 0.6배 이하이다.The interval between the scan electrode and the sustain electrode is 0.1 to 0.6 times the width of the discharge cell in the direction crossing the address electrode.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.Hereinafter, a plasma display panel according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.1 is a view for explaining the structure of a plasma display panel according to an embodiment of the present invention.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 스캔 전극(102)과 서스테인 전극(103)이 배치되는 전면 기판(101)과, 전면 기판(101)에 대항되게 배치되며 스캔 전극(102) 및 서스테인 전극(103)과 교차하는 어드레스 전극(113)이 배치되는 후면 기판(111)이 합착되어 이루어진다.Referring to FIG. 1, the plasma display panel according to the exemplary embodiment of the present invention is disposed to face the front substrate 101 and the front substrate 101 on which the scan electrode 102 and the sustain electrode 103 are arranged in parallel with each other. The back substrate 111 on which the address electrode 113 intersecting the scan electrode 102 and the sustain electrode 103 is disposed is bonded to each other.

여기, 도 1에서는 도시하지 않았지만 스캔 전극(102)과 서스테인 전극(103)은 각각 투명 전극과 버스 전극을 포함할 수 있다.Although not illustrated in FIG. 1, the scan electrode 102 and the sustain electrode 103 may each include a transparent electrode and a bus electrode.

투명 전극은 인듐-주석 산화물(Indium Tin Oxide : ITO)과 같은 투명한 재질을 포함할 수 있다.The transparent electrode may include a transparent material such as indium tin oxide (ITO).

버스 전극은 은(Ag)과 같이 전기 전도성이 우수한 금속 재질을 포함할 수 있다.The bus electrode may include a metal material having excellent electrical conductivity such as silver (Ag).

또는, 스캔 전극(102)과 서스테인 전극(103)은 단일층(One Layer) 구조로 이루어지는 것도 가능하다. 예를 들면, 스캔 전극(102)과 서스테인 전극(103)은 전술한 투명 전극이 생략된 전극, 예컨대 ITO-Less 전극인 것도 가능한 것이다.Alternatively, the scan electrode 102 and the sustain electrode 103 may have a single layer structure. For example, the scan electrode 102 and the sustain electrode 103 may be an electrode in which the above-mentioned transparent electrode is omitted, for example, an ITO-Less electrode.

아울러, 여기 도 1에 도시하지는 않았지만 전면 기판(101)과 스캔 전극(102) 및 서스테인 전극(103)의 사이에는 스캔 전극(102) 및 서스테인 전극(103)의 색보다 더 어두운 색을 갖는 블랙 층이 배치되는 것도 가능하다. 예를 들어, 스캔 전극(102)과 서스테인 전극(103)이 각각 투명 전극과 버스 전극을 포함하는 경우에 스캔 전극(102)의 투명 전극과 버스 전극의 사이 및 서스테인 전극(103)의 투명 전극과 버스 전극의 사이에 각각 블랙 층이 배치될 수 있다.In addition, although not shown in FIG. 1, a black layer having a color darker than that of the scan electrode 102 and the sustain electrode 103 between the front substrate 101 and the scan electrode 102 and the sustain electrode 103. It is also possible to be arranged. For example, when the scan electrode 102 and the sustain electrode 103 each include a transparent electrode and a bus electrode, between the transparent electrode and the bus electrode of the scan electrode 102 and the transparent electrode of the sustain electrode 103 and Black layers may be disposed between the bus electrodes, respectively.

이러한 스캔 전극(102)과 서스테인 전극(103)에 대해서는 이후에서 보다 상 세히 설명하도록 한다.The scan electrode 102 and the sustain electrode 103 will be described in more detail later.

스캔 전극(102)과 서스테인 전극(103)이 배치된 전면 기판(101)의 상부에는 스캔 전극(102)과 서스테인 전극(103)을 덮는 유전체 층, 예컨대 상부 유전체 층(104)이 배치될 수 있다.A dielectric layer covering the scan electrode 102 and the sustain electrode 103 may be disposed on the front substrate 101 on which the scan electrode 102 and the sustain electrode 103 are disposed, for example, the upper dielectric layer 104. .

이러한, 상부 유전체 층(104)은 스캔 전극(102) 및 서스테인 전극(103)의 방전 전류를 제한하며 스캔 전극(102, Y)과 서스테인 전극(103, Z) 간을 절연시킬 수 있다.The upper dielectric layer 104 limits the discharge current of the scan electrode 102 and the sustain electrode 103 and can insulate between the scan electrodes 102 and Y and the sustain electrodes 103 and Z.

이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.A protective layer 105 may be disposed on the upper surface of the upper dielectric layer 104 to facilitate a discharge condition. The protective layer 105 may include a material having a high secondary electron emission coefficient, such as magnesium oxide (MgO).

후면 기판(111)에는 전극, 예컨대 어드레스 전극(113)이 배치되고, 이러한 어드레스 전극(113)이 배치된 후면 기판(111)에는 어드레스 전극(113)을 덮는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.An electrode, for example, an address electrode 113 is disposed on the rear substrate 111, and a dielectric layer covering the address electrode 113, for example, a lower dielectric layer 115 is disposed on the rear substrate 111 on which the address electrode 113 is disposed. This can be arranged.

이러한, 하부 유전체 층(115)은 어드레스 전극(113)을 절연시킬 수 있다.The lower dielectric layer 115 may insulate the address electrode 113.

아울러, 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다.In addition, a partition 112 having a discharge space, that is, a stripe type, a well type, a delta type, a honeycomb type, and the like, which partitions a discharge cell, is formed on an upper portion of the lower dielectric layer 115. Can be arranged. Accordingly, red (R), green (G), and blue (B) discharge cells may be provided between the front substrate 101 and the rear substrate 111.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황 색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.In addition, in addition to the red (R), green (G), and blue (B) discharge cells, a white (W) or yellow (Y) discharge cell may be further provided.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.Although the widths of the red (R), green (G), and blue (B) discharge cells in the plasma display panel according to the embodiment of the present invention may be substantially the same, the red (R), green (G), and blue colors may be substantially the same. (B) The width of at least one of the discharge cells may be different from that of the other discharge cells.

예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.For example, the width of the red (R) discharge cell is the smallest, and the width of the green (G) and blue (B) discharge cells can be made larger than the width of the red (R) discharge cell. Here, the width of the green (G) discharge cell may be substantially the same as or different from the width of the blue (B) discharge cell.

그러면 방전 셀 내에 배치되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓을 수 있다.The width of the phosphor layer 114, which will be described later, disposed in the discharge cell is then changed in relation to the width of the discharge cell. For example, the width of the blue (B) phosphor layer disposed in the blue (B) discharge cell is wider than the width of the red (R) phosphor layer disposed in the red (R) discharge cell, and at the same time in the green (G) discharge cell. The width of the green (G) phosphor layer disposed may be wider than the width of the red (R) phosphor layer disposed in the red (R) discharge cell.

그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다.Then, color temperature characteristics of the image to be implemented may be improved.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 가로 격벽(112b)과 세로 격벽(112a)을 포함하고, 여기서, 가로 격벽(112b)의 높이와 세로 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel according to the exemplary embodiment of the present invention may have not only the structure of the partition wall 112 shown in FIG. 1 but also the structure of the partition wall having various shapes. For example, the partition wall 112 may include a horizontal partition wall 112b and a vertical partition wall 112a, where a differential partition wall structure in which the height of the horizontal partition wall 112b and the height of the vertical partition wall 112a are different from each other may be possible. .

이러한, 차등형 격벽 구조인 경우에는 가로 격벽(112b) 또는 세로 격 벽(112a) 중 가로 격벽(112b)의 높이가 세로 격벽(112a)의 높이보다 더 낮을 수 있다.In the case of such a differential partition structure, the height of the horizontal partition wall 112b among the horizontal partition wall 112b or the vertical partition wall 112a may be lower than the height of the vertical partition wall 112a.

도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.In FIG. 1, red (R), green (G), and blue (B) discharge cells are shown and described as being arranged on the same line, but may be arranged in other shapes. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.

또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.In addition, in FIG. 1, only the case where the partition wall 112 is formed on the rear substrate 111 is illustrated, but the partition wall 112 may be disposed on at least one of the front substrate 101 and the rear substrate 111.

여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다. 예를 들면, 아르곤(Ar), 네온(Ne), 크세논(Xe) 등의 가스가 방전 가스로서 채워진다.Here, a predetermined discharge gas is filled in the discharge cell partitioned by the partition wall 112. For example, gases such as argon (Ar), neon (Ne), and xenon (Xe) are filled as discharge gas.

아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 배치될 수 있다.In addition, a phosphor layer 114 that emits visible light for image display may be disposed in the discharge cell partitioned by the partition wall 112. For example, red (R), green (G), and blue (B) phosphor layers may be disposed.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 배치되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, a white (W) and / or yellow (Y) phosphor layer may be further disposed.

또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹 색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the thickness of the phosphor layer 114 in at least one of the red (R), green (G), and blue (B) discharge cells may be different from other discharge cells. For example, the thickness of the phosphor layer of the green (G) discharge cell, that is, the phosphor layer of the green (G) phosphor layer or the blue (B) discharge cell, that is, the blue (B) phosphor layer, is red (R) discharge cell. It may be thicker than the thickness of the phosphor layer in, ie the red (R) phosphor layer. Here, the thickness of the green (G) phosphor layer may be substantially the same as or different from the thickness of the blue (B) phosphor layer.

이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 또는 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the above description, only one example of the plasma display panel according to an exemplary embodiment of the present invention is illustrated and described. Therefore, the present invention is not limited to the plasma display panel having the above-described structure. For example, the above description shows only the case where the upper dielectric layer number 104 and the lower dielectric layer number 115 are each one layer, but one or more of the upper dielectric layer or the lower dielectric layer is a plurality of layers. It is also possible to make.

또한, 후면 기판(111) 상에 배치되는 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, although the width or thickness of the address electrode 113 disposed on the rear substrate 111 may be substantially constant, the width or thickness inside the discharge cell may be different from the width or thickness outside the discharge cell. . For example, the width or thickness inside the discharge cell may be wider or thicker than that outside the discharge cell.

다음, 도 2는 스캔 전극과 서스테인 전극에 대해 보다 상세히 설명하기 위한 도면이다.Next, FIG. 2 is a diagram for explaining the scan electrode and the sustain electrode in more detail.

도 2를 살펴보면, 스캔 전극(102)과 서스테인 전극(103)은 격벽(112)으로 구획된 방전 셀 내에서 어드레스 전극(113)과 나란한 방향으로 서로 마주보도록 배치된다.Referring to FIG. 2, the scan electrode 102 and the sustain electrode 103 are disposed to face each other in parallel with the address electrode 113 in a discharge cell partitioned by the partition wall 112.

스캔 전극(102)과 서스테인 전극(103)은 격벽(112) 중 가로 격벽(112b)과 나 란한 가로 부분(102-1, 103-1)과 세로 격벽(112a)과 나란한 세로 부분(102-2, 103-2)을 포함할 수 있다. 여기서, 스캔 전극(102)의 세로 부분(102-2)과 서스테인 전극(103)의 세로 부분(103-2)이 방전 셀 내에서 서로 마주보도록 배치되는 것이 바람직하다.The scan electrode 102 and the sustain electrode 103 are horizontal portions 102-1 and 103-1 parallel to the horizontal partition wall 112b among the partition walls 112, and a vertical portion 102-parallel to the vertical partition wall 112a. 2, 103-2). Here, the vertical portion 102-2 of the scan electrode 102 and the vertical portion 103-2 of the sustain electrode 103 are preferably disposed to face each other in the discharge cell.

격벽(112)에 의해 구획되는 방전 셀은 어드레스 전극(113)과 나란한 방향으로의 길이(L3)는 어드레스 전극(113)과 교차하는 방향으로의 폭(W1)에 의해 상대적으로 길다.In the discharge cell partitioned by the partition wall 112, the length L3 in the direction parallel to the address electrode 113 is relatively long by the width W1 in the direction crossing the address electrode 113.

이에 따라, 스캔 전극(102)과 서스테인 전극(103)이 방전 셀 내에서 어드레스 전극(113)과 나란한 방향으로 마주보도록 배치되면, 스캔 전극(102)과 서스테인 전극(103)이 마주보는 면의 길이를 증가시킬 수 있다.Accordingly, when the scan electrode 102 and the sustain electrode 103 face each other in the direction parallel to the address electrode 113 in the discharge cell, the length of the surface where the scan electrode 102 and the sustain electrode 103 face each other. Can be increased.

그러면, 구동 시 스캔 전극(102)과 서스테인 전극(103) 사이에서 충분한 양의 벽 전하(Wall Charge)가 쌓일 수 있고, 따라서 스캔 전극(102)과 서스테인 전극(103) 사이의 방전 개시 전압(Firing Voltage)이 낮아짐으로 인해 구동 효율이 향상된다.Then, a sufficient amount of wall charge may accumulate between the scan electrode 102 and the sustain electrode 103 during driving, and thus, the discharge start voltage between the scan electrode 102 and the sustain electrode 103 may be fixed. The driving efficiency is improved by lowering the voltage.

스캔 전극(102)과 서스테인 전극(103) 간의 간격(W2)이 과도하게 큰 경우에는 스캔 전극(102)과 서스테인 전극(103) 사이의 방전 개시 전압이 과도하게 높을 수 있고, 반면에 스캔 전극(102)과 서스테인 전극(103) 사이의 간격(W2)이 과도하게 작으면 스캔 전극(102)과 서스테인 전극(103) 사이에서 발생하는 방전을 제어하기가 어려워지고, 아울러 공정 상 오차에 의해 스캔 전극(102)과 서스테인 전극(103)이 전기적으로 연결될 가능성이 증가한다.When the distance W2 between the scan electrode 102 and the sustain electrode 103 is excessively large, the discharge start voltage between the scan electrode 102 and the sustain electrode 103 may be excessively high, while the scan electrode ( If the distance W2 between the 102 and the sustain electrode 103 is excessively small, it becomes difficult to control the discharge generated between the scan electrode 102 and the sustain electrode 103, and at the same time, the scan electrode is caused by a process error. The possibility that the 102 and the sustain electrode 103 are electrically connected increases.

이에 따라, 스캔 전극(102)과 서스테인 전극(103) 간의 간격(W2)은 방전 셀의 어드레스 전극(113)과 교차하는 방향으로의 폭(W1)의 0.1배 이상 0.6배 이하인 것이 바람직하다.Accordingly, the interval W2 between the scan electrode 102 and the sustain electrode 103 is preferably 0.1 to 0.6 times the width W1 in the direction crossing the address electrode 113 of the discharge cell.

스캔 전극(102)과 서스테인 전극(103)의 세로 부분(102-2, 103-2)은 투명 전극(102a, 103a)과 버스 전극(102b, 103b)을 포함하는 것이 바람직하다. 아울러, 스캔 전극(102)과 서스테인 전극(103)의 세로 부분(102-2, 103-2)은 세로 격벽(112a)과 중첩되는 것이 바람직하고, 더욱 바람직하게는 스캔 전극(102)과 서스테인 전극(103)의 버스 전극(102b, 103b)이 세로 격벽(112a)과 중첩되는 것이 바람직하다.The vertical portions 102-2 and 103-2 of the scan electrode 102 and the sustain electrode 103 preferably include the transparent electrodes 102a and 103a and the bus electrodes 102b and 103b. In addition, it is preferable that the vertical portions 102-2 and 103-2 of the scan electrode 102 and the sustain electrode 103 overlap the vertical partition wall 112a, more preferably the scan electrode 102 and the sustain electrode 103. It is preferable that the bus electrodes 102b and 103b of 103 overlap the vertical partition 112a.

여기서, 버스 전극(102b, 103b)은 실질적으로 불투명하고, 투명 전극(102a, 103a)은 실질적으로 투명한 것을 고려할 때, 개구율을 충분히 확보하기 위해서는 버스 전극(102b, 103b)의 길이(L1)가 투명 전극(102a, 103a)의 길이(L2) 보다 더 짧은 것이 바람직하다.Here, considering that the bus electrodes 102b and 103b are substantially opaque and the transparent electrodes 102a and 103a are substantially transparent, the length L1 of the bus electrodes 102b and 103b is transparent in order to sufficiently secure the aperture ratio. It is preferable to be shorter than the length L2 of the electrodes 102a and 103a.

또한, 버스 전극(102b, 103b)의 길이(L1)가 과도하게 긴 경우에는 개구율이 감소하여 구현되는 영상의 휘도가 감소할 수 있고, 반면에 버스 전극(102b, 103b)의 길이(L1)가 과도하게 짧은 경우에는 스캔 전극(102)과 서스테인 전극(103)의 전기 저항값이 과도하게 증가하여 구동 효율이 감소할 수 있다. 이에 따라, 버스 전극(102b, 103b)의 길이(L1)는 방전 셀의 어드레스 전극(113)의 진행방향으로의 길이(L3)의 0.2배 이상 0.8배 이하인 것이 바람직하다.In addition, when the length L1 of the bus electrodes 102b and 103b is excessively long, the aperture ratio may decrease, so that the luminance of an image may be reduced, whereas the length L1 of the bus electrodes 102b and 103b may be reduced. In an excessively short case, an electric resistance value of the scan electrode 102 and the sustain electrode 103 may be excessively increased, thereby reducing driving efficiency. Accordingly, the length L1 of the bus electrodes 102b and 103b is preferably 0.2 or more and 0.8 or less than the length L3 of the discharge cell in the advancing direction of the address electrode 113.

다음, 도 3은 버스 전극이 돌출부를 포함하는 경우의 일례를 설명하기 위한 도면이다.Next, FIG. 3 is a figure for explaining an example in the case where a bus electrode contains a protrusion part.

도 3을 살펴보면, 버스 전극(102b, 103b)은 방전 셀 중심방향으로 돌출되는 돌출부(300, 301)를 포함한다.Referring to FIG. 3, the bus electrodes 102b and 103b include protrusions 300 and 301 protruding toward the discharge cell center direction.

이와 같이, 버스 전극(102b, 103b)은 방전 셀 중심방향으로 돌출되는 돌출부(300, 301)를 포함하게 되면, 구동 시 스캔 전극(102)의 돌출부(300)와 서스테인 전극(103)의 돌출부(301)의 사이에 벽 전하들이 분포할 확률이 증가하고, 이에 따라 스캔 전극(102)과 서스테인 전극(103) 사이의 방전 개시 전압이 더욱 낮아져 구동 효율이 더욱 향상될 수 있다.As such, when the bus electrodes 102b and 103b include protrusions 300 and 301 protruding toward the center of the discharge cell, the protrusions 300 of the scan electrode 102 and the protrusions of the sustain electrode 103 during driving are performed. The probability that the wall charges are distributed between the 301s is increased, and accordingly, the discharge start voltage between the scan electrode 102 and the sustain electrode 103 is further lowered, thereby improving driving efficiency.

여기, 도 3에서는 스캔 전극(102)이 하나의 돌출부(300)를 포함하고, 서스테인 전극(103)이 하나의 돌출부(301)를 포함하는 경우만을 도시하였지만, 스캔 전극(102) 또는 서스테인 전극(103) 중 적어도 하나는 두 개 이상의 돌출부를 포함하는 것도 가능하다.3 illustrates only the case in which the scan electrode 102 includes one protrusion 300 and the sustain electrode 103 includes one protrusion 301, but the scan electrode 102 or the sustain electrode ( At least one of the 103 may also include two or more protrusions.

다음, 도 4는 어드레스 전극의 배치에 대해 설명하기 위한 도면이다.4 is a diagram for explaining the arrangement of the address electrodes.

도 4를 살펴보면, 어드레스 전극(113)은 방전 셀 내에서 스캔 전극(102)이 배치된 방향으로 치우쳐서 배치될 수 있다.Referring to FIG. 4, the address electrode 113 may be disposed in a direction in which the scan electrode 102 is disposed in the discharge cell.

후술될 도 7에서와 같이 서브필드(Subfield)의 어드레스 기간에서 어드레스 전극(113)으로 데이터 신호가 공급되고, 스캔 전극(102)으로 스캔 신호가 공급되어 스캔 전극(102)과 어드레스 전극(113) 사이에서 어드레스 방전이 발생한다. 따라서 어드레스 전극(113)이 방전 셀 내에서 스캔 전극(102)이 배치된 방향으로 치우쳐서 배치되면 어드레스 방전의 효율이 향상될 수 있다.As shown in FIG. 7 to be described later, the data signal is supplied to the address electrode 113 in the address period of the subfield, and the scan signal is supplied to the scan electrode 102 to provide the scan electrode 102 and the address electrode 113. An address discharge occurs between them. Therefore, when the address electrode 113 is disposed in a direction in which the scan electrode 102 is disposed in the discharge cell, the efficiency of the address discharge can be improved.

다음, 도 5는 두 개의 서스테인 전극이 하나로 병합된 구조의 일례를 설명하 기 위한 도면이다.Next, FIG. 5 is a view for explaining an example of a structure in which two sustain electrodes are merged into one.

도 5를 살펴보면, 스캔 전극(102)과 서스테인 전극(103)이 스캔 전극(102), 스캔 전극(102), 서스테인 전극(103), 서스테인 전극(103)의 순서로 배치되는 경우에 연속되어 배치되는 두 개의 서스테인 전극(103)은 하나로 병합될 수 있다.Referring to FIG. 5, when the scan electrode 102 and the sustain electrode 103 are arranged in the order of the scan electrode 102, the scan electrode 102, the sustain electrode 103, and the sustain electrode 103, the scan electrodes 102 and the sustain electrode 103 are disposed in succession. The two sustain electrodes 103 may be merged into one.

이와 같이, 연속된 두 개의 서스테인 전극(103)을 하나로 병합하는 이유는 후술될 도 7에서와 같이 유효 영역(Active area)의 모든 서스테인 전극(103)에는 동일한 구동 신호가 공급될 수 있기 때문이다.As such, the reason why the two consecutive sustain electrodes 103 are merged into one is that the same driving signal may be supplied to all the sustain electrodes 103 in the active area as shown in FIG. 7 to be described later.

아울러, 스캔 전극(102)과 서스테인 전극(103)의 버스 전극(102b, 103b)이 돌출부(500, 501, 502)를 포함하는 경우에는 하나의 서스테인 전극(103)의 버스 전극(103b)은 돌출되는 방향이 반대인 두 개의 돌출부(501, 502)가 함께 포함하는 것이 바람직하다.In addition, when the bus electrodes 102b and 103b of the scan electrode 102 and the sustain electrode 103 include the protrusions 500, 501 and 502, the bus electrode 103b of the one sustain electrode 103 protrudes. Preferably, two protrusions 501 and 502 having opposite directions are included together.

다음, 도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 6 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an exemplary embodiment of the present invention.

도 6을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.Referring to FIG. 6, an image frame for implementing gray levels of an image in a plasma display panel according to an exemplary embodiment of the present invention may be divided into a plurality of subfields having different emission counts.

아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not shown, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period to implement.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 6과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.For example, in the case where it is desired to display an image with 256 gray levels, for example, one image frame is divided into eight subfields SF1 to SF8 as shown in FIG. 6, and each of the eight subfields SF1 to SF8. Can be subdivided into a reset period, an address period and a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.A plasma display panel according to an embodiment of the present invention uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display an image of 1 second. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.

여기, 도 6에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브 필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 6, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.

또한, 여기 도 6에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 6, subfields are arranged in the order of increasing magnitude of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.

다음, 도 7은 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.Next, FIG. 7 illustrates an example of an operation of a plasma display panel according to an exemplary embodiment of the present invention in a subfield included in an image frame.

도 7을 살펴보면, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 스캔 전극으로 제 1 전압(V1)부터 제 2 전압(V2)까지 급격히 상승한 이후 제 2 전압(V2)부터 제 3 전압(V3)까지 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호가 공급된다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있다.Referring to FIG. 7, in the set-up period of the reset period for initialization, the scan electrode rapidly rises from the first voltage V1 to the second voltage V2 and then from the second voltage V2 to the third voltage ( A ramp-up signal is supplied in which the voltage gradually rises up to V3). Here, the first voltage V1 may be a voltage of the ground level GND.

이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.In this setup period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프(Ramp-Down) 신호가 스캔 전극에 공급된다.In a set-down period after the setup period, a ramp-down signal in the opposite polarity direction is supplied to the scan electrode after the ramp lamp signal.

여기서, 하강 램프 신호는 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있 다.Here, the falling ramp signal may gradually fall from the peak voltage of the rising ramp signal, that is, the fourth voltage V4 to the fifth voltage V5 lower than the third voltage V3.

이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As the falling ramp signal is supplied, a weak erase discharge, that is, a setdown discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.

리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 신호가 스캔 전극에 공급된다.In the address period after the reset period, a scan bias signal that substantially maintains the lowest voltage of the falling ramp signal, that is, a voltage higher than the fifth voltage V5, for example, the sixth voltage V6, is supplied to the scan electrode.

아울러, 스캔 바이어스 신호로부터 Vy의 크기를 갖는 스캔 신호가 스캔 전극에 공급될 수 있다.In addition, a scan signal having a magnitude of Vy from the scan bias signal may be supplied to the scan electrode.

한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호의 폭은 다른 서브필드에서의 스캔 신호의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲ ...... 1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal in at least one subfield may be different from the width of the scan signal in another subfield. For example, the width of the scan signal in the subfield located later in time may be smaller than the width of the scan signal in the preceding subfield. In addition, the reduction of the scan signal width according to the arrangement order of the subfields may be made gradually, such as 2.6 Hz (microseconds), 2.3 Hz, 2.1 Hz, 1.9 Hz, or 2.6 Hz, 2.3 Hz, 2.3 Hz, 2.1 Hz. .... 1.9 ㎲, 1.9 ㎲ and so on.

이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극에 Vd의 크기를 갖는 데이터 신호가 공급될 수 있다.As such, when the scan signal is supplied to the scan electrode, a data signal having a magnitude of Vd may be supplied to the address electrode corresponding to the scan signal.

이러한 스캔 신호와 데이터 신호가 공급됨에 따라, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.As the scan signal and the data signal are supplied, an address discharge may be generated in the discharge cell to which the data signal is supplied while the voltage difference between the scan signal and the data signal and the wall voltage caused by the wall charges generated in the reset period are added. have.

여기서, 어드레스 기간에서 서스테인 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극에 서스테인 바이어스 신호가 공급될 수 있다.Here, the sustain bias signal may be supplied to the sustain electrode in order to prevent the address discharge from becoming unstable due to the interference of the sustain electrode in the address period.

여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.Here, the sustain bias signal may maintain a substantially constant sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and greater than the voltage of the ground level GND.

이후, 영상 표시를 위한 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교호적으로 서스테인 신호가 공급될 수 있다.Subsequently, in the sustain period for displaying an image, a sustain signal may be supplied to at least one of the scan electrode and the sustain electrode. For example, a sustain signal may be alternately supplied to the scan electrode and the sustain electrode.

이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다. 그러면, 플라즈마 디스플레이 패널의 화면에 영상이 표시될 수 있다.When such a sustain signal is supplied, the discharge cell selected by the address discharge is added with the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal, and a sustain discharge, i.e., display between the scan electrode and the sustain electrode when the sustain signal is supplied. Discharge may occur. Then, an image may be displayed on the screen of the plasma display panel.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적 인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the foregoing description, and the meaning and scope of the claims. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 스캔 전극과 서스테인 전극이 방전 셀 내에서 어드레스 전극과 나란한 방향으로 마주보도록 배치됨으로써 스캔 전극과 서스테인 전극 사이의 방전 개시 전압을 낮춰 구동 효율을 향상시키는 효과가 있다.Plasma display panel according to an embodiment of the present invention is arranged so that the scan electrode and the sustain electrode to face in parallel with the address electrode in the discharge cell to lower the discharge start voltage between the scan electrode and the sustain electrode to improve the driving efficiency There is.

Claims (7)

서로 나란한 스캔 전극과 서스테인 전극이 배치되는 전면 기판;A front substrate on which scan electrodes and sustain electrodes parallel to each other are disposed; 상기 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극이 배치되는 후면 기판; 및A rear substrate on which an address electrode intersects the scan electrode and the sustain electrode; And 상기 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽;Barrier ribs defining a discharge cell between the front substrate and the rear substrate; 을 포함하고,Including, 상기 스캔 전극과 서스테인 전극은 상기 방전 셀 내에서 상기 어드레스 전극의 진행방향과 나란한 방향으로 서로 마주보는 플라즈마 디스플레이 패널.And the scan electrode and the sustain electrode face each other in a direction parallel to a traveling direction of the address electrode in the discharge cell. 제 1 항에 있어서,The method of claim 1, 상기 격벽은 상기 스캔 전극 및 서스테인 전극과 나란한 가로 격벽과, 상기 가로 격벽과 교차하는 세로 격벽을 포함하고,The partition wall includes a horizontal partition wall parallel to the scan electrode and the sustain electrode, and a vertical partition wall intersecting the horizontal partition wall, 상기 스캔 전극과 서스테인 전극은 상기 가로 격벽과 나란한 가로 부분과 상기 세로 격벽과 나란한 세로 부분을 포함하고,The scan electrode and the sustain electrode include a horizontal portion parallel to the horizontal partition wall and a vertical portion parallel to the vertical partition wall, 상기 스캔 전극의 세로 부분과 상기 서스테인 전극의 세로 부분은 방전 셀 내에서 서로 마주보는 플라즈마 디스플레이 패널.And a vertical portion of the scan electrode and a vertical portion of the sustain electrode face each other in a discharge cell. 제 2 항에 있어서,The method of claim 2, 상기 세로 부분은 상기 세로 격벽과 중첩되는 플라즈마 디스플레이 패널.And the vertical portion overlapping the vertical partition wall. 제 2 항에 있어서,The method of claim 2, 상기 세로 부분은 투명 전극과 버스 전극을 포함하고, 상기 투명 전극의 길이는 상기 버스 전극의 길이보다 긴 플라즈마 디스플레이 패널.The vertical portion includes a transparent electrode and a bus electrode, wherein the length of the transparent electrode is longer than the length of the bus electrode. 제 4 항에 있어서,The method of claim 4, wherein 상기 버스 전극은 상기 방전 셀 중심방향으로 돌출되는 돌출부를 포함하는 플라즈마 디스플레이 패널.And the bus electrode includes a protrusion protruding toward the center of the discharge cell. 제 4 항에 있어서,The method of claim 4, wherein 상기 버스 전극의 길이는 상기 방전 셀의 상기 어드레스 전극의 진행방향으로의 길이의 0.2배 이상 0.8배 이하인 플라즈마 디스플레이 패널.And the bus electrode has a length of 0.2 times or more and 0.8 times or less of a length of the discharge cell in the advancing direction of the address electrode. 제 1 항에 있어서,The method of claim 1, 상기 스캔 전극과 서스테인 전극 간의 간격은 상기 방전 셀의 상기 어드레스 전극과 교차하는 방향으로의 폭의 0.1배 이상 0.6배 이하인 플라즈마 디스플레이 패널.And a gap between the scan electrode and the sustain electrode is 0.1 to 0.6 times the width of the discharge cell in the direction crossing the address electrode.
KR1020060137959A 2006-12-29 2006-12-29 Plasma display panel KR20080062325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137959A KR20080062325A (en) 2006-12-29 2006-12-29 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137959A KR20080062325A (en) 2006-12-29 2006-12-29 Plasma display panel

Publications (1)

Publication Number Publication Date
KR20080062325A true KR20080062325A (en) 2008-07-03

Family

ID=39814468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137959A KR20080062325A (en) 2006-12-29 2006-12-29 Plasma display panel

Country Status (1)

Country Link
KR (1) KR20080062325A (en)

Similar Documents

Publication Publication Date Title
KR100683792B1 (en) Method for driving plasma display panel
KR20080015534A (en) Plasma display apparatus
KR100592292B1 (en) Plasma display panel
JP4441368B2 (en) Plasma display panel driving method and plasma display apparatus
KR100581921B1 (en) Plasma display panel
KR100820964B1 (en) Plasma display panel
KR100683795B1 (en) Method for driving plasma display panel
KR20080062325A (en) Plasma display panel
KR100844833B1 (en) Plasma Display Apparatus
KR100862563B1 (en) Plasma Display Panel
KR100877828B1 (en) Plasma Display Panel
KR100811529B1 (en) Plasma display panel
KR100811485B1 (en) Plasma display panel
KR100615251B1 (en) Plasma display panel
KR20080060997A (en) Plasma display panel
KR100867585B1 (en) Plasma Display Panel
KR100581937B1 (en) Plasma display panel
KR100820977B1 (en) Plasma display panel
KR100581938B1 (en) Plasma display panel
KR100647615B1 (en) Plasma display panel
KR100692044B1 (en) Plasma Display Panel
KR100820683B1 (en) Plasma display panel
KR100708733B1 (en) Plasma display panel
KR100647679B1 (en) Method of driving plasma display panel
KR20080061000A (en) Plasma display panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination