KR100811529B1 - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR100811529B1 KR100811529B1 KR1020060125907A KR20060125907A KR100811529B1 KR 100811529 B1 KR100811529 B1 KR 100811529B1 KR 1020060125907 A KR1020060125907 A KR 1020060125907A KR 20060125907 A KR20060125907 A KR 20060125907A KR 100811529 B1 KR100811529 B1 KR 100811529B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- discharge
- display panel
- dummy
- plasma display
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/36—Spacers, barriers, ribs, partitions or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/36—Spacers, barriers, ribs, partitions or the like
- H01J2211/368—Dummy spacers, e.g. in a non display region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.1 is a view for explaining the structure of a plasma display panel according to an embodiment of the present invention.
도 2는 제 1 전극 및 제 2 전극에 대해 설명하기 위한 도면.2 is a diagram for explaining a first electrode and a second electrode.
도 3a 내지 도 3b는 더미 영역과 유효 영역에 대해 설명하기 위한 도면.3A to 3B are diagrams for explaining the dummy region and the effective region.
도 4a 내지 도 4b는 더미 영역과 유효 영역에서의 제 1 전극 또는 제 2 전극의 구조적 차이에 대해 설명하기 위한 도면.4A to 4B are views for explaining the structural difference between the first electrode and the second electrode in the dummy region and the effective region.
도 5a 내지 도 5b는 더미 영역에서 돌출부를 생략하는 이유에 대해 설명하기 위한 도면.5A to 5B are views for explaining the reason why the protrusion is omitted in the dummy region.
도 6은 제 1 전극과 제 2 전극의 다른 구조에 대해 설명하기 위한 도면.FIG. 6 is a diagram for explaining another structure of the first electrode and the second electrode; FIG.
도 7은 제 1 전극 또는 제 2 전극 중 적어도 하나가 꼬리부를 포함하는 경우에 대해 설명하기 위한 도면.FIG. 7 is a diagram for explaining a case in which at least one of the first electrode and the second electrode includes a tail portion. FIG.
도 8은 제 1 전극과 제 2 전극의 또 다른 구조에 대해 설명하기 위한 도면.8 is a view for explaining another structure of the first electrode and the second electrode.
도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 9 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an embodiment of the present invention. FIG.
도 10은 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.10 is a view for explaining an example of an operation of a plasma display panel according to an embodiment of the present invention in a subfield included in an image frame;
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
101 : 전면 기판 102 : 제 1 전극101: front substrate 102: first electrode
103 : 제 2 전극 104 : 상부 유전체 층103: second electrode 104: upper dielectric layer
105 : 보호 층 111 : 후면 기판105: protective layer 111: back substrate
112 : 격벽 113 : 제 3 전극112: partition wall 113: third electrode
114 : 형광체 층 115 : 하부 유전체 층114: phosphor layer 115: lower dielectric layer
112a : 제 2 격벽 112b : 제 1 격벽112a:
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.The present invention relates to a plasma display panel.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.
이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.The driving signal is supplied to the discharge cell through the electrode.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.
본 발명의 일실시예는 에이징(Aging)이 패널 전체에서 고르게 실시되도록 하고, 구동 시에는 유효 영역(Active area)외곽의 더미 영역(Dummy area)에서 방전이 발생하는 것을 방지하는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.One embodiment of the present invention is to provide a plasma display panel to ensure that the aging (Aging) is evenly carried out throughout the panel, and to prevent the discharge from occurring in the dummy area outside the active area during driving. Its purpose is to.
상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 배치되는 전면 기판과, 제 1 전극 및 제 2 전극과 교차하는 제 3 전극이 배치되는 후면 기판 및 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 유효 영역(Active area)에서 제 1 전극 또는 제 2 전극 중 적어도 하나는 제 3 전극과 교차하는 라인부와, 라인부로부터 돌출되는 돌출부를 포함하고, 유효 영역의 외곽에 배치되는 더미 영역(Dummy area)에서는 돌출부가 생략된다.According to an embodiment of the present invention, a plasma display panel includes a front substrate on which first and second electrodes parallel to each other are disposed, and a third electrode intersecting the first and second electrodes is disposed. A barrier rib that partitions a discharge cell between the rear substrate and the front substrate and the rear substrate, wherein at least one of the first electrode and the second electrode in the active area crosses the third electrode; The protrusion is omitted from the dummy area that includes a protrusion protruding from the effective area and is disposed outside the effective area.
또한, 제 1 전극 또는 제 2 전극 중 적어도 하나는 단일층(One Layer)이다.In addition, at least one of the first electrode and the second electrode is a single layer.
또한, 더미 영역 또는 유효 영역 중 적어도 하나에서 제 1 전극 또는 제 2 전극 중 적어도 하나는 두 개 이상의 상기 라인부를 연결하는 연결부를 더 포함한다.In addition, at least one of the first electrode and the second electrode in at least one of the dummy region and the effective region further includes a connecting portion connecting two or more of the line portions.
또한, 더미 영역에서의 제 1 전극과 제 2 전극간의 간격은 유효 영역에서의 제 1 전극과 제 2 전극간의 간격보다 더 크다.Further, the spacing between the first electrode and the second electrode in the dummy region is greater than the spacing between the first electrode and the second electrode in the effective region.
또한, 더미 영역 또는 유효 영역 중 적어도 하나에서 제 1 전극 또는 제 2 전극 중 적어도 하나는 라인부로부터 돌출부의 돌출방향과 다른 방향으로 돌출되는 꼬리부를 더 포함한다.In addition, at least one of the first electrode and the second electrode in at least one of the dummy region and the effective region further includes a tail portion protruding from the line portion in a direction different from the projecting direction of the protrusion.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.Hereinafter, a plasma display panel according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.1 is a view for explaining the structure of a plasma display panel according to an embodiment of the present invention.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102)과 제 2 전극(103)이 배치되는 전면 기판(101)과, 전면 기판(101)에 대항되게 배치되며 제 1 전극(102) 및 제 2 전극(103)과 교차하는 제 3 전극(113)이 배치되는 후면 기판(111)이 합착되어 이루어진다.Referring to FIG. 1, a plasma display panel according to an embodiment of the present invention may face the
제 1 전극(102)과 제 2 전극(103)이 배치된 전면 기판(101)의 상부에는 제 1 전극(102)과 제 2 전극(103)을 덮는 유전체 층, 예컨대 상부 유전체 층(104)이 배치될 수 있다.On top of the
이러한, 상부 유전체 층(104)은 제 1 전극(102) 및 제 2 전극(103)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.This upper
이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.A
한편, 후면 기판(111)에는 전극, 예컨대 제 3 전극(113)이 배치되고, 이러한 제 3 전극(113)이 배치된 후면 기판(111)에는 제 3 전극(113)을 덮는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.Meanwhile, an electrode, for example, a
이러한, 하부 유전체 층(115)은 제 3 전극(113)을 절연시킬 수 있다.The lower
아울러, 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다.In addition, a
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.In addition, in addition to the red (R), green (G), and blue (B) discharge cells, white (W) or yellow (Yellow: Y) discharge cells may be further provided.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.Meanwhile, although the widths of the red (R), green (G), and blue (B) discharge cells in the plasma display panel according to an embodiment of the present invention may be substantially the same, red (R) and green (G) may be substantially the same. And the width of at least one of the blue (B) discharge cells may be different from that of the other discharge cells.
예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.For example, the width of the red (R) discharge cell is the smallest, and the width of the green (G) and blue (B) discharge cells can be made larger than the width of the red (R) discharge cell. Here, the width of the green (G) discharge cell may be substantially the same as or different from the width of the blue (B) discharge cell.
그러면 방전 셀 내에 배치되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓을 수 있다.The width of the
그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다.Then, color temperature characteristics of the image to be implemented may be improved.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel according to the exemplary embodiment of the present invention may have not only the structure of the
이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다.In the case of the differential partition wall structure, the height of the
한편, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, although FIG. 1 shows and describes each of the red (R), green (G), and blue (B) discharge cells arranged on the same line, it may be arranged in a different shape. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.
또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.In addition, in FIG. 1, only the case where the
여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.Here, a predetermined discharge gas may be filled in the discharge cell partitioned by the
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적 색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 배치될 수 있다.In addition, a
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 배치되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, a white (W) and / or yellow (Y) phosphor layer may be further disposed.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the thickness of the
한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 또는 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the above description, only one example of the plasma display panel according to an exemplary embodiment of the present invention is illustrated and described. However, the present invention is not limited to the plasma display panel having the above-described structure. For example, the above description shows only the case where the upper
아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 매트릭스(Black Matrix, 미도시)를 더 배치할 수도 있다. 또한, 블랙 층은 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 형성되는 것도 가능하다.In addition, a black matrix (not shown) may be further disposed on the
또한, 후면 기판(111) 상에 배치되는 제 3 전극(113)은 폭이나 두께가 실질 적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the width and thickness of the
다음, 도 2는 제 1 전극 및 제 2 전극에 대해 설명하기 위한 도면이다.Next, FIG. 2 is a diagram for explaining the first electrode and the second electrode.
도 2를 살펴보면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 단일 층(One Layer)이다. 예를 들면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 투명 전극이 생략된(ITO-Less) 전극일 수 있다.Referring to FIG. 2, at least one of the
이러한, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 실질적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다. 이에 따라, 제조 단가가 저감될 수 있다.At least one of the
아울러, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나가 단일층이면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나가 복수의 층(Multi-Layer)인 경우에 비해 제조 공정의 수 및 제조 공정에 소요되는 시간이 감소함으로써 제조 단가가 저감될 수 있다.In addition, when at least one of the
한편, 제 1 전극(102) 및 제 2 전극(103) 중 적어도 하나와 전면 기판(101)의 사이에는 전면 기판(101)의 변색을 방지하며 제 1 전극(102) 및 제 2 전극(103) 중 적어도 하나의 색보다 더 어두운 색을 갖는 블랙 층(Black Layer : 200a, 200b)이 더 배치될 수 있다.Meanwhile, the discoloration of the
예를 들어, 전면 기판(101)과 제 1 전극(102) 또는 제 2 전극(103)이 직접 접촉하는 경우에는 제 1 전극(102) 또는 제 2 전극(103)과 직접 접촉하는 전면 기판(101)의 일정 영역이 황색 계열로 변색되는 마이그레이션(Migration) 현상이 발생할 수 있는데, 블랙 층(200a, 200b)은 전면 기판(101)과 제 1 전극(102) 또는 제 2 전극(103)의 직접적인 접촉을 방지하여 마이크레이션 현상을 방지할 수 있다.For example, when the
이러한 블랙 층(200a, 200b)은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Ru)을 포함할 수 있다.The
이와 같이, 전면 기판(101)과 제 1 전극(102) 및 제 2 전극(103)의 사이에 블랙 층(200a, 200b)을 구비하게 되면, 제 1 전극(102)과 제 2 전극(103)이 반사율이 상대적으로 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.As such, when the
다음, 도 3a 내지 도 3b는 더미 영역과 유효 영역에 대해 설명하기 위한 도면이다.3A to 3B are diagrams for explaining the dummy region and the effective region.
도 3a 내지 도 3b를 살펴보면 플라즈마 디스플레이 패널에는 영상이 표시되는 유효 영역(Active Area, 30)과 영상 표시에 기여하지 않는 더미 영역(Dummy Area, 31)이 포함된다. 여기서, 유효 영역(30)은 구동 시 소정의 가시광선이 발생하여 영상이 표시되는 영역이다.3A to 3B, the plasma display panel includes an
더미 영역(31)은 유효 영역(30)의 외곽에 배치된다. 이러한 더미 영역(31)은 유효 영역(30)의 구조적 안정성을 확보하거나 또는 유효 영역에서의 구동 안정성을 확보하기 위해 형성될 수 있다.The
이러한 더미 영역(31)에 형성되는 방전 셀, 즉 더미 방전 셀 내에는 형광체 층이 형성되지 않을 수 있다.The phosphor layer may not be formed in the discharge cells formed in the
아울러, 도 3b에서와 같이 유효 영역에서의 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나의 구조가 더미 영역에서의 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나의 구조와 다르다.In addition, as shown in FIG. 3B, at least one structure of the
이러한 유효 영역에서의 제 1 전극 또는 제 2 전극(103)과 더미 영역에서의 제 1 전극 또는 제 2 전극의 구조적 차이에 대해 첨부된 도 4a 내지 도 4b를 결부하여 살펴보면 다음과 같다.The structural difference between the first electrode or the
도 4a 내지 도 4b는 더미 영역과 유효 영역에서의 제 1 전극 또는 제 2 전극의 구조적 차이에 대해 설명하기 위한 도면이다.4A to 4B are diagrams for explaining the structural difference between the first electrode and the second electrode in the dummy region and the effective region.
먼저, 도 4a를 참조하여 유효 영역에서의 제 1 전극과 제 2 전극의 구조에 대해 설명하기로 한다.First, the structure of the first electrode and the second electrode in the effective region will be described with reference to FIG. 4A.
도 4a를 살펴보면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 제 3 전극(390)과 교차하는 라인부(310a, 310b, 350a, 350b)와, 이러한 라인부(310a, 310b, 350a, 350b)로부터 돌출되는 돌출부(320a, 320b)와, 라인부(310a, 310b, 350a, 350b) 중 두 개 이상을 연결하는 연결부(330, 370)를 포함한다.Referring to FIG. 4A, at least one of the
여기서, 라인부(310a, 310b, 350a, 350b)는 소정의 폭을 갖는다, 예를 들어, 제 1 전극(102)의 제 1 라인부(310a)는 W1의 폭을 갖고, 제 2 라인부(310b)는 W2의 폭을 가지고, 아울러 제 2 전극(103)의 제 1 라인부(350a)는 W3의 폭을 갖고, 제 2 라인부(350b)는 W4의 폭을 갖는다.Here, the
여기서, W1, W2, W3, W4는 실질적으로 동일한 값을 갖는 것도 가능하고, 하 나 이상이 상이한 값을 갖는 것도 가능하다. 예를 들면, 제 1 전극(102)의 제 1 라인부(310a)와 제 2 전극(103)의 제 1 라인부(350a)의 폭(W1, W3)이 제 2 라인부(310b, 350b)의 폭(W2, W4)보다 더 클 수 있다.Here, W1, W2, W3, and W4 may have substantially the same value, and one or more may have different values. For example, the widths W1 and W3 of the
아울러, 라인부들(310a, 310b, 350a, 350b)은 소정 간격을 두고 이격되어 배치된다. 예를 들면, 제 1 전극(102)의 제 1 라인부(310a)와 제 2 라인부(310b)는 g4의 간격을 두고 이격되고, 아울러 제 2 전극(103)의 제 1 라인부(350a)와 제 2 라인부(350b)는 g5의 간격을 두고 서로 이격된다.In addition, the
여기서, g4와 g5는 실질적으로 동일할 수 있고, 또는 서로 상이할 수도 있다.Here, g4 and g5 may be substantially the same or may be different from each other.
돌출부(320a. 320b, 360a, 360b)는 라인부(310a, 310b, 350a, 350b)로부터 돌출된다. 예를 들면, 제 1 전극(102)의 돌출부(320a, 320b)는 제 1 전극(102)의 제 1 라인부(310a)로부터 방전 셀 중심방향으로 돌출되고, 제 2 전극(103)의 돌출부(360a, 360b)는 제 2 전극(103)의 제 1 라인부(350a)로부터 방전 셀 중심방향으로 돌출될 수 있다.
여기서, 돌출부(320a. 320b, 360a, 360b)들은 서로 소정 거리 이격되어 배치된다. 예를 들면, 제 1 전극(102)의 번호 320a의 돌출부와 번호 320b의 돌출부는 g1 간격을 두고 이격되고, 제 2 전극(103)의 번호 360a의 돌출부와 번호 360b의 돌출부는 g2 간격을 두고 이격된다.Here, the
여기서, 돌출부(320a. 320b, 360a, 360b)들 사이 간격(g1, g2)은 방전 효율을 충분히 확보하기 위해 60㎛이상 120㎛이하인 것이 바람직하다.Here, the intervals g1 and g2 between the
아울러, 제 1 전극(102)의 돌출부(320a, 320b)와 제 2 전극(103)의 돌출부(360a, 360b)는 g3의 간격을 두고 서로 이격된다. 이러한 도 4a의 경우는 제 1 전극(102)의 돌출부(320a, 320b)와 제 2 전극(103)의 돌출부(360a, 360b)의 간격(g3)이 제 1 전극(102)과 제 2 전극(103)의 간격이다.In addition, the
이러한, 제 1 전극(102)의 제 1 라인부(310a)로부터 돌출되는 돌출부(320a, 320b)와 제 2 전극(103)의 제 1 라인부(350a)로부터 돌출되는 돌출부(360a, 360b)의 사이에서 방전이 발생한다.The
연결부(330, 370)는 라인부(310a, 310b, 350a, 350b) 중 두 개 이상을 연결한다. 예를 들면, 제 1 전극(102)의 연결부(330)는 제 1 전극(102)의 제 1 라인부(310a)와 제 2 라인부(310b)를 연결하고, 제 2 전극(103)의 연결부(370)는 제 2 전극(103)의 제 1 라인부(350a) 제 2 라인부(350b)를 연결한다. 이에 따라, 제 1 전극(102)의 제 1 라인부(310a)와 제 2 라인부(310b)가 전기적으로 연결되고, 제 2 전극(103)의 제 1 라인부(350a, 350b)가 전기적으로 연결된다.The
이러한, 연결부(330, 370)는 제 1 전극(102)의 제 1 라인부(310a)로부터 돌출되는 돌출부(320a, 320b)와 제 2 전극(103)의 제 1 라인부(350a)로부터 돌출되는 돌출부(360a, 360b)의 사이에서 발생하는 방전이 제 2 라인부(310b, 350b)의 방향, 즉 격벽(300)으로 구획된 방전 셀 후방으로 보다 효과적으로 확산되도록 한다.The
다음, 도 4b를 참조하여 더미 영역에서의 제 1 전극과 제 2 전극의 구조에 대해 설명하기로 한다.Next, the structure of the first electrode and the second electrode in the dummy region will be described with reference to FIG. 4B.
도 4b를 살펴보면, 더미 영역에는 제 1 전극(102)과 제 2 전극(103)이 배치 되고, 아울러 유효 영역에서의 돌출부(320a, 320b, 360a, 360b)가 생략된다. 즉, 더미 영역에서 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 제 3 전극(390)과 교차하는 라인부(310a, 310b, 350a, 350b)와, 라인부(310a, 310b, 350a, 350b) 중 두 개 이상을 연결하는 연결부(330, 370)를 포함하고 돌출부(320a, 320b, 360a, 360b)는 생략된다.Referring to FIG. 4B, the
이에 따라, 더미 영역에서의 제 1 전극(102)과 제 2 전극(103) 사이의 간격(g6)은 유효 영역에서의 제 1 전극(102)과 제 2 전극(103) 사이의 간격(g3)보다 더 크다.Accordingly, the distance g6 between the
이와 같이, 더미 영역에서 제 1 전극 또는 제 2 전극에서 돌출부를 생략하는 이유에 대해 첨부된 도 5a 내지 도 5b를 결부하여 살펴보면 다음과 같다.As described above, referring to FIGS. 5A to 5B, the reason why the protrusion is omitted from the first electrode or the second electrode in the dummy region is as follows.
도 5a 내지 도 5b는 더미 영역에서 돌출부를 생략하는 이유에 대해 설명하기 위한 도면이다.5A to 5B are views for explaining a reason for omitting the protrusions in the dummy region.
먼저, 도 5a에는 더미 영역에서 제 1 전극 또는 제 2 전극 중 어느 하나가 생략되는 경우가 나타나 있다.5A illustrates a case in which one of the first electrode and the second electrode is omitted in the dummy region.
이러한 경우는 더미 영역에서 제 1 전극과 제 2 전극 사이에서는 방전이 발생하지 않는다.In this case, no discharge occurs between the first electrode and the second electrode in the dummy region.
한편, 플라즈마 디스플레이 패널의 제조 공정은 에이징(Aging) 공정을 포함한다. 이러한 에이징 공정은 패널 내부의 불순 가스를 제거하고 아울러 패널 내부에 방전 가스를 주입한 이후에 패널 내부에 주입된 방전 가스 및 방전 셀 내에 배치되는 형광체 층을 안정시키기 위해 실시한다.Meanwhile, the manufacturing process of the plasma display panel includes an aging process. This aging process is performed to remove the impurity gas in the panel and to stabilize the phosphor layer disposed in the discharge gas and the discharge cell injected into the panel after the discharge gas is injected into the panel.
이러한 에이징 공정에서는 제 1 전극과 제 2 전극에 상대적으로 높은 전압을 가하여 제 1 전극과 제 2 전극 사이에서 방전을 발생시킴으로서 방전 가스 및 형광체 층을 안정시킨다.In this aging process, the discharge gas and the phosphor layer are stabilized by applying a relatively high voltage to the first electrode and the second electrode to generate a discharge between the first electrode and the second electrode.
여기서, 도 5a의 경우와 같이 더미 영역에서 제 1 전극 또는 제 2 전극 중 어느 하나를 생략하게 되면, 더미 방전 영역에서는 에이징 시에도 방전이 발생하지 않는다. 여기서 에이징 시에 발생하는 방전을 에이징 방전이라 하겠다.Here, if one of the first electrode and the second electrode is omitted in the dummy region as in the case of FIG. 5A, no discharge occurs even in aging in the dummy discharge region. The discharge generated at the time of aging is referred to as aging discharge.
이와 같이, 더미 영역에서 에이징 방전이 발생하지 않으면 더미 영역에 존재하는 방전 가스도 충분히 안정화되지 않는다. 이에 따라, 구동 시 안정화되지 않은 더미 영역의 방전 가스가 유효 영역으로 확산되는 경우에 유효 영역에서의 방전이 불안정해진다. 예를 들면, 더미 영역과 인접한 방전 셀에서의 방전 가스가 안정화되지 않음으로 인해 더미 영역과 인접하는 방전 셀이 미점등 되는 등의 문제점이 발생한다.In this manner, if aging discharge does not occur in the dummy region, the discharge gas existing in the dummy region is also not sufficiently stabilized. As a result, when the discharge gas in the dummy region which is not stabilized during driving is diffused into the effective region, the discharge in the effective region becomes unstable. For example, the discharge gas in the discharge cells adjacent to the dummy region is not stabilized, resulting in a problem that the discharge cells adjacent to the dummy region are not lit.
다음, 도 5b에는 더미 영역에서의 제 1 전극 및 제 2 전극과 유효 영역에서의 제 1 전극 및 제 2 전극의 구조가 실질적으로 동일한 경우가 나타나 있다. 즉, 더미 영역에서 제 1 전극과 제 2 전극이 라인부와 돌출부를 포함한다.Next, FIG. 5B shows a case where the structures of the first electrode and the second electrode in the dummy region and the first electrode and the second electrode in the effective region are substantially the same. That is, in the dummy region, the first electrode and the second electrode include a line portion and a protrusion.
이러한 경우에는 더미 영역에서도 에이징 방전이 발생하고, 이에 따라 더미 영역에 존재하는 방전 가스도 유효 영역에서와 같이 충분히 안정화될 수 있다.In this case, aging discharge occurs in the dummy region, and thus, the discharge gas existing in the dummy region can be sufficiently stabilized as in the effective region.
한편, 도 5b의 경우에서는 더미 영역에서도 유효 영역에서와 같이 제 1 전극 또는 제 2 전극 중 적어도 하나가 돌출부를 포함하기 때문에 구동 시 더미 영역에서도 유효 영역에서와 같은 방전이 발생한다. 그러면 영상 표시에 기여하지 않는 더미 영역에서 광이 발생하고, 이에 따라 유효 영역의 크기가 작아져 보이는 문제점이 발생한다. 또한, 더미 영역에서 광이 유효 영역에서 발생하는 광을 간섭함으로써 구현되는 영상의 화질이 악화될 수 있다.On the other hand, in the case of FIG. 5B, since at least one of the first electrode and the second electrode includes the protrusion in the dummy region as in the effective region, the same discharge occurs in the dummy region during driving as in the effective region. As a result, light is generated in the dummy area that does not contribute to the image display, thereby causing a problem that the size of the effective area is reduced. In addition, the image quality of the image may be deteriorated by interference of light generated in the effective area in the dummy area.
반면에, 앞선 도 4a 내지 도 4b에서와 같이 유효 영역에서는 제 1 전극과 제 2 전극이 돌출부를 포함하고, 더미 영역에서는 돌출부를 생략하게 되면, 더미 영역에서의 제 1 전극과 제 2 전극 사이의 간격(g6)이 유효 영역에서의 제 1 전극과 제 2 전극 사이의 간격(g3)보다 더 크게 되고, 이에 따라 구동 시 제 1 전극과 제 2 전극 사이에서는 방전이 발생하지 않게 되어 유효 영역의 크기가 작아 보이거나 영상의 화질이 악화되는 것을 방지하여 화질을 향상시킬 수 있다.On the other hand, as shown in FIGS. 4A to 4B, when the first electrode and the second electrode include protrusions in the effective area, and the protrusions are omitted in the dummy area, the gap between the first electrode and the second electrode in the dummy area may be reduced. The gap g6 becomes larger than the gap g3 between the first electrode and the second electrode in the effective area, so that no discharge occurs between the first electrode and the second electrode during driving, so that the size of the effective area The image quality can be improved by preventing the image from appearing small or deteriorating the image quality.
여기서, 더미 영역에서 돌출부가 생략되었지만, 제 1 전극과 제 2 전극이 라인부를 포함한다. 이에 따라, 상대적으로 높은 전압을 제 1 전극과 제 2 전극에 공급하는 에이징 공정에서는 제 1 전극과 제 2 전극 사이에서 방전이 발생할 수 있다. 이에 따라, 더미 영역에 존재하는 방전 가스도 충분히 안정화시킬 수 있다.Here, although the protrusion is omitted in the dummy region, the first electrode and the second electrode include the line portion. Accordingly, in the aging process of supplying a relatively high voltage to the first electrode and the second electrode, discharge may occur between the first electrode and the second electrode. Thereby, the discharge gas which exists in a dummy area can also be fully stabilized.
다시 말하면, 더미 영역에서 돌출부를 생략하게 되면 더미 영역에서도 에이징 방전이 발생함으로써 에이징을 충분히 안정적으로 실시하여 방전을 안정시키고, 이와 함께 구동 시에는 더미 영역에서 방전이 발생하는 것을 방지하여 더미 영역에서 광이 발생하는 것을 방지하여 영상의 화질을 향상시킬 수 있다.In other words, if the projection is omitted from the dummy region, aging discharge is generated in the dummy region, thereby aging sufficiently to stabilize the discharge. This can be prevented from occurring to improve the image quality of the image.
다음, 도 6은 제 1 전극과 제 2 전극의 다른 구조에 대해 설명하기 위한 도면이다.Next, FIG. 6 is a diagram for explaining another structure of the first electrode and the second electrode.
도 6을 살펴보면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하는 연결 부가 생략될 수 있다. 즉, 제 1 전극(102) 또는 제 2 전극(103)은 라인부(310a, 310b, 350a, 350b) 중 두 개 이상을 연결하는 연결부를 포함하는 것도 가능하고, 여기 도 6의 경우와 같이 연결부가 생략되는 것도 가능한 것이다.Referring to FIG. 6, a connection part of at least one of the
이와 같이, 연결부가 생략되면 라인부들(310a, 310b, 350a, 350b) 사이의 간격은 상대적으로 좁혀질 수 있다. 예를 들면, 제 1 전극(102)의 제 1 라인부(310a)와 제 2 라인부(310b)는 앞선 도 4a의 g4보다 작은 g7의 간격을 두고 이격되고, 아울러 제 2 전극(103)의 제 1 라인부(350a)와 제 2 라인부(350b)는 앞선 도 4a의 g5보다 작은 g8의 간격을 두고 서로 이격될 수 있다.As such, when the connection part is omitted, the distance between the
이와 같이, 라인부들(310a, 310b, 350a, 350b) 사이의 간격을 상대적으로 좁히게 되면 연결부가 없어도 방전을 방전 셀 후방으로 안정적으로 확산될 수 있다.As such, when the distance between the
한편, 여기 도 6에서는 제 1 전극(102)과 제 2 전극(103)이 돌출부(320a, 320b, 360a, 360b)를 포함하는 유효 영역의 경우만을 설명하고 있지만, 더미 영역에서도 연결부가 생략되는 것도 가능한 것이다.Meanwhile, in FIG. 6, only the effective region including the
다음, 도 7은 제 1 전극 또는 제 2 전극 중 적어도 하나가 꼬리부를 포함하는 경우에 대해 설명하기 위한 도면이다.Next, FIG. 7 is a diagram for describing a case in which at least one of the first electrode and the second electrode includes a tail portion.
도 7을 살펴보면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 꼬리부(700, 710)를 더 포함한다.Referring to FIG. 7, at least one of the
이러한 꼬리부(700, 710)는 돌출부(320a, 320b, 360a, 360b)의 돌출방향과 역방향으로 돌출될 수 있다. 예를 들면, 제 1 전극(102)의 꼬리부(700)는 제 2 라인부(310b)로부터 제 1 전극(102)의 돌출부(320a, 320b)의 돌출방향과 역방향인 방 전 셀 후방으로 돌출되고, 제 2 전극(103)의 꼬리부(710)는 제 2 라인부(350b)로부터 제 2 전극(103)의 돌출부(360a, 360b)의 돌출방향과 역방향인 방전 셀 후방으로 돌출된다.The
이와 같이, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나가 꼬리부(700, 710)를 더 포함하게 되면 방전이 방전 셀의 후방으로 보다 효과적으로 확산될 수 있다. 이에 따라, 방전이 보다 넓게 확산되어 구동 효율이 개선될 수 있다.As such, when at least one of the
한편, 여기 도 7에서는 제 1 전극(102)과 제 2 전극(103)이 돌출부(320a, 320b, 360a, 360b)를 포함하는 유효 영역의 경우만을 설명하고 있지만, 더미 영역에서도 꼬리부가 더 포함되는 것도 가능한 것이다.Meanwhile, in FIG. 7, only the effective region in which the
다음, 도 8은 제 1 전극과 제 2 전극의 또 다른 구조에 대해 설명하기 위한 도면이다.Next, FIG. 8 is a diagram for explaining another structure of the first electrode and the second electrode.
도 8을 살펴보면, 돌출부(320a, 320b, 360a, 360b)는 곡률을 갖는 부분을 포함한다. 이와 같이, 형성하게 되면 제 1 전극(102)과 제 2 전극(103)의 제조 공정이 보다 용이해질 수 있다. 아울러, 구동 시 벽 전하(Wall Charge)가 특정 위치에 과도하게 집중되는 것을 방지할 수 있고, 이에 따라 방전 특성을 안정시켜 구동 안정성을 향상시킬 수 있다.Referring to FIG. 8, the
예를 들어, 돌출부가 사각형 형태로 형성되는 경우에는 구동 시 벽 전하들이 대부분 돌출부의 모서리 부분에 제어할 수 없을 만큼 과도하게 집중될 수 있다. 이에 따라, 돌출부의 모서리 부분이 전기적 손상으로 인해 파괴되거나 또는, 방전의 제어가 상대적으로 어려워질 수 있다.For example, in the case where the protrusion is formed in a rectangular shape, wall charges may be excessively concentrated in an uncontrollable manner at most corners of the protrusion when driving. Accordingly, the corner portions of the protrusions may be destroyed due to electrical damage or control of discharge may be relatively difficult.
반면에, 여기 도 8에서와 같이 돌출부(320a, 320b, 360a, 360b)가 곡률을 갖는 부분을 포함하는 경우에는, 구동 시 벽 전하들이 특정 부분에 과도하게 집중되지 않고 돌출부(320a, 320b, 360a, 360b) 전체에 걸쳐 고르게 분포할 수 있다. 이에 따라, 돌출부(320a, 320b, 360a, 360b)를 전기적 손상으로부터 보호하고 아울러, 방전의 발생 시점을 조절할 수 있는 등 방전 제어가 용이해질 수 있다.On the other hand, in the case where the
아울러, 라인부들(310a, 310b, 350a, 350b)과 연결부(330, 370)의 연결지점 부근도 곡률을 갖는 것이 가능하다.In addition, it is possible to have a curvature in the vicinity of the connection point of the
다음, 도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 9 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an embodiment of the present invention.
도 9를 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.Referring to FIG. 9, an image frame for implementing gray levels of an image in a plasma display panel according to an embodiment of the present invention may be divided into a plurality of subfields having different emission counts.
아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not shown, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period to implement.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 9와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다 시 나누어질 수 있다.For example, in the case of displaying an image with 256 gray levels, for example, one image frame is divided into eight subfields SF1 through SF8 as shown in FIG. 9, and each of the eight subfields SF1 through SF8 is represented. Can be divided into a reset period, an address period, and a sustain period.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.A plasma display panel according to an embodiment of the present invention uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display an image of 1 second. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.
여기, 도 9에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 9, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.
또한, 여기 도 9에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가 하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 9, subfields are arranged in an order of increasing magnitude of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.
다음, 도 10은 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.Next, FIG. 10 is a view for explaining an example of an operation of a plasma display panel according to an embodiment of the present invention in a subfield included in an image frame.
도 10을 살펴보면, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극으로 제 1 전압(V1)부터 제 2 전압(V2)까지 급격히 상승한 이후 제 2 전압(V2)부터 제 3 전압(V3)까지 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호가 공급된다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있다.Referring to FIG. 10, in the set-up period of the reset period for initialization, the voltage rises from the first voltage V1 to the second voltage V2 with the first electrode and then from the second voltage V2 to the third voltage. A ramp-up signal is supplied in which the voltage gradually rises to V3. Here, the first voltage V1 may be a voltage of the ground level GND.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.In this setup period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프(Ramp-Down) 신호가 제 1 전극에 공급된다.In a set-down period after the setup period, a ramp-down signal in a direction opposite to that of the ramp ramp signal is supplied to the first electrode after the ramp ramp signal.
여기서, 하강 램프 신호는 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있다.Here, the falling ramp signal may gradually fall from the peak voltage of the rising ramp signal, that is, the fourth voltage V4 lower than the third voltage V3 to the fifth voltage V5.
이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As the falling ramp signal is supplied, a weak erase discharge, that is, a setdown discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.
리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극에 공급된다.In the address period after the reset period, a scan bias signal that substantially maintains the lowest voltage of the falling ramp signal, that is, a voltage higher than the fifth voltage V5, for example, the sixth voltage V6, is supplied to the first electrode.
아울러, 스캔 바이어스 신호로부터 스캔 전압(ㅿVy)만큼 하강하는 스캔 신호가 제 1 전극에 공급될 수 있다.In addition, a scan signal falling by a scan voltage (Vy) from the scan bias signal may be supplied to the first electrode.
한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호의 폭은 다른 서브필드에서의 스캔 신호의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal in at least one subfield may be different from the width of the scan signal in another subfield. For example, the width of the scan signal in the subfield located later in time may be smaller than the width of the scan signal in the preceding subfield. In addition, the reduction of the scan signal width according to the arrangement order of the subfields may be made gradually, such as 2.6 ms (microseconds), 2.3 ms (microseconds), 2.1 ms (microseconds), 1.9 ms (microseconds), or 2.6. ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.1 ㎲ (microseconds) ... 1.9 ㎲ (microseconds), 1.9 ㎲ (microseconds), etc. will be.
이와 같이, 스캔 신호가 제 1 전극으로 공급될 때, 스캔 신호에 대응되게 제 3 전극에 데이터 전압의 크기(ㅿVd)만큼 상승하는 데이터 신호가 공급될 수 있다.As such, when the scan signal is supplied to the first electrode, a data signal that rises by the magnitude of the data voltage (Vd) may be supplied to the third electrode to correspond to the scan signal.
이러한 스캔 신호와 데이터 신호가 공급됨에 따라, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이 터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.As the scan signal and the data signal are supplied, the voltage difference between the scan signal and the data signal and the wall voltage due to the wall charges generated in the reset period are added, and an address discharge is generated in the discharge cell to which the data signal is supplied. Can be.
여기서, 어드레스 기간에서 제 2 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극에 서스테인 바이어스 신호가 공급될 수 있다.Here, the sustain bias signal may be supplied to the second electrode to prevent the address discharge from becoming unstable due to the interference of the second electrode in the address period.
여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.Here, the sustain bias signal may maintain a substantially constant sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and greater than the voltage of the ground level GND.
이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극 및 제 2 전극에 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 제 1 전극과 제 2 전극에 교호적으로 서스테인 신호가 공급될 수 있다.Thereafter, in the sustain period for displaying an image, a sustain signal may be supplied to at least one of the first electrode and the second electrode. For example, a sustain signal may be alternately supplied to the first electrode and the second electrode.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 제 1 전극과 제 2 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.When such a sustain signal is supplied, the discharge cell selected by the address discharge is sustained discharge between the first electrode and the second electrode when the sustain signal is supplied while the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal are added. , Display discharge may occur.
이러한 방법을 통해 플라즈마 디스플레이 패널의 화면에 영상이 구현될 수 있다.In this way, an image may be implemented on the screen of the plasma display panel.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.
예를 들면, 이상의 설명에서는 제 1 전극과 제 2 전극이 각각 2개씩의 라인 부를 포함하는 것으로 도시하고 설명하였지만, 제 1 전극과 제 2 전극은 3개, 4개씩의 라인부를 포함하는 것도 가능한 것이다.For example, in the above description, the first electrode and the second electrode are shown and described as including two line portions, respectively, but the first electrode and the second electrode may also include three and four line portions. .
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
이상에서 상세히 설명한 바와 같이 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 더미 영역에서 제 1 전극 또는 제 2 전극 중 적어도 하나의 돌출부를 생략함으로써 더미 영역을 충분히 에이징하여 방전을 안정시키며, 아울러 구동 시 더미 영역에서는 방전이 발생하지 않도록 하여 영상의 화질을 향상시키는 효과가 있다.As described in detail above, the plasma display panel according to the exemplary embodiment of the present invention omits a protrusion of at least one of the first electrode and the second electrode from the dummy region to sufficiently age the dummy region to stabilize the discharge and at the time of driving. In the dummy region, there is an effect of improving image quality by preventing discharge from occurring.
Claims (5)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060125907A KR100811529B1 (en) | 2006-12-11 | 2006-12-11 | Plasma display panel |
CNA2007101697107A CN101197236A (en) | 2006-12-11 | 2007-11-21 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060125907A KR100811529B1 (en) | 2006-12-11 | 2006-12-11 | Plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100811529B1 true KR100811529B1 (en) | 2008-03-07 |
Family
ID=39398052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060125907A KR100811529B1 (en) | 2006-12-11 | 2006-12-11 | Plasma display panel |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100811529B1 (en) |
CN (1) | CN101197236A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001160361A (en) | 1999-09-21 | 2001-06-12 | Mitsubishi Electric Corp | Plasma display panel and substrate for the same |
KR20010084784A (en) * | 2000-02-29 | 2001-09-06 | 구자홍 | Sustain electrode in ac the face discharge type plasma display and manufacturing method for thereof |
KR20050121918A (en) * | 2004-06-23 | 2005-12-28 | 삼성에스디아이 주식회사 | Plasma display panel |
KR20060001593A (en) * | 2004-06-30 | 2006-01-06 | 삼성에스디아이 주식회사 | Plasma display panel |
KR20060113141A (en) * | 2005-04-29 | 2006-11-02 | 엘지전자 주식회사 | Plasma display panel |
-
2006
- 2006-12-11 KR KR1020060125907A patent/KR100811529B1/en not_active IP Right Cessation
-
2007
- 2007-11-21 CN CNA2007101697107A patent/CN101197236A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001160361A (en) | 1999-09-21 | 2001-06-12 | Mitsubishi Electric Corp | Plasma display panel and substrate for the same |
KR20010084784A (en) * | 2000-02-29 | 2001-09-06 | 구자홍 | Sustain electrode in ac the face discharge type plasma display and manufacturing method for thereof |
KR20050121918A (en) * | 2004-06-23 | 2005-12-28 | 삼성에스디아이 주식회사 | Plasma display panel |
KR20060001593A (en) * | 2004-06-30 | 2006-01-06 | 삼성에스디아이 주식회사 | Plasma display panel |
KR20060113141A (en) * | 2005-04-29 | 2006-11-02 | 엘지전자 주식회사 | Plasma display panel |
Also Published As
Publication number | Publication date |
---|---|
CN101197236A (en) | 2008-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1592039A1 (en) | Plasma display panel | |
KR100811529B1 (en) | Plasma display panel | |
US7652427B2 (en) | Plasma display panel | |
KR20080037485A (en) | Plasma display panel | |
KR100850906B1 (en) | Plasma Display Panel | |
KR100857070B1 (en) | Plasma display panel | |
KR100820964B1 (en) | Plasma display panel | |
US7576495B2 (en) | Plasma display panel | |
KR100896047B1 (en) | Plasma Display Panel | |
KR100844827B1 (en) | Plasma Display Panel | |
KR20050102390A (en) | Plasma display panel | |
US20080100539A1 (en) | Plasma display panel | |
KR100820963B1 (en) | Plasma display panel | |
KR100820683B1 (en) | Plasma display panel | |
KR100811485B1 (en) | Plasma display panel | |
KR100867585B1 (en) | Plasma Display Panel | |
KR100877828B1 (en) | Plasma Display Panel | |
KR100862563B1 (en) | Plasma Display Panel | |
KR100647650B1 (en) | Plasma display panel | |
KR100820977B1 (en) | Plasma display panel | |
KR100542220B1 (en) | Plasma display panel | |
KR100872363B1 (en) | Plasma Display Panel | |
KR20080061001A (en) | Plasma display panel | |
KR20080092749A (en) | Plasma display apparatus | |
KR20100018190A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |