KR100872363B1 - Plasma Display Panel - Google Patents

Plasma Display Panel Download PDF

Info

Publication number
KR100872363B1
KR100872363B1 KR1020060089570A KR20060089570A KR100872363B1 KR 100872363 B1 KR100872363 B1 KR 100872363B1 KR 1020060089570 A KR1020060089570 A KR 1020060089570A KR 20060089570 A KR20060089570 A KR 20060089570A KR 100872363 B1 KR100872363 B1 KR 100872363B1
Authority
KR
South Korea
Prior art keywords
electrode
dummy
effective
discharge cell
electrodes
Prior art date
Application number
KR1020060089570A
Other languages
Korean (ko)
Other versions
KR20080024865A (en
Inventor
황태수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060089570A priority Critical patent/KR100872363B1/en
Priority to CNA2007101467124A priority patent/CN101174531A/en
Publication of KR20080024865A publication Critical patent/KR20080024865A/en
Application granted granted Critical
Publication of KR100872363B1 publication Critical patent/KR100872363B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36Spacers, barriers, ribs, partitions or the like
    • H01J2211/368Dummy spacers, e.g. in a non display region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444Means for improving contrast or colour purity, e.g. black matrix or light shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/863Spacing members characterised by the form or structure

Abstract

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 더미 영역에 형성되는 더미 방전 셀의 진행경로와 유효 영역에 형성되는 유효 방전 셀의 진행경로를 다르게 함으로써 더미 영역에서 방전이 발생하는 것을 방지하고, 이에 따라 콘트라스트 특성이 저하되는 것을 방지하고 구현되는 영상의 화질이 악화되는 것을 방지할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, wherein the discharge path is prevented from occurring in the dummy area by different paths of the dummy discharge cells formed in the dummy area and the paths of the effective discharge cells formed in the effective area. Accordingly, there is an effect of preventing the deterioration of the contrast characteristic and preventing the deterioration of the image quality of the implemented image.

이러한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판과, 전면 기판에 대항되게 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이의 영상이 표시되는 유효 영역(Active Area)에서는 유효 방전 셀을 구획하고, 유효 영역의 외곽에 배치되는 더미 영역(Dummy Area)에서는 유효 방전 셀과 진행 경로가 다른 더미 방전 셀을 구획하는 격벽을 포함하고, 유효 방전 셀에는 서로 다른 전극인 제 1 전극 및 제 2 전극이 각각 배치되고, 더미 방전 셀에는 서로 동일 전극인 제 1 전극 및 제 1 전극 또는 제 2 전극 및 제 2 전극이 각각 배치되는 것을 특징으로 한다.Such a plasma display panel according to an embodiment of the present invention includes a front substrate on which first and second electrodes are parallel to each other, and a rear substrate disposed opposite to the front substrate and an image between the front substrate and the rear substrate. In the displayed active area, the effective discharge cell is partitioned, and in the dummy area disposed outside the effective area, a partition wall partitioning the dummy discharge cell different from the effective discharge cell and the traveling path is included. The first electrode and the second electrode which are different electrodes are respectively disposed in the discharge cell, and the first electrode and the first electrode or the second electrode and the second electrode which are the same electrode are disposed in the dummy discharge cell, respectively. .

Description

플라즈마 디스플레이 패널{Plasma Display Panel}Plasma Display Panel

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.1 is a view for explaining an example of the structure of a plasma display panel according to an embodiment of the present invention.

도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면.2 is a view for explaining an example in the case where at least one of the first electrode or the second electrode is a plurality of layers;

도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면.3 is a view for explaining an example where at least one of the first electrode and the second electrode is a single layer;

도 4는 더미 영역과 유효 영역에 대해 설명하기 위한 도면.4 is a diagram for explaining a dummy region and an effective region.

도 5는 유효 영역과 더미 영역에서의 방전 셀에 대해 설명하기 위한 도면.5 is a diagram for explaining discharge cells in an effective region and a dummy region.

도 6a 내지 도 6b는 유효 방전 셀과 더미 방전 셀에서의 전극의 배치에 관해 설명하기 위한 도면.6A to 6B are views for explaining arrangement of electrodes in an effective discharge cell and a dummy discharge cell.

도 7은 유효 영역과 더미 영역에서의 방전 개시 전압에 대해 설명하기 위한 도면.7 is a diagram for explaining discharge start voltages in an effective region and a dummy region.

도 8은 유효 영역과 더미 영역에서의 방전 셀의 다른 일례에 대해 설명하기 위한 도면.8 is a diagram for explaining another example of the discharge cells in the effective area and the dummy area.

도 9a 내지 도 9b는 유효 영역과 더미 영역에서의 방전 셀의 또 다른 일례에 대해 설명하기 위한 도면.9A to 9B are views for explaining still another example of the discharge cells in the effective region and the dummy region.

도 10은 더미 영역과 대응되는 위치에 형성되는 블랙 층에 대해 설명하기 위한 도면.10 is a diagram for explaining a black layer formed at a position corresponding to the dummy region.

도 11은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 11 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an embodiment of the present invention. FIG.

도 12는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.12 is a view for explaining an example of the operation of the plasma display panel according to an embodiment of the present invention;

도 13a 내지 도 13b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면.13A to 13B are views for explaining another form of the rising ramp signal or the second falling ramp signal.

도 14는 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면.14 is a diagram for explaining another type of a sustain signal.

<도면의 주요 부분에 대한 번호의 설명><Description of the numbers for the main parts of the drawings>

101 : 전면 기판 102 : 제 1 전극101: front substrate 102: first electrode

103 : 제 2 전극 104 : 상부 유전체 층103: second electrode 104: upper dielectric layer

105 : 보호 층 111 : 후면 기판105: protective layer 111: back substrate

112, 112a, 112b : 격벽 113 : 제 3 전극112, 112a, 112b: partition 113: third electrode

114 : 형광체 층 115 : 하부 유전체 층114: phosphor layer 115: lower dielectric layer

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.The present invention relates to a plasma display panel.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.

이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.The driving signal is supplied to the discharge cell through the electrode.

그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.

한편, 종래의 플라즈마 디스플레이 패널에서는 더미 영역(Dummy Area)에서 방전이 발생하는 문제점이 있다. 이에 따라, 더미 영역에서 발생한 방전에 의해 발생한 광이 외부로 방출됨으로써 콘트라스트(Contrast) 특성이 악화되며 아울러, 구현되는 영상의 화질이 악화되는 문제점이 있다.On the other hand, the conventional plasma display panel has a problem that the discharge occurs in the dummy area (Dummy Area). Accordingly, the light generated by the discharge generated in the dummy region is emitted to the outside, thereby deteriorating contrast characteristics and deteriorating image quality of the image to be implemented.

상술한 문제점을 해결하기 위해 본 발명의 일실시예는 더미 영역에서의 방전 셀의 배열을 개선하여 더미 영역에서 방전의 발생을 억제하는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.One object of the present invention to solve the above problems is to provide a plasma display panel that improves the arrangement of the discharge cells in the dummy region to suppress the generation of discharge in the dummy region.

상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판과, 전면 기판에 대항되게 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이의 영상이 표시되는 유효 영역(Active Area)에서는 유효 방전 셀을 구획하고, 유효 영역의 외곽에 배치되는 더미 영역(Dummy Area)에서는 유효 방전 셀과 진행 경로가 다른 더미 방전 셀을 구획하는 격벽을 포함하고, 유효 방전 셀에는 서로 다른 전극인 제 1 전극 및 제 2 전극이 각각 배치되고, 더미 방전 셀에는 서로 동일 전극인 제 1 전극 및 제 1 전극 또는 제 2 전극 및 제 2 전극이 각각 배치되는 것을 특징으로 한다.Plasma display panel according to an embodiment of the present invention for achieving the above object is a front substrate formed with the first electrode and the second electrode parallel to each other, the rear substrate and the front substrate and the rear substrate disposed to be opposed to the front substrate In the active area in which the image between the display area is divided, the effective discharge cell is partitioned, and in the dummy area disposed outside the effective area, a partition wall partitioning the dummy discharge cell having a different path from the effective discharge cell is used. And a first electrode and a second electrode, which are different electrodes, are disposed in the effective discharge cell, respectively, and a first electrode and a first electrode or a second electrode, and a second electrode, which are the same electrode, are disposed in the dummy discharge cell, respectively. It is characterized by.

또한, 유효 방전 셀 중 적어도 하나의 크기와 더미 방전 셀 중 적어도 하나의 크기는 실질적으로 동일할 수 있다.In addition, the size of at least one of the effective discharge cells and the size of at least one of the dummy discharge cells may be substantially the same.

또한, 전면 기판의 상부의 더미 영역과 대응되는 위치에는 블랙 층(Black Layer)이 더 형성될 수 있다.In addition, a black layer may be further formed at a position corresponding to the dummy region on the front substrate.

또한, 유효 방전 셀의 진행 경로와 더미 방전 셀의 진행 경로는 나란할 수 있다.In addition, the traveling path of the effective discharge cell and the traveling path of the dummy discharge cell may be parallel to each other.

또한, 상술한 목적을 이루기 위한 본 발명이 일실시예에 따른 또 다른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판과, 전면 기판에 대항되게 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이의 영상이 표시되는 유효 영역(Active Area)에서 유효 방전 셀을 구획하는 유효 격벽과, 유효 영역의 외곽에 배치되는 더미 영역(Dummy Area)에서 제 1 전극과 제 2 전극 사이 영역의 일부를 가리는 더미 격벽을 포함하는 격벽을 포함하고, 더미 격벽은 더미 방전 셀을 구획하고, 유효 방전 셀에는 서로 다른 전극인 제 1 전극 및 상기 제 2 전극이 각각 배치되고, 더미 방전 셀에는 서로 동일 전극인 제 1 전극 및 제 1 전극 또는 제 2 전극 및 제 2 전극이 각각 배치되는 것을 특징으로 한다.In addition, another plasma display panel according to an embodiment of the present invention for achieving the above object is a front substrate formed with a first electrode and a second electrode parallel to each other, a rear substrate and a front substrate disposed to face the front substrate An effective partition wall defining an effective discharge cell in an active area in which an image between the substrate and the rear substrate is displayed; and an area between a first electrode and a second electrode in a dummy area disposed outside the effective area. A barrier rib including a dummy barrier rib covering a portion of the dummy barrier rib, wherein the dummy barrier rib partitions the dummy discharge cell, and the first discharge electrode and the second electrode are disposed in the effective discharge cell, and the dummy discharge cell is disposed in the dummy discharge cell. A first electrode and a first electrode or a second electrode and a second electrode, which are the same electrode, are disposed, respectively.

또한, 더미 격벽의 폭은 50㎛(마이크로미터)이상 500㎛(마이크로미터)이하일 수 있다.In addition, the width of the dummy partition wall may be 50 µm (micrometer) or more and 500 µm (micrometer) or less.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.Hereinafter, a plasma display panel according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다. 여기, 도 1에서는 본 발명의 일실시예에 따른 플라즈 마 디스플레이 패널의 유효 영역(Active Area)에 대해서 설명하기로 하고, 더미 영역(Dummy Area)에 대해서는 이후에서 보다 상세히 설명하기로 한다.1 is a view for explaining an example of the structure of a plasma display panel according to an embodiment of the present invention. In FIG. 1, an active area of a plasma display panel according to an exemplary embodiment of the present invention will be described, and a dummy area will be described in detail later.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성되는 전면 기판(101)과, 전술한 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 교차하는 제 3 전극(113, X)이 형성되는 후면 기판(111)이 합착되어 이루어질 수 있다.Referring to FIG. 1, a plasma display panel according to an exemplary embodiment of the present invention may include a front substrate 101 on which first electrodes 102 and Y and second electrodes 103 and Z are parallel to each other, and the first substrate described above. The rear substrate 111 formed with the third electrodes 113 and X crossing the electrodes 102 and Y and the second electrodes 103 and Z may be bonded to each other.

전면 기판(101) 상에 형성되는 전극, 예컨대 제 1 전극(102, Y)과 제 2 전극(103, Z)은 방전 공간, 즉 유효 방전 셀(Cell)에서 방전을 발생시키고 아울러 유효 방전 셀의 방전을 유지할 수 있다.The electrodes formed on the front substrate 101, for example, the first electrodes 102 and Y and the second electrodes 103 and Z, generate a discharge in a discharge space, that is, an effective discharge cell, and at the same time, Discharge can be maintained.

이러한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성된 전면 기판(101)의 상부에는 제 1 전극(102, Y)과 제 2 전극(103, Z)을 덮도록 유전체 층, 예컨대 상부 유전체 층(104)이 형성될 수 있다.The dielectric layer covers the first electrode 102 and the second electrode 103 and Z on the front substrate 101 on which the first electrode 102 and the second electrode 103 and Z are formed. For example, upper dielectric layer 104 may be formed.

이러한, 상부 유전체 층(104)은 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.This upper dielectric layer 104 limits the discharge current of the first electrode 102, Y and the second electrode 103, Z and between the first electrode 102, Y and the second electrode 103, Z. Can be insulated.

이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(104) 상부에 증착하는 방법 등을 통해 형성될 수 있다.A protective layer 105 may be formed on the upper surface of the upper dielectric layer 104 to facilitate a discharge condition. The protective layer 105 may be formed through a method of depositing a material such as magnesium oxide (MgO) on the upper dielectric layer 104.

한편, 후면 기판(111) 상에는 전극, 예컨대 제 3 전극(113, X)이 형성되고, 이러한 제 3 전극(113, X)이 형성된 후면 기판(111)의 상부에는 제 3 전극(113, X) 을 덮도록 유전체 층, 예컨대 하부 유전체 층(115)이 형성될 수 있다.Meanwhile, electrodes, for example, third electrodes 113 and X are formed on the rear substrate 111, and third electrodes 113 and X are formed on the rear substrate 111 on which the third electrodes 113 and X are formed. A dielectric layer, such as lower dielectric layer 115, may be formed to cover the gap.

이러한, 하부 유전체 층(115)은 제 3 전극(113, X)을 절연시킬 수 있다.The lower dielectric layer 115 may insulate the third electrodes 113 and X.

이러한 하부 유전체 층(115)의 상부에는 방전 공간 즉, 유효 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 유효 방전 셀이 형성될 수 있다.The upper portion of the lower dielectric layer 115 has a discharge space, that is, a partition wall 112 such as a stripe type, a well type, a delta type, a honeycomb type, etc. for partitioning an effective discharge cell. This can be formed. Accordingly, an effective discharge cell such as red (R), green (G), and blue (B) may be formed between the front substrate 101 and the rear substrate 111.

또한, 적색(R), 녹색(G), 청색(B) 유효 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 유효 방전 셀이 더 형성되는 것도 가능하다.Further, in addition to the red (R), green (G), and blue (B) effective discharge cells, it is also possible to further form white (W) or yellow (Yellow: Y) effective discharge cells.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀의 피치(Pitch)는 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀에서의 색 온도를 맞추기 위해 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀의 피치를 다르게 할 수도 있다.Meanwhile, although the pitches of the red (R), green (G), and blue (B) effective discharge cells in the plasma display panel according to an embodiment of the present invention may be substantially the same, red (R), The pitches of the red (R), green (G) and blue (B) effective discharge cells may be varied to match the color temperature in the green (G) and blue (B) effective discharge cells.

이러한 경우 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀 별로 피치를 모두 다르게 할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀 중 하나 이상의 유효 방전 셀의 피치를 다른 유효 방전 셀의 피치와 다르게 할 수도 있다. 예컨대, 적색(R) 유효 방전 셀의 피치가 가장 작고, 녹색(G) 및 청색(B) 유효 방전 셀의 피치를 적색(R) 유효 방전 셀의 피치보다 크게 할 수도 있을 것이다.In this case, although the pitch may be different for each of the red (R), green (G), and blue (B) effective discharge cells, at least one effective discharge cell among the red (R), green (G), and blue (B) effective discharge cells may be used. The pitch of the cells may be different from that of other effective discharge cells. For example, the pitch of the red (R) effective discharge cells is the smallest, and the pitches of the green (G) and blue (B) effective discharge cells may be larger than the pitch of the red (R) effective discharge cells.

여기서, 녹색(G) 유효 방전 셀의 피치는 청색(B) 유효 방전 셀의 피치와 실질적으로 동일하거나 상이할 수 있다.Here, the pitch of the green (G) effective discharge cells may be substantially the same as or different from the pitch of the blue (B) effective discharge cells.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel according to the exemplary embodiment of the present invention may have not only the structure of the partition wall 112 shown in FIG. 1 but also the structure of the partition wall having various shapes. For example, the partition wall 112 includes a first partition wall 112b and a second partition wall 112a, where the height of the first partition wall 112b and the height of the second partition wall 112a are different from each other. At least one of the first partition wall 112b or the second partition wall 112a, and a channel type partition wall structure having a channel usable as an exhaust passage, at least one of the first partition wall 112b and the second partition wall 112a. Grooved partition wall structure having a groove formed in the groove will be possible.

여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다. 아울러, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 제 1 격벽(112b)에 채널이 형성되거나 홈이 형성될 수 있다.Here, in the case of the differential partition wall structure, the height of the first partition wall 112b among the first partition wall 112b or the second partition wall 112a may be lower than the height of the second partition wall 112a. In addition, in the case of a channel-type partition wall structure or a groove-type partition wall structure, a channel may be formed or a groove may be formed in the first partition wall 112b.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 유효 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.On the other hand, in the plasma display panel according to an embodiment of the present invention, although red (R), green (G), and blue (B) effective discharge cells are shown and described as being arranged on the same line, they are arranged in different shapes. It would also be possible. For example, a Delta type arrangement in which red (R), green (G) and blue (B) effective discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the effective discharge cell may be not only rectangular but also various polygonal shapes such as pentagon and hexagon.

또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 형성될 수 있다.In addition, in FIG. 1, only the case where the partition wall 112 is formed on the rear substrate 111 is illustrated, but the partition wall 112 may be formed on at least one of the front substrate 101 and the rear substrate 111.

여기서, 격벽(112)에 의해 구획된 유효 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.Here, a predetermined discharge gas may be filled in the effective discharge cell partitioned by the partition wall 112.

아울러, 격벽(112)에 의해 구획된 유효 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In addition, a phosphor layer 114 for emitting visible light for image display may be formed in the effective discharge cell partitioned by the partition wall 112. For example, red (R), green (G), and blue (B) phosphor layers may be formed.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, it is also possible to further form a white (W) and / or yellow (Y) phosphor layer.

또한, 적색(R), 녹색(G), 청색(B) 유효 방전 셀의 형광체 층(114)은 두께(Width)가 실질적으로 동일하거나 하나 이상에서 상이할 수 있다. 예를 들어, 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀 중 적어도 어느 하나의 유효 방전 셀에서의 형광체 층(114)의 두께가 다른 유효 방전 셀과 상이한 경우에는 녹색(G) 또는 청색(B) 유효 방전 셀에서의 형광체 층(114)의 두께가 적색(R) 유효 방전 셀에서의 형광체 층(114)의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 유효 방전 셀에서의 형광체 층(114)의 두께는 청색(B) 유효 방전 셀에서의 형광체 층(114)의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the phosphor layers 114 of the red (R), green (G), and blue (B) effective discharge cells may have substantially the same thickness or may differ from one or more. For example, when the thickness of the phosphor layer 114 in at least one of the red (R), green (G), and blue (B) effective discharge cells is different from other effective discharge cells, green (G) ) Or the thickness of the phosphor layer 114 in the blue (B) effective discharge cell may be thicker than the thickness of the phosphor layer 114 in the red (R) effective discharge cell. Here, the thickness of the phosphor layer 114 in the green (G) effective discharge cell may be substantially the same as or different from the thickness of the phosphor layer 114 in the blue (B) effective discharge cell.

한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the above description, only one example of the plasma display panel according to an exemplary embodiment of the present invention is illustrated and described. However, the present invention is not limited to the plasma display panel having the above-described structure. For example, the description hereinabove illustrates only the case where the top dielectric layer number 104 and the bottom dielectric layer number 115 are each one layer, but one or more of these top dielectric layers and bottom dielectric layers may be a plurality of layers. It can also be layered.

아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.In addition, a black layer (not shown) may be further formed on the upper part of the partition wall 112 to prevent reflection of the external light due to the partition wall number 112.

또한, 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 블랙 층(미도시)이 더 형성되는 것도 가능하다.In addition, a black layer (not shown) may be further formed at a specific position on the front substrate 101 corresponding to the partition wall 112.

또한, 후면 기판(111) 상에 형성되는 제 3 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 유효 방전 셀 내부에서의 폭이나 두께가 유효 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 유효 방전 셀 내부에서의 폭이나 두께가 유효 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the third electrode 113 formed on the rear substrate 111 may have substantially the same width or thickness, but the width or thickness inside the effective discharge cell is different from the width or thickness outside the effective discharge cell. Could be For example, the width or thickness inside the effective discharge cell may be wider or thicker than that outside the effective discharge cell.

이와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.As such, the structure of the plasma display panel according to the exemplary embodiment may be variously changed.

다음, 도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면이다.Next, FIG. 2 is a figure for demonstrating an example in the case where at least one of a 1st electrode or a 2nd electrode is a some layer.

도 2를 살펴보면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 복수의 층, 예컨대 두 개의 층(Layer)으로 이루어질 수 있다.Referring to FIG. 2, at least one of the first electrode 102 or the second electrode 103 may be formed of a plurality of layers, for example, two layers.

예를 들면, 광 투과율 및 전기 전도도를 고려하면 유효 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 은(Ag)과 같은 실질적으로 불투명한 재질을 포함하는 버스 전극(102b, 103b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 재질을 포함하는 투명 전극(102a, 103a)을 포함할 수 있다.For example, considering light transmittance and electrical conductivity, at least one of the first electrode 102 and the second electrode 103 may be formed of silver in order to emit light generated in the effective discharge cell to the outside and to secure driving efficiency. Bus electrodes 102b and 103b including a substantially opaque material such as (Ag) and transparent electrodes 102a and 103a including a transparent material such as transparent indium tin oxide (ITO). have.

이와 같이, 제 1 전극(102)과 제 2 전극(103)이 투명 전극(102a, 103a)을 포함하면, 유효 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출될 수 있다.As such, when the first electrode 102 and the second electrode 103 include the transparent electrodes 102a and 103a, visible light generated in the effective discharge cell can be effectively emitted when emitted to the outside of the plasma display panel. have.

아울러, 제 1 전극(102)과 제 2 전극(103)이 버스 전극(102b, 103b)을 포함하면, 제 1 전극(102)과 제 2 전극(103)이 투명 전극(102a, 103a)만을 포함하는 경우에는 투명 전극(102a, 103a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있는데, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(102a, 103a)의 낮은 전기 전도도를 보상할 수 있다.In addition, when the first electrode 102 and the second electrode 103 include the bus electrodes 102b and 103b, the first electrode 102 and the second electrode 103 include only the transparent electrodes 102a and 103a. In this case, the driving efficiency may decrease because the electrical conductivity of the transparent electrodes 102a and 103a is relatively low, and the low electrical conductivity of the transparent electrodes 102a and 103a that may cause such a reduction in driving efficiency may be compensated. Can be.

이와 같이 제 1 전극(102)과 제 2 전극(103)이 버스 전극(102b, 103b)을 포함하는 경우에, 버스 전극(102b, 103b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에 블랙 층(Black Layer : 220, 221)이 더 구비될 수 있다.As described above, in the case where the first electrode 102 and the second electrode 103 include the bus electrodes 102b and 103b, the transparent electrodes 102a, in order to prevent reflection of external light by the bus electrodes 102b and 103b, may be used. Black layers 220 and 221 may be further provided between the 103a and the bus electrodes 102b and 103b.

다음, 도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면이다.Next, FIG. 3 is a figure for explaining an example in the case where at least one of a 1st electrode or a 2nd electrode is a single layer.

도 3을 살펴보면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 단일 층(One Layer)이다. 예를 들면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 앞선 도 2에서 번호 102a 또는 103a의 투명 전극이 생략된(ITO-Less) 전극일 수 있다.Referring to FIG. 3, the first electrodes 102 and Y and the second electrode 103 and Z are one layer. For example, the first electrodes 102 and Y and the second electrodes 103 and Z may be electrodes (ITO-Less) in which the transparent electrode of number 102a or 103a is omitted in FIG. 2.

이러한, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 실질 적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 아울러 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다.At least one of the first electrode 102 and the second electrode 103 and the second electrode 103 and Z may include an electrically conductive metal material that is substantially opaque. For example, it may include a material having excellent electrical conductivity such as silver (Ag), copper (Cu), aluminum (Al), and the like, and a material having a lower cost than a transparent material such as indium tin oxide (ITO). .

아울러, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 도 1의 번호 104의 상부 유전체 층보다 색이 어두울 수 있다.In addition, at least one of the first electrode 102 (Y) or the second electrode 103 (Z) may be darker in color than the upper dielectric layer 104 of FIG. 1.

이와 같이, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나가 단일 층인 경우는 앞선 도 2의 경우에 비해 제조 공정이 더 단순하다. 예를 들면, 앞선 도 2의 경우에서는 제 1 전극(102, Y)과 제 2 전극(103, Z)의 형성 공정 시 투명 전극(102a, 103a)을 형성한 이후에 버스 전극(102b, 103b)을 또 다시 형성하여야 하지만, 여기 도 3의 경우는 단일 층 구조이기 때문에 한 번의 공정으로 제 1 전극(102, Y)과 제 2 전극(103, Z)을 형성할 수 있다.As such, when at least one of the first electrode 102 and the second electrode 103 and Z is a single layer, the manufacturing process is simpler than in the case of FIG. 2. For example, in the case of FIG. 2, the bus electrodes 102b and 103b are formed after the transparent electrodes 102a and 103a are formed in the process of forming the first electrodes 102 and Y and the second electrodes 103 and Z. 3 again, the first electrode 102 and Y and the second electrode 103 and Z can be formed in one step because the single layer structure of FIG.

또한, 도 3과 같이 제 1 전극(102, Y)과 제 2 전극(103, Z)을 단일 층으로 형성하게 되면 제조 공정이 단순해지는 것과 함께 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 투명한 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있다.In addition, as shown in FIG. 3, when the first electrodes 102 and Y and the second electrodes 103 and Z are formed in a single layer, the manufacturing process is simplified and relatively expensive indium-tin-oxide (ITO) or the like. Since it is not necessary to use a transparent material of the manufacturing cost can be reduced.

한편, 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 전면 기판(101) 사이에는 전면 기판(101)의 변색을 방지하며 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 어느 하나보다 더 어두운 색을 갖는 블랙 층(Black Layer : 300a, 300b)이 더 구비될 수 있다. 즉, 전면 기판(101)과 제 1 전극(102, Y) 또는 제 2 전극(103, Z)이 직접 접촉하는 경우에는 제 1 전극(102, Y) 또는 제 2 전극(103, Z)과 직접 접촉하는 전면 기판(101)의 일정 영역이 황색 계열로 변색되는 마이그레이션(Migration) 현상이 발생할 수 있는데, 블랙 층(300a, 300b)은 이러한 마이그레이션 현상을 방지함으로써 전면 기판(101)의 변색을 방지할 수 있는 것이다.Meanwhile, the discoloration of the front substrate 101 is prevented between the first electrodes 102 and Y and the second electrodes 103 and Z and the front substrate 101, and the first electrodes 102 and Y or the second electrode ( Black layers 300a and 300b having a darker color than at least one of 103 and Z may be further provided. That is, when the front substrate 101 and the first electrode 102, Y or the second electrode 103, Z directly contact each other, the first substrate 102, Y or the second electrode 103, Z may be directly contacted. Migration phenomenon may occur in which a predetermined area of the front substrate 101 in contact with the yellow color is changed, and the black layers 300a and 300b may prevent the migration of the front substrate 101 by preventing the migration phenomenon. It can be.

이러한 블랙 층(300a, 300b)은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Rb)을 포함할 수 있다.The black layers 300a and 300b may include a black material having a substantially dark color, for example, ruthenium (Rb).

이와 같이, 전면 기판(101)과 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 사이에 블랙 층(300a, 300b)을 구비하게 되면, 제 1 전극(102, Y)과 제 2 전극(103, Z)이 반사율이 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.As such, when the black layers 300a and 300b are provided between the front substrate 101, the first electrodes 102 and Y, and the second electrodes 103 and Z, the first electrodes 102 and Y are separated from each other. Even if the second electrodes 103 and Z are made of a material having high reflectance, generation of reflected light can be prevented.

다음, 도 4는 더미 영역과 유효 영역에 대해 설명하기 위한 도면이다.4 is a diagram for explaining the dummy region and the effective region.

도 4를 살펴보면, 플라즈마 디스플레이 패널에는 영상이 표시되는 유효 영역(410)과 영상 표시에 기여하지 않는 더미 영역(400)을 포함할 수 있다. 여기서, 유효 영역에 대해서는 앞선 도 1 내지 도 3의 통해 보다 상세히 설명하였음으로 중복되는 설명은 생략하기로 한다.Referring to FIG. 4, the plasma display panel may include an effective area 410 in which an image is displayed and a dummy area 400 that does not contribute to the image display. Here, the effective region is described in more detail with reference to FIGS. 1 to 3, and thus redundant descriptions thereof will be omitted.

더미 영역(400)은 유효 영역(410)의 둘레에 배치될 수 있다. 그리고 더미 영역(400)은 유효 영역(410)의 구조적 안정성을 확보하거나 또는 유효 영역에서의 동작 안정성을 확보하기 위해 형성될 수 있다.The dummy area 400 may be disposed around the effective area 410. The dummy region 400 may be formed to ensure structural stability of the effective region 410 or to ensure operational stability in the effective region.

다음, 도 5는 유효 영역과 더미 영역에서의 유효 방전 셀에 대해 설명하기 위한 도면이다.Next, FIG. 5 is a diagram for explaining the effective discharge cells in the effective area and the dummy area.

도 5를 살펴보면, 격벽(500)은 전면 기판(미도시)과 후면 기판(미도시)의 사이의 영상이 표시되는 유효 영역(410)에서는 유효 방전 셀(R, G, B)을 구획하고, 유효 영역의 외곽에 배치되는 더미 영역(400)에서는 유효 방전 셀(R, G, B)과 진행 경로가 다른 더미 방전 셀(D)을 구획할 수 있다. 즉, 유효 방전 셀(R, G, B)과 더미 방전 셀(D)의 진행경로가 서로 다르다. 또는, 유효 방전 셀의 진행 경로와 더미 방전 셀의 진행 경로는 나란할 수 있다.Referring to FIG. 5, the partition wall 500 partitions the effective discharge cells R, G, and B in the effective area 410 in which an image between the front substrate and the rear substrate is displayed. In the dummy region 400 disposed outside the effective region, the dummy discharge cells D having different travel paths from the effective discharge cells R, G, and B may be divided. In other words, the advance paths of the effective discharge cells R, G, and B and the dummy discharge cells D are different from each other. Alternatively, the traveling path of the effective discharge cell and the traveling path of the dummy discharge cell may be parallel to each other.

여기서, 유효 방전 셀은 적색(R) 유효 방전 셀, 녹색(G) 유효 방전 셀, 청색(B) 유효 방전 셀로 표시하였고, 나머지는 더미 방전 셀(D)로 표시하였다.Here, the effective discharge cells are represented by red (R) effective discharge cells, green (G) effective discharge cells, and blue (B) effective discharge cells, and the rest are represented by dummy discharge cells (D).

또한, 유효 방전 셀(R, G, B)을 구획하는 격벽(500)을 유효 격벽이라 할 수 있고, 더미 방전 셀(D)을 구획하는 격벽(500)을 더미 격벽이라 할 수 있다.In addition, the partition 500 which partitions the effective discharge cells R, G, and B can be called an effective partition, and the partition 500 which partitions the dummy discharge cell D can be called a dummy partition.

다음, 도 6a 내지 도 6b는 유효 방전 셀과 더미 방전 셀에서의 전극의 배치에 관해 설명하기 위한 도면이다.6A to 6B are diagrams for explaining the arrangement of electrodes in the effective discharge cell and the dummy discharge cell.

먼저, 도 6a를 살펴보면 더미 방전 셀(610)의 진행경로와 유효 방전 셀(600)의 진행경로가 달라짐에 따라, 더미 방전 셀(610) 내에서의 전극의 배치와 유효 방전 셀(600) 내에서의 전극의 배치가 달라질 수 있다.First, referring to FIG. 6A, as the traveling path of the dummy discharge cell 610 and the traveling path of the effective discharge cell 600 are different, the arrangement of electrodes in the dummy discharge cell 610 and the inside of the effective discharge cell 600 are different. The placement of the electrodes in can vary.

예를 들면, 여기 도 6a에서와 같이 유효 방전 셀(600) 내에서는 각각 제 1 전극(Ya, Ya+1)과 제 2 전극(Za, Za+1)이 함께 배치될 수 있다. 예를 들면, 하나의 유효 방전 셀(600)에서는 Ya 제 1 전극과 Za 제 2 전극이 함께 배치된다. 반면에, 더미 방전 셀(610) 내에서는 한 종류의 전극만이 배치될 수 있다. 예컨대 더미 방전 셀(610) 내에서는 제 2 전극(Za, Za+1)만이 배치될 수 있다.For example, in the effective discharge cell 600 as shown in FIG. 6A, the first electrodes Ya and Ya + 1 and the second electrodes Za and Za + 1 may be disposed together, respectively. For example, in one effective discharge cell 600, the Ya first electrode and the Za second electrode are disposed together. On the other hand, only one type of electrode may be disposed in the dummy discharge cell 610. For example, only the second electrodes Za and Za + 1 may be disposed in the dummy discharge cell 610.

다음, 도 6b를 살펴보면 더미 방전 셀(610)의 진행경로와 유효 방전 셀(600)의 진행경로가 달라짐에 따라, 유효 영역의 외곽에 배치되는 더미 영역(Dummy Area)에서 제 1 전극(620)과 제 2 전극(630) 사이 영역의 일부를 가릴 수 있다.Next, referring to FIG. 6B, as the traveling path of the dummy discharge cell 610 and the traveling path of the effective discharge cell 600 are different, the first electrode 620 in the dummy area disposed outside the effective area. A portion of the region between the second electrode 630 and the second electrode 630 may be covered.

예를 들면, 유효 영역에서는 (a)와 같이 유효 격벽(640)에 의해 구획된 공간에 대응되는 위치에서 제 1 전극(620)과 제 2 전극(630)이 마주보도록 배치될 수 있다.For example, in the effective area, the first electrode 620 and the second electrode 630 may be disposed to face each other at a position corresponding to the space partitioned by the effective partition wall 640 as shown in (a).

반면에, 더미 영역에서는 (b)와 같이 제 1 전극(620)과 제 2 전극(630)의 사이 영역의 일부를 더미 격벽(650)이 가리도록 배치될 수 있다. 여기서, 더미 격벽(650)의 폭(W)은 50㎛(마이크로미터)이상 500㎛(마이크로미터)이하로 설정될 수 있다.On the other hand, in the dummy region, as shown in (b), a portion of the region between the first electrode 620 and the second electrode 630 may be disposed to cover the dummy partition wall 650. Here, the width W of the dummy partition wall 650 may be set to 50 μm (micrometer) or more and 500 μm (micrometer) or less.

다음, 도 7은 유효 영역과 더미 영역에서의 방전 개시 전압에 대해 설명하기 위한 도면이다. 여기, 도 7에서는 제 1 전극과 제 2 전극 사이에서 방전이 발생할 수 있는 방전 개시 전압을 나타내고 있음을 미리 밝힌다.Next, FIG. 7 is a diagram for explaining discharge start voltages in the effective area and the dummy area. Here, FIG. 7 shows in advance that the discharge start voltage at which discharge can occur between the first electrode and the second electrode is shown.

도 7을 살펴보면, 유효 영역에서는 제 1 전극과 제 2 전극 사이의 전압이 대략 225V이상이 되는 경우에 제 1 전극과 제 2 전극의 사이에서 방전이 발생할 수 있다. 즉, 방전 개시 전압(Firing Voltage)이 대략 225V인 것이다.Referring to FIG. 7, in the effective region, when the voltage between the first electrode and the second electrode is about 225 V or more, discharge may occur between the first electrode and the second electrode. That is, the discharge starting voltage (Firing Voltage) is approximately 225V.

반면에, 더미 영역에서는 앞선 도 6a와 같이 더미 방전 셀 내에 동일한 두 개의 전극만이 배치되거나 또는 도 6b의 (b)에서와 같이 제 1 전극과 제 2 전극 사이의 영역의 일부를 더미 격벽이 가리기 때문에 제 1 전극과 제 2 전극 사이의 전압이 대략 400V이상이 되는 경우에 제 1 전극과 제 2 전극의 사이에서 방전이 발생할 수 있다. 즉, 방전 개시 전압이 대략 400V인 것이다. 이에 따라, 더미 영역에서는 구동 시 방전이 발생할 가능성이 매우 낮아진다.On the other hand, in the dummy region, only two identical electrodes are disposed in the dummy discharge cell as shown in FIG. 6A or the dummy partition wall covers a part of the region between the first electrode and the second electrode as shown in FIG. 6B (b). Therefore, when the voltage between the first electrode and the second electrode becomes approximately 400V or more, discharge may occur between the first electrode and the second electrode. That is, the discharge start voltage is approximately 400V. Accordingly, the possibility of discharge occurring during driving in the dummy region is very low.

또한, 더미 격벽(650)의 폭(W)을 50㎛(마이크로미터)이상 500㎛(마이크로미터)이하로 설정하게 되면, 더미 영역에서의 제 1 전극과 제 2 전극 사이의 방전 개시 전압을 더욱 상승시킬 수 있고, 이에 따라 더미 영역에서 구동 시 방전이 발생할 가능성을 더욱 낮출 수 있다.Further, when the width W of the dummy partition wall 650 is set to 50 µm (micrometer) or more and 500 µm (micrometer) or less, the discharge start voltage between the first electrode and the second electrode in the dummy region is further increased. It is possible to raise, thereby further lowering the possibility of discharge occurring when driving in the dummy region.

따라서 더미 영역에서 방전이 발생하는 것을 억제함으로써 콘트라스트(Contrast) 특성이 악화되는 것을 방지하며 아울러, 구현되는 영상의 화질이 악화되는 것을 방지할 수 있다.Accordingly, by suppressing the discharge in the dummy region, it is possible to prevent the contrast characteristic from deteriorating and to prevent the image quality of the image to be implemented from being deteriorated.

다음, 도 8은 유효 영역과 더미 영역에서의 방전 셀의 다른 일례에 대해 설명하기 위한 도면이다.8 is a diagram for explaining another example of the discharge cells in the effective area and the dummy area.

도 8을 살펴보면, 이상의 설명에서는 더미 영역에서 더미 방전 셀(D)의 진행경로는 서로 동일한 경우만을 도시하고 있지만, 적어도 하나의 더미 방전 셀(D)의 진행 경로가 다른 더미 방전 셀(D)의 진행 경로와 다를 수 있다.Referring to FIG. 8, in the above description, only the paths of the dummy discharge cells D in the dummy region are the same, but the paths of the at least one dummy discharge cell D are different from each other. It may be different from the progress path.

예를 들면, 여기 도 8에서와 같이 각각의 더미 방전 셀(D)의 진행경로는 서로 다를 수 있다.For example, as shown in FIG. 8, the traveling paths of the dummy discharge cells D may be different from each other.

다음, 도 9a 내지 도 9b는 유효 영역과 더미 영역에서의 방전 셀의 또 다른 일례에 대해 설명하기 위한 도면이다.9A to 9B are diagrams for explaining still another example of the discharge cells in the effective region and the dummy region.

먼저, 도 9a를 살펴보면 유효 영역에서의 유효 방전 셀(900)의 크기와 더미 영역에서의 더미 방전 셀(910)의 크기는 다를 수 있다.First, referring to FIG. 9A, the size of the effective discharge cell 900 in the effective region and the size of the dummy discharge cell 910 in the dummy region may be different.

예를 들면, 유효 방전 셀(900)의 가로 방향의 길이가 제 1 길이(d1)이고, 세로 방향의 길이가 제 2 길이(d2)라고 가정하면, 더미 방전 셀(910)의 가로 방향의 길이는 제 1 길이(d1)보다는 짧은 제 3 길이(d3)일 수 있고, 또는 더미 방전 셀(910)의 세로 방향의 길이는 제 2 길이(d2)보다는 짧은 제 4 길이(d4)일 수 있다.For example, assuming that the horizontal length of the effective discharge cell 900 is the first length d1 and the vertical length is the second length d2, the length of the dummy discharge cell 910 in the horizontal direction is assumed. May be a third length d3 shorter than the first length d1, or the length of the dummy discharge cell 910 in the longitudinal direction may be a fourth length d4 shorter than the second length d2.

이와 같이, 더미 방전 셀(910)의 크기를 유효 방전 셀(900)의 크기에 비해 더 작게 하면 더미 영역에서 제 1 전극과 제 2 전극 사이의 방전 개시 전압을 더욱 상승시킬 수 있다.As such, when the size of the dummy discharge cell 910 is smaller than the size of the effective discharge cell 900, the discharge start voltage between the first electrode and the second electrode in the dummy region may be further increased.

다음, 도 9b를 살펴보면 유효 영역에서의 유효 방전 셀(920)의 가로 방향의 길이(d1)보다 더미 영역에서의 더미 방전 셀(930)의 가로 방향의 길이(d3)보다 더 짧을 수 있다. 여기서, 유효 방전 셀(920)의 세로 방향의 길이(d2)는 더미 방전 셀(930)의 세로 방향의 길이(d4)와 실질적으로 동일할 수 있다.Next, referring to FIG. 9B, the length d1 of the effective discharge cell 920 in the effective area may be shorter than the length d3 of the dummy discharge cell 930 in the dummy area. Here, the length d2 in the vertical direction of the effective discharge cell 920 may be substantially the same as the length d4 in the vertical direction of the dummy discharge cell 930.

이와 같이, 더미 방전 셀(930)의 크기를 유효 방전 셀(920)의 크기보다 더 크게 하는 것도 가능한 것이다.In this manner, the size of the dummy discharge cell 930 may be larger than that of the effective discharge cell 920.

다음, 도 10은 더미 영역과 대응되는 위치에 형성되는 블랙 층에 대해 설명하기 위한 도면이다.Next, FIG. 10 is a diagram for describing a black layer formed at a position corresponding to the dummy region.

도 10을 살펴보면, 전면 기판(1000)의 상부의 더미 영역과 대응되는 위치에 블랙 층(Black Layer, 1050)이 더 형성될 수 있다. 즉, 전면 기판(1000)의 일부 영역에 블랙 층(1050)을 형성함으로써 더미 영역을 가리는 것이다.Referring to FIG. 10, a black layer 1050 may be further formed at a position corresponding to the dummy region on the top of the front substrate 1000. That is, the black layer 1050 is formed in a portion of the front substrate 1000 to cover the dummy region.

그러면, 더미 영역에서 방전이 발생하다라도 더미 영역에서 발생한 광이 외부로 방출되는 것을 방지하며, 아울러 더미 영역에서의 반사광의 발생을 방지함으로써 콘트라스트 특성을 더욱 향상시킬 수 있다.Then, even when the discharge occurs in the dummy region, the light generated in the dummy region is prevented from being emitted to the outside, and the contrast characteristic can be further improved by preventing the generation of the reflected light in the dummy region.

여기서, 설명하지 않은 번호 1010은 후면 기판이고, 1020은 실재 층(Seal Layer)이고, 1030은 격벽이고, 1040은 형광체 층이다.Here, reference numeral 1010 denotes a rear substrate, 1020 denotes a real layer, 1030 denotes a partition, and 1040 denotes a phosphor layer.

다음, 도 11은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 11 is a diagram for describing an image frame for implementing gradation of an image in a plasma display panel according to an exemplary embodiment of the present invention.

또한, 도 12는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.12 is a view for explaining an example of the operation of the plasma display panel according to an embodiment of the present invention.

먼저, 도 11을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.First, referring to FIG. 11, an image frame for implementing gray levels of an image in a plasma display panel according to an embodiment of the present invention may be divided into a plurality of subfields having different emission counts.

아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not illustrated, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing all discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period (Sustain Period) that implements.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 11과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.For example, in the case where an image is to be displayed with 256 gray levels, for example, one image frame is divided into eight subfields SF1 to SF8 as shown in FIG. 11, and each of the eight subfields SF1 to SF8, respectively. Can be subdivided into a reset period, an address period and a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.A plasma display panel according to an embodiment of the present invention uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display an image of 1 second. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.

여기 도 11에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 11, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.

또한, 여기 도 11에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 11, subfields are arranged in the order of increasing magnitude of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.

다음, 도 12를 살펴보면 앞선 도 11과 같은 영상 프레임에 포함된 복수의 서 브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례가 나타나 있다.Next, referring to FIG. 12, an example of an operation of a plasma display panel according to an exemplary embodiment of the present invention in any one of a plurality of subfields included in an image frame as shown in FIG. 11 is shown.

먼저, 리셋 기간 이전의 프리(Pre) 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호가 공급될 수 있다.First, the first ramp-down signal may be supplied to the first electrode Y in the pre-reset period before the reset period.

아울러, 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 프리(Pre) 서스테인 신호가 제 2 전극(Z)에 공급될 수 있다.In addition, while the first falling ramp signal is supplied to the first electrode Y, a pre-sustain signal in a polarity opposite to the first falling ramp signal may be supplied to the second electrode Z.

여기서, 제 1 전극(Y)에 공급되는 제 1 하강 램프 신호는 제 10 전압(V10)까지 점진적으로 하강할 수 있다.Here, the first falling ramp signal supplied to the first electrode Y may gradually fall to the tenth voltage V10.

아울러, 프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지할 수 있다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압일 수 있다.In addition, the pre-sustain signal can keep the pre-sustain voltage Vpz substantially constant. Here, the pre-sustain voltage Vpz may be a voltage of the sustain signal SUS supplied in a subsequent sustain period, that is, a voltage approximately equal to the sustain voltage Vs.

이와 같이, 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되고, 이와 함께 제 2 전극(Z)에 프리 서스테인 신호가 공급되면 제 1 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 제 1 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 제 1 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 음(-)의 벽 전하가 쌓일 수 있다.As such, when the first falling ramp signal is supplied to the first electrode Y and the presuspension signal is supplied to the second electrode Z in the pre-reset period, a wall of a predetermined polarity is formed on the first electrode Y. Wall charges are accumulated, and wall charges of opposite polarity to the first electrode Y are accumulated on the second electrode Z. For example, positive wall charges may be accumulated on the first electrode Y, and negative wall charges may be accumulated on the second electrode Z.

이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.This makes it possible to generate a set-up discharge of sufficient intensity in the subsequent reset period, which in turn makes it possible to perform the initialization sufficiently stably.

아울러, 리셋 기간에서 제 1 전극(Y)으로 공급되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.In addition, even when the voltage of the rising ramp signal Ramp-Up supplied to the first electrode Y becomes smaller in the reset period, it is possible to generate the setup discharge of sufficient intensity.

구동 시간을 확보하는 관점에서 영상 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 영상 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.From the viewpoint of securing the driving time, a pre-reset period is included before the reset period in the subfields arranged first in time among the subfields of the image frame, or before the reset period in two or three subfields of the subfields of the image frame. It is also possible to include a pre-reset period.

또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능하다.Alternatively, this pre-reset period may be omitted in all subfields.

프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 공급될 수 있다.After the pre-reset period, in a set-up period of a reset period for initialization, a ramp-up signal in a direction opposite to that of the first falling ramp signal may be supplied to the first electrode Y.

여기서, 상승 램프 신호는 제 20 전압(V20)부터 제 30 전압(V30)까지 제 1 기울기로 점진적으로 상승하는 제 1 상승 램프 신호와 제 30 전압(V30)부터 제 40 전압(V40)까지 제 2 기울기로 상승하는 제 2 상승 램프 신호를 포함할 수 있다.Here, the rising ramp signal may include a first rising ramp signal gradually increasing with a first slope from the twentieth voltage V20 to the thirtieth voltage V30 and the second rising ramp signal from the thirtieth voltage V30 to the forty-th voltage V40. It may include a second rising ramp signal rising to the slope.

이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.In this setup period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.

여기서, 제 2 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만한 것이 바람직하다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다.Here, it is preferable that the second slope of the second rising ramp signal is gentler than the first slope. As such, when the second slope is made gentler than the first slope, the voltage is increased relatively quickly until the setup discharge occurs, and the voltage is increased relatively slowly while the setup discharge occurs. The amount of light generated by the setup discharge can be reduced.

이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.Accordingly, the contrast characteristic can be improved.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호가 제 1 전극(Y)에 공급될 수 있다.In a set-down period after the set-up period, a second ramp-down signal in a direction opposite to that of the ramp ramp signal may be supplied to the first electrode Y after the ramp ramp signal.

여기서, 제 2 하강 램프 신호는 제 20 전압(V20)부터 제 50 전압(V50)까지 점진적으로 하강할 수 있다.Here, the second falling ramp signal may gradually fall from the 20th voltage V20 to the 50th voltage V50.

이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As a result, weak erase discharge, that is, set-down discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.

다음, 도 13a 내지 도 13b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.Next, FIGS. 13A to 13B are diagrams for describing another form of the rising ramp signal or the second falling ramp signal.

먼저, 도 13a를 살펴보면, 상승 램프 신호는 제 30 전압(V30)까지는 급격히 상승한 이후에 제 30 전압(V30)부터 제 40 전압(V40)까지 점진적으로 상승하는 형태이다.First, referring to FIG. 13A, the rising ramp signal gradually increases from the thirtieth voltage V30 to the forty-th voltage V40 after rapidly rising to the thirtieth voltage V30.

이와 같이, 상승 램프 신호는 도 12에서와 같이 두 단계에 걸쳐 서로 다른 기울기로 점진적으로 상승하는 것도 가능하고, 여기 도 13a에서와 같이 하나의 단계에서 점진적으로 상승하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.In this manner, the rising ramp signal may be gradually raised at different inclinations over two stages as shown in FIG. 12, and may be gradually raised in one stage as shown in FIG. 13A, in various forms. It is possible to change.

다음, 도 13b를 살펴보면 제 2 하강 램프 신호는 제 30 전압(V30)에서부터 전압이 점진적으로 하강하는 형태이다.Next, referring to FIG. 13B, the second falling ramp signal has a form in which the voltage gradually decreases from the thirtieth voltage V30.

이와 같이, 제 2 하강 램프 신호는 전압이 하강하는 시점을 다르게 변경하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.As described above, the second falling ramp signal may be changed in various forms, such as a different point in time at which the voltage falls.

한편, 리셋 기간 이후의 어드레스 기간에서는 제 2 하강 램프 신호의 제 50 전압(V50)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극(Y)에 공급될 수 있다.Meanwhile, in the address period after the reset period, a scan bias signal that substantially maintains a voltage higher than the 50 th voltage V50 of the second falling ramp signal may be supplied to the first electrode Y. FIG.

아울러, 스캔 바이어스 신호로부터 스캔 전압(ΔVy)만큼 하강하는 스캔 신호(Scan)가 모든 제 1 전극(Y1~Yn)에 공급될 수 있다.In addition, the scan signal Scan, which decreases from the scan bias signal by the scan voltage ΔVy, may be supplied to all of the first electrodes Y1 to Yn.

예를 들면, 복수의 제 1 전극(Y) 중 첫 번째 제 1 전극(Y1)에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 제 1 전극(Y2)에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 제 1 전극(Yn)에는 n 번째 스캔 신호(Scan n)가 공급되는 것이다.For example, the first scan signal Scan 1 is supplied to the first first electrode Y1 of the plurality of first electrodes Y, and then the second scan signal (2) is applied to the second first electrode Y2. Scan 2) is supplied, and the n-th scan signal Scan n is supplied to the n-th first electrode Yn.

한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3 ㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal Scan in at least one subfield may be different from the width of the scan signal Scan in other subfields. For example, the width of the scan signal Scan in the subfield located later in time may be smaller than the width of the scan signal Scan in the subfield located earlier. In addition, the scan signal scan width decreases according to the arrangement order of the subfields gradually, such as 2.6 ms (microseconds), 2.3 ms (microseconds), 2.1 ms (microseconds), 1.9 ms (microseconds), and the like. Or 2.6 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.1 ㎲ (microseconds) ... 1.9 ㎲ (microseconds), 1.9 ㎲ (microseconds) It could be done.

이와 같이, 스캔 신호(Scan)가 제 1 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 제 3 전극(X)에 데이터 전압의 크기(ΔVd)만큼 상승하는 데이터 신호가 공급될 수 있다.As such, when the scan signal Scan is supplied to the first electrode Y, a data signal rising by the magnitude ΔVd of the data voltage may be supplied to the third electrode X to correspond to the scan signal.

이러한 스캔 신호(Scan)와 데이터 신호(Data)가 공급됨에 따라, 스캔 신호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.As the scan signal Scan and the data signal Data are supplied, the voltage difference between the voltage of the scan signal and the data voltage Vd of the data signal and the wall voltage generated by the wall charges generated in the reset period are In addition, address discharge may occur in a discharge cell to which the voltage Vd of the data signal is supplied.

여기서, 어드레스 기간에서 제 2 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극(Z)에 서스테인 바이어스 신호가 공급될 수 있다.Here, a sustain bias signal may be supplied to the second electrode Z to prevent address discharge from becoming unstable due to interference of the second electrode Z in the address period.

여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.Here, the sustain bias signal may maintain a substantially constant sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and greater than the voltage of the ground level GND.

이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극(Y) 및/또는 제 2 전극(Z)에 서스테인 신호(SUS)가 교호적으로 공급될 수 있다. 이러한 서스테인 신호(SUS)는 ΔVs 만큼의 전압의 크기를 가질 수 있다.Thereafter, the sustain signal SUS may be alternately supplied to the first electrode Y and / or the second electrode Z in the sustain period for displaying an image. The sustain signal SUS may have a magnitude of a voltage of ΔVs.

이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면 서 서스테인 신호(SUS)가 공급될 때 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.When the sustain signal SUS is supplied, the discharge cell selected by the address discharge is the first when the sustain voltage SUS is supplied when the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal SUS are added. A sustain discharge, that is, a display discharge, may be generated between the electrode Y and the second electrode Z.

다음, 도 14는 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면이다.Next, FIG. 14 is a diagram for explaining another type of the sustain signal.

도 14를 살펴보면, 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극, 예를 들면 제 1 전극에 양(+)의 서스테인 신호와 음(-)의 서스테인 신호가 번갈아가면서 공급된다.Referring to FIG. 14, a positive sustain signal and a negative sustain signal are alternately supplied to any one of the first electrode Y or the second electrode Z, for example, the first electrode. do.

이와 같이 어느 하나의 전극에 양의 서스테인 신호와 음의 서스테인 신호가 공급되는 동안 나머지 전극, 예컨대 제 2 전극(Z)에는 바이어스 신호가 공급될 수 있다.As such, while a positive sustain signal and a negative sustain signal are supplied to any one electrode, a bias signal may be supplied to the other electrode, for example, the second electrode Z.

여기서, 바이어스 신호는 그라운드 레벨(GND)의 전압을 실질적으로 일정하게 유지할 수 있다.Here, the bias signal may maintain the voltage of the ground level GND substantially constant.

여기 도 14에서와 같이 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에만 서스테인 신호를 공급하는 경우에는 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에 서스테인 신호를 공급하기 위한 회로들이 배치되는 하나의 구동 보드만이 구비되면 된다.As shown in FIG. 14, when the sustain signal is supplied only to one of the first electrode Y and the second electrode Z, one of the first electrode Y and the second electrode Z may be used. Only one driving board in which circuits for supplying a sustain signal is arranged is required.

이에 따라, 구동부의 전체 크기를 줄일 수 있고, 이에 따라 제조 단가를 저감시킬 수 있게 된다.As a result, the overall size of the driving unit can be reduced, thereby reducing the manufacturing cost.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체 적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 더미 영역에 형성되는 더미 방전 셀의 진행경로와 유효 영역에 형성되는 유효 방전 셀의 진행경로를 다르게 함으로써 더미 영역에서 방전이 발생하는 것을 방지하고, 이에 따라 콘트라스트 특성이 저하되는 것을 방지하고 구현되는 영상의 화질이 악화되는 것을 방지할 수 있는 효과가 있다.As described above in detail, in the plasma display panel according to the exemplary embodiment of the present invention, the discharge path in the dummy area is different from the path of the dummy discharge cell formed in the dummy area and the path of the effective discharge cell formed in the effective area. There is an effect that can prevent the occurrence, thereby preventing the degradation of the contrast characteristics and to prevent the deterioration of the image quality of the implemented image.

Claims (6)

서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판;A front substrate having a first electrode and a second electrode parallel to each other; 상기 전면 기판에 대항되게 배치되는 후면 기판; 및A rear substrate disposed opposite the front substrate; And 상기 전면 기판과 후면 기판의 사이의 영상이 표시되는 유효 영역(Active Area)에서는 유효 방전 셀을 구획하고, 상기 유효 영역의 외곽에 배치되는 더미 영역(Dummy Area)에서는 상기 유효 방전 셀과 진행 경로가 다른 더미 방전 셀을 구획하는 격벽;을 포함하고,In the active area where an image between the front substrate and the rear substrate is displayed, an effective discharge cell is divided. In a dummy area disposed outside the effective area, the effective discharge cell and a traveling path are defined. A partition wall partitioning another dummy discharge cell; 상기 유효 방전 셀에는 서로 다른 전극인 상기 제 1 전극 및 상기 제 2 전극이 각각 배치되고,The first electrode and the second electrode which are different electrodes are disposed in the effective discharge cell, respectively. 상기 더미 방전 셀에는 동일한 전극인 상기 제 1 전극끼리 함께 배치되거나, 상기 제 2 전극끼리 함께 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the first electrodes, which are the same electrodes, are disposed together or the second electrodes are disposed together in the dummy discharge cell. 제 1 항에 있어서,The method of claim 1, 상기 유효 방전 셀 중 적어도 하나의 크기와 상기 더미 방전 셀 중 적어도 하나의 크기는 실질적으로 동일한 플라즈마 디스플레이 패널.And a size of at least one of the effective discharge cells and a size of at least one of the dummy discharge cells. 제 1 항에 있어서,The method of claim 1, 상기 전면 기판의 상부의 상기 더미 영역과 대응되는 위치에는 블랙 층(Black Layer)이 더 형성되는 플라즈마 디스플레이 패널.And a black layer is further formed at a position corresponding to the dummy area on the front substrate. 제 1 항에 있어서,The method of claim 1, 상기 유효 방전 셀의 진행 경로와 상기 더미 방전 셀의 진행 경로는 나란한 플라즈마 디스플레이 패널.And a traveling path of the effective discharge cell and a traveling path of the dummy discharge cell. 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판;A front substrate having a first electrode and a second electrode parallel to each other; 상기 전면 기판에 대항되게 배치되는 후면 기판; 및A rear substrate disposed opposite the front substrate; And 상기 전면 기판과 후면 기판의 사이의 영상이 표시되는 유효 영역(Active Area)에서 유효 방전 셀을 구획하는 유효 격벽과, 상기 유효 영역의 외곽에 배치되는 더미 영역(Dummy Area)에서 상기 제 1 전극과 제 2 전극 사이 영역의 일부를 가리는 더미 격벽을 포함하는 격벽;을 포함하고,An effective partition wall for partitioning an effective discharge cell in an active area in which an image between the front substrate and the rear substrate is displayed; and the first electrode in a dummy area disposed outside the effective area. A partition wall including a dummy partition wall covering a part of a region between the second electrodes; 상기 더미 격벽은 더미 방전 셀을 구획하고, The dummy partition wall partitions a dummy discharge cell, 상기 더미 방전 셀에는 동일한 전극인 상기 제 1 전극끼리 함께 배치되거나, 상기 제 2 전극끼리 함께 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the first electrodes, which are the same electrodes, are disposed together or the second electrodes are disposed together in the dummy discharge cell. 제 5 항에 있어서,The method of claim 5, wherein 상기 더미 격벽의 폭은 50㎛(마이크로미터)이상 500㎛(마이크로미터)이하인 플라즈마 디스플레이 패널.And a width of the dummy partition wall is 50 µm or more and 500 µm or less.
KR1020060089570A 2006-09-15 2006-09-15 Plasma Display Panel KR100872363B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060089570A KR100872363B1 (en) 2006-09-15 2006-09-15 Plasma Display Panel
CNA2007101467124A CN101174531A (en) 2006-09-15 2007-08-17 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060089570A KR100872363B1 (en) 2006-09-15 2006-09-15 Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20080024865A KR20080024865A (en) 2008-03-19
KR100872363B1 true KR100872363B1 (en) 2008-12-05

Family

ID=39413046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060089570A KR100872363B1 (en) 2006-09-15 2006-09-15 Plasma Display Panel

Country Status (2)

Country Link
KR (1) KR100872363B1 (en)
CN (1) CN101174531A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021399A (en) * 2002-09-04 2004-03-10 삼성에스디아이 주식회사 Plasma display panel having dummy barrier rib
JP2006134862A (en) * 2004-11-04 2006-05-25 Samsung Sdi Co Ltd Plasma display panel
KR20060080822A (en) * 2005-01-06 2006-07-11 엘지전자 주식회사 Plasma display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021399A (en) * 2002-09-04 2004-03-10 삼성에스디아이 주식회사 Plasma display panel having dummy barrier rib
JP2006134862A (en) * 2004-11-04 2006-05-25 Samsung Sdi Co Ltd Plasma display panel
KR20060080822A (en) * 2005-01-06 2006-07-11 엘지전자 주식회사 Plasma display panel

Also Published As

Publication number Publication date
CN101174531A (en) 2008-05-07
KR20080024865A (en) 2008-03-19

Similar Documents

Publication Publication Date Title
KR100844819B1 (en) Plasma Display Apparatus
KR100811605B1 (en) Plasma Display Panel
KR100872363B1 (en) Plasma Display Panel
KR100820964B1 (en) Plasma display panel
KR100811472B1 (en) Plasma display apparatus
KR100862568B1 (en) Plasma Display Panel
KR100820683B1 (en) Plasma display panel
KR100862566B1 (en) Plasma Display Panel
KR100844827B1 (en) Plasma Display Panel
KR100820963B1 (en) Plasma display panel
JP4685807B2 (en) Plasma display device and driving method thereof
KR100811591B1 (en) Plasma Display Panel
KR100877828B1 (en) Plasma Display Panel
KR20080034381A (en) Plasma display panel
KR100820977B1 (en) Plasma display panel
KR100867585B1 (en) Plasma Display Panel
KR100811485B1 (en) Plasma display panel
KR100784562B1 (en) Plasma display panel
KR100811589B1 (en) Plasma Display Panel
KR20080023610A (en) Plasma display panel
KR20080032773A (en) Plasma display panel
KR20080023609A (en) Plasma display panel
KR20080017204A (en) Plasma display panel
KR100811549B1 (en) Plasma Display Apparatus
KR20080014350A (en) Plasma display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee