KR100811549B1 - Plasma Display Apparatus - Google Patents

Plasma Display Apparatus Download PDF

Info

Publication number
KR100811549B1
KR100811549B1 KR1020060074440A KR20060074440A KR100811549B1 KR 100811549 B1 KR100811549 B1 KR 100811549B1 KR 1020060074440 A KR1020060074440 A KR 1020060074440A KR 20060074440 A KR20060074440 A KR 20060074440A KR 100811549 B1 KR100811549 B1 KR 100811549B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
period
sustain signal
sustain
Prior art date
Application number
KR1020060074440A
Other languages
Korean (ko)
Other versions
KR20080013227A (en
Inventor
김묵희
정윤권
임현재
허용현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060074440A priority Critical patent/KR100811549B1/en
Priority to CN2007101127870A priority patent/CN101140727B/en
Publication of KR20080013227A publication Critical patent/KR20080013227A/en
Application granted granted Critical
Publication of KR100811549B1 publication Critical patent/KR100811549B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Abstract

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것으로, 평균 전력 레벨과 관련하여 서스테인 신호를 변경함으로써 구현되는 영상의 휘도를 증가시키는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Plasma Display Apparatus, and has an effect of increasing brightness of an image implemented by changing a sustain signal in relation to an average power level.

이러한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 제 1 전극과 제 2 전극이 형성된 플라즈마 디스플레이 패널과, 영상 표시를 위한 서스테인 기간에서 제 1 전극 또는 제 2 전극 중 하나 이상으로 서스테인 신호를 공급하고, 평균 전력 레벨(Average Power Level)이 제 1 레벨인 경우에는 제 1 전극 또는 제 2 전극 중 하나 이상으로 제 1 타입 서스테인 신호를 공급하고, 평균 전력 레벨이 제 1 레벨보다 높은 제 2 레벨인 경우에는 제 1 타입 서스테인 신호와 다른 제 2 타입 서스테인 신호를 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급하는 구동부를 포함하고, 여기서 서스테인 신호는 전압 상승 기간, 전압 유지 기간, 전압 하강 기간을 포함하고, 제 2 타입 서스테인 신호의 전압 상승 기간의 길이는 제 1 타입 서스테인 신호의 전압 상승 기간의 길이보다 더 길고, 제 1 타입 서스테인 신호의 전압 하강 기간의 길이는 제 2 타입 서스테인 신호의 전압 하강 기간의 길이보다 더 짧은 것을 특징으로 한다.Such a plasma display device according to an embodiment of the present invention includes a plasma display panel having a first electrode and a second electrode parallel to each other, and a sustain signal to at least one of the first electrode and the second electrode in a sustain period for displaying an image. Supplies a first type sustain signal to at least one of the first electrode and the second electrode when the average power level is the first level, and the second power having the average power level higher than the first level. In the case of a level, a driving unit is configured to supply a second type sustain signal different from the first type sustain signal to at least one of the first electrode and the second electrode, wherein the sustain signal includes a voltage rising period, a voltage holding period, and a voltage falling period. Wherein the length of the voltage rise period of the second type sustain signal is equal to the voltage rise of the first type sustain signal. It is longer than the length of the period, and the length of the voltage drop period of the first type sustain signal is shorter than the length of the voltage drop period of the second type sustain signal.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면.1 is a view for explaining the configuration of a plasma display device according to an embodiment of the present invention.

도 2a 내지 도 2b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 일례에 대해 설명하기 위한 도면.2A to 2B are views for explaining an example of a plasma display panel that can be included in a plasma display device according to an embodiment of the present invention.

도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 3 is a diagram for explaining a frame for implementing gradation of an image in a plasma display device according to an embodiment of the present invention; FIG.

도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.4 is a view for explaining an example of the operation of the plasma display device according to an embodiment of the present invention.

도 5a 내지 도 5b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면.5A to 5B are diagrams for explaining another form of the rising ramp signal or the second falling ramp signal.

도 6은 평균 전력 레벨에 대해 설명하기 위한 도면.6 is a diagram for explaining an average power level.

도 7a 내지 도 7b는 평균 전력 레벨과 관련하여 서스테인 신호를 변경하는 하는 방법의 일례에 대해 설명하기 위한 도면.7A to 7B are diagrams for explaining an example of a method of changing the sustain signal in relation to the average power level.

도 8a 내지 도 8b는 제 1 레벨 또는 제 2 레벨에서의 방전의 형태에 대해 설명하기 위한 도면.8A to 8B are views for explaining the form of discharge at the first level or the second level.

도 9는 서스테인 신호를 공급하기 위한 구동부의 구성의 일례를 설명하기 위 한 도면.9 is a view for explaining an example of the configuration of a drive unit for supplying a sustain signal.

도 10은 도 9의 구동부의 동작의 일례를 설명하기 위한 도면.10 is a view for explaining an example of the operation of the driving unit in FIG. 9;

도 11은 구동부의 또 다른 구성의 일례에 대해 설명하기 위한 도면.11 is a diagram for explaining an example of still another configuration of a drive unit;

<도면의 주요 부분에 대한 번호의 설명><Description of the numbers for the main parts of the drawings>

100 : 플라즈마 디스플레이 패널 110 : 구동부100: plasma display panel 110: driver

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.The present invention relates to a plasma display device (Plasma Display Apparatus).

플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 소정의 구동 신호를 공급하는 구동부를 포함하여 이루어진다.The plasma display apparatus includes a plasma display panel having electrodes formed thereon, and a driving unit supplying predetermined driving signals to the electrodes of the plasma display panel.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.

그리고 구동부는 전극을 통해 방전 셀로 구동 신호를 공급한다.The driver supplies a driving signal to the discharge cell through the electrode.

그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가 시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.

한편, 종래의 플라즈마 디스플레이 장치에서는 화면상에 구현되는 영상의 휘도가 저하되는 문제점이 있다.On the other hand, the conventional plasma display device has a problem that the brightness of the image implemented on the screen is lowered.

상술한 문제점을 해결하기 위해 본 발명은 평균 전력 레벨(Average Power Level : APL)과 관련하여 서스테인 신호를 변경하여 구현되는 영상의 휘도를 개선하는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.In order to solve the above problems, an object of the present invention is to provide a plasma display apparatus for improving the luminance of an image implemented by changing a sustain signal in relation to average power level (APL).

상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 제 1 전극과 제 2 전극이 형성된 플라즈마 디스플레이 패널과, 영상 표시를 위한 서스테인 기간에서 제 1 전극 또는 제 2 전극 중 하나 이상으로 서스테인 신호를 공급하고, 평균 전력 레벨(Average Power Level)이 제 1 레벨인 경우에는 제 1 전극 또는 제 2 전극 중 하나 이상으로 제 1 타입 서스테인 신호를 공급하고, 평균 전력 레벨이 제 1 레벨보다 높은 제 2 레벨인 경우에는 제 1 타입 서스테인 신호와 다른 제 2 타입 서스테인 신호를 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급하는 구동부를 포함하고, 여기서 서스테인 신호는 전압 상승 기간, 전압 유지 기간, 전압 하강 기간을 포함하고, 제 2 타입 서스테인 신호의 전압 상승 기간의 길이는 제 1 타입 서스테인 신호의 전압 상승 기간의 길이보다 더 길고, 제 1 타입 서스테인 신호의 전압 하강 기간의 길이는 제 2 타입 서스테인 신호의 전압 하강 기간의 길이보다 더 짧은 것을 특징으로 한다.A plasma display device according to an embodiment of the present invention for achieving the above object is a plasma display panel having a first electrode and a second electrode parallel to each other, and one of the first electrode or the second electrode in the sustain period for displaying an image When the sustain signal is supplied and the average power level is the first level, the first type sustain signal is supplied to at least one of the first electrode and the second electrode, and the average power level is the first level. In the case of a higher second level, the driver includes a driver for supplying a second type sustain signal different from the first type sustain signal to at least one of the first electrode and the second electrode, wherein the sustain signal includes a voltage rising period and a voltage holding period. , The voltage drop period, and the length of the voltage rise period of the second type sustain signal is the first type sustain. Long, more than the length of the rising period of the signal, the first type of long voltage falling period of the sustain signal is characterized in that it is shorter than the length of the voltage falling period of the second type of a sustain signal.

또한, 제 2 타입 서스테인 신호에서는 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급되는 서스테인 신호의 전압 상승 기간에서 제 1 전극과 제 2 전극 사이의 전압 차이가 증가하는 것을 특징으로 한다.In the second type sustain signal, a voltage difference between the first electrode and the second electrode increases in a voltage rising period of the sustain signal supplied to at least one of the first electrode and the second electrode.

또한, 제 1 타입 서스테인 신호에서는 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급되는 서스테인 신호의 전압 하강 기간에서 제 1 전극과 제 2 전극 사이의 전압 차이가 증가하는 것을 특징으로 한다.In the first type sustain signal, a voltage difference between the first electrode and the second electrode increases in a voltage drop period of the sustain signal supplied to at least one of the first electrode and the second electrode.

또한, 제 2 타입 서스테인 신호에서는 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급되는 서스테인 신호의 전압 상승 기간에서 전압이 제 1 전압까지 상승하고, 제 1 전압부터 제 1 전압보다 낮은 제 2 전압까지 하강하고, 제 2 전압부터 제 1 전압보다 높은 제 3 전압까지 상승하는 것을 특징으로 한다.Further, in the second type sustain signal, the voltage rises to the first voltage in the voltage rise period of the sustain signal supplied to at least one of the first electrode and the second electrode, and the first voltage to the second voltage lower than the first voltage. It falls, and it rises to the 3rd voltage higher than a 1st voltage from a 1st voltage.

또한, 구동부는 제 1 인덕터부를 포함하는 에너지 공급 경로와 제 2 인덕터부를 포함하는 에너지 회수 경로를 포함하는 에너지 회수 회로(Energy Recovery Circuit)를 이용하여 제 1 전극 또는 제 2 전극 중 하나 이상으로 서스테인 신호를 공급하고, 제 2 인덕터부의 인덕턴스(Inductance) 값은 제 1 인덕터부의 인덕턴스 값보다 더 큰 것을 특징으로 한다.In addition, the driving unit may sustain signals to at least one of the first electrode and the second electrode by using an energy recovery circuit including an energy supply path including a first inductor unit and an energy recovery path including a second inductor unit. Is supplied, and an inductance value of the second inductor unit is greater than an inductance value of the first inductor unit.

또한, 제 2 인덕터부의 인덕턴스 값은 제 1 인덕터부의 인덕턴스 값의 대략 2배 이상 3배 이하인 것을 특징으로 한다.In addition, the inductance value of the second inductor unit may be approximately two times or more and three times or less the inductance value of the first inductor unit.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.Hereinafter, a plasma display device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성을 설명 하기 위한 도면이다.1 is a view for explaining the configuration of a plasma display device according to an embodiment of the present invention.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과 구동부(110)를 포함한다.1, a plasma display apparatus according to an embodiment of the present invention includes a plasma display panel 100 and a driver 110.

구동부(110)는 영상 표시를 위한 서스테인 기간에서 플라즈마 디스플레이 패널(100)에 포함되는 제 1 전극 또는 제 2 전극 중 하나 이상으로 서스테인 신호를 공급하고, 평균 전력 레벨(Average Power Level : APL)이 제 1 레벨(APL 1)인 경우에는 제 1 전극 또는 제 2 전극 중 하나 이상으로 제 1 타입(Type 1) 서스테인 신호를 공급하고, 평균 전력 레벨이 제 1 레벨(APL 1)보다 높은 제 2 레벨(APL 2)인 경우에는 제 1 타입(Type 1) 서스테인 신호와 다른 제 2 타입(Type 2) 서스테인 신호를 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급한다.The driver 110 supplies a sustain signal to at least one of the first electrode and the second electrode included in the plasma display panel 100 in the sustain period for displaying an image, and has an average power level (APL). In the case of the first level APL 1, the first type (Type 1) sustain signal is supplied to at least one of the first electrode and the second electrode, and the second power level is higher than the first level APL 1. In the case of APL 2), a second type (Type 2) sustain signal different from the first type (Type 1) sustain signal is supplied to at least one of the first electrode and the second electrode.

여기서, 서스테인 신호는 전압 상승 기간, 전압 유지 기간, 전압 하강 기간을 포함하고, 제 2 타입 서스테인 신호의 전압 상승 기간의 길이는 제 1 타입 서스테인 신호의 전압 상승 기간의 길이보다 더 길고, 제 1 타입 서스테인 신호의 전압 하강 기간의 길이는 제 2 타입 서스테인 신호의 전압 하강 기간의 길이보다 더 짧은 것이 바람직하다.Here, the sustain signal includes a voltage rising period, a voltage holding period, and a voltage falling period, and the length of the voltage rising period of the second type sustain signal is longer than the length of the voltage rising period of the first type sustain signal, and the first type. The length of the voltage drop period of the sustain signal is preferably shorter than the length of the voltage drop period of the second type sustain signal.

여기, 도 1에서는 구동부(110)가 하나의 보드(Board) 형태로 이루어지는 경우만 도시하고 있지만, 본 발명에서 구동부(110)는 플라즈마 디스플레이 패널(100)에 형성된 전극에 따라 복수개의 보드 형태로 나누어지는 것도 가능하다.Here, in FIG. 1, only the case in which the driving unit 110 is formed in one board form is illustrated, but in the present invention, the driving unit 110 is divided into a plurality of board forms according to electrodes formed on the plasma display panel 100. It is also possible to lose.

예를 들면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널(100)에 서로 나란한 제 1 전극과 제 2 전극 및 이러 한 제 1 전극과 제 2 전극에 교차하는 제 3 전극이 형성되는 경우에, 구동부(110)는 제 1 전극을 구동시키는 제 1 구동부(미도시)와, 제 2 전극을 구동시키는 제 2 구동부(미도시)와, 제 3 전극을 구동시키는 제 3 구동부(미도시)로 나누어질 수 있는 것이다.For example, a first electrode and a second electrode parallel to each other and a third electrode crossing the first electrode and the second electrode are parallel to each other in the plasma display panel 100 included in the plasma display apparatus according to an embodiment of the present invention. In this case, the driving unit 110 includes a first driving unit (not shown) for driving the first electrode, a second driving unit (not shown) for driving the second electrode, and a third driving unit for driving the third electrode. It can be divided into (not shown).

이러한 구동부(110)에 대해서는 이후의 설명을 통해 보다 명확히 하도록 한다.The driving unit 110 will be more clearly described later.

여기서, 플라즈마 디스플레이 패널(100)은 전극을 포함하는데, 이러한 플라즈마 디스플레이 패널(100)의 일례를 첨부된 도 2a 내지 도 2b를 결부하여 상세히 살펴보면 다음과 같다.Here, the plasma display panel 100 includes an electrode, which will be described in detail with reference to FIGS. 2A to 2B attached to an example of the plasma display panel 100.

도 2a 내지 도 2b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 일례에 대해 설명하기 위한 도면이다.2A to 2B are views for explaining an example of a plasma display panel that may be included in a plasma display device according to an embodiment of the present invention.

먼저, 도 2a를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(202, Y)과 제 2 전극(203, Z)이 형성되는 전면 기판(201)과, 전술한 제 1 전극(202, Y) 및 제 2 전극(203, Z)과 교차하는 제 3 전극(213, X)이 형성되는 후면 기판(211)이 합착되어 이루어질 수 있다.First, referring to FIG. 2A, a plasma display panel that may be included in a plasma display apparatus according to an exemplary embodiment of the present invention includes a front substrate on which first electrodes 202 and Y and second electrodes 203 and Z are parallel to each other. 201 and the rear substrate 211 formed with the third electrodes 213 and X crossing the first and second electrodes 202 and Y and the second and second electrodes 203 and Z may be bonded to each other.

여기서, 전면 기판(201) 상에 형성되는 전극, 바람직하게는 제 1 전극(202, Y)과 제 2 전극(203, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지할 수 있다.Here, the electrodes formed on the front substrate 201, preferably the first electrodes 202 and Y and the second electrodes 203 and Z, generate a discharge in a discharge space, that is, a discharge cell, and discharge the same. The discharge of the cell can be maintained.

이러한 제 1 전극(202, Y)과 제 2 전극(203, Z)이 형성된 전면 기판(201)의 상부에는 제 1 전극(202, Y)과 제 2 전극(203, Z)을 덮도록 유전체 층, 바람직하게는 상부 유전체 층(204)이 형성될 수 있다.The dielectric layer covers the first electrode 202 and the second electrode 203 and Z on the front substrate 201 where the first electrode 202 and the second electrode 203 and Z are formed. Preferably, the upper dielectric layer 204 can be formed.

이러한, 상부 유전체 층(204)은 제 1 전극(202, Y) 및 제 2 전극(203, Z)의 방전 전류를 제한하며 제 1 전극(202, Y)과 제 2 전극(203, Z) 간을 절연시킬 수 있다.This upper dielectric layer 204 limits the discharge current of the first electrode 202, Y and the second electrode 203, Z and between the first electrode 202, Y and the second electrode 203, Z. Can be insulated.

이러한, 상부 유전체 층(204) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성된다. 이러한 보호 층(205)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(204) 상부에 증착하는 방법 등을 통해 형성될 수 있다.A protective layer 205 is formed on the top surface of the upper dielectric layer 204 to facilitate discharge conditions. The protective layer 205 may be formed through a method of depositing a material such as magnesium oxide (MgO) on the upper dielectric layer 204.

한편, 후면 기판(211) 상에는 전극, 바람직하게는 제 3 전극(213, X)이 형성되고, 이러한 제 3 전극(213, X)이 형성된 후면 기판(211)의 상부에는 제 3 전극(213, X)을 덮도록 유전체 층, 바람직하게는 하부 유전체 층(215)이 형성될 수 있다.On the other hand, the electrode, preferably the third electrode (213, X) is formed on the back substrate 211, the third electrode 213, is formed on the upper side of the back substrate 211, the third electrode (213, X) is formed A dielectric layer, preferably lower dielectric layer 215 may be formed to cover X).

이러한, 하부 유전체 층(215)은 제 3 전극(213, X)을 절연시킬 수 있다.The lower dielectric layer 215 may insulate the third electrodes 213 and X.

이러한 하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성될 수 있다.On top of the lower dielectric layer 215, a partition 212, such as a stripe type, a well type, a delta type, a honeycomb type, for partitioning a discharge cell, that is, a discharge cell, is formed. Can be formed. Accordingly, discharge cells such as red (R), green (G), and blue (B) may be formed between the front substrate 201 and the rear substrate 211.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) discharge cells, it is also possible to further form a white (W) or yellow (Yellow: Y) discharge cell.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치(Pitch)는 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀에서의 색 온도를 맞추기 위해 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치가 다르게 할 수도 있다.On the other hand, the pitch of the red (R), green (G) and blue (B) discharge cells in the plasma display panel included in the plasma display device according to an embodiment of the present invention may be substantially the same, The pitches of the red (R), green (G) and blue (B) discharge cells may be different to match the color temperature in the red (R), green (G) and blue (B) discharge cells.

이러한 경우 적색(R), 녹색(G) 및 청색(B) 방전 셀 별로 피치를 모두 다르게 할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 하나 이상의 방전 셀의 피치를 다른 방전 셀의 피치와 다르게 할 수도 있다. 예컨대, 적색(R) 방전 셀의 피치가 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 피치를 적색(R) 방전 셀의 피치보다 크게 할 수도 있을 것이다.In this case, the pitch may be different for each of the red (R), green (G), and blue (B) discharge cells, but the pitch of one or more discharge cells among the red (R), green (G), and blue (B) discharge cells. May be different from the pitch of other discharge cells. For example, the pitch of the red (R) discharge cells is the smallest, and the pitch of the green (G) and blue (B) discharge cells may be larger than the pitch of the red (R) discharge cells.

여기서, 녹색(G) 방전 셀의 피치는 청색(B) 방전 셀의 피치와 실질적으로 동일하거나 상이할 수 있다.Here, the pitch of the green (G) discharge cells may be substantially the same as or different from the pitch of the blue (B) discharge cells.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널은 도 2a에 도시된 격벽(212)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(212)은 제 1 격벽(212b)과 제 2 격벽(212a)을 포함하고, 여기서, 제 1 격벽(212b)의 높이와 제 2 격벽(212a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel included in the plasma display apparatus according to the exemplary embodiment of the present invention may have not only the structure of the partition wall 212 illustrated in FIG. 2A but also the structure of the partition wall having various shapes. For example, the partition 212 includes a first partition 212b and a second partition 212a, where the height of the first partition 212b and the height of the second partition 212a are different from each other. At least one of the first barrier rib 212b and the second barrier rib 212a, and a channel type barrier rib structure having a channel usable as an exhaust passage, at least one of the first barrier rib 212b and the second barrier rib 212a. Grooved partition wall structure having a groove formed in the groove will be possible.

여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 제 1 격벽(212b)의 높이가 제 2 격벽(212a)의 높이보다 더 낮은 것이 바람직하다. 아울러, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 제 1 격벽(212b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition structure, it is preferable that the height of the first partition 212b of the first partition 212b or the second partition 212a is lower than the height of the second partition 212a. In addition, in the case of the channel type barrier rib structure or the groove type barrier rib structure, it is preferable that the channel is formed in the first barrier rib 212b or the groove is formed.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.On the other hand, in the plasma display panel according to an embodiment of the present invention, although the red (R), green (G), and blue (B) discharge cells are shown and described as being arranged on the same line, they may be arranged in different shapes. It will be possible. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.

여기서, 격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워지는 것이 바람직하다.Here, it is preferable that a predetermined discharge gas is filled in the discharge cells partitioned by the partition walls 212.

아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In addition, a phosphor layer 214 that emits visible light for image display may be formed in the discharge cells partitioned by the partition wall 212. For example, red (R), green (G), and blue (B) phosphor layers may be formed.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, it is also possible to further form a white (W) and / or yellow (Y) phosphor layer.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀의 형광체 층(214)은 두께(Width)가 실질적으로 동일하거나 하나 이상에서 상이할 수 있다. 예를 들어, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(214)의 두께가 다른 방전 셀과 상이한 경우에는 녹색(G) 또는 청색(B) 방전 셀에서의 형광체 층(214)의 두께가 적색(R) 방전 셀에서의 형광체 층(214)의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 방전 셀에서의 형광체 층(214)의 두께는 청색(B) 방전 셀에서의 형광체 층(214)의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the phosphor layers 214 of the red (R), green (G), and blue (B) discharge cells may have substantially the same thickness or may differ from one or more. For example, if the thickness of the phosphor layer 214 in at least one of the red (R), green (G), and blue (B) discharge cells is different from the other discharge cells, green (G) or blue (B) The thickness of the phosphor layer 214 in the discharge cell may be thicker than the thickness of the phosphor layer 214 in the red (R) discharge cell. Here, the thickness of the phosphor layer 214 in the green (G) discharge cell may be substantially the same as or different from the thickness of the phosphor layer 214 in the blue (B) discharge cell.

한편, 이상의 도 2a의 설명에서는 제 1 전극(202) 및 제 2 전극(203)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와는 다르게 제 1 전극(202) 또는 제 2 전극(203) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 도 2b를 참조하여 살펴보면 다음과 같다.Meanwhile, in the above description of FIG. 2A, only the case where the first electrode 202 and the second electrode 203 are formed of one layer each is illustrated and described. However, the first electrode 202 or the second electrode is different from the above description. It is also possible that one or more of 203 consists of a plurality of layers. This will be described with reference to FIG. 2B.

도 2b를 살펴보면, 제 1 전극(202)과 제 2 전극(203)은 각각 복수의 층, 예컨대 두 개의 층(Layer)으로 이루어질 수 있다.Referring to FIG. 2B, the first electrode 202 and the second electrode 203 may be formed of a plurality of layers, for example, two layers.

특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 제 1 전극(202)과 제 2 전극(203)은 은(Ag)과 같은 실질적으로 불투명한 재질을 포함하는 버스 전극(202b, 203b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 재질을 포함하는 투명 전극(202a, 203a)을 포함하는 것이 바람직하다.In particular, in consideration of light transmittance and electrical conductivity, the first electrode 202 and the second electrode 203 are substantially made of silver (Ag) in order to emit light generated in the discharge cell to the outside and to secure driving efficiency. It is preferable to include bus electrodes 202b and 203b including an opaque material and transparent electrodes 202a and 203a including a transparent material such as transparent indium tin oxide (ITO).

이와 같이, 제 1 전극(202)과 제 2 전극(203)이 투명 전극(202a, 203a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.As such, the reason for the first electrode 202 and the second electrode 203 to include the transparent electrodes 202a and 203a is that the visible light generated in the discharge cell is effectively emitted when emitted to the outside of the plasma display panel. To make it possible.

아울러, 제 1 전극(202)과 제 2 전극(203)이 버스 전극(202b, 203b)을 포함하도록 하는 이유는, 제 1 전극(202)과 제 2 전극(203)이 투명 전극(202a, 203a)만 을 포함하는 경우에는 투명 전극(202a, 203a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(202a, 203a)의 낮은 전기 전도도를 보상하기 위해서이다.In addition, the reason why the first electrode 202 and the second electrode 203 include the bus electrodes 202b and 203b is that the first electrode 202 and the second electrode 203 are the transparent electrodes 202a and 203a. ), The driving efficiency can be reduced because the electrical conductivity of the transparent electrodes 202a and 203a is relatively low, so that the low electrical power of the transparent electrodes 202a and 203a can cause such a reduction in the driving efficiency. To compensate for conductivity.

이와 같이 제 1 전극(202)과 제 2 전극(203)이 버스 전극(202b, 203b)을 포함하는 경우에, 버스 전극(202b, 203b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(202a, 203a)과 버스 전극(202b, 203b)의 사이에 블랙 층(Black Layer : 220, 221)이 더 구비되는 것이 바람직하다.As described above, when the first electrode 202 and the second electrode 203 include the bus electrodes 202b and 203b, the transparent electrodes 202a, It is preferable that a black layer (220, 221) is further provided between the 203a and the bus electrodes 202b and 203b.

한편, 앞선 도 2b에서와 같은 구조에서 투명 전극(202a, 203a)이 생략되는 것도 가능하다. 예를 들면, 제 1 전극(202)과 제 2 전극(203)은 도 2b에서 투명 전극(202a, 203a)이 생략되고, 버스 전극(202b, 203b)만으로 이루어질 수 있다. 즉, 제 1 전극(202)과 제 2 전극(203)은 버스 전극(202b, 203b)의 하나의 층(Layer)으로 이루어진 ITO-Less 전극인 것이다.Meanwhile, the transparent electrodes 202a and 203a may be omitted in the same structure as in FIG. 2B. For example, the first electrode 202 and the second electrode 203 may be formed of only the bus electrodes 202b and 203b without the transparent electrodes 202a and 203a in FIG. 2B. That is, the first electrode 202 and the second electrode 203 are ITO-Less electrodes made of one layer of the bus electrodes 202b and 203b.

한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 204의 상부 유전체 층 및 번호 215의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the meantime, only one example of the plasma display panel included in the plasma display apparatus according to the exemplary embodiment of the present invention is illustrated and described, and the present invention is not limited to the plasma display panel having the above-described structure. For example, the description hereinabove illustrates only the case where the top dielectric layer at number 204 and the bottom dielectric layer at number 215 are each one layer, but one or more of these top dielectric layers and bottom dielectric layers are a plurality of layers. It can also be layered.

아울러, 번호 212의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격 벽(212)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.In addition, a black layer (not shown) may be further formed on the partition 212 to prevent reflection of the external light due to the partition 212.

또한, 격벽(212)과 대응되는 전면 기판(201) 상의 특정 위치에 블랙 층(미도시)이 더 형성되는 것도 가능하다.In addition, a black layer (not shown) may be further formed at a specific position on the front substrate 201 corresponding to the partition 212.

또한, 후면 기판(211) 상에 형성되는 제 3 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the width or thickness of the third electrode 213 formed on the rear substrate 211 may be substantially constant, but the width or thickness inside the discharge cell may be different from the width or thickness outside the discharge cell. will be. For example, the width or thickness inside the discharge cell may be wider or thicker than that outside the discharge cell.

이와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.As such, the structure of the plasma display panel which may be included in the plasma display apparatus according to the exemplary embodiment may be variously changed.

다음, 도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 3 is a diagram for describing a frame for implementing gray levels of an image in a plasma display device according to an embodiment of the present invention.

또한, 도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다.4 is a view for explaining an example of the operation of the plasma display device according to an embodiment of the present invention.

먼저, 도 3을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다.First, referring to FIG. 3, a frame for realizing gray levels of an image in a plasma display device according to an exemplary embodiment of the present invention is divided into several subfields having different emission counts.

아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현 하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not illustrated, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing all discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period (Sustain Period) to implement.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 하나의 프레임은 예컨대, 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.For example, when the image is to be displayed in 256 gray scales, one frame is divided into eight subfields SF1 to SF8 as shown in FIG. 3, and each of the eight subfields SF1 to SF8 is represented. The reset period, the address period and the sustain period are further divided.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.

본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다. 이러한 경우 하나의 프레임의 길이는 1/60 초, 즉 16.67ms일 수 있다. 이러한 프레임의 길이는 다양하게 변경될 수 있다.The plasma display apparatus according to an embodiment of the present invention uses a plurality of frames to implement an image, for example, to display an image of 1 second. For example, 60 frames are used to display an image of 1 second. In this case, the length of one frame may be 1/60 second, that is, 16.67 ms. The length of such a frame may vary.

여기 도 3에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도 시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.In FIG. 3, only one frame is composed of eight subfields. However, the number of subfields forming one frame may be variously changed. For example, one frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one frame may be configured with 10 subfields.

또한, 여기 도 3에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.Also, in FIG. 3, subfields are arranged according to the order of increasing the magnitude of gray scale weight in one frame. Alternatively, subfields may be arranged in the order of decreasing gray scale weight in one frame. Subfields may be arranged regardless of the weight.

다음, 도 4를 살펴보면 앞선 도 3과 같은 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다.Next, referring to FIG. 4, an example of an operation of the plasma display apparatus according to an exemplary embodiment of the present invention in any one of a plurality of subfields included in the same frame as in FIG. 3 is shown.

먼저, 리셋 기간 이전의 프리(Pre) 리셋 기간에서 앞선 도 1의 번호 110의 구동부에 의해 제 1 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호가 공급될 수 있다. 이후에 설명될 다양한 신호들은 앞선 도 1의 번호 110의 구동부에 의해 제 1 전극, 제 2 전극 또는 제 3 전극으로 공급됨을 미리 밝혀둔다.First, the first ramp-down signal may be supplied to the first electrode Y by the driver 110 of FIG. 1 in the pre-reset period before the reset period. It will be appreciated that the various signals to be described later are supplied to the first electrode, the second electrode, or the third electrode by the driver 110 of FIG. 1.

아울러, 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 프리(Pre) 서스테인 신호가 제 2 전극(Z)에 공급될 수 있다.In addition, while the first falling ramp signal is supplied to the first electrode Y, a pre-sustain signal in a polarity opposite to the first falling ramp signal may be supplied to the second electrode Z.

여기서, 제 1 전극(Y)에 공급되는 제 1 하강 램프 신호는 제 10 전압(V10)까지 점진적으로 하강하는 것이 바람직하다.Here, it is preferable that the first falling ramp signal supplied to the first electrode Y gradually descends to the tenth voltage V10.

아울러, 프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지하는 것이 바람직하다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압인 것이 바람직하다.In addition, it is preferable that the pre-sustain signal maintain the pre-sustain voltage Vpz substantially constant. Here, it is preferable that the pre-sustain voltage Vpz is approximately the same voltage as the voltage of the sustain signal SUS supplied in the subsequent sustain period, that is, the sustain voltage Vs.

이와 같이, 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되고, 이와 함께 제 2 전극(Z)에 프리 서스테인 신호가 공급되면 제 1 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 제 1 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 제 1 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 음(-)의 벽 전하가 쌓이게 된다.As such, when the first falling ramp signal is supplied to the first electrode Y and the presuspension signal is supplied to the second electrode Z in the pre-reset period, a wall of a predetermined polarity is formed on the first electrode Y. Wall charges are accumulated, and wall charges of opposite polarity to the first electrode Y are accumulated on the second electrode Z. For example, positive wall charges are accumulated on the first electrode Y, and negative wall charges are accumulated on the second electrode Z.

이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.This makes it possible to generate a set-up discharge of sufficient intensity in the subsequent reset period, which in turn makes it possible to perform the initialization sufficiently stably.

아울러, 리셋 기간에서 제 1 전극(Y)으로 공급되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.In addition, even when the voltage of the rising ramp signal Ramp-Up supplied to the first electrode Y becomes smaller in the reset period, it is possible to generate the setup discharge of sufficient intensity.

구동 시간을 확보하는 관점에서 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.From the viewpoint of securing the driving time, the pre-reset period is included before the reset period in the subfield arranged in time among the subfields of the frame, or the pre-reset before the reset period in two or three subfields of the subfield of the frame. It is also possible to include a period.

또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능하다.Alternatively, this pre-reset period may be omitted in all subfields.

프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 공급될 수 있다.After the pre-reset period, in a set-up period of a reset period for initialization, a ramp-up signal in a direction opposite to that of the first falling ramp signal may be supplied to the first electrode Y.

여기서, 상승 램프 신호는 제 20 전압(V20)부터 제 30 전압(V30)까지 제 1 기울기로 점진적으로 상승하는 제 1 상승 램프 신호와 제 30 전압(V30)부터 제 40 전압(V40)까지 제 2 기울기로 상승하는 제 2 상승 램프 신호를 포함할 수 있다.Here, the rising ramp signal may include a first rising ramp signal gradually increasing with a first slope from the twentieth voltage V20 to the thirtieth voltage V30 and the second rising ramp signal from the thirtieth voltage V30 to the forty-th voltage V40. It may include a second rising ramp signal rising to the slope.

이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.In this setup period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. This setup discharge causes a certain amount of wall charges to accumulate in the discharge cell.

여기서, 제 2 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만한 것이 바람직하다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다.Here, it is preferable that the second slope of the second rising ramp signal is gentler than the first slope. As such, when the second slope is made gentler than the first slope, the voltage is increased relatively quickly until the setup discharge occurs, and the voltage is increased relatively slowly while the setup discharge occurs. The amount of light generated by the setup discharge can be reduced.

이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.Accordingly, the contrast characteristic can be improved.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호가 제 1 전극(Y)에 공급될 수 있다.In a set-down period after the set-up period, a second ramp-down signal in a direction opposite to that of the ramp ramp signal may be supplied to the first electrode Y after the ramp ramp signal.

여기서, 제 2 하강 램프 신호는 제 20 전압(V20)부터 제 50 전압(V50)까지 점진적으로 하강하는 것이 바람직하다.Here, it is preferable that the second falling ramp signal gradually decreases from the twentieth voltage V20 to the fifty voltage V50.

이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As a result, weak erase discharge, that is, set-down discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.

도 5a 내지 도 5b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.5A to 5B are diagrams for explaining another form of the rising ramp signal or the second falling ramp signal.

먼저, 도 5a를 살펴보면, 상승 램프 신호는 제 30 전압(V30)까지는 급격히 상승한 이후에 제 30 전압(V30)부터 제 40 전압(V40)까지 점진적으로 상승하는 형태이다.First, referring to FIG. 5A, the rising ramp signal gradually increases from the thirtieth voltage V30 to the forty-th voltage V40 after rapidly rising to the thirtieth voltage V30.

이와 같이, 상승 램프 신호는 앞선 도 4에서와 같이 두 단계에 걸쳐 서로 다른 기울기로 점진적으로 상승하는 것도 가능하고, 여기 도 5a에서와 같이 하나의 단계에서 점진적으로 상승하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.As such, the rising ramp signal may rise gradually with different inclinations over two stages as shown in FIG. 4 above, and may also rise gradually in one stage as shown here in FIG. 5A. It is possible to change to.

다음, 도 5b를 살펴보면 제 2 하강 램프 신호는 제 30 전압(V30)에서부터 전압이 점진적으로 하강하는 형태이다.Next, referring to FIG. 5B, the second falling ramp signal has a form in which the voltage gradually decreases from the thirtieth voltage V30.

이와 같이, 제 2 하강 램프 신호는 전압이 하강하는 시점을 다르게 변경하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.As described above, the second falling ramp signal may be changed in various forms, such as a different point in time at which the voltage falls.

한편, 리셋 기간 이후의 어드레스 기간에서는 제 2 하강 램프 신호의 제 50 전압(V50)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극(Y)에 공급될 수 있다.Meanwhile, in the address period after the reset period, a scan bias signal that substantially maintains a voltage higher than the 50 th voltage V50 of the second falling ramp signal may be supplied to the first electrode Y. FIG.

아울러, 스캔 바이어스 신호로부터 스캔 전압(ΔVy)만큼 하강하는 스캔 신호(Scan)가 모든 제 1 전극(Y1~Yn)에 공급될 수 있다.In addition, the scan signal Scan, which decreases from the scan bias signal by the scan voltage ΔVy, may be supplied to all of the first electrodes Y1 to Yn.

예를 들면, 복수의 제 1 전극(Y) 중 첫 번째 제 1 전극(Y1)에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 제 1 전극(Y2)에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 제 1 전극(Yn)에는 n 번째 스캔 신호(Scan n)가 공급되는 것이다.For example, the first scan signal Scan 1 is supplied to the first first electrode Y1 of the plurality of first electrodes Y, and then the second scan signal (2) is applied to the second first electrode Y2. Scan 2) is supplied, and the n-th scan signal Scan n is supplied to the n-th first electrode Yn.

한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal Scan in at least one subfield may be different from the width of the scan signal Scan in other subfields. For example, the width of the scan signal Scan in the subfield located later in time may be smaller than the width of the scan signal Scan in the subfield located earlier. In addition, the scan signal scan width decreases according to the arrangement order of the subfields gradually, such as 2.6 ms (microseconds), 2.3 ms (microseconds), 2.1 ms (microseconds), 1.9 ms (microseconds), and the like. Or 2.6 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.1 ㎲ (microseconds) ... 1.9 ㎲ (microseconds), 1.9 ㎲ (microseconds) It could be done.

이와 같이, 스캔 신호(Scan)가 제 1 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 제 3 전극(X)에 데이터 전압의 크기(ΔVd)만큼 상승하는 데이터 신호가 공급될 수 있다.As such, when the scan signal Scan is supplied to the first electrode Y, a data signal rising by the magnitude ΔVd of the data voltage may be supplied to the third electrode X to correspond to the scan signal.

이러한 스캔 신호(Scan)와 데이터 신호(Data) 신호가 공급됨에 따라, 스캔 신호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생된다.As the scan signal Scan and the data signal Data are supplied, the voltage difference between the voltage of the scan signal and the data voltage Vd of the data signal and the wall voltage due to the wall charges generated in the reset period. In addition, address discharge is generated in the discharge cells to which the voltage Vd of the data signal is supplied.

여기서, 어드레스 기간에서 제 2 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극(Z)에 서스테인 바이어스 신호가 공급되는 것이 바람직하다.Here, it is preferable that the sustain bias signal is supplied to the second electrode Z in order to prevent the address discharge from becoming unstable due to the interference of the second electrode Z in the address period.

여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지하는 것이 바람직하다.Here, it is preferable that the sustain bias signal maintain a substantially constant sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and larger than the voltage of the ground level GND.

이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극(Y) 또는 제 2 전극(Z) 중 하나 이상으로 서스테인 신호(SUS)가 공급될 수 있다. 이러한 서스테인 신호(SUS)는 ΔVs 만큼의 전압의 크기를 갖는 것이 바람직하다.Thereafter, the sustain signal SUS may be supplied to at least one of the first electrode Y and the second electrode Z in the sustain period for displaying an image. The sustain signal SUS preferably has a magnitude of a voltage of ΔVs.

이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 공급될 때 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.When the sustain signal SUS is supplied, the discharge cell selected by the address discharge is added to the first electrode when the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal SUS are added and the sustain signal SUS is supplied. A sustain discharge, that is, a display discharge, occurs between (Y) and the second electrode Z.

이러한 서스테인 기간에서는 평균 전력 레벨과 관련하여 제 1 전극(Y) 또는 제 2 전극(Z) 중 하나 이상으로 공급되는 서스테인 신호가 변경될 수 있다. 이에 대해 살펴보면 다음과 같다.In this sustain period, the sustain signal supplied to one or more of the first electrode Y or the second electrode Z may be changed in relation to the average power level. This is as follows.

다음, 도 6은 평균 전력 레벨에 대해 설명하기 위한 도면이다.Next, FIG. 6 is a diagram for explaining an average power level.

도 6을 살펴보면, 평균 전력 레벨은 플라즈마 디스플레이 패널 상에서 영상이 표시되는 부분의 크기와 관련하여 서스테인 신호의 개수를 조절하는 방법이다. 즉, 평균 전력 레벨은 플라즈마 디스플레이 패널의 방전 셀 중 온(On) 되는 방전 셀의 개수에 따라 결정된다.Referring to FIG. 6, the average power level is a method of adjusting the number of sustain signals in relation to the size of a portion where an image is displayed on the plasma display panel. That is, the average power level is determined according to the number of discharge cells that are turned on among the discharge cells of the plasma display panel.

바람직하게는, 평균 전력 레벨(APL)의 값이 증가할수록 단위계조 당 서스테인 신호의 개수는 감소하고, 평균 전력 레벨(APL)의 값이 감소할수록 단위계조 당 서스테인 신호의 개수는 증가한다.Preferably, as the value of the average power level APL increases, the number of sustain signals per unit gray scale decreases, and as the value of the average power level APL decreases, the number of sustain signals per unit gray scale increases.

예를 들어, (a)와 같이 플라즈마 디스플레이 패널(600)의 화면상에서 상대적으로 작은 면적의 부분에 영상이 표시되는 경우, 즉 플라즈마 디스플레이 패널(600)에 형성된 방전 셀 중 온(On) 되는 방전 셀의 개수가 상대적으로 적은 경우에(이러한 경우는 APL레벨은 상대적으로 낮은 경우이다) 영상 표시에 기여하는 방전 셀의 개수가 상대적으로 적기 때문에 영상 표시에 기여하는 방전 셀 각각으로 공급되는 단위계조 당 서스테인 신호의 개수를 상대적으로 많게 한다. 이에 따라, 영상의 전체 휘도를 증가시킬 수 있다.For example, when an image is displayed on a portion of a relatively small area on the screen of the plasma display panel 600 as shown in (a), that is, a discharge cell that is turned on among discharge cells formed in the plasma display panel 600. When the number of cells is relatively small (in this case, the APL level is relatively low), since the number of discharge cells contributing to the image display is relatively small, the sustain per unit gradation supplied to each discharge cell contributing to the image display is relatively small. Make the number of signals relatively large. Accordingly, the overall brightness of the image can be increased.

이와는 반대로, (b)와 같이 플라즈마 디스플레이 패널(600)의 화면상에서 상대적으로 큰 면적의 부분에 영상이 표시되는 경우, 즉 플라즈마 디스플레이 패널(600)에 형성된 방전 셀 중에서 온 되는 방전 셀의 개수가 상대적으로 많은 경우에(이러한 경우는 APL레벨이 상대적으로 높은 경우이다) 영상 표시에 기여하는 방전 셀의 개수가 상대적으로 많기 때문에 영상 표시에 기여하는 방전 셀 각각으로 공급되는 단위계조 당 서스테인 신호의 개수를 상대적으로 적게 한다. 이에 따라 플라즈마 디스플레이 패널(600)의 전체 전력 소모 양의 급격한 증가를 방지한다.On the contrary, when an image is displayed on a portion of a relatively large area on the screen of the plasma display panel 600 as shown in (b), that is, the number of discharge cells turned on among the discharge cells formed in the plasma display panel 600 is relatively high. In many cases (in this case, the APL level is relatively high), since the number of discharge cells contributing to the image display is relatively large, the number of sustain signals per unit gradation supplied to each discharge cell contributing to the image display is determined. Relatively few. Accordingly, a sudden increase in the total power consumption of the plasma display panel 600 is prevented.

그 일례로, 평균 전력 레벨이 a 레벨인 경우, 이 경우에서의 단위계조 당 서스테인 신호의 개수는 N개이다.As an example, when the average power level is a level, in this case, the number of sustain signals per unit gradation is N.

또한, 평균 전력 레벨이 전술한 a 레벨보다 높은 b 레벨인 경우, 이에 따른 단위계조 당 서스테인 신호의 개수는 전술한 N개 보다는 적은 M개일 수 있다.In addition, when the average power level is a b level higher than the above-described a level, the number of sustain signals per unit gray level may be M less than N described above.

다음, 도 7a 내지 도 7b는 평균 전력 레벨과 관련하여 서스테인 신호를 변경하는 하는 방법의 일례에 대해 설명하기 위한 도면이다.Next, FIGS. 7A to 7B are diagrams for explaining an example of a method of changing a sustain signal in relation to an average power level.

먼저, 도 7a를 살펴보면 평균 전력 레벨(Average Power Level)이 제 1 레벨(APL 1)인 경우에는 (b)와 같이 제 1 전극 또는 제 2 전극 중 하나 이상으로 제 1 타입(Type) 서스테인 신호가 공급된다. 반면에 제 2 레벨(APL 2)인 경우에는 (a)와 같이 제 1 전극 또는 제 2 전극 중 하나 이상으로 제 2 타입(Type) 서스테인 신호가 공급된다.First, referring to FIG. 7A, when the average power level is the first level APL 1, as shown in (b), at least one of the first type and the second electrode may have a first type sustain signal. Supplied. On the other hand, in the case of the second level APL 2, the second type sustain signal is supplied to at least one of the first electrode and the second electrode as shown in (a).

여기서, (a)와 같은 제 2 타입 서스테인 신호의 전압 상승 기간의 길이는 (b)와 같은 제 1 타입 서스테인 신호의 전압 상승 기간의 길이보다 더 긴 것이 바람직하다.Here, the length of the voltage rise period of the second type sustain signal as shown in (a) is preferably longer than the length of the voltage rise period of the first type sustain signal as shown in (b).

아울러 (b)와 같은 제 1 타입 서스테인 신호의 전압 하강 기간의 길이는 (a)와 같은 제 2 타입 서스테인 신호의 전압 하강 기간의 길이보다 더 짧은 것이 바람직하다.In addition, it is preferable that the length of the voltage drop period of the first type sustain signal as shown in (b) is shorter than the length of the voltage drop period of the second type sustain signal as shown in (a).

이와 같이, 평균 전력 레벨이 상대적으로 높은 제 2 레벨에서 서스테인 신호의 전압 상승 기간의 길이를 상대적으로 길게 하고, 아울러 평균 전력 레벨이 상대적으로 낮은 제 1 레벨에서 서스테인 신호의 전압 하강 기간의 길이를 상대적으로 짧게 하면 서스테인 방전에 의해 발생하는 광량이 증가한다. 이에 따라, 구현되는 영상의 휘도가 증가할 수 있다. 그 이유에 대해 도 7b를 참조하여 살펴보면 다음과 같다.As such, the length of the voltage rising period of the sustain signal is relatively long at the second level where the average power level is relatively high, and the length of the voltage falling period of the sustain signal is relatively the first level having the relatively low average power level. If it is short, the amount of light generated by the sustain discharge increases. Accordingly, the luminance of the image to be implemented may increase. The reason for this will be described with reference to FIG. 7B.

다음, 도 7b를 살펴보면 평균 전력 레벨이 상대적으로 높은 제 2 레벨에서 서스테인 신호의 전압 상승 기간의 길이를 상대적으로 길게 하면 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급되는 서스테인 신호의 전압 상승 기간에서 전압이 제 1 전압(V1)까지 상승하고, 제 1 전압(V1)부터 제 1 전압(V1)보다 낮은 제 2 전압(V2)까지 하강하고, 제 2 전압(V2)부터 제 1 전압(V1)보다 높은 제 3 전압(V3)까지 상승할 수 있다.Next, referring to FIG. 7B, when the length of the voltage rising period of the sustain signal is relatively long at the second level where the average power level is relatively high, in the voltage rising period of the sustain signal supplied to at least one of the first electrode and the second electrode, FIG. The voltage rises to the first voltage V1, the voltage falls from the first voltage V1 to the second voltage V2 lower than the first voltage V1, and the second voltage V2 to the first voltage V1. It may rise to a higher third voltage V3.

이는 전압 상승 기간을 상대적으로 길게 하면 방전 셀 내에 벽 전하가 충분히 쌓일 시간이 확보됨으로써 발생할 수 있다.This can be caused by securing a time for the wall charge to be sufficiently accumulated in the discharge cell when the voltage rise period is relatively long.

보다 상세하게는, 전압 상승 기간의 길이를 충분히 길게 하면 제 1 전극 또는 제 2 전극의 전압이 상승하면서 제 1 전압(V1)에 도달하였을 때, 방전 셀 내에서 벽 전하가 충분히 쌓임으로써 일차적으로 방전이 발생할 수 있다. 이에 따라, 방전 셀 내의 벽 전하의 양이 방전에 의해 순간적으로 감소함으로써 제 1 전극 또는 제 2 전극의 전압이 제 1 전압(V1)에서부터 제 2 전압(V2)까지 하강할 수 있다.More specifically, when the length of the voltage rise period is sufficiently long, when the first voltage V1 is reached while the voltage of the first electrode or the second electrode is increased, the wall charges are sufficiently accumulated in the discharge cell, thereby primarily discharging. This can happen. As a result, the amount of wall charges in the discharge cell is instantaneously reduced by the discharge, so that the voltage of the first electrode or the second electrode can drop from the first voltage V1 to the second voltage V2.

이후에 제 1 전극 또는 제 2 전극의 전압을 계속해서 증가시키면 방전 셀 내에서 벽 전하가 다시 쌓이게 되고, 이에 따라 제 1 전극 또는 제 2 전극의 전압이 제 2 전압(V2)부터 제 3 전압(V3)까지 상승할 수 있다. 이와 같이, 제 1 전극 또는 제 2 전극의 전압이 제 2 전압(V2)부터 제 3 전압(V3)까지 상승하는 과정에서 이차적으로 방전이 발생할 수 있다.Subsequently, if the voltage of the first electrode or the second electrode is continuously increased, the wall charges are accumulated in the discharge cells, so that the voltage of the first electrode or the second electrode is changed from the second voltage V2 to the third voltage ( Up to V3). As described above, discharge may occur in the process of increasing the voltage of the first electrode or the second electrode from the second voltage V2 to the third voltage V3.

즉, 이중 방전(Double Discharge)이 발생할 수 있는 것이다.That is, double discharge may occur.

이러한 이중 방전은 종래 단일 방전(Single Discharge)에 비해 더 많은 광을 발생시키고, 이에 따라 영상의 휘도가 증가될 수 있다.Such double discharges generate more light than conventional single discharges, and thus brightness of an image may be increased.

아울러, 평균 전력 레벨이 상대적으로 높은 제 2 레벨에서는 앞서 도 6에서 상세히 설명한 바와 같이 단위계조 당 서스테인 신호의 개수가 상대적으로 적게 설정되기 때문에 서스테인 신호의 전압 상승 기간의 길이를 충분히 길게 하여도 전체 구동 시간의 증가와는 무관할 수 있다.In addition, in the second level where the average power level is relatively high, the number of sustain signals per unit gradation is set relatively small as described above in detail with reference to FIG. 6, even when the length of the voltage rise period of the sustain signal is sufficiently long. It can be independent of the increase in time.

한편, 평균 전력 레벨이 상대적으로 낮은 제 1 레벨에서 서스테인 신호의 전압 하강 기간의 길이를 상대적으로 짧게 하면 전압 하강 기간에서 시간당 전압 변화율(dv/dt)을 증가시킴으로써 상대적으로 강한 방전을 발생시키고, 이에 따라 발생하는 광의 양을 증가시킴으로써 구현되는 영상의 휘도를 증가시킬 수 있다.On the other hand, if the length of the voltage drop period of the sustain signal is relatively short at the first level where the average power level is relatively low, relatively strong discharge is generated by increasing the voltage change rate per hour (dv / dt) in the voltage drop period. Accordingly, the luminance of the image may be increased by increasing the amount of light generated.

아울러, 평균 전력 레벨이 상대적으로 낮은 제 1 레벨에서는 앞서 도 6에서 상세히 설명한 바와 같이 단위계조 당 서스테인 신호의 개수가 상대적으로 많게 설정되기 때문에 서스테인 기간의 길이가 상대적으로 길어져서 전체 구동 시간이 부족해질 수 있지만, 본 발명에서와 같이 서스테인 신호의 전압 하강 기간의 길이를 상대적으로 짧게 하게 되면 구동 시간의 부족을 충분히 보상할 수 있다.In addition, in the first level where the average power level is relatively low, since the number of sustain signals per unit gray level is set to be relatively large as described above with reference to FIG. However, as in the present invention, if the length of the voltage drop period of the sustain signal is relatively short, the shortage of the driving time can be sufficiently compensated.

다음, 도 8a 내지 도 8b는 제 1 레벨 또는 제 2 레벨에서의 방전의 형태에 대해 설명하기 위한 도면이다.Next, FIGS. 8A to 8B are diagrams for explaining the mode of discharge at the first level or the second level.

먼저, 도 8a를 살펴보면 평균 전력 레벨이 상대적으로 높은 제 2 레벨에서의 제 2 타입 서스테인 신호에서의 방전의 형태의 일례가 나타나 있다.First, referring to FIG. 8A, an example of a form of discharge in a second type sustain signal at a second level having a relatively high average power level is shown.

예를 들면, 제 2 타입 서스테인 신호에서는 제 1 전극으로 공급되는 서스테 인 신호의 전압 상승 기간에서 제 1 전극과 제 2 전극 사이의 전압 차이가 증가하고, 아울러 제 1 전극으로 공급되는 서스테인 신호의 전압 상승 기간에서 제 1 전극과 제 2 전극 사이의 전압 차이가 증가한다.For example, in the second type sustain signal, the voltage difference between the first electrode and the second electrode increases in the voltage rise period of the sustain signal supplied to the first electrode, and the sustain signal supplied to the first electrode is increased. In the voltage rise period, the voltage difference between the first electrode and the second electrode increases.

이에 따라, 제 1 전극으로 공급되는 서스테인 신호의 전압 상승 기간에서 서스테인 방전이 발생하고, 아울러 제 2 전극으로 공급되는 서스테인 신호의 전압 상승 기간에서 서스테인 방전이 발생한다.As a result, sustain discharge occurs in the voltage rise period of the sustain signal supplied to the first electrode, and sustain discharge occurs in the voltage rise period of the sustain signal supplied to the second electrode.

이와 같이, 서스테인 신호의 전압 상승 기간에서 제 1 전극과 제 2 전극간의 전압 차이가 증가하도록 하는 이유는 앞선 도 7b에서와 같이 평균 전력 레벨이 상대적으로 높은 제 2 레벨에서는 서스테인 신호의 전압 상승 기간의 길이를 충분히 길게 함으로써 영상의 휘도를 향상시킬 수 있기 때문이다. 결국, 평균 전력 레벨이 상대적으로 높은 제 2 레벨인 경우에는 서스테인 신호의 전압 상승 기간에서 서스테인 방전을 발생시키는 것이 휘도 증가에 유리한 것이다.As such, the reason for increasing the voltage difference between the first electrode and the second electrode in the voltage rising period of the sustain signal is that the voltage rising period of the sustain signal is increased at the second level where the average power level is relatively high as shown in FIG. 7B. This is because the luminance of the image can be improved by making the length sufficiently long. As a result, when the average power level is a relatively high second level, it is advantageous to increase the luminance to generate sustain discharge in the voltage rise period of the sustain signal.

다음, 도 8b를 살펴보면 평균 전력 레벨이 상대적으로 낮은 제 1 레벨에서의 제 1 타입 서스테인 신호에서의 방전의 형태의 일례가 나타나 있다.Next, referring to FIG. 8B, an example of the type of discharge in the first type sustain signal at the first level at which the average power level is relatively low is shown.

예를 들면, 제 1 타입 서스테인 신호에서는 (a)와 같이 제 1 전극으로 공급되는 서스테인 신호의 전압 하강 기간에서 제 1 전극과 제 2 전극 사이의 전압 차이가 증가할 수 있다. 보다 상세하게는, 제 2 전극으로 공급되는 서스테인 신호의 전압 상승 기간(d1) 동안에는 제 1 전극과 제 2 전극간의 전압 차이가 오히려 감소하고, 제 1 전극으로 공급되는 서스테인 신호의 전압 하강 기간(d2) 동안에는 제 1 전극과 제 2 전극의 전압 차이가 증가한다.For example, in the first type sustain signal, a voltage difference between the first electrode and the second electrode may increase in the voltage drop period of the sustain signal supplied to the first electrode as shown in (a). More specifically, during the voltage rising period d1 of the sustain signal supplied to the second electrode, the voltage difference between the first electrode and the second electrode rather decreases, and the voltage drop period d2 of the sustain signal supplied to the first electrode. ), The voltage difference between the first electrode and the second electrode increases.

또는, (b)와 같이 제 2 전극으로 공급되는 서스테인 신호의 전압 하강 기간에서 제 1 전극과 제 2 전극 사이의 전압 차이가 증가할 수 있다. 보다 상세하게는, 제 1 전극으로 공급되는 서스테인 신호의 전압 상승 기간(d1) 동안에는 제 1 전극과 제 2 전극간의 전압 차이가 오히려 감소하고, 제 2 전극으로 공급되는 서스테인 신호의 전압 하강 기간(d2) 동안에는 제 1 전극과 제 2 전극의 전압 차이가 증가한다.Alternatively, as shown in (b), a voltage difference between the first electrode and the second electrode may increase in the voltage drop period of the sustain signal supplied to the second electrode. More specifically, during the voltage rising period d1 of the sustain signal supplied to the first electrode, the voltage difference between the first electrode and the second electrode rather decreases, and the voltage drop period d2 of the sustain signal supplied to the second electrode. ), The voltage difference between the first electrode and the second electrode increases.

이에 따라, 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급되는 서스테인 신호의 전압 하강 기간에서 서스테인 방전이 발생할 수 있다.Accordingly, sustain discharge may occur in a voltage drop period of the sustain signal supplied to at least one of the first electrode and the second electrode.

이와 같이, 서스테인 신호의 전압 하강 기간에서 제 1 전극과 제 2 전극간의 전압 차이가 증가하도록 하는 이유는 앞선 도 7a 내지 도 7b에서 상세히 설명한 바와 같이 평균 전력 레벨이 상대적으로 낮은 제 1 레벨에서는 서스테인 신호의 전압 하강 기간의 길이를 충분히 짧게 함으로써 강한 서스테인 방전을 발생시키고, 이에 따라 영상의 휘도를 향상시킬 수 있기 때문이다. 결국, 평균 전력 레벨이 상대적으로 낮은 제 1 레벨인 경우에는 서스테인 신호의 전압 하강 기간에서 서스테인 방전을 발생시키는 것이 휘도 증가에 유리한 것이다.As such, the reason for increasing the voltage difference between the first electrode and the second electrode in the voltage drop period of the sustain signal is as described above in detail with reference to FIGS. 7A to 7B. This is because a strong sustain discharge can be generated by shortening the length of the voltage lowering period of the film sufficiently, thereby improving the brightness of the image. As a result, when the average power level is a relatively low first level, it is advantageous to increase the luminance to generate sustain discharge in the voltage drop period of the sustain signal.

다음, 도 9는 서스테인 신호를 공급하기 위한 구동부의 구성의 일례를 설명하기 위한 도면이다.Next, FIG. 9 is a figure for demonstrating an example of the structure of the drive part for supplying a sustain signal.

도 9를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구동부는 에너지 회수 회로(Energy Recovery Circuit)를 포함할 수 있다.Referring to FIG. 9, the driving unit of the plasma display device according to the embodiment may include an energy recovery circuit.

이러한, 에너지 회수 회로는 전압 저장부(900)와, 저장 전압 공급부(901)와, 전압 회수부(902)와, 서스테인 전압 공급부(904)와, 기저 전압 공급부(905)와, 제 1 인덕터부(903)와, 제 2 인덕터부(906)를 포함하는 것이 바람직하다.The energy recovery circuit includes a voltage storage unit 900, a storage voltage supply unit 901, a voltage recovery unit 902, a sustain voltage supply unit 904, a base voltage supply unit 905, and a first inductor unit. 903 and the second inductor portion 906 are preferably included.

전압 저장부(900)는 전압 저장용 캐패시터부(C)를 포함하고, 이러한 에너지 저장용 캐패시터부(C)를 이용하여 전압을 저장한다.The voltage storage unit 900 includes a voltage storage capacitor unit C, and stores the voltage using the energy storage capacitor unit C.

저장 전압 공급부(901)는 저장 전압 공급 제어용 스위치부(S1)를 포함하고, 이러한 저장 전압 공급 제어용 스위치부(S1)를 이용하여 전압 저장부(900)에 저장된 전압이 플라즈마 디스플레이 패널의 제 1 전극 또는 제 2 전극으로 공급되도록 한다.The storage voltage supply unit 901 includes a storage voltage supply control switch unit S1, and the voltage stored in the voltage storage unit 900 is stored in the first electrode of the plasma display panel using the storage voltage supply control switch unit S1. Or to a second electrode.

전압 회수부(902)는 전압 회수 제어용 스위치부(S2)를 포함하고, 이러한 전압 회수 제어용 스위치부(S2)를 이용하여 플라즈마 디스플레이 패널의 제 1 전극 또는 제 2 전극의 무효 에너지가 전압 저장부(900)로 회수되어 저장되도록 한다.The voltage recovery unit 902 includes a voltage recovery control switch unit S2, and the reactive energy of the first electrode or the second electrode of the plasma display panel is converted into a voltage storage unit using the voltage recovery control switch unit S2. 900) to be recovered and stored.

제 1 인덕터부(903)는 제 1 공진용 인덕터(L1)를 포함하고, 이러한 제 1 공진용 인덕터(L1)를 이용하여 전압 저장부(900)에 저장된 전압이 제 1 전극 또는 제 2 전극으로 공급될 LC 공진을 발생시킨다.The first inductor 903 includes a first resonance inductor L1, and the voltage stored in the voltage storage unit 900 is transferred to the first electrode or the second electrode using the first resonance inductor L1. Generate an LC resonance to be supplied.

제 2 인덕터부(906)는 제 2 공진용 인덕터(L2)를 포함하고, 이러한 제 2 공진용 인덕터(L2)를 이용하여 제 1 전극 또는 제 2 전극으로부터 전압 저장부(900)로 전압이 회수될 때 LC 공진을 발생시킨다.The second inductor unit 906 includes a second resonance inductor L2, and the voltage is recovered from the first electrode or the second electrode to the voltage storage unit 900 by using the second resonance inductor L2. Generates LC resonance when

서스테인 전압 공급부(904)는 서스테인 전압 공급 제어용 스위치부(S3)를 포함하고, 이러한 서스테인 전압 공급 제어용 스위치부(S3)를 이용하여 서스테인 전압원이 발생시키는 서스테인 전압(Vs)이 제 1 전극 또는 제 2 전극으로 공급되도록 한다.The sustain voltage supply unit 904 includes a sustain voltage supply control switch unit S3, and the sustain voltage source Vs generated by the sustain voltage source using the sustain voltage supply control switch unit S3 is the first electrode or the second electrode. To be supplied to the electrode.

기저 전압 공급부(905)는 기저 전압 공급 제어용 스위치부(S4)를 포함하고, 이러한 기저 전압 공급 제어용 스위치부(S4)를 이용하여 기저 전압원이 발생시키는 기저 전압(GND)이 제 1 전극 또는 제 2 전극으로 공급되도록 한다. 즉, 제 1 전극 또는 제 2 전극이 접지되도록 한다.The base voltage supply unit 905 includes a base voltage supply control switch unit S4, and the base voltage GND generated by the base voltage source using the base voltage supply control switch unit S4 is the first electrode or the second electrode. To be supplied to the electrode. That is, the first electrode or the second electrode is grounded.

이러한, 도 9의 구동부의 동작을 첨부된 도 10을 결부하여 살펴보면 다음과 같다.The operation of the driving unit of FIG. 9 will be described with reference to FIG. 10.

도 10은 도 9의 구동부의 동작의 일례를 설명하기 위한 도면이다.10 is a view for explaining an example of the operation of the driving unit of FIG.

도 10을 살펴보면, 먼저 전압 상승 기간에서는 전압 회수부(902)와, 서스테인 전압 공급부(904)와, 기저 전압 공급부(905)는 오프(Off)된 상태에서 저장 전압 공급부(901)가 온(On) 된다.Referring to FIG. 10, first, the voltage recovery unit 902, the sustain voltage supply unit 904, and the base voltage supply unit 905 are turned off in the voltage rising period, and the storage voltage supply unit 901 is turned on. ) do.

그러면, 전압 저장부(900), 제 1 노드(n1), 저장 전압 공급부(901), 제 1 인덕터부(903), 제 2 노드(n2)를 경유하는 에너지 공급 경로가 형성된다. 이에 따라, 전압 저장부(900)에 저장되어 있던 전압이 제 1 인덕터부(903)의 제 1 공진용 인덕터(L1)에 의한 LC 공진을 통해 제 1 전극 또는 제 2 전극으로 공급된다.Then, an energy supply path is formed through the voltage storage unit 900, the first node n1, the storage voltage supply unit 901, the first inductor unit 903, and the second node n2. Accordingly, the voltage stored in the voltage storage unit 900 is supplied to the first electrode or the second electrode through LC resonance by the first resonance inductor L1 of the first inductor unit 903.

여기서, 전압 저장부(900)에 0.5배의 서스테인 전압, 즉 1/2Vs의 전압이 저장되어 있다고 가정하면 이러한 전압 상승 기간에서는 제 1 전극 또는 제 2 전극의 전압이 최대 서스테인 전압(Vs)까지 상승할 수 있다.Here, assuming that the voltage storage unit 900 stores a sustain voltage of 0.5 times, that is, a voltage of 1/2 Vs, the voltage of the first electrode or the second electrode rises up to the maximum sustain voltage Vs in the voltage rising period. can do.

여기서, 평균 전력 레벨이 상대적으로 높은 제 2 레벨에서는 이상에서 설명한 전압 상승 기간의 길이를 충분히 길게 하기 위해 저장 전압 공급부(901)가 온 상태를 유지하는 시간을 상대적으로 길게 할 수 있다.Here, in the second level where the average power level is relatively high, the time for the storage voltage supply unit 901 to remain in the on state can be relatively long to sufficiently lengthen the length of the voltage rise period described above.

반면에, 평균 전력 레벨이 상대적으로 낮은 제 1 레벨에서는 전압 상승 기간의 길이를 상대적으로 짧게 하기 위해 저장 전압 공급부(901)가 온 상태를 유지하는 시간을 상대적으로 짧게 할 수 있다.On the other hand, at the first level where the average power level is relatively low, the time for which the storage voltage supply unit 901 is kept in the on state can be shortened in order to shorten the length of the voltage rise period relatively.

한편, 평균 전력 레벨이 상대적으로 높은 제 2 레벨에서 전압 상승 기간의 길이를 충분히 길게 하고, 이와 함께 이중 방전을 보다 용이하게 발생시키기 위해 제 1 인덕터부(903)의 인덕턴스 값은 충분히 크게 설정되는 것이 바람직하다. 예를 들면, 제 1 인덕터부(903)의 인덕턴스 값은 대략 0.2μH(마이크로 헨리)이상 0.3μH(마이크로 헨리)이하로 설정될 수 있다.On the other hand, the inductance value of the first inductor unit 903 is set sufficiently large in order to sufficiently lengthen the length of the voltage rise period at the second level where the average power level is relatively high and at the same time to generate the double discharge more easily. desirable. For example, the inductance value of the first inductor unit 903 may be set to about 0.2 μH (micro Henry) or more and 0.3 μH (micro Henry) or less.

다음, 전압 유지 기간에서는 서스테인 전압 공급부(904)의 서스테인 전압 공급 제어용 스위치부(S3)가 온 된다. 그러면 서스테인 전압원이 발생시킨 서스테인 전압(Vs)이 제 2 노드(n2)를 거쳐 제 1 전극 또는 제 2 전극으로 공급된다.Next, in the voltage sustain period, the sustain voltage supply control switch section S3 of the sustain voltage supply section 904 is turned on. Then, the sustain voltage Vs generated by the sustain voltage source is supplied to the first electrode or the second electrode via the second node n2.

이에 따라, 제 1 전극 또는 제 2 전극이 서스테인 전압(Vs)을 실질적으로 일정하게 유지한다.Thus, the first electrode or the second electrode maintains the sustain voltage Vs substantially constant.

다음, 전압 하강 기간에서는 서스테인 전압 공급부(904)의 서스테인 전압 공급 제어용 스위치부(S3)와 저장 전압 공급부(901)의 저장 전압 공급 제어용 스위치부(S1)가 모두 오프된 상태에서 전압 회수부(902)의 전압 회수 제어용 스위치부(S2)가 온 된다.Next, in the voltage drop period, the voltage recovery unit 902 is performed with both the sustain voltage supply control switch unit S3 of the sustain voltage supply unit 904 and the storage voltage supply control switch unit S1 of the storage voltage supply unit 901 turned off. Voltage recovery control switch unit (S2) is turned on.

그러면, 제 1 전극 또는 제 2 전극, 제 2 노드(n2), 제 2 인덕터부(906), 전압 회수부(902), 제 1 노드(n1), 전압 저장부(900)를 경유하는 에너지 회수 경로가 형성된다. 그러면 제 1 전극 또는 제 2 전극의 전압이 제 2 인덕터부(906)에 의한 LC 공진을 통해 전압 저장부(900)로 회수되어 저장된다.Then, energy recovery via the first electrode or the second electrode, the second node n2, the second inductor unit 906, the voltage recovery unit 902, the first node n1, and the voltage storage unit 900 is performed. A path is formed. Then, the voltage of the first electrode or the second electrode is recovered and stored in the voltage storage unit 900 through LC resonance by the second inductor unit 906.

이에 따라, 제 1 전극 또는 제 2 전극의 전압이 서스테인 전압(Vs)으로부터 최저 기저 전압(GND)까지 하강할 수 있다.As a result, the voltage of the first electrode or the second electrode may drop from the sustain voltage Vs to the lowest base voltage GND.

여기서, 평균 전력 레벨이 상대적으로 낮은 제 1 레벨에서는 이상에서 설명한 전압 하강 기간의 길이를 충분히 짧게 하기 위해 전압 회수부(902)가 온 상태를 유지하는 시간을 상대적으로 짧게 할 수 있다.Here, in the first level where the average power level is relatively low, the time for maintaining the on state of the voltage recovery unit 902 may be relatively short to sufficiently shorten the length of the voltage drop period described above.

반면에, 평균 전력 레벨이 상대적으로 높은 제 2 레벨에서는 전압 하강 기간의 길이를 상대적으로 길게 하기 위해 전압 회수부(902)가 온 상태를 유지하는 시간을 상대적으로 길게 할 수 있다.On the other hand, in the second level where the average power level is relatively high, the time for maintaining the on state of the voltage recovery unit 902 may be relatively long to relatively lengthen the length of the voltage drop period.

아울러, 평균 전력 레벨이 상대적으로 높은 제 2 레벨에서 전압 하강 기간에 에너지 회수 효율을 높이기 위해 제 2 인덕터부(906)의 인덕턴스(Inductance) 값을 제 1 인덕터부(903)의 인덕턴스 값보다 더 크게 할 수 있다. 바람직하게는 제 2 인덕터부(906)의 인덕턴스 값은 제 1 인덕터부(903)의 인덕턴스 값의 대략 2배 이상 3배 이하로 설정될 수 있다.In addition, the inductance value of the second inductor unit 906 is larger than the inductance value of the first inductor unit 903 in order to increase the energy recovery efficiency during the voltage drop period at the second level where the average power level is relatively high. can do. Preferably, the inductance value of the second inductor unit 906 may be set to about two times or more and three times or less the inductance value of the first inductor unit 903.

예를 들면, 제 2 인덕부터(906)의 인덕턴스 값은 대략 0.4μH(마이크로 헨리)이상 0.9μH(마이크로 헨리)이하로 설정될 수 있다.For example, the inductance value from the second inductor 906 may be set to about 0.4 μH (micro henry) or more and about 0.9 μH (micro henry) or less.

한편, 전압 상승 기간, 전압 유지 기간, 전압 하강 기간 이외의 기간에서는 기저 전압 공급부(905)의 기저 전압 공급 제어용 스위치부(S4)가 온(On) 될 수 있다. 그러면, 제 1 전극 또는 제 2 전극은 기저 전압(GND)을 유지할 수 있다.Meanwhile, the base voltage supply control switch S4 of the base voltage supply unit 905 may be turned on in periods other than the voltage rising period, the voltage holding period, and the voltage falling period. Then, the first electrode or the second electrode can maintain the ground voltage GND.

이상에서 설명한 방법으로 구동부는 제 1 전극 또는 제 2 전극으로 제 1 타입 서스테인 신호 또는 제 2 타입 서스테인 신호를 공급할 수 있다.By the above-described method, the driver may supply the first type sustain signal or the second type sustain signal to the first electrode or the second electrode.

다음, 도 11은 구동부의 또 다른 구성의 일례에 대해 설명하기 위한 도면이다.Next, FIG. 11 is a figure for demonstrating another example of the structure of a drive part.

도 11을 살펴보면, 제 1 인덕터부(1100)는 에너지 공급 경로 및 에너지 회수 경로에 공통 배치된다. 반면에 제 2 인덕터부(1110)는 에너지 회수 경로에만 배치된다.Referring to FIG. 11, the first inductor unit 1100 is commonly disposed in an energy supply path and an energy recovery path. On the other hand, the second inductor 1110 is disposed only in the energy recovery path.

여기서, 제 1 인덕터부(1100)의 인덕턴스 값이 제 2 인덕터부(1110)의 인덕턴스 값과 동일하거나 더 큰 경우에도 에너지 회수 경로 상의 전체 인덕턴스 값은 에너지 공급 경로 상의 전체 인덕턴스 값보다 더 크게 유지될 수 있다.Here, even when the inductance value of the first inductor unit 1100 is equal to or greater than the inductance value of the second inductor unit 1110, the total inductance value on the energy recovery path may be kept larger than the total inductance value on the energy supply path. Can be.

이에 따라, 앞선 도 10의 경우와 동일한 효과를 얻을 수 있다.Accordingly, the same effects as in the case of FIG. 10 can be obtained.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 평균 전력 레벨과 관련하여 서스테인 신호를 변경함으로써 구현되는 영상의 휘도를 증가시키는 효과가 있다.As described in detail above, the plasma display apparatus of the present invention has an effect of increasing the luminance of an image implemented by changing the sustain signal in relation to the average power level.

Claims (6)

서로 나란한 제 1 전극과 제 2 전극이 형성된 플라즈마 디스플레이 패널과,A plasma display panel having a first electrode and a second electrode parallel to each other; 영상 표시를 위한 서스테인 기간에서 상기 제 1 전극 또는 제 2 전극 중 하나 이상으로 서스테인 신호를 공급하고, 평균 전력 레벨(Average Power Level)이 제 1 레벨인 경우에는 상기 제 1 전극 또는 제 2 전극 중 하나 이상으로 제 1 타입 서스테인 신호를 공급하고, 평균 전력 레벨이 상기 제 1 레벨보다 높은 제 2 레벨인 경우에는 상기 제 1 타입 서스테인 신호와 다른 제 2 타입 서스테인 신호를 상기 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급하는 구동부One or more of the first electrode and the second electrode when the sustain signal is supplied to at least one of the first electrode or the second electrode in the sustain period for displaying an image, and the average power level is the first level. When the first type sustain signal is supplied and the average power level is a second level higher than the first level, a second type sustain signal different from the first type sustain signal is output from the first electrode or the second electrode. Drive part to supply more than one 를 포함하고,Including, 상기 서스테인 신호는 전압 상승 기간, 전압 유지 기간, 전압 하강 기간을 포함하고, 상기 제 2 타입 서스테인 신호의 전압 상승 기간의 길이는 상기 제 1 타입 서스테인 신호의 전압 상승 기간의 길이보다 더 길고, 상기 제 1 타입 서스테인 신호의 전압 하강 기간의 길이는 상기 제 2 타입 서스테인 신호의 전압 하강 기간의 길이보다 더 짧은 것을 특징으로 하는 플라즈마 디스플레이 장치.The sustain signal includes a voltage rising period, a voltage sustain period, and a voltage falling period, and the length of the voltage rising period of the second type sustain signal is longer than the length of the voltage rising period of the first type sustain signal, And the length of the voltage drop period of the first type sustain signal is shorter than the length of the voltage drop period of the second type sustain signal. 제 1 항에 있어서,The method of claim 1, 상기 제 2 타입 서스테인 신호에서는 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급되는 서스테인 신호의 전압 상승 기간에서 제 1 전극과 제 2 전극 사이의 전압 차이가 증가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage difference between the first electrode and the second electrode increases in the voltage rising period of the sustain signal supplied to at least one of the first electrode and the second electrode in the second type sustain signal. 제 1 항에 있어서,The method of claim 1, 상기 제 1 타입 서스테인 신호에서는 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급되는 서스테인 신호의 전압 하강 기간에서 제 1 전극과 제 2 전극 사이의 전압 차이가 증가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage difference between the first electrode and the second electrode increases in the voltage drop period of the sustain signal supplied to at least one of the first electrode and the second electrode in the first type sustain signal. 제 1 항에 있어서,The method of claim 1, 상기 제 2 타입 서스테인 신호에서는 제 1 전극 또는 제 2 전극 중 하나 이상으로 공급되는 서스테인 신호의 전압 상승 기간에서 전압이 제 1 전압까지 상승하고, 이후 상기 제 1 전압부터 제 1 전압보다 낮은 제 2 전압까지 하강하고, 이후 상기 제 2 전압부터 상기 제 1 전압보다 높은 제 3 전압까지 상승하는 것을 특징으로 하는 플라즈마 디스플레이 장치.In the second type sustain signal, a voltage rises to a first voltage in a voltage rising period of a sustain signal supplied to at least one of the first electrode and the second electrode, and thereafter, a second voltage lower than the first voltage from the first voltage. And descends to and then rises from the second voltage to a third voltage higher than the first voltage. 제 1 항에 있어서,The method of claim 1, 상기 구동부는The driving unit 제 1 인덕터부를 포함하는 에너지 공급 경로와 제 2 인덕터부를 포함하는 에너지 회수 경로를 포함하는 에너지 회수 회로(Energy Recovery Circuit)를 이용하여 상기 제 1 전극 또는 제 2 전극 중 하나 이상으로 상기 서스테인 신호를 공급하고, 상기 제 2 인덕터부의 인덕턴스(Inductance) 값은 상기 제 1 인덕터부의 인덕턴스 값보다 더 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.The sustain signal is supplied to at least one of the first electrode and the second electrode by using an energy recovery circuit including an energy supply path including a first inductor and an energy recovery path including a second inductor. And an inductance value of the second inductor unit is greater than an inductance value of the first inductor unit. 제 5 항에 있어서,The method of claim 5, 상기 제 2 인덕터부의 인덕턴스 값은 상기 제 1 인덕터부의 인덕턴스 값의 2배 이상 3배 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And an inductance value of the second inductor portion is two or more times and three times or less than the inductance value of the first inductor portion.
KR1020060074440A 2006-08-07 2006-08-07 Plasma Display Apparatus KR100811549B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060074440A KR100811549B1 (en) 2006-08-07 2006-08-07 Plasma Display Apparatus
CN2007101127870A CN101140727B (en) 2006-08-07 2007-06-19 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060074440A KR100811549B1 (en) 2006-08-07 2006-08-07 Plasma Display Apparatus

Publications (2)

Publication Number Publication Date
KR20080013227A KR20080013227A (en) 2008-02-13
KR100811549B1 true KR100811549B1 (en) 2008-03-07

Family

ID=39192665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060074440A KR100811549B1 (en) 2006-08-07 2006-08-07 Plasma Display Apparatus

Country Status (2)

Country Link
KR (1) KR100811549B1 (en)
CN (1) CN101140727B (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002309A (en) 2002-06-29 2004-01-07 엘지전자 주식회사 Plasma display panel and driving method thereof
KR20040013160A (en) 2002-08-01 2004-02-14 엘지전자 주식회사 Method Of Driving Plasma Display Panel
KR20040026016A (en) * 2002-09-17 2004-03-27 엘지전자 주식회사 Apparatus And Method For Driving Plasma Display Panel
KR20050122780A (en) * 2004-06-25 2005-12-29 엘지전자 주식회사 Device of driving for plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002309A (en) 2002-06-29 2004-01-07 엘지전자 주식회사 Plasma display panel and driving method thereof
KR20040013160A (en) 2002-08-01 2004-02-14 엘지전자 주식회사 Method Of Driving Plasma Display Panel
KR20040026016A (en) * 2002-09-17 2004-03-27 엘지전자 주식회사 Apparatus And Method For Driving Plasma Display Panel
KR20050122780A (en) * 2004-06-25 2005-12-29 엘지전자 주식회사 Device of driving for plasma display panel

Also Published As

Publication number Publication date
KR20080013227A (en) 2008-02-13
CN101140727B (en) 2010-06-02
CN101140727A (en) 2008-03-12

Similar Documents

Publication Publication Date Title
KR100667360B1 (en) Plasma display apparatus and driving method thereof
US7817110B2 (en) Plasma display apparatus having enhanced discharge stability and driving thereof
KR100844819B1 (en) Plasma Display Apparatus
KR100793033B1 (en) Plasma Display Apparatus
KR100784567B1 (en) Plasma Display Apparatus
KR100811549B1 (en) Plasma Display Apparatus
KR100800499B1 (en) Plasma Display Apparatus
JP2007249207A (en) Method of driving plasma display apparatus
KR100811472B1 (en) Plasma display apparatus
KR100820640B1 (en) Plasma Display Apparatus
KR100903647B1 (en) Apparatus for driving plasma display panel and plasma display apparatus thereof
US20070109225A1 (en) Plasma display apparatus and method for driving the same
KR100793086B1 (en) Plasma Display Apparatus
KR100836585B1 (en) Plasma Display Apparatus
KR100800465B1 (en) Plasma Display Apparatus
US8098216B2 (en) Plasma display apparatus and driving method thereof
KR20080018367A (en) Plasma display apparatus
KR20070081727A (en) Plasma display apparatus
KR20080008915A (en) Plasma display apparatus
KR20080006824A (en) Plasma display apparatus
KR20080013231A (en) Plasma display apparatus
KR20080062323A (en) Plasma display apparatus
KR20070113930A (en) Plasma display apparatus
KR20080014350A (en) Plasma display apparatus
KR20080013228A (en) Plasma display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee