KR20080023610A - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR20080023610A KR20080023610A KR1020060087708A KR20060087708A KR20080023610A KR 20080023610 A KR20080023610 A KR 20080023610A KR 1020060087708 A KR1020060087708 A KR 1020060087708A KR 20060087708 A KR20060087708 A KR 20060087708A KR 20080023610 A KR20080023610 A KR 20080023610A
- Authority
- KR
- South Korea
- Prior art keywords
- width
- electrode
- discharge
- display panel
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/54—Means for exhausting the gas
Abstract
Description
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.1 is a view for explaining an example of the structure of a plasma display panel according to an embodiment of the present invention.
도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면.2 is a view for explaining an example in the case where at least one of the first electrode or the second electrode is a plurality of layers;
도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면.3 is a view for explaining an example where at least one of the first electrode and the second electrode is a single layer;
도 4a 내지 도 4b는 배기 홀에 대해 설명하기 위한 도면.4A to 4B are views for explaining exhaust holes.
도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에 포함되는 배기 홀의 구조의 일례에 대해 설명하기 위한 도면.5 is a view for explaining an example of the structure of the exhaust hole included in the plasma display panel according to an embodiment of the present invention.
도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에 포함되는 배기 홀의 제조 공정의 일례에 대해 설명하기 위한 도면.FIG. 6 is a view for explaining an example of a process of manufacturing an exhaust hole included in a plasma display panel according to an embodiment of the present invention; FIG.
도 7a 내지 도 7b는 양 방향에서 레이저를 조사하여 배기 홀을 형성하는 이유에 대해 설명하기 위한 도면.7A to 7B are views for explaining the reason for forming the exhaust hole by irradiating a laser in both directions.
도 8a 내지 도 8c는 배기 홀의 다양한 형태의 일례에 대해 설명하기 위한 도면.8A to 8C are views for explaining examples of various forms of exhaust holes.
도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계 조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 9 is a diagram for describing an image frame for implementing gradation of an image in a plasma display panel according to an embodiment of the present invention. FIG.
도 10은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.10 is a view for explaining an example of the operation of the plasma display panel according to an embodiment of the present invention;
도 11a 내지 도 11b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면.11A to 11B are views for explaining another form of the rising ramp signal or the second falling ramp signal.
도 12는 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면.12 is a diagram for explaining another type of the sustain signal.
<도면의 주요 부분에 대한 번호의 설명><Description of the numbers for the main parts of the drawings>
101 : 전면 기판 102 : 제 1 전극101: front substrate 102: first electrode
103 : 제 2 전극 104 : 상부 유전체 층103: second electrode 104: upper dielectric layer
105 : 보호 층 111 : 후면 기판105: protective layer 111: back substrate
112, 112a, 112b : 격벽 113 : 제 3 전극112, 112a, 112b: partition 113: third electrode
114 : 형광체 층 115 : 하부 유전체 층114: phosphor layer 115: lower dielectric layer
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.The present invention relates to a plasma display panel.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.
이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.The driving signal is supplied to the discharge cell through the electrode.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여 기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the fluorescent material formed in the discharge cell to emit visible light. Generates. The visible light displays an image on the screen of the plasma display panel.
한편, 종래의 플라즈마 디스플레이 패널에서는 방전 셀 내에 불순가스가 잔존하는 문제점이 있다. 이로 인해, 방전 셀 내에서 방전이 불안정해지는 문제점이 발생한다.On the other hand, in the conventional plasma display panel, there is a problem that impurity gas remains in the discharge cell. For this reason, there arises a problem that the discharge becomes unstable within the discharge cell.
또한, 배기 또는 가스 주입 공정에 소요되는 시간이 상대적으로 길어짐으로써 제조 단가가 상승하는 문제점이 발생한다.In addition, as the time required for the exhaust or gas injection process becomes relatively long, a problem arises in that the manufacturing cost increases.
상술한 문제점을 해결하기 위해 본 발명은 배기 홀의 구조를 개선하여 방전 셀 내에 불순가스의 잔존을 억제하는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a plasma display panel which improves the structure of an exhaust hole and suppresses residual impurities in a discharge cell.
상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 대항되게 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이에서 방전 셀을 구획하는 격벽을 포함하고, 전면 기판 또는 후면 기판 중 적어도 하나에는 배기 홀(Hole)이 형성되고, 제 1 위치에서의 배기 홀의 폭은 제 1 폭이고, 제 1 위치로부터 수직방향으로 제 1 길이만큼 이격된 제 2 위치에서의 배기 홀의 폭은 제 1 폭보다 작은 제 2 폭이고, 제 1 위치로부터 수직방향으 로 제 1 길이보다 긴 제 2 길이만큼 이격되고 제 2 위치로부터는 수직방향으로 제 2 길이보다 짧은 제 3 길이만큼 이격된 제 3 위치에서의 배기 홀의 폭은 제 2 폭보다는 큰 제 3 폭일 수 있다.Plasma display panel according to an embodiment of the present invention for achieving the above object includes a front substrate, a rear substrate disposed opposite the front substrate and a partition wall partitioning the discharge cell between the front substrate and the rear substrate, At least one of the front substrate and the rear substrate has an exhaust hole (Hole) is formed, the width of the exhaust hole in the first position is the first width, in the second position spaced apart by the first length in the vertical direction from the first position The width of the exhaust hole is a second width smaller than the first width and is spaced apart by a second length longer than the first length in the vertical direction from the first position and by a third length shorter than the second length in the vertical direction from the second position. The width of the exhaust hole in the spaced third position may be a third width greater than the second width.
또한, 제 1 길이와 제 3 길이는 실질적으로 동일하고, 제 1 폭과 제 3 폭은 실질적으로 동일할 수 있다.In addition, the first length and the third length may be substantially the same, and the first width and the third width may be substantially the same.
또한, 배기 홀의 양 끝단의 폭은 중앙부분의 폭보다 클 수 있다.In addition, the width of both ends of the exhaust hole may be larger than the width of the central portion.
또한, 배기 홀은 양 끝단 방향에서 각각 조사되는 레이저 빔(Laser Beam)에 의해 형성될 수 있다.In addition, the exhaust holes may be formed by laser beams irradiated in both end directions, respectively.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.Hereinafter, a plasma display panel according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.1 is a view for explaining an example of the structure of a plasma display panel according to an embodiment of the present invention.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성되는 전면 기판(101)과, 전술한 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 교차하는 제 3 전극(113, X)이 형성되는 후면 기판(111)이 합착되어 이루어질 수 있다.Referring to FIG. 1, a plasma display panel according to an exemplary embodiment of the present invention may include a
여기서, 후면 기판(111) 또는 전면 기판(101) 중 적어도 하나에는 배기 홀(미도시)이 형성된다. 이러한 배기 홀에 대해서는 도 4a 내지 도 4b 이후에서 보다 상세히 설명하기로 한다.Here, an exhaust hole (not shown) is formed in at least one of the
전면 기판(101) 상에 형성되는 전극, 예컨대 제 1 전극(102, Y)과 제 2 전 극(103, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지할 수 있다.The electrodes formed on the
이러한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성된 전면 기판(101)의 상부에는 제 1 전극(102, Y)과 제 2 전극(103, Z)을 덮도록 유전체 층, 예컨대 상부 유전체 층(104)이 형성될 수 있다.The dielectric layer covers the
이러한, 상부 유전체 층(104)은 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.This upper
이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(104) 상부에 증착하는 방법 등을 통해 형성될 수 있다.A
한편, 후면 기판(111) 상에는 전극, 예컨대 제 3 전극(113, X)이 형성되고, 이러한 제 3 전극(113, X)이 형성된 후면 기판(111)의 상부에는 제 3 전극(113, X)을 덮도록 유전체 층, 예컨대 하부 유전체 층(115)이 형성될 수 있다.Meanwhile, electrodes, for example, third electrodes 113 and X are formed on the
이러한, 하부 유전체 층(115)은 제 3 전극(113, X)을 절연시킬 수 있다.The lower
이러한 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성될 수 있다.On top of the lower
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) discharge cells, it is also possible to further form a white (W) or yellow (Yellow: Y) discharge cell.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치(Pitch)는 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀에서의 색 온도를 맞추기 위해 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치를 다르게 할 수도 있다.Meanwhile, although the pitches of the red (R), green (G), and blue (B) discharge cells in the plasma display panel according to an embodiment of the present invention may be substantially the same, red (R) and green The pitches of the red (R), green (G) and blue (B) discharge cells may be varied to match the color temperature in the (G) and blue (B) discharge cells.
이러한 경우 적색(R), 녹색(G) 및 청색(B) 방전 셀 별로 피치를 모두 다르게 할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 하나 이상의 방전 셀의 피치를 다른 방전 셀의 피치와 다르게 할 수도 있다. 예컨대, 적색(R) 방전 셀의 피치가 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 피치를 적색(R) 방전 셀의 피치보다 크게 할 수도 있을 것이다.In this case, the pitch may be different for each of the red (R), green (G), and blue (B) discharge cells, but the pitch of one or more discharge cells among the red (R), green (G), and blue (B) discharge cells. May be different from the pitch of other discharge cells. For example, the pitch of the red (R) discharge cells is the smallest, and the pitch of the green (G) and blue (B) discharge cells may be larger than the pitch of the red (R) discharge cells.
여기서, 녹색(G) 방전 셀의 피치는 청색(B) 방전 셀의 피치와 실질적으로 동일하거나 상이할 수 있다.Here, the pitch of the green (G) discharge cells may be substantially the same as or different from the pitch of the blue (B) discharge cells.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel according to the exemplary embodiment of the present invention may have not only the structure of the
여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다. 아울러, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 제 1 격벽(112b)에 채널이 형성되거나 홈이 형성될 수 있다.Here, in the case of the differential partition wall structure, the height of the
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.On the other hand, in the plasma display panel according to an embodiment of the present invention, although the red (R), green (G), and blue (B) discharge cells are shown and described as being arranged on the same line, they may be arranged in different shapes. It will be possible. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.
또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 형성될 수 있다.In addition, in FIG. 1, only the case where the
여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.Here, a predetermined discharge gas may be filled in the discharge cell partitioned by the
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In addition, a
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, it is also possible to further form a white (W) and / or yellow (Y) phosphor layer.
또한, 적색(R), 녹색(G), 청색(B) 방전 셀의 형광체 층(114)은 두께(Width)가 실질적으로 동일하거나 하나 이상에서 상이할 수 있다. 예를 들어, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이한 경우에는 녹색(G) 또는 청색(B) 방전 셀에서의 형광체 층(114)의 두께가 적색(R) 방전 셀에서의 형광체 층(114)의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 방전 셀에서의 형광체 층(114)의 두께는 청색(B) 방전 셀에서의 형광체 층(114)의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the phosphor layers 114 of the red (R), green (G), and blue (B) discharge cells may have substantially the same thickness or may differ from one or more. For example, if the thickness of the
한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the above description, only one example of the plasma display panel according to an exemplary embodiment of the present invention is illustrated and described. However, the present invention is not limited to the plasma display panel having the above-described structure. For example, the description hereinabove illustrates only the case where the top
아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.In addition, a black layer (not shown) may be further formed on the upper part of the
또한, 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 블랙 층(미도시)이 더 형성되는 것도 가능하다.In addition, a black layer (not shown) may be further formed at a specific position on the
또한, 후면 기판(111) 상에 형성되는 제 3 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서 의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the width or thickness of the third electrode 113 formed on the
이와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.As such, the structure of the plasma display panel according to the exemplary embodiment may be variously changed.
다음, 도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면이다.Next, FIG. 2 is a figure for demonstrating an example in the case where at least one of a 1st electrode or a 2nd electrode is a some layer.
도 2를 살펴보면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 복수의 층, 예컨대 두 개의 층(Layer)으로 이루어질 수 있다.Referring to FIG. 2, at least one of the
예를 들면, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 은(Ag)과 같은 실질적으로 불투명한 재질을 포함하는 버스 전극(102b, 103b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 재질을 포함하는 투명 전극(102a, 103a)을 포함할 수 있다.For example, in consideration of light transmittance and electrical conductivity, at least one of the
이와 같이, 제 1 전극(102)과 제 2 전극(103)이 투명 전극(102a, 103a)을 포함하면, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출될 수 있다.As such, when the
아울러, 제 1 전극(102)과 제 2 전극(103)이 버스 전극(102b, 103b)을 포함하면, 제 1 전극(102)과 제 2 전극(103)이 투명 전극(102a, 103a)만을 포함하는 경우에는 투명 전극(102a, 103a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있는데, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(102a, 103a)의 낮은 전기 전도도를 보상할 수 있다.In addition, when the
이와 같이 제 1 전극(102)과 제 2 전극(103)이 버스 전극(102b, 103b)을 포함하는 경우에, 버스 전극(102b, 103b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에 블랙 층(Black Layer : 220, 221)이 더 구비될 수 있다.As described above, in the case where the
다음, 도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면이다.Next, FIG. 3 is a figure for explaining an example in the case where at least one of a 1st electrode or a 2nd electrode is a single layer.
도 3을 살펴보면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 단일 층(One Layer)이다. 예를 들면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 앞선 도 2에서 번호 102a 또는 103a의 투명 전극이 생략된(ITO-Less) 전극일 수 있다.Referring to FIG. 3, the
이러한, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 실질적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 아울러 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다.At least one of the
아울러, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 도 1의 번호 104의 상부 유전체 층보다 색이 어두울 수 있다.In addition, at least one of the first electrode 102 (Y) or the second electrode 103 (Z) may be darker in color than the
이와 같이, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나가 단일 층인 경우는 앞선 도 2의 경우에 비해 제조 공정이 더 단순하다. 예를 들면, 앞선 도 2의 경우에서는 제 1 전극(102, Y)과 제 2 전극(103, Z)의 형성 공정 시 투명 전극(102a, 103a)을 형성한 이후에 버스 전극(102b, 103b)을 또 다시 형성하여 야 하지만, 여기 도 3의 경우는 단일 층 구조이기 때문에 한 번의 공정으로 제 1 전극(102, Y)과 제 2 전극(103, Z)을 형성할 수 있다.As such, when at least one of the
또한, 도 3과 같이 제 1 전극(102, Y)과 제 2 전극(103, Z)을 단일 층으로 형성하게 되면 제조 공정이 단순해지는 것과 함께 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 투명한 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있다.In addition, as shown in FIG. 3, when the
한편, 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 전면 기판(101) 사이에는 전면 기판(101)의 변색을 방지하며 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 어느 하나보다 더 어두운 색을 갖는 블랙 층(Black Layer : 300a, 300b)이 더 구비될 수 있다. 즉, 전면 기판(101)과 제 1 전극(102, Y) 또는 제 2 전극(103, Z)이 직접 접촉하는 경우에는 제 1 전극(102, Y) 또는 제 2 전극(103, Z)과 직접 접촉하는 전면 기판(101)의 일정 영역이 황색 계열로 변색되는 마이그레이션(Migration) 현상이 발생할 수 있는데, 블랙 층(300a, 300b)은 이러한 마이그레이션 현상을 방지함으로써 전면 기판(101)의 변색을 방지할 수 있는 것이다.Meanwhile, the discoloration of the
이러한 블랙 층(300a, 300b)은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Rb)을 포함할 수 있다.The
이와 같이, 전면 기판(101)과 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 사이에 블랙 층(300a, 300b)을 구비하게 되면, 제 1 전극(102, Y)과 제 2 전극(103, Z)이 반사율이 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.As such, when the
다음, 도 4a 내지 도 4b는 배기 홀에 대해 설명하기 위한 도면이다.Next, FIGS. 4A to 4B are views for explaining the exhaust hole.
먼저, 도 4a를 살펴보면 기판(400)에 기판(400)을 관통하는 배기 홀(410)이 형성될 수 있다. 여기서, 기판(400)은 전면 기판일 수도 있고 후면 기판일 수도 있다.First, referring to FIG. 4A, an
또한, 배기 홀(410)은 원활한 영상 표시를 위해 기판(400)의 코너(Corner) 부분에 형성될 수 있다.In addition, the
또한, 배기 홀(410)은 하나의 기판(400)에서 복수개가 형성될 수도 있다. 예를 들면, 기판(400)의 4개의 코너 부분에 각각 하나씩 총 4개의 배기 홀(410)이 형성될 수도 있는 것이다.In addition, a plurality of
이러한 배기 홀의 기능이 도 4b에 나타나 있다.The function of this exhaust hole is shown in FIG. 4B.
도 4b를 살펴보면, 전면 기판(430)과 후면 기판(420)이 합착된 이후에 배기 홀(410)에 소정의 배기 또는 가스 주입 수단(450)을 연결하고, 이러한 배기 또는 가스 주입 수단(450)을 이용하여 실재 층(460)에 의해 실링된 플라즈마 디스플레이 패널 내부의 불순 가스를 외부로 배기시키거나 또는 크세논(Xe) 또는 아르곤(Ar) 등의 방전 가스를 플라즈마 디스플레이 패널 내부로 주입시킬 수 있다.Referring to FIG. 4B, after the
이와 같이, 배기 홀(410)은 불순 가스의 배기 통로의 기능을 수행하고, 아울러 방전 가스의 주입 통로의 기능을 함께 수행할 수 있다.As such, the
여기, 도 4b에서 설명하지 않은 번호 470은 격벽이고, 번호 480은 형광체 층이다.Here, numeral 470, which is not described in FIG. 4B, is a partition wall, and numeral 480 is a phosphor layer.
다음, 도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에 포함되는 배기 홀의 구조의 일례에 대해 설명하기 위한 도면이다.5 is a view for explaining an example of the structure of the exhaust hole included in the plasma display panel according to an embodiment of the present invention.
도 5를 살펴보면, 제 1 위치(a)에서의 배기 홀(510)은 제 1 폭(W1)을 갖고, 제 2 위치(b)에서의 배기 홀(510)의 폭은 제 1 폭(W1)보다는 작은 제 2 폭(W2)이고, 제 3 위치(c)에서의 배기 홀(510)의 폭은 제 2 폭(W2)보다 더 큰 제 3 폭(W3)이다. 즉, W1, W3 > W2인 관계가 성립할 수 있다.Referring to FIG. 5, the
여기서, 제 2 위치(b)는 제 1 위치(a)로부터 수직방향으로 제 1 길이(d1)만큼 이격된 위치이다. 또한, 제 3 위치(c)는 제 1 위치(a)로부터 수직방향으로 제 1 길이(d1)보다 긴 제 2 길이(d2)만큼 이격되고, 아울러 제 2 위치(b)로부터 수직방향으로 제 2 길이(d2)보다 짧은 제 3 길이(d3)만큼 이격된 위치이다.Here, the second position (b) is a position spaced apart from the first position (a) by the first length (d1) in the vertical direction. Further, the third position (c) is spaced apart from the first position (a) by a second length (d2) longer than the first length (d1) in the vertical direction, and the second position (c) in the second direction (b) A position spaced apart by a third length d3 shorter than the length d2.
예를 들면, 배기 홀(510)의 양 끝단의 폭은 중앙부분의 폭보다 클 수 있다.For example, the width of both ends of the
여기서, 제 1 길이(d1)와 제 3 길이(d3)는 실질적으로 동일하고, 아울러 제 1 폭(W1)과 제 3 폭(W3)은 실질적으로 동일할 수 있다. 또는 제 1 길이(d1)와 제 3 길이(d3)가 서로 다르고, 아울러 제 1 폭(W1)과 제 3 폭(W3)도 실질적으로 서로 다를 수도 있다.Here, the first length d1 and the third length d3 may be substantially the same, and the first width W1 and the third width W3 may be substantially the same. Alternatively, the first length d1 and the third length d3 may be different from each other, and the first width W1 and the third width W3 may be substantially different from each other.
다음, 도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에 포함되는 배기 홀의 제조 공정의 일례에 대해 설명하기 위한 도면이다.Next, FIG. 6 is a view for explaining an example of the manufacturing process of the exhaust hole included in the plasma display panel according to an embodiment of the present invention.
도 6을 살펴보면, 배기 홀(미도시)은 배기 홀의 양 끝단 방향에서 각각 조사되는 레이저 빔(Laser Beam)에 의해 형성될 수 있다.Referring to FIG. 6, the exhaust holes (not shown) may be formed by laser beams irradiated from both ends of the exhaust holes, respectively.
예를 들어, 레이저 광원(600)이 레이저 빔을 발산하면, 레이저 광원(600)이 발산한 레이저 빔은 빔 분산부(610)에 두 개의 레이저 빔으로 분산될 수 있다.For example, when the
여기서, 빔 분산부(610)는 실리카(Silica) 재질의 빔 분산 거울(Beam Splitter Mirror)일 수 있다. 이러한 빔 분산 거울은 입사되는 레이저 빔의 입사 각도에 따라 입사되는 레이저 빔을 두 개의 레이저 빔으로 분산시킬 수 있다.Here, the
그러면, 분산된 두 개의 레이저 빔은 제 1 레이저 조사부(630)와 제 2 레이저 조사부(640)에 의해 기판(650)에 각각 조사될 수 있다. 그러면, 제 1 레이저 조사부(630)와 제 2 레이저 조사부(640)에 의해 조사된 레이저 빔에 의해 기판(630)의 일부가 식각되고, 이에 따라 기판(650)에 앞선 도 5에서 설명한 바와 같은 배기 홀이 형성될 수 있는 것이다.Then, the two distributed laser beams may be irradiated onto the
보다 상세히 설명하면, 기판(650)의 일측 방향에서 제 1 레이저 조사부(630)에 의해 조사되는 레이저 빔에 의해 기판(650)의 일측의 일부가 식각되고, 또한 기판(650)의 타측 방향에서 제 2 레이저 조사부(640)에 의해 조사되는 레이저 빔에 의해 기판(650)의 타측의 일부가 식각된다. 여기서 기판(650)에서 레이저 빔이 도달하는 깊이가 깊어질수록 레이저 빔의 세기가 감소함으로써 식각력이 점진적으로 감소할 수 있다. 이와 같이 식각력이 감소함에 따라 앞선 도 5에서와 같이 배기 홀의 폭이 기판(650)의 내부로 갈수록 점진적으로 작아질 수 있는 것이다.In more detail, a portion of one side of the
여기서, 설명하지 않은 부호 620은 레이저 빔의 진행방향을 변경하기 위한 진로 변경부이다.Here,
다음, 도 7a 내지 도 7b는 양 방향에서 레이저를 조사하여 배기 홀을 형성하는 이유에 대해 설명하기 위한 도면이다.Next, FIGS. 7A to 7B are views for explaining a reason for forming the exhaust hole by irradiating a laser in both directions.
먼저, 도 7a를 살펴보면 레이저 조사부(700)가 기판(710)의 일측 방향에서만 기판(710)의 일부에 레이저를 조사하여 배기 홀(미도시)을 형성하는 방법의 일례가 나타나 있다.First, referring to FIG. 7A, an example of a method of forming an exhaust hole (not shown) by the
다음, 도 7b를 살펴보면 앞선 도 7a에서와 같이 기판(710)의 일측 방향에서만 레이저를 조사하여 배기 홀(720)을 형성하게 되면, 레이저가 입사되는 면에서의 배기 홀(720)의 폭은 제 1 폭(W1)을 갖고, 레이저가 입사되는 면의 반대쪽 면에서의 배기 홀(720)의 폭은 제 1 폭(W1)보다 작은 제 2 폭(W2)을 가질 수 있다.Next, referring to FIG. 7B, when the
여기서, 레이저가 입사되는 면의 반대쪽 면에 도달하는 레이저의 세기는 레이저가 입사되는 면에 비해 현저하게 약할 수 있다. 이에 따라, 제 2 폭(W2)은 제 1 폭(W1)에 비해 그 크기가 현저하게 작을 수 있다. 그러면, 배기 또는 방전 가스 주입 공정 시 공정 시간이 증가할 수 있다. 또한, 배기 또는 방전 가스 주입 공정에 소요되는 공정 시간을 줄이게 되면 방전 셀 내에 불순 가스가 잔존할 가능성이 증가하고, 이에 따라 방전이 불안정해질 수 있다.Here, the intensity of the laser reaching the opposite side of the plane on which the laser is incident may be significantly weaker than the plane on which the laser is incident. Accordingly, the second width W2 may be significantly smaller in size than the first width W1. Then, the process time may be increased during the exhaust or discharge gas injection process. In addition, if the process time required for the exhaust or discharge gas injection process is reduced, the possibility of impurity gas remaining in the discharge cell increases, and thus, the discharge may become unstable.
반면에, 앞선 도 5에서와 같이 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 양 방향에서 배기 홀을 형성함으로써 배기 홀의 양 끝단의 폭이 중앙부분의 폭보다 더 크게 하면, 배기 홀의 최저 폭과 최대 폭 간의 차이가 도 7a 내지 도 7b에서와 같은 구조에 비해 더 작을 수 있다. 이에 따라, 배기 또는 방전 가스 주입 공정에 소요되는 공정 시간이 도 7a 내지 도 7b의 경우보다 더 감소할 수 있다. 이에 따라, 제조 단가를 저감시킬 수 있다. 또는, 배기 또는 방전 가스 주입 공정에 소요되는 시간을 종래에 비해 줄이더라도 방전 셀 내의 불순 가스를 충분히 제거할 수 있게 되고, 이에 따라 방전을 안정시킬 수 있다.On the other hand, in the plasma display panel according to the exemplary embodiment of the present invention as shown in FIG. 5, when the widths of both ends of the exhaust hole are larger than the width of the center part by forming the exhaust holes in both directions, The difference between the maximum widths may be smaller compared to the structure as in FIGS. 7A-7B. Accordingly, the process time required for the exhaust or discharge gas injection process may be further reduced than in the case of FIGS. 7A to 7B. Thereby, manufacturing cost can be reduced. Alternatively, even if the time required for the exhaust or discharge gas injection process is reduced as compared with the related art, the impurity gas in the discharge cell can be sufficiently removed, thereby enabling the discharge to be stabilized.
다음, 도 8a 내지 도 8c는 배기 홀의 다양한 형태의 일례에 대해 설명하기 위한 도면이다.Next, FIGS. 8A to 8C are diagrams for explaining examples of various forms of exhaust holes.
먼저, 도 8a를 살펴보면 기판(800)에 형성된 배기 홀(810)은 양 끝단의 폭이 중앙부분의 폭보다 더 넓고, 이와 함께 배기 홀(810)의 단면은 완만한 기울기의 곡선 형태를 갖는다.First, referring to FIG. 8A, the
다음, 도 8b를 살펴보면 배기 홀(810)은 기판(800)의 일측 끝단으로부터 제 1 지점(a)까지는 제 1 기울기로 그 폭이 감소하고, 제 1 지점(a)부터 제 2 지점(b)까지는 제 1 기울기보다 가파른 제 2 기울기로 그 폭이 감소하고, 제 2 지점(b)부터 제 3 지점(c)까지는 제 3 기울기로 그 폭이 증가하고, 제 3 지점(c)부터 기판(800)의 타측 끝단까지는 제 3 기울기보다 완만한 제 4 기울기로 그 폭이 증가할 수 있다.Next, referring to FIG. 8B, the
다음, 도 8c를 살펴보면 배기 홀(810)은 기판(800)의 일측 끝단으로부터 제 1 지점(a)까지는 제 1 기울기로 그 폭이 감소하고, 제 1 지점(a)부터 제 2 지점(b)까지는 그 폭이 실질적으로 일정하게 유지되고, 제 2 지점(b)부터 기판(800)의 타측 끝단까지는 제 2 기울기로 그 폭이 증가할 수 있다.Next, referring to FIG. 8C, the width of the
이와 같이, 배기 홀(810)의 형태는 다양하게 변경될 수 있다.As such, the shape of the
다음, 도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 9 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an embodiment of the present invention.
또한, 도 10은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.10 is a view for explaining an example of the operation of the plasma display panel according to an embodiment of the present invention.
먼저, 도 9를 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패 널에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.First, referring to FIG. 9, an image frame for implementing gray levels of an image in a plasma display panel according to an exemplary embodiment of the present invention may be divided into a plurality of subfields having different emission counts.
아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not illustrated, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing all discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period (Sustain Period) that implements.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 9와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.For example, in the case of displaying an image with 256 gray levels, for example, one image frame is divided into eight subfields SF1 through SF8 as shown in FIG. 9, and each of the eight subfields SF1 through SF8 is represented. Can be subdivided into a reset period, an address period and a sustain period.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위 해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.The plasma display panel according to an embodiment of the present invention uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display an image of 1 second. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.
여기 도 9에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 9, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.
또한, 여기 도 9에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 9, subfields are arranged in the order of increasing magnitude of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.
다음, 도 10을 살펴보면 앞선 도 9와 같은 영상 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례가 나타나 있다.Next, referring to FIG. 10, an example of an operation of a plasma display panel according to an exemplary embodiment of the present invention in any one of a plurality of subfields included in an image frame as shown in FIG. 9 is shown.
먼저, 리셋 기간 이전의 프리(Pre) 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호가 공급될 수 있다.First, the first ramp-down signal may be supplied to the first electrode Y in the pre-reset period before the reset period.
아울러, 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 프리(Pre) 서스테인 신호가 제 2 전극(Z)에 공급될 수 있다.In addition, while the first falling ramp signal is supplied to the first electrode Y, a pre-sustain signal in a polarity opposite to the first falling ramp signal may be supplied to the second electrode Z.
여기서, 제 1 전극(Y)에 공급되는 제 1 하강 램프 신호는 제 10 전압(V10)까지 점진적으로 하강할 수 있다.Here, the first falling ramp signal supplied to the first electrode Y may gradually fall to the tenth voltage V10.
아울러, 프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지할 수 있다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압일 수 있다.In addition, the pre-sustain signal can keep the pre-sustain voltage Vpz substantially constant. Here, the pre-sustain voltage Vpz may be a voltage of the sustain signal SUS supplied in a subsequent sustain period, that is, a voltage approximately equal to the sustain voltage Vs.
이와 같이, 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되고, 이와 함께 제 2 전극(Z)에 프리 서스테인 신호가 공급되면 제 1 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 제 1 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 제 1 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 음(-)의 벽 전하가 쌓일 수 있다.As such, when the first falling ramp signal is supplied to the first electrode Y and the presuspension signal is supplied to the second electrode Z in the pre-reset period, a wall of a predetermined polarity is formed on the first electrode Y. Wall charges are accumulated, and wall charges of opposite polarity to the first electrode Y are accumulated on the second electrode Z. For example, positive wall charges may be accumulated on the first electrode Y, and negative wall charges may be accumulated on the second electrode Z.
이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.This makes it possible to generate a set-up discharge of sufficient intensity in the subsequent reset period, which in turn makes it possible to perform the initialization sufficiently stably.
아울러, 리셋 기간에서 제 1 전극(Y)으로 공급되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.In addition, even when the voltage of the rising ramp signal Ramp-Up supplied to the first electrode Y becomes smaller in the reset period, it is possible to generate the setup discharge of sufficient intensity.
구동 시간을 확보하는 관점에서 영상 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 영상 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.From the viewpoint of securing the driving time, a pre-reset period is included before the reset period in the subfields arranged first in time among the subfields of the image frame, or before the reset period in two or three subfields of the subfields of the image frame. It is also possible to include a pre-reset period.
또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능하다.Alternatively, this pre-reset period may be omitted in all subfields.
프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 공급될 수 있다.After the pre-reset period, in a set-up period of a reset period for initialization, a ramp-up signal in a direction opposite to that of the first falling ramp signal may be supplied to the first electrode Y.
여기서, 상승 램프 신호는 제 20 전압(V20)부터 제 30 전압(V30)까지 제 1 기울기로 점진적으로 상승하는 제 1 상승 램프 신호와 제 30 전압(V30)부터 제 40 전압(V40)까지 제 2 기울기로 상승하는 제 2 상승 램프 신호를 포함할 수 있다.Here, the rising ramp signal may include a first rising ramp signal gradually increasing with a first slope from the twentieth voltage V20 to the thirtieth voltage V30 and the second rising ramp signal from the thirtieth voltage V30 to the forty-th voltage V40. It may include a second rising ramp signal rising to the slope.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.In this setup period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.
여기서, 제 2 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만한 것이 바람직하다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다.Here, it is preferable that the second slope of the second rising ramp signal is gentler than the first slope. As such, when the second slope is made gentler than the first slope, the voltage is increased relatively quickly until the setup discharge occurs, and the voltage is increased relatively slowly while the setup discharge occurs. The amount of light generated by the setup discharge can be reduced.
이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.Accordingly, the contrast characteristic can be improved.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호가 제 1 전극(Y)에 공급될 수 있다.In a set-down period after the set-up period, a second ramp-down signal in a direction opposite to that of the ramp ramp signal may be supplied to the first electrode Y after the ramp ramp signal.
여기서, 제 2 하강 램프 신호는 제 20 전압(V20)부터 제 50 전압(V50)까지 점진적으로 하강할 수 있다.Here, the second falling ramp signal may gradually fall from the 20th voltage V20 to the 50th voltage V50.
이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As a result, weak erase discharge, that is, set-down discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.
다음, 도 11a 내지 도 11b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.Next, FIGS. 11A to 11B are diagrams for describing another form of the rising ramp signal or the second falling ramp signal.
먼저, 도 11a를 살펴보면, 상승 램프 신호는 제 30 전압(V30)까지는 급격히 상승한 이후에 제 30 전압(V30)부터 제 40 전압(V40)까지 점진적으로 상승하는 형태이다.First, referring to FIG. 11A, the rising ramp signal gradually increases from the thirtieth voltage V30 to the forty-th voltage V40 after rapidly rising to the thirtieth voltage V30.
이와 같이, 상승 램프 신호는 도 10에서와 같이 두 단계에 걸쳐 서로 다른 기울기로 점진적으로 상승하는 것도 가능하고, 여기 도 11a에서와 같이 하나의 단계에서 점진적으로 상승하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.As such, the rising ramp signal may be gradually raised to different inclinations over two stages as in FIG. 10, and may be gradually raised in one stage as shown here in FIG. 11A, in various forms. It is possible to change.
다음, 도 11b를 살펴보면 제 2 하강 램프 신호는 제 30 전압(V30)에서부터 전압이 점진적으로 하강하는 형태이다.Next, referring to FIG. 11B, the second falling ramp signal has a form in which the voltage gradually decreases from the thirtieth voltage V30.
이와 같이, 제 2 하강 램프 신호는 전압이 하강하는 시점을 다르게 변경하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.As described above, the second falling ramp signal may be changed in various forms, such as a different point in time at which the voltage falls.
한편, 리셋 기간 이후의 어드레스 기간에서는 제 2 하강 램프 신호의 제 50 전압(V50)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극(Y)에 공급될 수 있다.Meanwhile, in the address period after the reset period, a scan bias signal that substantially maintains a voltage higher than the 50 th voltage V50 of the second falling ramp signal may be supplied to the first electrode Y. FIG.
아울러, 스캔 바이어스 신호로부터 스캔 전압(ΔVy)만큼 하강하는 스캔 신호(Scan)가 모든 제 1 전극(Y1~Yn)에 공급될 수 있다.In addition, the scan signal Scan, which decreases from the scan bias signal by the scan voltage ΔVy, may be supplied to all of the first electrodes Y1 to Yn.
예를 들면, 복수의 제 1 전극(Y) 중 첫 번째 제 1 전극(Y1)에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 제 1 전극(Y2)에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 제 1 전극(Yn)에는 n 번째 스캔 신호(Scan n)가 공급되는 것이다.For example, the first scan signal Scan 1 is supplied to the first first electrode Y1 of the plurality of first electrodes Y, and then the second scan signal (2) is applied to the second first electrode Y2. Scan 2) is supplied, and the n-th scan signal Scan n is supplied to the n-th first electrode Yn.
한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal Scan in at least one subfield may be different from the width of the scan signal Scan in other subfields. For example, the width of the scan signal Scan in the subfield located later in time may be smaller than the width of the scan signal Scan in the subfield located earlier. In addition, the scan signal scan width decreases according to the arrangement order of the subfields gradually, such as 2.6 ms (microseconds), 2.3 ms (microseconds), 2.1 ms (microseconds), 1.9 ms (microseconds), and the like. Or 2.6 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.1 ㎲ (microseconds) ... 1.9 ㎲ (microseconds), 1.9 ㎲ (microseconds) It could be done.
이와 같이, 스캔 신호(Scan)가 제 1 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 제 3 전극(X)에 데이터 전압의 크기(ΔVd)만큼 상승하는 데이터 신호가 공급될 수 있다.As such, when the scan signal Scan is supplied to the first electrode Y, a data signal rising by the magnitude ΔVd of the data voltage may be supplied to the third electrode X to correspond to the scan signal.
이러한 스캔 신호(Scan)와 데이터 신호(Data)가 공급됨에 따라, 스캔 신호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생 성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.As the scan signal Scan and the data signal Data are supplied, the voltage difference between the voltage of the scan signal and the data voltage Vd of the data signal and the wall voltage generated by the wall charges generated in the reset period are In addition, address discharge may occur in a discharge cell to which the voltage Vd of the data signal is supplied.
여기서, 어드레스 기간에서 제 2 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극(Z)에 서스테인 바이어스 신호가 공급될 수 있다.Here, a sustain bias signal may be supplied to the second electrode Z to prevent address discharge from becoming unstable due to interference of the second electrode Z in the address period.
여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.Here, the sustain bias signal may maintain a substantially constant sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and greater than the voltage of the ground level GND.
이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극(Y) 및/또는 제 2 전극(Z)에 서스테인 신호(SUS)가 교호적으로 공급될 수 있다. 이러한 서스테인 신호(SUS)는 ΔVs 만큼의 전압의 크기를 가질 수 있다.Thereafter, the sustain signal SUS may be alternately supplied to the first electrode Y and / or the second electrode Z in the sustain period for displaying an image. The sustain signal SUS may have a magnitude of a voltage of ΔVs.
이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 공급될 때 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.When the sustain signal SUS is supplied, the discharge cell selected by the address discharge is added with the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal SUS, and the first electrode when the sustain signal SUS is supplied. A sustain discharge, that is, a display discharge, may be generated between (Y) and the second electrode Z.
다음, 도 12는 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면이다.Next, FIG. 12 is a diagram for explaining another type of the sustain signal.
도 12를 살펴보면, 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극, 예를 들면 제 1 전극에 양(+)의 서스테인 신호와 음(-)의 서스테인 신호가 번갈아가면서 공급된다.Referring to FIG. 12, a positive sustain signal and a negative sustain signal are alternately supplied to one of the first electrodes Y and the second electrode Z, for example, the first electrode. do.
이와 같이 어느 하나의 전극에 양의 서스테인 신호와 음의 서스테인 신호가 공급되는 동안 나머지 전극, 예컨대 제 2 전극(Z)에는 바이어스 신호가 공급될 수 있다.As such, while a positive sustain signal and a negative sustain signal are supplied to any one electrode, a bias signal may be supplied to the other electrode, for example, the second electrode Z.
여기서, 바이어스 신호는 그라운드 레벨(GND)의 전압을 실질적으로 일정하게 유지할 수 있다.Here, the bias signal may maintain the voltage of the ground level GND substantially constant.
여기 도 12에서와 같이 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에만 서스테인 신호를 공급하는 경우에는 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에 서스테인 신호를 공급하기 위한 회로들이 배치되는 하나의 구동 보드만이 구비되면 된다.As shown in FIG. 12, when the sustain signal is supplied only to one of the first electrode Y and the second electrode Z, one of the first electrode Y and the second electrode Z may be used. Only one driving board in which circuits for supplying a sustain signal is arranged is required.
이에 따라, 구동부의 전체 크기를 줄일 수 있고, 이에 따라 제조 단가를 저감시킬 수 있게 된다.As a result, the overall size of the driving unit can be reduced, thereby reducing the manufacturing cost.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
이상에서 상세히 설명한 바와 같이 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 배기 홀의 양 끝단에서의 폭이 중앙부분에서의 폭보다 더 크게 함으로써 배기 또는 가스 주입 공정에 소요되는 공정 시간을 줄이고, 또한 내부에 잔존할 수 있는 불순 가스를 충분히 제거하여 방전을 안정시키는 효과가 있다.As described in detail above, the plasma display panel according to the exemplary embodiment of the present invention reduces the process time required for the exhaust or gas injection process by making the width at both ends of the exhaust hole larger than the width at the center portion. There is an effect of stabilizing the discharge by sufficiently removing impurity gas remaining in the.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060087708A KR20080023610A (en) | 2006-09-11 | 2006-09-11 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060087708A KR20080023610A (en) | 2006-09-11 | 2006-09-11 | Plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080023610A true KR20080023610A (en) | 2008-03-14 |
Family
ID=39397115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060087708A KR20080023610A (en) | 2006-09-11 | 2006-09-11 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080023610A (en) |
-
2006
- 2006-09-11 KR KR1020060087708A patent/KR20080023610A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100844819B1 (en) | Plasma Display Apparatus | |
KR100811605B1 (en) | Plasma Display Panel | |
KR20080013644A (en) | Plasma display apparatus | |
KR100862568B1 (en) | Plasma Display Panel | |
KR100820964B1 (en) | Plasma display panel | |
KR100872363B1 (en) | Plasma Display Panel | |
KR100862566B1 (en) | Plasma Display Panel | |
KR20080023610A (en) | Plasma display panel | |
KR100820683B1 (en) | Plasma display panel | |
KR100820963B1 (en) | Plasma display panel | |
KR100877828B1 (en) | Plasma Display Panel | |
KR100867585B1 (en) | Plasma Display Panel | |
KR20080017204A (en) | Plasma display panel | |
KR100784562B1 (en) | Plasma display panel | |
US20080100539A1 (en) | Plasma display panel | |
KR100811589B1 (en) | Plasma Display Panel | |
KR20080023609A (en) | Plasma display panel | |
KR100811529B1 (en) | Plasma display panel | |
KR100811485B1 (en) | Plasma display panel | |
KR100836561B1 (en) | Plasma Display Panel | |
KR100581938B1 (en) | Plasma display panel | |
KR100811591B1 (en) | Plasma Display Panel | |
KR20080026443A (en) | Plasma display panel | |
KR100615251B1 (en) | Plasma display panel | |
KR100811549B1 (en) | Plasma Display Apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |