KR100862568B1 - Plasma Display Panel - Google Patents

Plasma Display Panel Download PDF

Info

Publication number
KR100862568B1
KR100862568B1 KR1020060098687A KR20060098687A KR100862568B1 KR 100862568 B1 KR100862568 B1 KR 100862568B1 KR 1020060098687 A KR1020060098687 A KR 1020060098687A KR 20060098687 A KR20060098687 A KR 20060098687A KR 100862568 B1 KR100862568 B1 KR 100862568B1
Authority
KR
South Korea
Prior art keywords
electrode
black
micrometer
discharge
display panel
Prior art date
Application number
KR1020060098687A
Other languages
Korean (ko)
Other versions
KR20080032771A (en
Inventor
문병준
장봉석
천현태
이현우
지천운
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060098687A priority Critical patent/KR100862568B1/en
Publication of KR20080032771A publication Critical patent/KR20080032771A/en
Application granted granted Critical
Publication of KR100862568B1 publication Critical patent/KR100862568B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444Means for improving contrast or colour purity, e.g. black matrix or light shielding means

Abstract

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 직경이 1㎛(마이크로미터)이상 4㎛(마이크로미터)이하인 블랙 입자를 포함하는 블랙 재료로 기판과 전극사이에 배치되는 블랙 층을 형성함으로써, 블랙 층의 제조 공정의 수 및 제조 공정 시간을 저감시켜 제조 단가를 저감시키는 효과가 있고, 아울러 전극 또는 기판의 변색을 방지하고, 이에 따라 구동 효율의 저하를 억제하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, wherein a black layer is disposed between a substrate and an electrode with a black material including black particles having a diameter of 1 μm (micrometer) or more and 4 μm (micrometer) or less. As a result, the number of manufacturing steps and the manufacturing time of the black layer can be reduced, thereby reducing the manufacturing cost, and also preventing the discoloration of the electrode or the substrate, thereby suppressing the decrease in driving efficiency.

이러한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 기판과, 기판에 형성되는 블랙 층 및 블랙 층에 형성되는 전극을 포함하고, 블랙 층은 직경이 1㎛(마이크로미터)이상 4㎛(마이크로미터)이하인 블랙 입자를 포함한다.Such a plasma display panel according to an embodiment of the present invention includes a substrate, a black layer formed on the substrate, and an electrode formed on the black layer, and the black layer has a diameter of 1 μm (micrometer) or more and 4 μm (micro) And black particles less than or equal to a meter).

또한, 본 발명의 일실시예에 따른 영상 표시 패널 제조용 블랙 재료는, 직경이 1㎛(마이크로미터)이상 4㎛(마이크로미터)이하인 블랙 입자를 포함한다.In addition, the black material for manufacturing a video display panel according to an embodiment of the present invention includes black particles having a diameter of 1 μm (micrometer) or more and 4 μm (micrometer) or less.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}Plasma Display Panel

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.1 is a view for explaining an example of the structure of a plasma display panel according to an embodiment of the present invention.

도 2는 블랙 층에 대해 보다 상세히 설명하기 위한 도면.2 is a diagram for explaining the black layer in more detail.

도 3은 블랙 층의 형성 방법의 일례를 설명하기 위한 도면.3 is a view for explaining an example of a method for forming a black layer.

도 4a 내지 도 4b는 단일 층 전극 구조에서 블랙 층의 적용의 효과에 대해 설명하기 위한 도면.4A to 4B are views for explaining the effect of the application of the black layer in the single layer electrode structure.

도 5a 내지 도 5b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 구조의 일례에 대해 설명하기 위한 도면.5A to 5B are views for explaining an example of the structure of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention;

도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 6 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an embodiment of the present invention. FIG.

도 7은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.7 is a view for explaining an example of the operation of the plasma display panel according to an embodiment of the present invention;

도 8a 내지 도 8b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면.8A to 8B are diagrams for explaining another form of the rising ramp signal or the second falling ramp signal.

도 9는 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면.9 is a diagram for explaining another type of a sustain signal.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 : 전면 기판 102 : 제 1 전극101: front substrate 102: first electrode

103 : 제 2 전극 104 : 상부 유전체 층103: second electrode 104: upper dielectric layer

105 : 보호 층 111 : 후면 기판105: protective layer 111: back substrate

112, 112a, 112b : 격벽 113 : 제 3 전극112, 112a, 112b: partition 113: third electrode

114 : 형광체 층 115 : 하부 유전체 층114: phosphor layer 115: lower dielectric layer

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.The present invention relates to a plasma display panel.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.

이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.The driving signal is supplied to the discharge cell through the electrode.

그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.

본 발명의 일실시예는 전극과 기판 사이에 형성되는 블랙 층(Black Layer)의 재질을 개선하여 전극 또는 기판의 변색을 억제하는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.One embodiment of the present invention is to provide a plasma display panel which suppresses discoloration of an electrode or a substrate by improving a material of a black layer formed between the electrode and the substrate.

상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 기판과, 기판에 형성되는 블랙 층 및 블랙 층에 형성되는 전극을 포함하고, 블랙 층은 직경이 1㎛(마이크로미터)이상 4㎛(마이크로미터)이하인 블랙 입자를 포함한다.Plasma display panel according to an embodiment of the present invention for achieving the above object comprises a substrate, a black layer formed on the substrate and an electrode formed on the black layer, the black layer has a diameter of 1㎛ (micrometer) or more Black particles less than or equal to 4 μm.

또한, 블랙 층의 두께는 2㎛(마이크로미터)이상이다.In addition, the thickness of a black layer is 2 micrometers (micrometer) or more.

또한, 블랙 층의 두께는 2㎛(마이크로미터)이상 8㎛(마이크로미터)이하이다.In addition, the thickness of a black layer is 2 micrometers (micrometer) or more and 8 micrometers (micrometer) or less.

또한, 블랙 층은 전극 보다 두껍다.In addition, the black layer is thicker than the electrode.

또한, 블랙 입자는 코발트(Co) 재질 또는 루테늄(Ru) 재질 중 적어도 하나를 포함한다.In addition, the black particles include at least one of cobalt (Co) material or ruthenium (Ru) material.

또한, 블랙 입자의 직경은 1.5㎛(마이크로미터)이상 3㎛(마이크로미터)이하이다.In addition, the diameter of a black particle is 1.5 micrometers (micrometer) or more and 3 micrometers (micrometer) or less.

또한, 전극은 단일 층(One Layer)이다.In addition, the electrode is a single layer.

또한, 전극은 은(Ag) 재질을 포함한다.In addition, the electrode includes a silver (Ag) material.

또한, 전극의 색은 기판의 색보다 어둡다.In addition, the color of the electrode is darker than the color of the substrate.

또한, 기판은 산화나트륨(Na2O)의 함량이 10wt%이상이다.In addition, the substrate has a content of sodium oxide (Na 2 O) of 10 wt% or more.

상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 영상 표시 패널 제조용 블랙 재료는, 직경이 1㎛(마이크로미터)이상 4㎛(마이크로미터)이하인 블랙 입 자를 포함한다.The black material for manufacturing an image display panel according to an embodiment of the present invention for achieving the above object includes black particles having a diameter of 1 μm (micrometer) or more and 4 μm (micrometer) or less.

또한, 블랙 입자는 코발트(Co) 재질 또는 루테늄(Ru) 재질 중 적어도 하나를 포함한다.In addition, the black particles include at least one of cobalt (Co) material or ruthenium (Ru) material.

또한, 블랙 입자의 직경은 1.5㎛(마이크로미터)이상 3㎛(마이크로미터)이하이다.In addition, the diameter of a black particle is 1.5 micrometers (micrometer) or more and 3 micrometers (micrometer) or less.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.Hereinafter, a plasma display panel according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.1 is a view for explaining an example of the structure of a plasma display panel according to an embodiment of the present invention.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성되는 전면 기판(101)과, 전술한 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 교차하는 제 3 전극(113, X)이 형성되는 후면 기판(111)이 합착되어 이루어질 수 있다. 여기서, 전면 기판(101)은 유리(Glass) 재질을 포함하는 유리 기판이고, 제 1 전극(102, Y)과 전면 기판(101)의 사이 및 제 2 전극(103, Z)과 전면 기판(101)의 사이에는 블랙 층(Black Layer, 미도시)이 형성된다. 이에 대해서는 이후의 설명을 통해 보다 상세히 하도록 한다.Referring to FIG. 1, a plasma display panel according to an exemplary embodiment of the present invention may include a front substrate 101 on which first electrodes 102 and Y and second electrodes 103 and Z are parallel to each other, and the first substrate described above. The rear substrate 111 formed with the third electrodes 113 and X crossing the electrodes 102 and Y and the second electrodes 103 and Z may be bonded to each other. Here, the front substrate 101 is a glass substrate including a glass material, between the first electrode (102, Y) and the front substrate 101, and the second electrode (103, Z) and the front substrate 101 A black layer (not shown) is formed between the layers. This will be described later in more detail.

전면 기판(101) 상에 형성되는 전극, 예컨대 제 1 전극(102, Y)과 제 2 전극(103, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지할 수 있다.The electrodes formed on the front substrate 101, for example, the first electrodes 102 and Y and the second electrodes 103 and Z, generate a discharge in a discharge space, that is, a discharge cell, and discharge the discharge of the discharge cell. I can keep it.

이러한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성된 전면 기판(101)의 상부에는 제 1 전극(102, Y)과 제 2 전극(103, Z)을 덮도록 유전체 층, 예컨대 상부 유전체 층(104)이 형성될 수 있다.The dielectric layer covers the first electrode 102 and the second electrode 103 and Z on the front substrate 101 on which the first electrode 102 and the second electrode 103 and Z are formed. For example, upper dielectric layer 104 may be formed.

이러한, 상부 유전체 층(104)은 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.This upper dielectric layer 104 limits the discharge current of the first electrode 102, Y and the second electrode 103, Z and between the first electrode 102, Y and the second electrode 103, Z. Can be insulated.

이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(104) 상부에 증착하는 방법 등을 통해 형성될 수 있다.A protective layer 105 may be formed on the upper surface of the upper dielectric layer 104 to facilitate a discharge condition. The protective layer 105 may be formed through a method of depositing a material such as magnesium oxide (MgO) on the upper dielectric layer 104.

한편, 후면 기판(111) 상에는 전극, 예컨대 제 3 전극(113, X)이 형성되고, 이러한 제 3 전극(113, X)이 형성된 후면 기판(111)의 상부에는 제 3 전극(113, X)을 덮도록 유전체 층, 예컨대 하부 유전체 층(115)이 형성될 수 있다.Meanwhile, electrodes, for example, third electrodes 113 and X are formed on the rear substrate 111, and third electrodes 113 and X are formed on the rear substrate 111 on which the third electrodes 113 and X are formed. A dielectric layer, such as lower dielectric layer 115, may be formed to cover the gap.

이러한, 하부 유전체 층(115)은 제 3 전극(113, X)을 절연시킬 수 있다.The lower dielectric layer 115 may insulate the third electrodes 113 and X.

이러한 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성될 수 있다.On top of the lower dielectric layer 115, a discharge space, that is, a partition wall 112 such as a stripe type, a well type, a delta type, and a honeycomb type for partitioning the discharge cells is formed. Can be formed. Accordingly, discharge cells such as red (R), green (G), and blue (B) may be formed between the front substrate 101 and the rear substrate 111.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) discharge cells, it is also possible to further form a white (W) or yellow (Yellow: Y) discharge cell.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치(Pitch)는 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀에서의 색 온도를 맞추기 위해 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치를 다르게 할 수도 있다.Meanwhile, although the pitches of the red (R), green (G), and blue (B) discharge cells in the plasma display panel according to an embodiment of the present invention may be substantially the same, red (R) and green The pitches of the red (R), green (G) and blue (B) discharge cells may be varied to match the color temperature in the (G) and blue (B) discharge cells.

이러한 경우 적색(R), 녹색(G) 및 청색(B) 방전 셀 별로 피치를 모두 다르게 할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 하나 이상의 방전 셀의 피치를 다른 방전 셀의 피치와 다르게 할 수도 있다. 예컨대, 적색(R) 방전 셀의 피치가 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 피치를 적색(R) 방전 셀의 피치보다 크게 할 수도 있을 것이다.In this case, the pitch may be different for each of the red (R), green (G), and blue (B) discharge cells, but the pitch of one or more discharge cells among the red (R), green (G), and blue (B) discharge cells. May be different from the pitch of other discharge cells. For example, the pitch of the red (R) discharge cells is the smallest, and the pitch of the green (G) and blue (B) discharge cells may be larger than the pitch of the red (R) discharge cells.

여기서, 녹색(G) 방전 셀의 피치는 청색(B) 방전 셀의 피치와 실질적으로 동일하거나 상이할 수 있다.Here, the pitch of the green (G) discharge cells may be substantially the same as or different from the pitch of the blue (B) discharge cells.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel according to the exemplary embodiment of the present invention may have not only the structure of the partition wall 112 shown in FIG. 1 but also the structure of the partition wall having various shapes. For example, the partition wall 112 includes a first partition wall 112b and a second partition wall 112a, where the height of the first partition wall 112b and the height of the second partition wall 112a are different from each other. At least one of the first partition wall 112b or the second partition wall 112a, and a channel type partition wall structure having a channel usable as an exhaust passage, at least one of the first partition wall 112b and the second partition wall 112a. Grooved partition wall structure having a groove formed in the groove will be possible.

여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있 다. 아울러, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 제 1 격벽(112b)에 채널이 형성되거나 홈이 형성될 수 있다.Here, in the case of the differential partition wall structure, the height of the first partition wall 112b among the first partition wall 112b or the second partition wall 112a may be lower than the height of the second partition wall 112a. In addition, in the case of a channel-type partition wall structure or a groove-type partition wall structure, a channel may be formed or a groove may be formed in the first partition wall 112b.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.On the other hand, in the plasma display panel according to an embodiment of the present invention, although the red (R), green (G), and blue (B) discharge cells are shown and described as being arranged on the same line, they may be arranged in different shapes. It will be possible. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.

또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 형성될 수 있다.In addition, in FIG. 1, only the case where the partition wall 112 is formed on the rear substrate 111 is illustrated, but the partition wall 112 may be formed on at least one of the front substrate 101 and the rear substrate 111.

여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.Here, a predetermined discharge gas may be filled in the discharge cell partitioned by the partition wall 112.

아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In addition, a phosphor layer 114 for emitting visible light for image display may be formed in a discharge cell partitioned by the partition wall 112. For example, red (R), green (G), and blue (B) phosphor layers may be formed.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, it is also possible to further form a white (W) and / or yellow (Y) phosphor layer.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀의 형광체 층(114)은 두께(Width)가 실질적으로 동일하거나 하나 이상에서 상이할 수 있다. 예를 들어, 적색(R), 녹 색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이한 경우에는 녹색(G) 또는 청색(B) 방전 셀에서의 형광체 층(114)의 두께가 적색(R) 방전 셀에서의 형광체 층(114)의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 방전 셀에서의 형광체 층(114)의 두께는 청색(B) 방전 셀에서의 형광체 층(114)의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the phosphor layers 114 of the red (R), green (G), and blue (B) discharge cells may have substantially the same thickness or may differ from one or more. For example, when the thickness of the phosphor layer 114 in at least one of the red (R), green (G), and blue (B) discharge cells is different from the other discharge cells, green (G) or The thickness of the phosphor layer 114 in the blue (B) discharge cell may be thicker than the thickness of the phosphor layer 114 in the red (R) discharge cell. Here, the thickness of the phosphor layer 114 in the green (G) discharge cell may be substantially the same as or different from the thickness of the phosphor layer 114 in the blue (B) discharge cell.

한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the above description, only one example of the plasma display panel according to an exemplary embodiment of the present invention is illustrated and described. However, the present invention is not limited to the plasma display panel having the above-described structure. For example, the description hereinabove illustrates only the case where the top dielectric layer number 104 and the bottom dielectric layer number 115 are each one layer, but one or more of these top dielectric layers and bottom dielectric layers may be a plurality of layers. It can also be layered.

아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 다른 블랙 층(미도시)을 더 형성할 수도 있다.In addition, another black layer (not shown) may be further formed on the upper part of the partition wall 112 to prevent reflection of the external light due to the partition wall number 112.

또한, 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 또 다른 블랙 층(미도시)이 더 형성되는 것도 가능하다.In addition, another black layer (not shown) may be further formed at a specific position on the front substrate 101 corresponding to the partition wall 112.

또한, 후면 기판(111) 상에 형성되는 제 3 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the width or thickness of the third electrode 113 formed on the rear substrate 111 may be substantially constant, but the width or thickness inside the discharge cell may be different from the width or thickness outside the discharge cell. will be. For example, the width or thickness inside the discharge cell may be wider or thicker than that outside the discharge cell.

이와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.As such, the structure of the plasma display panel according to the exemplary embodiment may be variously changed.

다음, 도 2는 블랙 층에 대해 보다 상세히 설명하기 위한 도면이다.Next, FIG. 2 is a diagram for explaining the black layer in more detail.

도 2를 살펴보면, 전면 기판(101)에 블랙 층(Black Layer : 200a, 200b)이 형성되고, 이러한 블랙 층(200a, 200b)에 제 1 전극(102) 또는 제 2 전극(103)이 형성될 수 있다.Referring to FIG. 2, black layers 200a and 200b are formed on the front substrate 101 and a first electrode 102 or a second electrode 103 is formed on the black layers 200a and 200b. Can be.

이러한, 블랙 층(200a, 200b)은 직경이 1㎛(마이크로미터)이상 4㎛(마이크로미터)이하인 블랙 입자를 포함한다. 또는, 블랙 층(200a, 200b)은 직경이 1.5㎛(마이크로미터)이상 3㎛(마이크로미터)이하인 블랙 입자를 포함할 수 있다. 여기서, 블랙 입자는 코발트(Co) 재질 또는 루테늄(Ru) 재질 중 적어도 하나를 포함할 수 있다.The black layers 200a and 200b include black particles having a diameter of 1 μm (micrometer) or more and 4 μm (micrometer) or less. Alternatively, the black layers 200a and 200b may include black particles having a diameter of 1.5 μm (micrometer) or more and 3 μm (micrometer) or less. Here, the black particles may include at least one of cobalt (Co) material or ruthenium (Ru) material.

이러한, 블랙 층(200a, 200b)의 색은 제 1 전극(102) 및 제 2 전극(103)의 색보다 더 어둡다. 이에 따라, 블랙 층(200a, 200b)은 외부로부터 입사되는 광을 흡수하여 반사광의 발생을 방지할 수 있다.This color of the black layers 200a and 200b is darker than the color of the first electrode 102 and the second electrode 103. Accordingly, the black layers 200a and 200b may absorb light incident from the outside to prevent generation of reflected light.

이러한, 블랙 층(200a, 200b)의 형성 방법의 일례를 첨부된 도 3을 결부하여 살펴보면 다음과 같다.An example of the method of forming the black layers 200a and 200b will be described with reference to FIG. 3.

도 3은 블랙 층의 형성 방법의 일례를 설명하기 위한 도면이다.3 is a view for explaining an example of a method of forming a black layer.

도 3을 살펴보면, 먼저 (a)와 같이 전면 기판(101)을 마련하고, 이러한 전면 기판(101)에 (b)와 같이 페이스트(Paste) 상태 또는 슬러리(Slurry) 상태의 블랙 재료를 도포하여 블랙 재료 층(300a, 300b)을 형성할 수 있다. 여기서, 블랙 재료 층(300a, 300b)을 형성하는 페이스트 상태 또는 슬러리 상태의 블랙 재료는 블랙 입자(310)를 대략 60%이상 90%이하로 포함될 수 있다. 또는, 페이스트 상태 또는 슬러리 상태의 블랙 재료는 블랙 입자(310)를 대략 70%이상 80%이하로 포함될 수 있다. 아울러, 블랙 재료는 솔벤트(Solvent) 등의 용매 및 바인더(Binder) 등의 재질이 포함할 수 있다.Referring to FIG. 3, first, a front substrate 101 is prepared as shown in (a), and a black material in a paste state or slurry state is coated on the front substrate 101 as shown in (b). Material layers 300a and 300b may be formed. Here, the black material in the paste state or the slurry state forming the black material layers 300a and 300b may include about 60% or more and 90% or less of the black particles 310. Alternatively, the black material in the paste state or the slurry state may include about 70% or more and 80% or less of the black particles 310. In addition, the black material may include a material such as a solvent such as a solvent and the like.

이후, 건조 또는 소성 공정을 거치게 되면 솔벤트 등의 재질이 증발하게 되고, 이에 따라 블랙 층(200a, 200b)이 형성된다.Subsequently, when the drying or firing process is performed, a material such as a solvent evaporates, and thus black layers 200a and 200b are formed.

다음, (c) 공정에서와 같이 블랙 층(200a, 200b)의 상부에 제 1 전극(102) 또는 제 2 전극(103)을 형성할 수 있다.Next, as in step (c), the first electrode 102 or the second electrode 103 may be formed on the black layers 200a and 200b.

여기서, 블랙 입자(310)의 직경이 1㎛(마이크로미터)미만인 경우에는 (b)와 같이 전면 기판(101)에 블랙 재료 층(300a, 300b)을 형성하기 위한 블랙 재료를 도포하는 공정의 수가 증가할 수 있다. 보다 자세히 설명하면, 블랙 입자(310)의 직경이 1㎛(마이크로미터)미만인 경우에는 블랙 입자(310)의 직경이 상대적으로 작기 때문에 블랙 재료 층(300a, 300b)의 두께를 충분히 두껍게 하기 위해서는 복수회의 블랙 재료 도포 공정을 수행하여야 한다.Here, when the diameter of the black particles 310 is less than 1 μm (micrometer), the number of steps of applying the black material for forming the black material layers 300a and 300b to the front substrate 101 as shown in (b) is as follows. Can increase. In more detail, when the diameter of the black particles 310 is less than 1 μm (micrometer), the diameter of the black particles 310 is relatively small, so that the thickness of the black material layers 300a and 300b may be sufficiently thick. Three black material application processes should be performed.

또한, 블랙 입자(310)의 직경이 과도하게 큰 경우에는 블랙 재료 층(300a, 300b)의 형성 공정이 어려워지고, 또는 블랙 재료 층(300a, 300b)의 두께를 정밀하게 제어하기가 어렵다.In addition, when the diameter of the black particles 310 is excessively large, the process of forming the black material layers 300a and 300b becomes difficult, or it is difficult to precisely control the thickness of the black material layers 300a and 300b.

반면에, 본 발명의 일실시예와 같이 블랙 입자(310)의 직경이 1㎛(마이크로미터)이상 4㎛(마이크로미터)이하인 경우에는 상대적으로 적은 수의 도포 공정을 통해 블랙 재료 층(300a, 300b)을 충분한 두께로 형성할 수 있다. 이에 따라, 제조 공정에 소요되는 공정 시간을 저감시킬 수 있다. 또한, 블랙 재료 층(300a, 300b)의 형성 공정이 용이해지고, 아울러 블랙 재료 층(300a, 300b)의 두께를 정밀하게 제어할 수 있다.On the other hand, when the diameter of the black particles 310 is 1 ㎛ (micrometer) or more than 4 ㎛ (micrometer) as in one embodiment of the present invention, the black material layer 300a, 300b) can be formed to a sufficient thickness. Thereby, the process time which a manufacturing process requires can be reduced. In addition, the forming process of the black material layers 300a and 300b is facilitated, and the thickness of the black material layers 300a and 300b can be precisely controlled.

또한, 블랙 입자(310)의 직경이 1㎛(마이크로미터)미만인 경우에는 (b)와 같이 전면 기판(101)에 블랙 재료 층(300a, 300b)을 형성하기 위한 블랙 재료를 도포하는 공정에서 블랙 재료 층(300a, 300b)에 기포 등이 발생하여 불량이 발생할 가능성이 증가할 수 있다.In addition, when the diameter of the black particles 310 is less than 1 μm (micrometer), the black material in the process of applying the black material for forming the black material layers 300a and 300b to the front substrate 101 as shown in (b) Bubbles or the like may occur in the material layers 300a and 300b to increase the possibility of a defect.

반면에, 본 발명의 일실시예와 같이 블랙 입자(310)의 직경이 1㎛(마이크로미터)이상 4㎛(마이크로미터)이하인 경우에는 블랙 재료 층(300a, 300b)에 기포 등이 발생하는 것을 억제함으로써 불량 발생 가능성을 저감시킬 수 있다.On the other hand, when the diameter of the black particles 310 is 1 μm (micrometer) or more and 4 μm (micrometer) or less as in the exemplary embodiment of the present invention, bubbles or the like occur in the black material layers 300a and 300b. By suppressing, the possibility of a defect can be reduced.

이상에서와 같은 방법으로 형성되는 블랙 층(200a, 200b)의 두께(t1)는 도 2에서와 같이 2㎛(마이크로미터)이상이다. 또는, 블랙 층(200a, 200b)의 두께(t1)는 제 1 전극(102) 또는 제 2 전극(103)의 두께(t2)보다 크다.The thickness t1 of the black layers 200a and 200b formed in the same manner as described above is 2 μm (micrometer) or more as shown in FIG. 2. Alternatively, the thickness t1 of the black layers 200a and 200b is greater than the thickness t2 of the first electrode 102 or the second electrode 103.

이러한, 블랙 층(200a, 200b)은 2㎛(마이크로미터)이상의 충분한 두께를 갖거나 또는 제 1 전극(102) 또는 제 2 전극(103)의 두께(t2)보다 더 큰 두께를 가짐으로써, 전면 기판(101)과 제 1 전극(102) 또는 제 2 전극(103)이 직접 접촉하는 것을 방지하며, 아울러 제 1 전극(102) 또는 제 2 전극(103)의 전극 물질들이 전면 기판(101)으로 침투하는 것을 방지하여 전면 기판(101)의 일정 영역 또는 제 1 전극(102) 및 제 2 전극(103)이 변색되는 것을 방지할 수 있다.Such a black layer 200a, 200b has a sufficient thickness of at least 2 μm (micrometers) or has a thickness larger than the thickness t2 of the first electrode 102 or the second electrode 103, thereby Preventing direct contact between the substrate 101 and the first electrode 102 or the second electrode 103, and the electrode materials of the first electrode 102 or the second electrode 103 to the front substrate 101. By preventing penetration, discoloration of the predetermined region or the first electrode 102 and the second electrode 103 of the front substrate 101 can be prevented.

또는, 플라즈마 디스플레이 패널의 구조적 안정성이 악화되는 것을 방지하기 위해 블랙 층(200a, 200b)의 두께(t1)를 2㎛(마이크로미터)이상 8㎛(마이크로미터)이하로 설정하는 것도 가능하다.Alternatively, in order to prevent the structural stability of the plasma display panel from deteriorating, it is also possible to set the thickness t1 of the black layers 200a and 200b to 2 μm (micrometer) or more and 8 μm (micrometer) or less.

한편, 이상에서 설명한 블랙 재료는 플라즈마 디스플레이 패널이외의 다른 영상 표시 패널, 예컨대 액정 표시 패널(Liquid Crystal Display, LCD), 전계 방출 표시 패널(Field Emission Display, FED), 유기 전계 표시 패널(Organic Light Emitting Diodes, OLED) 등과 같은 분야에 적용되는 것도 가능하다.On the other hand, the black material described above is an image display panel other than the plasma display panel, such as a liquid crystal display (LCD), a field emission display (FED), an organic light emitting panel (Organic Light Emitting) It is also possible to apply to such fields as Diodes, OLED).

또한, 이상에서는 페이스트 상태 또는 슬러리 상태의 블랙 재료를 기판에 도포하는 방식만을 설명하였지만, 하나 이상의 보호 필름(Film)을 포함하는 시트(Sheet) 형태의 블랙 재료를 이용하여 블랙 층을 형성하는 것도 가능하다.In the above description, only the method of applying the black material in the paste state or the slurry state to the substrate has been described, but it is also possible to form the black layer using the black material in the form of a sheet including at least one protective film. Do.

또한, 제 1 전극(102)과 제 2 전극(103)은 단일 층(One Layer)일 수 있다.In addition, the first electrode 102 and the second electrode 103 may be a single layer.

다음, 도 4a 내지 도 4b는 단일 층 전극 구조에서 블랙 층의 적용의 효과에 대해 설명하기 위한 도면이다.Next, FIGS. 4A to 4B are views for explaining the effect of the application of the black layer in the single layer electrode structure.

먼저, 도 4a를 살펴보면 제 1 전극(102)과 제 2 전극(103)이 각각 투명 전극(102a, 103a)과 버스 전극(102b, 103b)을 포함하는 경우가 나타나 있다.First, referring to FIG. 4A, a case in which the first electrode 102 and the second electrode 103 include transparent electrodes 102a and 103a and bus electrodes 102b and 103b, respectively, is illustrated.

여기서, 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에 각각 블랙 층(400, 410)이 형성될 수 있다. 이러한 번호 400, 410의 블랙 층을 제 1 블랙 층이라 하겠다. 투명 전극(102a, 103a)은 실질적으로 투명한 재질, 예컨대 인듐-틴-옥사이드(Indium Tin Oxide, ITO)를 포함할 수 있다.Here, black layers 400 and 410 may be formed between the transparent electrodes 102a and 103a and the bus electrodes 102b and 103b, respectively. The black layers of numbers 400 and 410 will be referred to as the first black layer. The transparent electrodes 102a and 103a may include a substantially transparent material such as indium tin oxide (ITO).

예를 들어, 제 1 블랙 층(400, 410)의 두께가 t20이고, 투명 전극(102a, 103a)의 두께가 t10이라고 가정하면, 제 1 블랙 층(400, 410)의 두께(t20)가 2㎛(마이크로미터)이상이거나, 또는 블랙 층(400, 410)의 두께(t20)가 투명 전극(102a, 103a)의 두께(t10)보다 두꺼운 경우에는 투명 전극(102a, 103a)과 버스 전극(102b, 103b) 사이에 전기 저항이 과도하게 증가하고, 이로 인해 제 1 전극(102)과 제 2 전극(103)의 전기 저항이 과도하게 증가할 수 있다. 그러면 구동 효율이 저하된다.For example, assuming that the thicknesses of the first black layers 400 and 410 are t20 and that the thicknesses of the transparent electrodes 102a and 103a are t10, the thickness t20 of the first black layers 400 and 410 is two. When the thickness t20 of the black layers 400 and 410 is larger than the micrometer (micrometer) or the thickness t20 of the transparent electrodes 102a and 103a, the transparent electrodes 102a and 103a and the bus electrode 102b. , The electrical resistance is excessively increased between 103b, which may cause the electrical resistance of the first electrode 102 and the second electrode 103 to be excessively increased. This lowers the driving efficiency.

또한, 이러한 도 3a의 구조에서는 버스 전극(102b, 103b)과 전면 기판(101) 사이에 제 1 블랙 층(400, 410)과 투명 전극(102a, 103a)이 함께 배치되기 때문에 제 1 블랙 층(400, 410)의 두께가 2㎛(마이크로미터)이상일 필요가 없다.Also, in the structure of FIG. 3A, since the first black layers 400 and 410 and the transparent electrodes 102a and 103a are disposed together between the bus electrodes 102b and 103b and the front substrate 101, the first black layer ( The thickness of 400 and 410 need not be more than 2 탆 (micrometer).

다음, 도 4b를 살펴보면 본 발명의 일실시예와 같이 제 1 전극(102)과 제 2 전극(103)이 단일 층(0ne Layer)인 경우가 나타나 있다.Next, referring to FIG. 4B, a case in which the first electrode 102 and the second electrode 103 are a single layer (0ne Layer) is shown as in the embodiment of the present invention.

예를 들면, 제 1 전극(102) 및 제 2 전극(103)은 앞선 도 3a에서 번호 102a, 103a의 투명 전극이 생략된(ITO-Less) 전극일 수 있다.For example, the first electrode 102 and the second electrode 103 may be electrodes in which the transparent electrodes of numbers 102a and 103a are omitted in FIG. 3A.

이러한, 제 1 전극(102)과 제 2 전극(103) 중 적어도 하나는 실질적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 아울러 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다.At least one of the first electrode 102 and the second electrode 103 may include a substantially opaque electrically conductive metal material. For example, it may include a material having excellent electrical conductivity such as silver (Ag), copper (Cu), aluminum (Al), and the like, and a material having a lower cost than a transparent material such as indium tin oxide (ITO). .

아울러, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 전면 기판(101)보다 색이 어두울 수 있다.In addition, at least one of the first electrode 102 or the second electrode 103 may be darker in color than the front substrate 101.

여기 도 4b에서와 같이, 제 1 전극(102)과 제 2 전극(103)이 단일 층인 경우 는 앞선 도 4a의 경우에 비해 제조 공정이 더 단순하다. 예를 들면, 앞선 도 4a의 경우에서는 제 1 전극(102)과 제 2 전극(103)의 형성 공정 시 투명 전극(102a, 103a)을 형성한 이후에 버스 전극(102b, 103b)을 또 다시 형성하여야 하지만, 여기 도 4b의 경우는 단일 층 구조이기 때문에 한 번의 공정으로 제 1 전극(102)과 제 2 전극(103)을 형성할 수 있다.Here, as shown in FIG. 4B, when the first electrode 102 and the second electrode 103 are a single layer, the manufacturing process is simpler than in the case of FIG. 4A. For example, in the case of FIG. 4A, the bus electrodes 102b and 103b are formed again after the transparent electrodes 102a and 103a are formed in the process of forming the first electrode 102 and the second electrode 103. 4B is a single layer structure, it is possible to form the first electrode 102 and the second electrode 103 in one process.

또한, 도 4b와 같이 제 1 전극(102)과 제 2 전극(103)을 단일 층으로 형성하게 되면 제조 공정이 단순해지는 것과 함께 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 투명한 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있다.In addition, as shown in FIG. 4B, when the first electrode 102 and the second electrode 103 are formed in a single layer, the manufacturing process is simplified and a relatively expensive transparent material such as indium-tin-oxide (ITO) is used. Since it does not need to use, manufacturing cost can be reduced.

이러한 도 4b의 경우에서, 제 1 전극(102) 및 제 2 전극(103)과 전면 기판(101)의 사이에 각각 블랙 층(200a, 200b)이 형성될 수 있다. 이러한 번호 200a, 200b의 블랙 층을 제 2 블랙 층이라 하겠다.In the case of FIG. 4B, black layers 200a and 200b may be formed between the first electrode 102 and the second electrode 103 and the front substrate 101, respectively. Such black layers of numbers 200a and 200b will be referred to as second black layers.

여기 도 4b의 경우는 앞선 도 4a의 경우와 비교하면 제 1 전극(102) 및 제 2 전극(103)과 전면 기판(101)의 사이에 투명 전극(102a, 103a)이 생략된 형태이다. 이로 인해, 이러한 제 2 블랙 층(200a, 200b)의 두께(t1)가 2㎛(마이크로미터) 미만이 되거나 제 2 블랙 층(200a, 200b)의 두께(t1)가 제 1 전극(102) 또는 제 2 전극(103)의 두께(t2)보다 더 얇은 경우에는, 제 1 전극(102) 또는 제 2 전극(103)에 포함되는 전극 물질이 제 2 블랙 층(200a, 200b)을 통과하여 전면 기판(101)에 도달하기 용이해진다. 따라서 전면 기판(101) 또는 제 1 전극(102) 및 제 2 전극(103)의 일부가 변색될 수 있다. 그러면, 제 1 전극(102) 및 제 2 전극(103)의 전기 저항이 증가하고, 이로 인해 구동 효율이 저하될 수 있다. 심지어는, 변색이 심화되어 제 1 전극(102) 또는 제 2 전극(103)의 일부가 단선될 수도 있다.In the case of FIG. 4B, the transparent electrodes 102a and 103a are omitted between the first electrode 102 and the second electrode 103 and the front substrate 101 in comparison with the case of FIG. 4A. As a result, the thickness t1 of the second black layers 200a and 200b is less than 2 μm (micrometer), or the thickness t1 of the second black layers 200a and 200b is the first electrode 102 or the like. When it is thinner than the thickness t2 of the second electrode 103, the electrode material included in the first electrode 102 or the second electrode 103 passes through the second black layers 200a and 200b to pass through the front substrate. It becomes easy to reach 101. Therefore, the front substrate 101 or a part of the first electrode 102 and the second electrode 103 may be discolored. Then, the electrical resistance of the first electrode 102 and the second electrode 103 increases, which may lower the driving efficiency. Even the discoloration may be deepened and a part of the first electrode 102 or the second electrode 103 may be disconnected.

따라서 제 1 전극(102)과 제 2 전극(103)이 단일 층인 경우에, 제 1 전극(102) 및 제 2 전극(103)과 전면 기판(101) 사이에 형성되는 제 2 블랙 층(200a, 200b)의 두께(t1)를 제 1 전극(102) 또는 제 2 전극(103)의 두께(t2)보다 두껍게 하거나 또는 2㎛(마이크로미터)이상으로 하는 것이 보다 유리할 수 있다.Accordingly, when the first electrode 102 and the second electrode 103 are a single layer, the second black layer 200a formed between the first electrode 102 and the second electrode 103 and the front substrate 101 may be formed. It may be more advantageous to make the thickness t1 of 200b) thicker than the thickness t2 of the first electrode 102 or the second electrode 103 or to be 2 μm (micrometer) or more.

또한, 전면 기판(101)이 산화나트륨(Na2O)을 10wt%이상 포함하는 경우에 제 2 블랙 층(200a, 200b)의 두께를 2㎛(마이크로미터)이상으로 하거나 또는 제 1 전극(102) 또는 제 2 전극(103)의 두께보다 두껍게 하는 것이 효과적일 수 있다. 이에 대해 살펴보면 다음과 같다.In addition, when the front substrate 101 contains 10 wt% or more of sodium oxide (Na 2 O), the thickness of the second black layers 200a and 200b may be 2 μm or more (micrometer) or the first electrode 102. Or thicker than the thickness of the second electrode 103 can be effective. This is as follows.

예를 들어, 전면 기판(101)이 산화나트륨(Na2O)을 10wt%이상 포함하는 경우에는 전면 기판(101)의 치밀도가 감소할 수 있다. 이는 산화나트륨의 나트륨(Na) 재질로 인해 발생한다. 그러면, 제 1 전극(102) 또는 제 2 전극(103)에 포함된 전극 물질, 예컨대 은(Ag) 입자들이 전면 기판(101)으로 보다 용이하게 침투할 수 있게 된다.For example, when the front substrate 101 includes 10 wt% or more of sodium oxide (Na 2 O), the density of the front substrate 101 may decrease. This is caused by the sodium (Na) material of sodium oxide. Then, the electrode material, for example, silver (Ag) particles included in the first electrode 102 or the second electrode 103 can more easily penetrate into the front substrate 101.

또한, 제 1 전극(102) 또는 제 2 전극(103)에 포함된 전극 물질, 예컨대 은(Ag) 재질이 나트륨(Na)과 쉽게 반응할 수 있다.In addition, an electrode material included in the first electrode 102 or the second electrode 103, for example, silver (Ag), may easily react with sodium (Na).

이에 따라, 전면 기판(101)이 산화나트륨(Na2O)을 10wt%이상 포함하는 경우에 전면 기판(101) 또는 제 1 전극(102) 및 제 2 전극(103)의 변색이 더욱 발생할 수 있다. 이러한 이유 때문에, 전면 기판(101)이 산화나트륨(Na2O)을 10wt%이상 포함하는 경우에 전면 기판(101)과 제 1 전극(102) 및 제 2 전극(103)의 사이에 형성되는 제 2 블랙 층(200a, 200b)의 두께를 제 1 전극(102) 또는 제 2 전극(103)의 두께보다 두껍게 하거나 또는 2㎛(마이크로미터)이상으로 하는 것이 더욱 효과적일 수 있는 것이다.Accordingly, when the front substrate 101 includes 10 wt% or more of sodium oxide (Na 2 O), discoloration of the front substrate 101 or the first electrode 102 and the second electrode 103 may further occur. . For this reason, the agent formed between the front substrate 101 and the first electrode 102 and the second electrode 103 when the front substrate 101 contains 10 wt% or more of sodium oxide (Na 2 O). It may be more effective to make the thickness of the two black layers 200a and 200b larger than the thickness of the first electrode 102 or the second electrode 103 or to be 2 μm (micrometer) or more.

다음, 도 5a 내지 도 5b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 구조의 일례에 대해 설명하기 위한 도면이다.Next, FIGS. 5A to 5B are views for explaining an example of the structure of the first electrode and the second electrode of the plasma display panel according to the exemplary embodiment of the present invention.

먼저, 도 5a를 살펴보면, 제 1 전극(540) 및 제 2 전극(580)은 하나 이상의 라인부(530a, 530b, 570a, 570b)를 포함할 수 있다.First, referring to FIG. 5A, the first electrode 540 and the second electrode 580 may include one or more line parts 530a, 530b, 570a, and 570b.

이러한 라인부(530a, 530b, 570a, 570b)는 격벽(500)에 의해 구획된 방전 셀 내에서 제 3 전극(590)과 교차하도록 형성될 수 있다.The line portions 530a, 530b, 570a, and 570b may be formed to intersect the third electrode 590 in a discharge cell partitioned by the partition wall 500.

이러한 라인부(530a, 530b, 570a, 570b)는 방전 셀 내에서 소정 거리 이격될 수 있다.The line parts 530a, 530b, 570a, and 570b may be spaced apart from each other within a discharge cell.

예를 들어, 제 1 전극(540)의 제 1 라인부(530a)와 제 2 라인부(530b)는 d1의 간격을 두고 이격되고, 제 2 전극(580)의 제 1 라인부(570a)와 제 2 라인부(570b)는 d2의 간격을 두고 이격될 수 있다. 여기서, 간격 d1과 d2는 동일한 것도 가능하고, 서로 상이한 경우도 가능하다.For example, the first line portion 530a and the second line portion 530b of the first electrode 540 are spaced apart from each other at a distance d1, and the first line portion 570a of the second electrode 580 may be spaced apart from each other. The second line portions 570b may be spaced apart at a distance d2. Here, the intervals d1 and d2 may be the same or may be different from each other.

또는, 두 개 이상의 라인부가 서로 인접하는 것도 가능한 것이다.Alternatively, two or more line portions may be adjacent to each other.

아울러, 이러한 라인부(530a, 530b, 570a, 570b)는 소정의 폭을 갖는다.In addition, these line portions 530a, 530b, 570a, and 570b have a predetermined width.

예를 들어, 제 1 전극(540)의 제 1 라인부(530a)는 W1의 폭을 갖고, 제 2 라인부(530b)는 W2의 폭을 가질 수 있다. 여기서 W1, W2는 동일할 수도 있고 반면에 상이할 수도 있다.For example, the first line portion 530a of the first electrode 540 may have a width of W1, and the second line portion 530b may have a width of W2. Here, W1 and W2 may be the same or may be different.

여기서, 제 1 전극(540)과 제 2 전극(580)의 형상은 방전 셀 내에서 서로 대칭일 수 있다.Here, the shapes of the first electrode 540 and the second electrode 580 may be symmetric with each other in the discharge cell.

아울러, 제 1 전극(540)과 제 2 전극(580)은 제 3 전극(590)과 나란한 하나 이상의 돌출부(510a, 510b, 510c, 550a, 550b, 550c)를 포함할 수 있다.In addition, the first electrode 540 and the second electrode 580 may include one or more protrusions 510a, 510b, 510c, 550a, 550b, and 550c parallel to the third electrode 590.

이러한 돌출부(510a, 510b, 510c, 550a, 550b, 550c)는 복수의 라인부(530a, 530b, 570a, 570b) 중 하나 이상으로부터 돌출되어 형성될 수 있다. 예를 들면, 제 1 전극(540)의 제 1 돌출부(510a, 510b)는 제 1 라인부(530a)로부터 돌출되고, 제 2 돌출부(510c)는 제 2 라인부(530b)로부터 돌출될 수 있다.The protrusions 510a, 510b, 510c, 550a, 550b, and 550c may protrude from one or more of the plurality of line parts 530a, 530b, 570a, and 570b. For example, the first protrusions 510a and 510b of the first electrode 540 may protrude from the first line portion 530a, and the second protrusion 510c may protrude from the second line portion 530b. .

이러한 돌출부(510a, 510b, 510c, 550a, 550b, 550c)는 격벽(500)에 의해 구획된 방전 셀 내에서 돌출부(510a, 510b, 510c, 550a, 550b, 550c)가 형성된 부분에서의 제 1 전극(540)과 제 2 전극(580)간의 간격(g1)을 다른 부분에서의 간격(g2)보다 더 짧게 한다. 이에 따라, 제 1 전극(540)과 제 2 전극(580)간에 발생하는 방전의 개시 전압, 즉 방전 전압을 낮출 수 있다.The protrusions 510a, 510b, 510c, 550a, 550b, and 550c are the first electrodes in the portions where the protrusions 510a, 510b, 510c, 550a, 550b, and 550c are formed in the discharge cells partitioned by the partition wall 500. The gap g1 between 540 and the second electrode 580 is made shorter than the gap g2 in other parts. Accordingly, the start voltage of the discharge generated between the first electrode 540 and the second electrode 580, that is, the discharge voltage can be lowered.

아울러, 이러한 돌출부(510a, 510b, 510c, 550a, 550b, 550c)는 방전 셀 내에서 제 3 전극(590)과 중첩(Overlap)될 수 있다. 이와 같이 형성하게 되면, 제 1 전극(540)과 제 3 전극(590)간의 방전 전압 및 제 2 전극(580)과 제 3 전극(590)간의 방전 전압을 낮출 수 있다.In addition, the protrusions 510a, 510b, 510c, 550a, 550b, and 550c may overlap with the third electrode 590 in the discharge cell. In this manner, the discharge voltage between the first electrode 540 and the third electrode 590 and the discharge voltage between the second electrode 580 and the third electrode 590 may be lowered.

아울러, 제 1 전극(540)과 제 2 전극(580)은 복수의 라인부(530a, 530b, 570a, 570b) 중 두 개 이상을 연결하는 연결부(520, 560)를 포함할 수 있다.In addition, the first electrode 540 and the second electrode 580 may include connecting parts 520 and 560 connecting two or more of the plurality of line parts 530a, 530b, 570a, and 570b.

예를 들면, 제 1 전극(540)에서 연결부(520)는 제 1 라인부(530a)와 제 2 라인부(530b)를 연결하고, 제 2 전극(580)에서 연결부(560)는 제 1 라인부(570a)와 제 2 라인부(570b)를 연결할 수 있다.For example, the connection part 520 connects the first line part 530a and the second line part 530b in the first electrode 540, and the connection part 560 in the second electrode 580 is the first line. The unit 570a and the second line unit 570b may be connected.

이러한 연결부(520, 560)는 방전이 방전 셀 전체로 고르게 확산되도록 할 수 있다.The connections 520 and 560 may allow the discharge to be evenly spread throughout the discharge cells.

다음, 도 5b를 살펴보면 돌출부(510a, 510b, 510c, 550a, 550b, 550c)가 곡률을 가질 수 있다.Next, referring to FIG. 5B, the protrusions 510a, 510b, 510c, 550a, 550b, and 550c may have a curvature.

또한, 제 1 전극(540)과 제 2 전극(580)의 라인부(530a, 530b, 570a, 570b)와 연결부(520, 560)부의 사이에서도 곡률을 가질 수 있다.In addition, curvature may be provided between the line portions 530a, 530b, 570a, and 570b of the first electrode 540 and the second electrode 580 and the connection portions 520 and 560.

이러한 도 5b와 같이 제 1 전극(540)과 제 2 전극(580)이 곡률을 갖게 되면, 방전 셀 내에서 벽 전하(Wall Charge)들이 특정 부분에 집중되지 않고 고르게 분포할 수 있게 된다. 이에 따라, 방전 셀 내에서 방전이 안정될 수 있다.As shown in FIG. 5B, when the first electrode 540 and the second electrode 580 have curvature, wall charges may be evenly distributed in the discharge cell without being concentrated in a specific portion. Accordingly, the discharge can be stabilized in the discharge cell.

다음, 도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 6 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an exemplary embodiment of the present invention.

또한, 도 7은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.7 is a view for explaining an example of the operation of the plasma display panel according to an embodiment of the present invention.

먼저, 도 6을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.First, referring to FIG. 6, in a plasma display panel according to an exemplary embodiment of the present invention, an image frame for implementing gray levels of an image may be divided into a plurality of subfields having different emission counts.

아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not shown, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period to implement.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 6과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.For example, in the case where it is desired to display an image with 256 gray levels, for example, one image frame is divided into eight subfields SF1 to SF8 as shown in FIG. 6, and each of the eight subfields SF1 to SF8. Can be subdivided into a reset period, an address period and a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들 면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.A plasma display panel according to an embodiment of the present invention uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display one second of images. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.

여기 도 6에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 6, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.

또한, 여기 도 6에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 6, subfields are arranged in the order of increasing magnitude of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.

다음, 도 7을 살펴보면 앞선 도 6과 같은 영상 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다.Next, referring to FIG. 7, an example of an operation of the plasma display apparatus according to an exemplary embodiment of the present invention in any one of a plurality of subfields included in the image frame as shown in FIG. 6 is shown.

먼저, 리셋 기간 이전의 프리(Pre) 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호가 공급될 수 있다.First, the first ramp-down signal may be supplied to the first electrode Y in the pre-reset period before the reset period.

아울러, 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 프리(Pre) 서스테인 신호가 제 2 전극(Z)에 공급될 수 있다.In addition, while the first falling ramp signal is supplied to the first electrode Y, a pre-sustain signal in a polarity opposite to the first falling ramp signal may be supplied to the second electrode Z.

여기서, 제 1 전극(Y)에 공급되는 제 1 하강 램프 신호는 제 10 전압(V10)까 지 점진적으로 하강할 수 있다.Here, the first falling ramp signal supplied to the first electrode Y may gradually fall to the tenth voltage V10.

아울러, 프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지할 수 있다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압일 수 있다.In addition, the pre-sustain signal can keep the pre-sustain voltage Vpz substantially constant. Here, the pre-sustain voltage Vpz may be a voltage of the sustain signal SUS supplied in a subsequent sustain period, that is, a voltage approximately equal to the sustain voltage Vs.

이와 같이, 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되고, 이와 함께 제 2 전극(Z)에 프리 서스테인 신호가 공급되면 제 1 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 제 1 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 제 1 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 음(-)의 벽 전하가 쌓일 수 있다.As such, when the first falling ramp signal is supplied to the first electrode Y and the presuspension signal is supplied to the second electrode Z in the pre-reset period, a wall of a predetermined polarity is formed on the first electrode Y. Wall charges are accumulated, and wall charges of opposite polarity to the first electrode Y are accumulated on the second electrode Z. For example, positive wall charges may be accumulated on the first electrode Y, and negative wall charges may be accumulated on the second electrode Z.

이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.This makes it possible to generate a set-up discharge of sufficient intensity in the subsequent reset period, which in turn makes it possible to perform the initialization sufficiently stably.

아울러, 리셋 기간에서 제 1 전극(Y)으로 공급되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.In addition, even when the voltage of the rising ramp signal Ramp-Up supplied to the first electrode Y becomes smaller in the reset period, it is possible to generate the setup discharge of sufficient intensity.

구동 시간을 확보하는 관점에서 영상 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 영상 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.From the viewpoint of securing the driving time, a pre-reset period is included before the reset period in the subfields arranged first in time among the subfields of the image frame, or before the reset period in two or three subfields of the subfields of the image frame. It is also possible to include a pre-reset period.

또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능하다.Alternatively, this pre-reset period may be omitted in all subfields.

프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 공급될 수 있다.After the pre-reset period, in a set-up period of a reset period for initialization, a ramp-up signal in a direction opposite to that of the first falling ramp signal may be supplied to the first electrode Y.

여기서, 상승 램프 신호는 제 20 전압(V20)부터 제 30 전압(V30)까지 제 1 기울기로 점진적으로 상승하는 제 1 상승 램프 신호와 제 30 전압(V30)부터 제 40 전압(V40)까지 제 2 기울기로 상승하는 제 2 상승 램프 신호를 포함할 수 있다.Here, the rising ramp signal may include a first rising ramp signal gradually increasing with a first slope from the twentieth voltage V20 to the thirtieth voltage V30 and the second rising ramp signal from the thirtieth voltage V30 to the forty-th voltage V40. It may include a second rising ramp signal rising to the slope.

이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.In this setup period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.

여기서, 제 2 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만한 것이 바람직하다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다.Here, it is preferable that the second slope of the second rising ramp signal is gentler than the first slope. As such, when the second slope is made gentler than the first slope, the voltage is increased relatively quickly until the setup discharge occurs, and the voltage is increased relatively slowly while the setup discharge occurs. The amount of light generated by the setup discharge can be reduced.

이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.Accordingly, the contrast characteristic can be improved.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호가 제 1 전극(Y)에 공급될 수 있다.In a set-down period after the set-up period, a second ramp-down signal in a direction opposite to that of the ramp ramp signal may be supplied to the first electrode Y after the ramp ramp signal.

여기서, 제 2 하강 램프 신호는 제 20 전압(V20)부터 제 50 전압(V50)까지 점진적으로 하강할 수 있다.Here, the second falling ramp signal may gradually fall from the 20th voltage V20 to the 50th voltage V50.

이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As a result, weak erase discharge, that is, set-down discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.

다음, 도 8a 내지 도 8b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.Next, FIGS. 8A to 8B are diagrams for describing another form of the rising ramp signal or the second falling ramp signal.

먼저, 도 8a를 살펴보면, 상승 램프 신호는 제 30 전압(V30)까지는 급격히 상승한 이후에 제 30 전압(V30)부터 제 40 전압(V40)까지 점진적으로 상승하는 형태이다.First, referring to FIG. 8A, the rising ramp signal gradually increases from the thirtieth voltage V30 to the forty-th voltage V40 after rapidly rising to the thirtieth voltage V30.

이와 같이, 상승 램프 신호는 도 7에서와 같이 두 단계에 걸쳐 서로 다른 기울기로 점진적으로 상승하는 것도 가능하고, 여기 도 8a에서와 같이 하나의 단계에서 점진적으로 상승하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.As such, the rising ramp signal may be gradually raised to different slopes over two stages as shown in FIG. 7, and may be gradually raised in one stage as shown here in FIG. 8A. It is possible to change.

다음, 도 8b를 살펴보면 제 2 하강 램프 신호는 제 30 전압(V30)에서부터 전압이 점진적으로 하강하는 형태이다.Next, referring to FIG. 8B, the second falling ramp signal has a form in which the voltage gradually decreases from the thirtieth voltage V30.

이와 같이, 제 2 하강 램프 신호는 전압이 하강하는 시점을 다르게 변경하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.As described above, the second falling ramp signal may be changed in various forms, such as a different point in time at which the voltage falls.

한편, 리셋 기간 이후의 어드레스 기간에서는 제 2 하강 램프 신호의 제 50 전압(V50)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극(Y)에 공급될 수 있다.Meanwhile, in the address period after the reset period, a scan bias signal that substantially maintains a voltage higher than the 50 th voltage V50 of the second falling ramp signal may be supplied to the first electrode Y. FIG.

아울러, 스캔 바이어스 신호로부터 스캔 전압(ΔVy)만큼 하강하는 스캔 신 호(Scan)가 모든 제 1 전극(Y1~Yn)에 공급될 수 있다.In addition, a scan signal Scan which decreases by the scan voltage ΔVy from the scan bias signal may be supplied to all of the first electrodes Y1 to Yn.

예를 들면, 복수의 제 1 전극(Y) 중 첫 번째 제 1 전극(Y1)에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 제 1 전극(Y2)에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 제 1 전극(Yn)에는 n 번째 스캔 신호(Scan n)가 공급되는 것이다.For example, the first scan signal Scan 1 is supplied to the first first electrode Y1 of the plurality of first electrodes Y, and then the second scan signal (2) is applied to the second first electrode Y2. Scan 2) is supplied, and the n-th scan signal Scan n is supplied to the n-th first electrode Yn.

한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal Scan in at least one subfield may be different from the width of the scan signal Scan in other subfields. For example, the width of the scan signal Scan in the subfield located later in time may be smaller than the width of the scan signal Scan in the subfield located earlier. In addition, the scan signal scan width decreases according to the arrangement order of the subfields gradually, such as 2.6 ms (microseconds), 2.3 ms (microseconds), 2.1 ms (microseconds), 1.9 ms (microseconds), and the like. Or 2.6 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.1 ㎲ (microseconds) ... 1.9 ㎲ (microseconds), 1.9 ㎲ (microseconds) It could be done.

이와 같이, 스캔 신호(Scan)가 제 1 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 제 3 전극(X)에 데이터 전압의 크기(ΔVd)만큼 상승하는 데이터 신호가 공급될 수 있다.As such, when the scan signal Scan is supplied to the first electrode Y, a data signal rising by the magnitude ΔVd of the data voltage may be supplied to the third electrode X to correspond to the scan signal.

이러한 스캔 신호(Scan)와 데이터 신호(Data)가 공급됨에 따라, 스캔 신호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.As the scan signal Scan and the data signal Data are supplied, the voltage difference between the voltage of the scan signal and the data voltage Vd of the data signal and the wall voltage generated by the wall charges generated in the reset period are In addition, address discharge may occur in a discharge cell to which the voltage Vd of the data signal is supplied.

여기서, 어드레스 기간에서 제 2 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극(Z)에 서스테인 바이어스 신호가 공급될 수 있다.Here, a sustain bias signal may be supplied to the second electrode Z to prevent address discharge from becoming unstable due to interference of the second electrode Z in the address period.

여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.Here, the sustain bias signal may maintain a substantially constant sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and greater than the voltage of the ground level GND.

이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극(Y) 및/또는 제 2 전극(Z)에 서스테인 신호(SUS)가 교호적으로 공급될 수 있다. 이러한 서스테인 신호(SUS)는 ΔVs 만큼의 전압의 크기를 가질 수 있다.Thereafter, the sustain signal SUS may be alternately supplied to the first electrode Y and / or the second electrode Z in the sustain period for displaying an image. The sustain signal SUS may have a magnitude of a voltage of ΔVs.

이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 공급될 때 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.When the sustain signal SUS is supplied, the discharge cell selected by the address discharge is added with the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal SUS, and the first electrode when the sustain signal SUS is supplied. A sustain discharge, that is, a display discharge, may be generated between (Y) and the second electrode Z.

다음, 도 9는 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면이다.Next, FIG. 9 is a diagram for explaining another type of the sustain signal.

도 9를 살펴보면, 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극, 예를 들면 제 1 전극에 양(+)의 서스테인 신호와 음(-)의 서스테인 신호가 번갈아가면서 공급된다.Referring to FIG. 9, a positive sustain signal and a negative sustain signal are alternately supplied to any one of the first electrode Y or the second electrode Z, for example, the first electrode. do.

이와 같이 어느 하나의 전극에 양의 서스테인 신호와 음의 서스테인 신호가 공급되는 동안 나머지 전극, 예컨대 제 2 전극(Z)에는 바이어스 신호가 공급될 수 있다.As such, while a positive sustain signal and a negative sustain signal are supplied to any one electrode, a bias signal may be supplied to the other electrode, for example, the second electrode Z.

여기서, 바이어스 신호는 그라운드 레벨(GND)의 전압을 실질적으로 일정하게 유지할 수 있다.Here, the bias signal may maintain the voltage of the ground level GND substantially constant.

여기 도 9에서와 같이 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에만 서스테인 신호를 공급하는 경우에는 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에 서스테인 신호를 공급하기 위한 회로들이 배치되는 하나의 구동 보드만이 구비되면 된다.As shown in FIG. 9, when the sustain signal is supplied only to one of the first electrode Y and the second electrode Z, one of the first electrode Y and the second electrode Z may be used. Only one driving board in which circuits for supplying a sustain signal is arranged is required.

이에 따라, 플라즈마 디스플레이 패널을 구동시키는 구동부의 전체 크기를 줄일 수 있고, 이에 따라 제조 단가를 저감시킬 수 있게 된다.Accordingly, the overall size of the driving unit for driving the plasma display panel can be reduced, thereby reducing the manufacturing cost.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디 스플레이 패널은 직경이 1㎛(마이크로미터)이상 4㎛(마이크로미터)이하인 블랙 입자를 포함하는 블랙 재료로 기판과 전극사이에 배치되는 블랙 층을 형성함으로써, 블랙 층의 제조 공정의 수 및 제조 공정 시간을 저감시켜 제조 단가를 저감시키는 효과가 있고, 아울러 전극 또는 기판의 변색을 방지하고, 이에 따라 구동 효율의 저하를 억제하는 효과가 있다.As described in detail above, the plasma display panel according to the embodiment of the present invention is disposed between the substrate and the electrode with a black material including black particles having a diameter of 1 μm (micrometer) or more and 4 μm (micrometer) or less. By forming the black layer, the effect of reducing the number of manufacturing steps and the manufacturing time of the black layer to reduce the manufacturing cost, and also prevent the discoloration of the electrode or the substrate, thereby suppressing the decrease in driving efficiency There is.

Claims (13)

기판;Board; 상기 기판에 형성되는 블랙 층; 및A black layer formed on the substrate; And 상기 블랙 층에 형성되는 전극;An electrode formed on the black layer; 을 포함하고,Including, 상기 블랙 층은 직경이 1㎛(마이크로미터)이상 4㎛(마이크로미터)이하인 블랙 입자를 포함하며,The black layer includes black particles having a diameter of 1 μm (micrometer) or more and 4 μm (micrometer) or less, 상기 블랙 층은 상기 전극 보다 두꺼운 플라즈마 디스플레이 패널.And the black layer is thicker than the electrode. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 블랙 층의 두께는 2㎛(마이크로미터)이상 8㎛(마이크로미터)이하인 플라즈마 디스플레이 패널.And a thickness of the black layer is 2 μm (micrometer) or more and 8 μm (micrometer) or less. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 블랙 입자는 코발트(Co) 재질 또는 루테늄(Ru) 재질 중 적어도 하나를 포함하는 플라즈마 디스플레이 패널.The black particles include at least one of cobalt (Co) material or ruthenium (Ru) material. 제 1 항에 있어서,The method of claim 1, 상기 블랙 입자의 직경은 1.5㎛(마이크로미터)이상 3㎛(마이크로미터)이하인 플라즈마 디스플레이 패널.The black particle has a diameter of 1.5 μm (micrometer) or more and 3 μm (micrometer) or less. 제 1 항에 있어서,The method of claim 1, 상기 전극은 단일 층(One Layer)인 플라즈마 디스플레이 패널.The electrode is a plasma display panel of a single layer (One Layer). 제 7 항에 있어서,The method of claim 7, wherein 상기 전극은 은(Ag) 재질을 포함하는 플라즈마 디스플레이 패널.The electrode includes a plasma (Ag) material. 제 7 항에 있어서,The method of claim 7, wherein 상기 전극의 색은 기판의 색보다 어두운 플라즈마 디스플레이 패널.And a color of the electrode is darker than that of the substrate. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020060098687A 2006-10-10 2006-10-10 Plasma Display Panel KR100862568B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060098687A KR100862568B1 (en) 2006-10-10 2006-10-10 Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060098687A KR100862568B1 (en) 2006-10-10 2006-10-10 Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20080032771A KR20080032771A (en) 2008-04-16
KR100862568B1 true KR100862568B1 (en) 2008-10-09

Family

ID=39573143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060098687A KR100862568B1 (en) 2006-10-10 2006-10-10 Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100862568B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6924944B2 (en) * 2017-04-05 2021-08-25 パナソニックIpマネジメント株式会社 Fine particle manufacturing equipment and fine particle manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015546A (en) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd Glass substrate for display and method for manufacturing the same, flat panel display and method for manufacturing the same
KR20050090258A (en) * 2004-03-08 2005-09-13 삼성에스디아이 주식회사 Plasma display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015546A (en) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd Glass substrate for display and method for manufacturing the same, flat panel display and method for manufacturing the same
KR20050090258A (en) * 2004-03-08 2005-09-13 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR20080032771A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
JP2008047508A (en) Plasma display device
KR100820969B1 (en) Plasma display apparatus
KR100844819B1 (en) Plasma Display Apparatus
KR100862568B1 (en) Plasma Display Panel
US7852001B2 (en) Plasma display apparatus
KR100844818B1 (en) Plasma Display Apparatus
KR100811605B1 (en) Plasma Display Panel
KR20070037329A (en) Plasma display apparatus
KR100800464B1 (en) Plasma Display Panel
KR100820964B1 (en) Plasma display panel
KR100872363B1 (en) Plasma Display Panel
KR100862566B1 (en) Plasma Display Panel
CN101105900B (en) Plasma display apparatus and driving method thereof
KR100820683B1 (en) Plasma display panel
KR100820963B1 (en) Plasma display panel
KR100811589B1 (en) Plasma Display Panel
KR100811549B1 (en) Plasma Display Apparatus
KR100811591B1 (en) Plasma Display Panel
KR20080032773A (en) Plasma display panel
KR100784562B1 (en) Plasma display panel
KR20080032857A (en) Plasma display panel
JP2008016437A (en) Plasma display apparatus
KR100820631B1 (en) Plasma display apparatus
KR20080017204A (en) Plasma display panel
KR20080023610A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee