KR100683793B1 - Method for driving plasma display panel - Google Patents

Method for driving plasma display panel Download PDF

Info

Publication number
KR100683793B1
KR100683793B1 KR1020050073327A KR20050073327A KR100683793B1 KR 100683793 B1 KR100683793 B1 KR 100683793B1 KR 1020050073327 A KR1020050073327 A KR 1020050073327A KR 20050073327 A KR20050073327 A KR 20050073327A KR 100683793 B1 KR100683793 B1 KR 100683793B1
Authority
KR
South Korea
Prior art keywords
electrode
pulse
discharge
plasma display
display panel
Prior art date
Application number
KR1020050073327A
Other languages
Korean (ko)
Other versions
KR20070018538A (en
Inventor
이동영
이원주
안호영
강경두
박수호
우석균
권재익
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050073327A priority Critical patent/KR100683793B1/en
Publication of KR20070018538A publication Critical patent/KR20070018538A/en
Application granted granted Critical
Publication of KR100683793B1 publication Critical patent/KR100683793B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/068Application of pulses of alternating polarity prior to the drive pulse in electrophoretic displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/066Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 발광 효율 및 영구 잔상이 개선된 신 구조의 플라즈마 디스플레이 패널에 대하여, 리셋 기간의 리셋 방전에 의한 리셋광을 최소화하면서 방전셀 내의 벽전하의 정밀한 제어가 가능한 구동방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a driving method capable of precise control of wall charges in a discharge cell while minimizing reset light caused by reset discharge in a reset period for a plasma display panel having a new structure having improved luminous efficiency and permanent afterimage. do.

이와 같은 목적을 달성하기 위하여, 본 발명은, 복수개의 전극이 교차하는 영역에서 방전셀이 정의되고, 복수개의 전극은 방전셀을 둘러싸도록 형성되는 플라즈마 디스플레이 패널을 구동하기 위하여, 단위 프레임이 복수개의 서브필드로 나뉘고, 각 서브필드는 서로 다른 계조 가중치 가지며 리셋, 어드레스 및 유지 기간으로 나뉘고, 리셋 기간에서, 제1 전극에는 상승펄스 및 하강펄스가 인가되되, 상승펄스 및 하강펄스의 순간 기울기의 크기는 시간에 따라 감소하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.In order to achieve the above object, the present invention provides a plurality of unit frames in order to drive a plasma display panel in which discharge cells are defined in regions where a plurality of electrodes intersect, and the plurality of electrodes surrounds the discharge cells. The subfields are divided into subfields, each subfield has a different gray scale weight, and is divided into reset, address, and sustain periods. In the reset period, rising pulses and falling pulses are applied to the first electrode, but the magnitude of the instantaneous slope of the rising pulses and the falling pulses An object of the present invention is to provide a method of driving a plasma display panel which decreases with time.

Description

플라즈마 디스플레이 패널의 구동 방법{Method for driving plasma display panel}Method for driving plasma display panel {Method for driving plasma display panel}

도 1은 종래기술에 따른 3전극 면방전 방식의 플라즈마 디스플레이 패널의 부분 분리 사시도이다. 1 is a partially separated perspective view of a three-electrode surface discharge plasma display panel according to the prior art.

도 2는 도 1의 플라즈마 디스플레이 패널을 Ⅱ-Ⅱ선을 따라 취한 평면도이다. FIG. 2 is a plan view of the plasma display panel of FIG. 1 taken along line II-II. FIG.

도 3은 본 발명의 플라즈마 디스플레이 패널의 구동방법에 의해 구동되는 발광 효율 및 영구 잔상이 개선된 플라즈마 디스플레이 패널의 일예이다.3 is an example of a plasma display panel with improved luminous efficiency and permanent afterimage driven by the method of driving a plasma display panel of the present invention.

도 4는 Ⅳ-Ⅳ 선을 따라 취한 단면도이다.4 is a cross-sectional view taken along the line IV-IV.

도 5는 도 3 및 도 4에 도시된 방전셀 및 전극 구조를 도시한 배치도이다.FIG. 5 is a layout view illustrating a discharge cell and an electrode structure illustrated in FIGS. 3 and 4.

도 6은 도 3의 플라즈마 디스플레이 패널을 구동하기 위한 구동방법을 간략히 보여주는 타이밍도이다.6 is a timing diagram briefly illustrating a driving method for driving the plasma display panel of FIG. 3.

도 7은 도 3의 플라즈마 디스플레이 패널 및 이를 구동하기 위한 구동장치를 도시한 플라즈마 디스플레이 장치의 간략한 블록도이다.FIG. 7 is a simplified block diagram of a plasma display device illustrating the plasma display panel of FIG. 3 and a driving device for driving the same.

도 8은 본원 발명의 일실시예로서, 도 3의 플라즈마 디스플레이 패널을 구동하는 구동신호를 도시한 도면이다.8 is a diagram illustrating a driving signal for driving the plasma display panel of FIG. 3 according to one embodiment of the present invention.

도 9는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 의해 구동되는 발 광 효율 및 영구 잔상이 개선된 플라즈마 디스플레이 패널의 다른 예이다.9 is another example of the plasma display panel having improved light emission efficiency and permanent afterimage driven by the plasma display panel driving method of the present invention.

도 10은 Ⅹ-Ⅹ선을 따라 취한 단면도이다.10 is a cross-sectional view taken along the line VII-VII.

도 11은 도 9 및 도 12에 도시된 방전셀 및 전극 구조를 도시한 배치도이다.FIG. 11 is a layout view illustrating a discharge cell and an electrode structure illustrated in FIGS. 9 and 12.

도 12는 도 9의 플라즈마 디스플레이 패널 및 이를 구동하기 위한 구동장치를 도시한 플라즈마 디스플레이 장치의 간략한 블록도이다.FIG. 12 is a simplified block diagram of a plasma display device showing the plasma display panel of FIG. 9 and a driving device for driving the same.

도 13은 본원 발명의 다른 실시예로서, 도 9의 플라즈마 디스플레이 패널을 구동하는 구동신호를 도시한 도면이다.FIG. 13 is a diagram illustrating a driving signal for driving the plasma display panel of FIG. 9 according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200,300...도 3, 도 9의 플라즈마 디스플레이 패널 200, 300 ... plasma display panel of Figs.

210,310...제1 기판 220,320...제2 기판210,310 ... first substrate 220,320 ... second substrate

212,312...제1 전극 213,313...제2 전극212,312 ... First electrode 213,313 ... Second electrode

214,314...격벽 322...제3 전극214,314 Bulkhead 322 Third electrode

225,325...형광체층 Ce...방전셀Phosphor layer Ce ... discharge cell

701,1201...도 7, 도 12의 플라즈마 디스플레이 장치701,1201 ... plasma display device of Figs.

700,1200...영상처리부 702,1202...논리제어부700,1200 Image Processing Unit 702,1202 Logic Controller

704,1204...Y 구동부 706,1206...A 구동부704,1204 ... Y drive 706,1206 ... A drive

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 발광 효율 및 영구 잔상이 개선되는 신 구조의 플라즈마 디스플레이 패널에 대한 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a driving method for a plasma display panel having a new structure in which luminous efficiency and permanent afterimage are improved.

근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.Recently, a plasma display panel, which is drawing attention as a replacement of a conventional cathode ray tube display device, is discharged after a discharge gas is filled between two substrates on which a plurality of electrodes are formed. The phosphor formed in a predetermined pattern by the ultraviolet rays is excited to obtain a desired image.

도 1은 종래기술에 따른 3전극 면방전 방식의 플라즈마 디스플레이 패널의 부분 분리 사시도이고, 도 2는 도 1의 플라즈마 디스플레이 패널을 Ⅱ-Ⅱ선을 따라 취한 평면도이다. 이하에서 도 1 내지 도 2를 참조하여 설명한다. 1 is a partially separated perspective view of a three-electrode surface discharge plasma display panel according to the prior art, and FIG. 2 is a plan view of the plasma display panel of FIG. 1 taken along line II-II. A description with reference to FIGS. 1 and 2 below.

도 1 및 도 2의 플라즈마 디스플레이 패널(1)은 제1 패널(110)과 제2 패널(120)을 구비한다. The plasma display panel 1 of FIGS. 1 and 2 includes a first panel 110 and a second panel 120.

상기 제1 패널(110)은 제1 기판(111)과, 제1 기판의 배면에서 주사전극 라인(112)들 및 유지전극 라인(113)들을 덮도록 배치되는 제1 유전체층(115)과, 제1 유전체층(115)을 보호하기 위한 제1 보호막(116)을 구비한다. 주사전극 라인들(112) 및 유지전극 라인들(113)은 쌍을 이뤄 유지전극쌍(114)을 구성하고, 전도도를 높이기 위한 금속성 재질의 버스전극(112a,113a)과, ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명전극(112b,113b)을 구비한다.The first panel 110 may include a first substrate 111, a first dielectric layer 115 disposed to cover the scan electrode lines 112 and the sustain electrode line 113 on a rear surface of the first substrate, and a first dielectric layer 115. A first passivation layer 116 is provided to protect the first dielectric layer 115. The scan electrode lines 112 and the sustain electrode lines 113 form a pair of sustain electrode pairs 114, and bus electrodes 112a and 113a made of a metallic material to increase conductivity, and indium tin oxide (ITO). Transparent electrodes 112b and 113b made of a transparent conductive material, and the like.

상기 제2 패널(120)은 제2 기판(121)과, 상기 주사전극 라인(112)들 및 유지전극 라인(113)들이 연장되는 방향과 직교하는 방향으로 형성되는 어드레스 전극 라인(122)을 덮도록 제2 기판의 전면에서 제1 기판 방향으로 배치되는 제2 유전체층(123)과, 상기 제2 유전체층(123)의 상부에 방전셀들을 구획하는 격벽(124)과, 상기 격벽(124)에 의하여 한정되는 공간 내에 배치된 형광체층(125)과, 상기 형광체층(125)을 보호하기위해 형광체층(125)의 전면에 제2 보호막(128)을 구비한다. 상기 격벽(124)에 의해 한정되는 공간인 방전셀(Ce)에는 방전가스가 주입된다. The second panel 120 covers the second substrate 121 and the address electrode line 122 formed in a direction orthogonal to a direction in which the scan electrode lines 112 and the sustain electrode lines 113 extend. The second dielectric layer 123 disposed in the direction of the first substrate from the front surface of the second substrate, the partition wall 124 partitioning discharge cells on the second dielectric layer 123, and the partition wall 124. A phosphor layer 125 disposed in a confined space and a second passivation layer 128 are provided on the entire surface of the phosphor layer 125 to protect the phosphor layer 125. Discharge gas is injected into the discharge cell Ce, which is a space defined by the partition wall 124.

도 1 및 도 2에 도시된 종래의 3 전극 플라즈마 디스플레이 패널은, 프레임이 복수개의 서브필드로 나뉘고, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 나뉘어 화상을 디스플레이 하였다. 그러나 종래의 3 전극 플라즈마 디스플레이 패널(1)은 다음과 같은 문제점을 갖게 된다.In the conventional three-electrode plasma display panel shown in FIGS. 1 and 2, a frame is divided into a plurality of subfields, and each subfield is divided into a reset period, an address period, and a sustain period to display an image. However, the conventional three-electrode plasma display panel 1 has the following problems.

첫째, 형광층(128)에서 발산된 가시광선이, 제1 기판(110)의 아래에 배치된 유지 전극 라인들(113), 주사 전극 라인들(112), 이 전극 라인들(106, 107)을 덮는 제1 유전층(115), 및 제1 보호막(116)에 의하여 상당부분(대략 40%) 흡수됨에 따라, 발광 효율이 낮다. First, visible light emitted from the fluorescent layer 128 includes the sustain electrode lines 113, the scan electrode lines 112, and the electrode lines 106 and 107 disposed under the first substrate 110. As the substantial portion (approximately 40%) is absorbed by the first dielectric layer 115 and the first passivation layer 116 covering the portion, the luminous efficiency is low.

둘째, 상기와 같은 종래의 플라즈마 디스플레이 패널(1)이 오랜 시간 동안 동일한 화상을 표시하고 있는 경우, 형광층(128)이 방전가스의 하전 입자에 의해 이온 스퍼터링(ion sputtering)됨으로써, 영구적인 잔상을 야기한다.Second, when the conventional plasma display panel 1 as described above displays the same image for a long time, the fluorescent layer 128 is ion sputtered by the charged particles of the discharge gas, thereby providing a permanent afterimage. Cause.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 발광 효율이 높고 영구 잔상이 개선된 신 구조의 플라즈마 디스플레이 패널에 대하여, 리셋 기간의 리셋 방전에 의한 리셋광을 최소화하면서 방전셀 내의 벽전하의 정밀한 제어가 가능한 구동 방법을 제공하는 것을 목적으로 한다.Disclosure of Invention The present invention has been made to solve various problems including the above problems. For the new structure of the plasma display panel having high luminous efficiency and improved afterimage, the discharge cell is minimized while minimizing the reset light caused by the reset discharge in the reset period. It is an object of the present invention to provide a driving method capable of precise control of wall charges in the body.

상기와 같은 목적을 달성하기 위하여, 본 발명은, In order to achieve the above object, the present invention,

플라즈마 디스플레이 패널의 구동방법에 있어서,In the driving method of the plasma display panel,

플라즈마 디스플레이 패널은, 서로 교차하여 연장되는 제1 전극 및 제2 전극을 구비하고, 그 교차하는 영역에서 방전셀이 정의되며, 제1 전극 및 제2 전극은 방전셀을 둘러싸고,The plasma display panel includes a first electrode and a second electrode extending to cross each other, a discharge cell is defined in the crossing area, the first electrode and the second electrode surround the discharge cell,

구동방법은, 화상을 표시하는 단위 프레임이 복수개의 서브필드로 나뉘고, 각 서브필드는 전체 방전셀을 초기화하는 리셋 기간, 켜져야 할 셀과 켜지지 않아야 할 셀을 구분하는 어드레스 기간, 및 켜져야 할 셀로 선택된 방전셀에서 각 서브필드 별로 할당된 계조 가중치에 따라 유지방전을 수행하는 유지 기간으로 나뉘며,In the driving method, a unit frame for displaying an image is divided into a plurality of subfields, each subfield having a reset period for initializing all discharge cells, an address period for distinguishing cells to be turned on and cells not to be turned on, and to be turned on. In the discharge cell selected as the cell, it is divided into a sustain period for performing sustain discharge according to the gray scale weight allocated to each subfield.

리셋 기간에서, 제1 전극에는 상승펄스 및 하강펄스가 인가되되, 상승펄스 및 하강펄스의 순간 기울기의 크기는 시간에 따라 감소하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.In the reset period, a rising pulse and a falling pulse are applied to the first electrode, and the magnitude of the instantaneous slope of the rising pulse and the falling pulse decreases with time.

이러한 본 발명의 다른 특징에 의하면, 상승펄스 및 하강펄스는 파라볼릭(parabolic) 형태일 수 있다.According to another aspect of the present invention, the rising pulse and the falling pulse may be parabolic.

이러한 본 발명의 또 다른 특징에 의하면, 리셋 기간에서, 하강펄스가 인가되는 동안에 제2 전극에는 바이어스 전압이 인가되고, 어드레스 기간에서, 제1 전극에는 하이레벨을 유지하다가 순차적으로 로우레벨을 갖는 주사펄스가 인가되고, 제2 전극에는 주사펄스의 로우레벨에 맞춰 표시 데이터 신호가 인가되며, 유지 기간에서, 제1 전극에는 하이레벨 및 로우레벨을 교대로 갖는 유지펄스가 인가되고, 제2 전극에는 유지펄스의 하이레벨과 로우레벨의 중간 레벨이 인가될 수 있다. According to still another aspect of the present invention, in the reset period, the bias voltage is applied to the second electrode while the falling pulse is applied, and in the address period, the scan is sequentially performed while maintaining the high level to the first electrode. A pulse is applied, and a display data signal is applied to the second electrode in accordance with the low level of the scan pulse. In the sustain period, a sustain pulse having a high level and a low level is alternately applied to the first electrode, and the second electrode is applied to the second electrode. An intermediate level between the high level and the low level of the sustain pulse may be applied.

본 발명은 또한 전술한 목적을 달성하기 위하여, 플라즈마 디스플레이 패널의 구동방법에 있어서,In order to achieve the above object, the present invention also provides a plasma display panel driving method.

플라즈마 디스플레이 패널은, 일 방향으로 연장되는 제1 전극 및 제2 전극을 구비하고, 제1 전극 및 제2 전극에 교차하여 연장되는 제3 전극을 구비하며, 그 교차하는 영역에서 방전셀이 정의되며, 제1 전극, 제2 전극 및 제3 전극은 방전셀을 둘러싸고,The plasma display panel includes a first electrode and a second electrode extending in one direction, a third electrode extending to intersect the first electrode and the second electrode, and a discharge cell is defined in the crossing region. The first electrode, the second electrode and the third electrode surrounds the discharge cell,

구동방법은, 화상을 표시하는 단위 프레임이 복수개의 서브필드로 나뉘고, 각 서브필드는 전체 방전셀을 초기화하는 리셋 기간, 켜져야 할 셀과 켜지지 않아야 할 셀을 구분하는 어드레스 기간, 및 켜져야 할 셀로 선택된 방전셀에서 각 서브필드 별로 할당된 계조 가중치에 따라 유지방전을 수행하는 유지 기간으로 나뉘며,In the driving method, a unit frame for displaying an image is divided into a plurality of subfields, each subfield having a reset period for initializing all discharge cells, an address period for distinguishing cells to be turned on and cells not to be turned on, and to be turned on. In the discharge cell selected as the cell, it is divided into a sustain period for performing sustain discharge according to the gray scale weight allocated to each subfield.

리셋 기간에서, 제1 전극에는 상승펄스 및 하강펄스가 인가되되, 상승펄스 및 하강펄스의 순간 기울기의 크기는 시간에 따라 감소하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.In the reset period, a rising pulse and a falling pulse are applied to the first electrode, and the magnitude of the instantaneous slope of the rising pulse and the falling pulse decreases with time.

이러한 본 발명의 다른 특징에 의하면, 상승펄스 및 하강펄스는 파라볼릭(parabolic) 형태일 수 있다.According to another aspect of the present invention, the rising pulse and the falling pulse may be parabolic.

이러한 본 발명의 또 다른 특징에 의하면, 리셋 기간에서, 하강펄스 인가시 부터 제2 전극에 바이어스 전압이 인가되고, According to another aspect of the present invention, in the reset period, the bias voltage is applied to the second electrode from the falling pulse is applied,

어드레스 기간에서, 제1 전극에는 하이레벨을 유지하다가 순차적으로 로우레벨을 갖는 주사펄스가 인가되고, 제3 전극에는 주사펄스의 로우레벨에 맞춰 표시 데이터 신호가 인가되고, 제2 전극에는 바이어스 전압이 인가되며,In the address period, scan pulses having a low level are sequentially applied to the first electrode while the display data signal is applied to the third electrode according to the low level of the scan pulse, and the bias voltage is applied to the second electrode. Licensed,

유지기간에서, 제1 전극 및 제2 전극에는 하이레벨 및 로우레벨을 교대로 갖는 유지펄스가 인가된다. In the sustain period, a sustain pulse having alternating high and low levels is applied to the first electrode and the second electrode.

본 발명은 또한 전술한 목적을 달성하기 위하여, 서로 이격되어 배치되는 제1 기판 및 제2 기판과, 제1 기판 및 제2 기판 사이에 배치되어 제1 기판 및 제2 기판과 함께 복수개의 방전셀들을 한정하는 격벽과, 서로 이격되고 교차하여 연장되며 격벽을 둘러싸는 제1 전극 및 제2 전극과, 방전셀 내에 배치되는 형광체층과, 방전셀 내에 있는 방전 가스를 구비하는 플라즈마 디스플레이 패널; 및In order to achieve the above object, the present invention also provides a plurality of discharge cells disposed together with a first substrate and a second substrate, and disposed between the first substrate and the second substrate together with the first substrate and the second substrate. A plasma display panel including a barrier rib defining the barrier ribs, a first electrode and a second electrode spaced apart from each other, extending in a cross direction, and surrounding the barrier rib, a phosphor layer disposed in the discharge cell, and a discharge gas in the discharge cell; And

플라즈마 디스플레이 패널을 구동하도록, 단위 프레임이 복수개의 서브필드로 나뉘고, 각 서브필드는 전체 방전셀을 초기화하는 리셋 기간, 켜져야 할 셀과 켜지지 않아야 할 셀을 구분하는 어드레스 기간 및 켜져야 할 셀로 선택된 방전셀에서 각 서브필드 별로 할당된 계조 가중치에 따라 유지방전이 수행되는 유지 기간으로 나뉘며, 리셋, 어드레스 및 유지 기간으로 나뉘는 구동 신호를 각 전극에 인가하는 구동부;를 구비하고,To drive the plasma display panel, the unit frame is divided into a plurality of subfields, each subfield selected as a reset period for initializing all discharge cells, an address period for distinguishing cells to be turned on and cells not to be turned on, and cells to be turned on. And a driving unit which is divided into a sustain period in which sustain discharge is performed according to a gray scale weight assigned to each subfield in a discharge cell, and applies a drive signal divided into a reset, an address, and a sustain period to each electrode.

구동부는 제1 전극에 구동 신호를 인가하는 제1 구동부와, 제2 전극에 구동 신호를 인가하는 제2 구동부로 나뉘며, The driving unit is divided into a first driving unit applying a driving signal to the first electrode and a second driving unit applying a driving signal to the second electrode,

리셋 기간에서, 제1 구동부는 상승펄스 및 하강펄스를 인가하되, 상승펄스 및 하강펄스의 순간 기울기의 크기는 시간에 따라 감소하는 것을 특징으로 하는 플라즈마 디스플레이 장치를 제공한다.In the reset period, the first driving unit applies the rising pulse and the falling pulse, but the magnitude of the instantaneous slope of the rising pulse and the falling pulse is provided with a plasma display device.

이러한 본 발명의 다른 특징에 의하면, 상승펄스 및 하강펄스는 파라볼릭(parabolic) 형태일 수 있다.According to another aspect of the present invention, the rising pulse and the falling pulse may be parabolic.

이러한 본 발명의 또 다른 특징에 의하면, 리셋 기간에서, 제2 구동부는 하강펄스가 인가되는 동안에 바이어스 전압을 인가하고,According to another aspect of the present invention, in the reset period, the second driver applies a bias voltage while the falling pulse is applied,

어드레스 기간에서, 제1 구동부는 하이레벨을 유지하다가 순차적으로 로우레벨을 갖는 주사펄스를 인가하고, 제2 구동부는 주사펄스의 로우레벨에 맞춰 표시 데이터 신호를 인가하며,In the address period, the first driver maintains a high level and sequentially applies a scan pulse having a low level, and the second driver applies a display data signal according to the low level of the scan pulse.

유지 기간에서, 제1 구동부는 하이레벨 및 로우레벨을 교대로 갖는 유지펄스를 인가하고, 제2 구동부는 유지펄스의 하이레벨과 로우레벨의 중간레벨을 인가한다.In the sustain period, the first driver applies a sustain pulse alternately having a high level and a low level, and the second driver applies an intermediate level between the high level and the low level of the sustain pulse.

본 발명은 또한 전술한 목적을 달성하기 위하여, 서로 이격되어 배치되는 제1 기판 및 제2 기판과, 제1 기판 및 제2 기판 사이에 배치되어 제1 기판 및 제2 기판과 함께 복수개의 방전셀들을 한정하는 격벽과, 서로 이격되고 일방향으로 연장되며 격벽을 둘러싸는 제1 전극 및 제2 전극과, 제1 전극 및 제2 전극에 이격되고 교차하여 연장되며 격벽을 둘러싸는 제3 전극과, 방전셀 내에 배치되는 형광체층과, 방전셀 내에 있는 방전 가스를 구비하는 플라즈마 디스플레이 패널; 및In order to achieve the above object, the present invention also provides a plurality of discharge cells disposed together with a first substrate and a second substrate, and disposed between the first substrate and the second substrate together with the first substrate and the second substrate. Barrier ribs defining the barrier ribs; a first electrode and a second electrode spaced apart from each other and extending in one direction and surrounding the barrier rib; and a third electrode spaced apart from and intersecting the first electrode and the second electrode and surrounding the barrier rib; A plasma display panel comprising a phosphor layer disposed in a cell and a discharge gas in the discharge cell; And

플라즈마 디스플레이 패널을 구동하도록, 단위 프레임이 복수개의 서브필드로 나뉘고, 각 서브필드는 전체 방전셀을 초기화하는 리셋 기간, 켜져야 할 셀과 켜지지 않아야 할 셀을 구분하는 어드레스 기간, 및 켜져야 할 셀로 선택된 방전셀에서 각 서브필드 별로 할당된 계조 가중치에 따라 유지방전이 수행되는 유지 기간으로 나뉘며, 리셋, 어드레스 및 유지 기간으로 나뉘는 구동 신호를 각 전극에 인가하는 구동부;를 구비하고,To drive the plasma display panel, a unit frame is divided into a plurality of subfields, each subfield being a reset period for initializing all discharge cells, an address period for distinguishing cells to be turned on and cells not to be turned on, and cells to be turned on. And a driving unit which is divided into a sustain period in which sustain discharge is performed according to a gray scale weight assigned to each subfield in the selected discharge cell, and applies a drive signal divided into a reset, an address, and a sustain period to each electrode.

구동부는 제1 전극에 구동 신호를 인가하는 제1 구동부와, 제2 전극에 구동 신호를 인가하는 제2 구동부와, 제3 전극에 구동 신호를 인가하는 제3 구동부로 나뉘며, The driving unit is divided into a first driving unit applying a driving signal to the first electrode, a second driving unit applying the driving signal to the second electrode, and a third driving unit applying the driving signal to the third electrode,

리셋 기간에서, 제1 구동부는 상승펄스 및 하강펄스를 인가하되, 상승펄스 및 하강펄스의 순간 기울기의 크기는 시간에 따라 감소하는 것을 특징으로 하는 플라즈마 디스플레이 장치를 제공한다.In the reset period, the first driving unit applies the rising pulse and the falling pulse, but the magnitude of the instantaneous slope of the rising pulse and the falling pulse is provided with a plasma display device.

이러한 본 발명의 다른 특징에 의하면, 상승펄스 및 하강펄스는 파라볼릭(parabokic) 형태일 수 있다. According to another aspect of the present invention, the rising pulse and the falling pulse may be parabolic.

이러한 본 발명의 또 다른 특징에 의하면, 리셋 기간에서, 제2 구동부는 하강펄스 인가시부터 바이어스 전압을 인가하고, According to another aspect of the present invention, in the reset period, the second driving unit applies the bias voltage from the time of applying the falling pulse,

어드레스 기간에서, 제1 구동부는 하이레벨을 유지하다가 순차적으로 로우레벨을 갖는 주사펄스를 인가하고, 제3 구동부는 주사펄스의 로우레벨에 맞춰 표시 데이터 신호를 인가하고, 제2 구동부는 바이어스 전압을 인가하며, In the address period, the first driver maintains a high level and sequentially applies a scan pulse having a low level, the third driver applies a display data signal according to the low level of the scan pulse, and the second driver applies a bias voltage. Licensed,

유지기간에서, 제1 구동부 및 제2 구동부는 하이레벨 및 로우레벨을 교대로 갖는 유지펄스를 인가한다. In the sustain period, the first driver and the second driver apply a sustain pulse having alternating high and low levels.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한 다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 3은 본 발명의 플라즈마 디스플레이 패널의 구동방법에 의해 구동되는 발광 효율 및 영구 잔상이 개선된 플라즈마 디스플레이 패널의 일예이고, 도 4는 Ⅳ-Ⅳ 선을 따라 취한 단면도이며, 도 5는 도 3 및 도 4에 도시된 방전셀 및 전극 구조를 도시한 배치도이다.3 is an example of a plasma display panel with improved luminous efficiency and permanent afterimage driven by the method of driving a plasma display panel of the present invention. FIG. 4 is a cross-sectional view taken along the line IV-IV. 4 is a layout view illustrating a discharge cell and an electrode structure illustrated in FIG. 4.

도 3 내지 도 5를 참조하여 설명하면, 플라즈마 디스플레이 패널(200)은 제1 기판(210), 제2 기판(220), 격벽(214), 제1 전극(212), 제2 전극(213), 형광체층(225), 제1 보호막(216), 방전가스를 구비한다. Referring to FIGS. 3 to 5, the plasma display panel 200 may include a first substrate 210, a second substrate 220, a partition 214, a first electrode 212, and a second electrode 213. And a phosphor layer 225, a first passivation film 216, and a discharge gas.

제1 기판(210) 및 제2 기판(220)은 서로 대향하여 이격되어 배치된다.The first substrate 210 and the second substrate 220 are disposed to be spaced apart from each other.

격벽(214)은 도면과 같이 일체로 형성될 수 있으며, 분리되어 제1 기판(210) 및 제2 기판(220)에 각각 부착되는 형태로(전방격벽 및 후방격벽) 형성될 수도 있다. 격벽(214)은 제1 기판(210) 및 제2 기판(220)과 더불어 방전이 수행되는 공간인 방전셀(Ce)을 형성한다. 도면에서와 같이 방전셀(Ce)이 격벽(214) 내의 원형의 횡단면을 가진 개구부로 형성될 수 있으나 이에 한정되는 것은 아니며, 삼각형, 사각형, 오각형, 또는 타원형 등의 횡단면을 가지는 방전셀(Ce)들이 형성될 수도 있다. 또한, 도면에는 격벽(214)이 방전셀(Ce)들을 매트릭스 형태로 구획하는 것으로 도시되어 있으나, 이에 한정되는 것은 아니며, 복수의 방전공간을 형성할 수 있는 한, 다양한 패턴으로 예컨대 와플, 델타 형태로 구획할 수도 있다. The partition wall 214 may be integrally formed as shown in the drawing, and may be separately formed (attached to the first and second substrates 210 and 220) (front partition and rear partition). The partition wall 214 forms a discharge cell Ce, which is a space in which discharge is performed, together with the first substrate 210 and the second substrate 220. As shown in the drawing, the discharge cell Ce may be formed as an opening having a circular cross section in the partition wall 214, but is not limited thereto. The discharge cell Ce may have a cross section such as a triangle, a square, a pentagon, or an ellipse. May be formed. In addition, the partition wall 214 is shown as partitioning the discharge cells (Ce) in the form of a matrix, but is not limited to this, as long as it can form a plurality of discharge space, for example, in the waffle, delta shape in various patterns You can also partition with

격벽(214) 내에는 제1 전극(212)과 제2 전극(213)이 원형의 횡단면을 갖는 개구부를 형성하는 방전셀(Ce)을 둘러싸면서, 서로 교차하는 방향으로 연장된다. 즉, 제1 전극(212) 및 제2 전극(213)은 각각 x 방향 및 y 방향으로 연장되며, 서로 이격되고, 방전셀을 둘러싸도록 형성된다. 도면에서는 제1 기판에서 제2 기판 방향(-z방향)으로 차례로 제2 전극(213)과 제1 전극(212)이 배치되는 것으로 도시되나, 이에 한정되지 않는다.In the partition wall 214, the first electrode 212 and the second electrode 213 extend in a direction intersecting with each other, surrounding the discharge cell Ce forming an opening having a circular cross section. That is, the first electrode 212 and the second electrode 213 extend in the x direction and the y direction, respectively, and are formed to be spaced apart from each other and surround the discharge cell. In the drawing, the second electrode 213 and the first electrode 212 are sequentially arranged in the direction of the second substrate (-z direction) from the first substrate, but the embodiment is not limited thereto.

방전셀(Ce)을 형성하는 격벽(214)의 외측면에는 MgO 등으로 이루어진 제1 보호막(216)이 형성되는 것이 바람직하다. 제1 보호막(216)은 방전시 제1 전극(212) 및 제2 전극(213)과, 이를 덮는 유전체로 형성된 격벽(214)을 보호하고, 방전시에 2차 전자를 방출하여 방전이 용이하게 일어날 수 있도록 한다. It is preferable that a first passivation film 216 made of MgO or the like is formed on the outer surface of the partition wall 214 forming the discharge cell Ce. The first passivation layer 216 protects the first electrode 212 and the second electrode 213 and the partition wall 214 formed of the dielectric covering the first electrode 212 and the second electrode 213 during discharge, and easily discharges by discharging secondary electrons during discharge. Make it happen.

형광체층(225)은 제1 기판(210) 상에, 자세히는 제2 기판 방향으로 제1 기판 상에 형성된 홈(210a)에 형성된다. 형광체층(225)의 위치는 도면에 도시된 바에 한정되지 않으며, 제1 기판 방향으로 제2 기판 상에 형성된 홈(미도시)에 형성될 수 도 있으며, 제1 기판 및 제2 기판 상에 모두 형성될 수도 있을 것이다.The phosphor layer 225 is formed on the first substrate 210, in detail, in the groove 210a formed on the first substrate in the direction of the second substrate. The position of the phosphor layer 225 is not limited to that shown in the drawings, and may be formed in a groove (not shown) formed on the second substrate in the direction of the first substrate, and on both the first substrate and the second substrate. It may be formed.

방전셀(Ce) 내부에는 방전가스가 충전되며, 방전가스로는 10% 전ㆍ후의 제논(Xe)가스를 포함한 네온(Ne), 헬륨(He),또는 아르곤(Ar)중의 어느 하나 혹은 이들 중 둘 이상의 혼합가스일 수 있다. The discharge gas is filled in the discharge cell Ce, and any one or two of neon (Ne), helium (He), or argon (Ar) including Xenon gas before and after 10% as discharge gas. The above may be a mixed gas.

제1 기판(210) 및 제2 기판(220)은 유리를 주성분으로 하는 광투과성이 우수한 소재로 제조된다. 제2 기판(220)은 제1 기판(210)으로부터 이격되어 대향되도록 위치한다. 제1 기판(210)과 제2 기판(220)은 실질적으로 동일한 재료를 사용하여 형성되는 것이 바람직하며, 이 경우 제1 기판(210)의 열팽창률과 제2 기판(220)의 열팽창률이 동일해지는 장점을 있다.The first substrate 210 and the second substrate 220 are made of a material having excellent light transmittance mainly containing glass. The second substrate 220 is positioned to face away from the first substrate 210. Preferably, the first substrate 210 and the second substrate 220 are formed using substantially the same material. In this case, the thermal expansion rate of the first substrate 210 and the thermal expansion rate of the second substrate 220 are the same. There is an advantage to becoming.

격벽(214)은 방전시 제1 전극(212) 및 제2 전극(213)이 직접 통전되는 것을 방지하고, 하전 입자가 제1 전극(212) 및 제2 전극(213)에 직접 충돌하여 이들을 손상시키는 것을 방지하며, 하전 입자를 유도하여 벽전하를 축적할 수 있는 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.The partition wall 214 prevents the first electrode 212 and the second electrode 213 from directly energizing during discharge, and the charged particles directly collide with the first electrode 212 and the second electrode 213 to damage them. It is formed as a dielectric material which can prevent the formation and induce charged particles to accumulate wall charges. Such dielectrics include PbO, B2O3, SiO2 and the like.

제1 전극(212) 및 제2 전극(213)은 방전이 수행되도록 소정 전압이 각각 인가되므로, 전기전도율이 높은 Ag, Cu, Cr 등으로 형성되는 것이 바람직하다.Since the first electrode 212 and the second electrode 213 are each applied with a predetermined voltage to perform discharge, it is preferable that the first electrode 212 and the second electrode 213 are formed of Ag, Cu, Cr, or the like having high electrical conductivity.

형광체층(225)은 적색발광 형광체, 녹색발광 형광체, 청색발광 형광체중 어느 하나의 형광체, 솔벤트, 및 바인더가 혼합된 형광체 페이스트가 제1 기판의 홈(210a)에 도포된 후에 건조 및 소성공정을 거침으로써 형성된다. 상기 적색발광 형광체로서는 Y(V,P)O4:Eu 등이 있고, 녹색발광 형광체로서는 ZnSi04:Mn, YBO3:Tb 등이 있으며, 청색발광 형광체로서는 BAM:Eu 등 이 있다. The phosphor layer 225 may be dried and baked after a phosphor paste in which one of the phosphors, solvents, and binders of the red, green, and blue phosphors is mixed is applied to the groove 210a of the first substrate. It is formed by roughness. Examples of the red light emitting phosphor include Y (V, P) O 4: Eu, and examples of the green light emitting phosphor include ZnSi 4 4: Mn, YBO 3: Tb, and the blue light emitting phosphor include BAM: Eu.

한편, 형광체층(225)의 전면(-z 방향)에는 MgO 등으로 이루어진 제2 보호막(미도시)이 형성될 수 있다. 제2 보호막은 방전셀(Ce)내에서 방전이 발생할 때, 방전입자의 충돌로 인해 형광체층(225)이 열화되는 것을 방지하고, 2차 전자를 방출하여 상기 방전이 용이하게 일어날 수 있도록 도와줄 수 있다.Meanwhile, a second passivation layer (not shown) made of MgO or the like may be formed on the entire surface of the phosphor layer 225 (-z direction). The second passivation layer prevents the phosphor layer 225 from deteriorating due to the collision of the discharge particles when the discharge occurs in the discharge cell Ce and helps the discharge to occur easily by emitting secondary electrons. Can be.

도 3 내지 도 5에 도시된 플라즈마 디스플레이 패널(200)은 종래의 플라즈마 디스플레이 패널(1)에 비해 다음과 같은 장점을 갖는다.  The plasma display panel 200 illustrated in FIGS. 3 to 5 has the following advantages over the conventional plasma display panel 1.

첫째, 제1 전극(212) 및 제2 전극(213)을 위한 별도의 유전층들이 필요하지 않으며, 전극들이 방전셀을 둘러싸도록 방전셀의 측면에 배치되므로, 방전 공간셀(Ce)에서의 방전에 의해 발생되는 가시광선이 제1 기판(210) 또는/ 및 제2 기판 (220)을 통해 직접 방출되어 발광 효율이 높아지며, 종래에 비해 ITO와 같은 투명전극이 필요없어 진다.First, separate dielectric layers for the first electrode 212 and the second electrode 213 are not needed, and the electrodes are disposed on the side of the discharge cell so as to surround the discharge cell, thereby preventing the discharge in the discharge space cell Ce. The visible light generated by the light is directly emitted through the first and / or second substrates 210 and 220, so that the luminous efficiency is increased, and a transparent electrode such as ITO is no longer necessary than in the related art.

둘째, 제1 전극(212) 및 제2 전극(213)이 방전셀을 둘러싸도록 형성되어 전계가 방전셀(Ce)의 중앙에서 집중되며, 플라즈마 디스플레이 패널(200)이 오랜 시간 동안 동일한 화상을 표시하고 있더라도, 형광층들(225)이 방전가스의 하전 입자에 의해 이온 스퍼터링(ion sputtering)되지 않으므로, 영구적인 잔상이 방지될 수 있다. 또한, 방전셀(Ce)의 모든 공간에서 방전이 일어날 수 있으므로, 응답 속도 및 방전 효율이 높아질 수 있다.Second, the first electrode 212 and the second electrode 213 are formed to surround the discharge cell so that the electric field is concentrated in the center of the discharge cell Ce, the plasma display panel 200 displays the same image for a long time Although the fluorescent layers 225 are not ion sputtered by the charged particles of the discharge gas, permanent afterimage can be prevented. In addition, since discharge may occur in all spaces of the discharge cell Ce, the response speed and the discharge efficiency may be increased.

도 6은 도 3의 플라즈마 디스플레이 패널을 구동하기 위한 구동방법을 간략히 보여주는 타이밍도이다.6 is a timing diagram briefly illustrating a driving method for driving the plasma display panel of FIG. 3.

화상을 표시하는 단위 프레임은 복수개의 서브필드로 나뉘고, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 나뉜다. 리셋 기간은 전체 방전셀을 초기화하는 기간이며, 어드레스 기간은 전체 방전셀 중에 켜져야 할 방전셀과 켜지지 않아야 할 방전셀을 구분하는 기간이며, 유지 기간은 켜져야 할 방전셀로 선택된 방전셀에서 각 서브필드 마다 할당된 계조 가중치에 따라 유지방전을 수행하는 기간이다. 플라즈마 디스플레이 패널은 상기와 같이 서브필드 별로 리셋, 어드레스 및 유지 기간에 따르는 구동 신호를 인가하는 시분할 구동방법에 의해 구동된다.The unit frame for displaying an image is divided into a plurality of subfields, and each subfield is divided into a reset period, an address period, and a sustain period. The reset period is a period for initializing all the discharge cells, and the address period is a period for distinguishing the discharge cells that should be turned on and the discharge cells that should not be turned on among all the discharge cells, and the sustain period is a discharge cell selected as the discharge cells to be turned on. A sustain discharge period is performed according to the gray scale weights allocated to each subfield. The plasma display panel is driven by a time division driving method for applying a driving signal in accordance with the reset, address, and sustain periods for each subfield as described above.

도면에서는 단위 프레임을 8개의 서브필드(SF1~SF8)로 나누고, 각 서브필드는 리셋 기간(미도시), 어드레스 기간(PA1~PA8) 및 유지 기간(PS1~PS8)으로 나뉘며, 각 서브필드의 계조 가중치를 제1 서브필드부터 제8 서브필드까지 1T,2T,...128T 과 같이 할당하였으나, 이는 일예에 불과하며, 이에 한정되지 않는다. 즉, 단위 프레임의 서브필드 수는 8개 보다 적거나 많을 수 있으며, 서브필드 별 계조 가중치의 할당도 예시된 것과 달리 설계 사양에 따라 변경할 수 있다.In the drawing, the unit frame is divided into eight subfields SF1 to SF8, each subfield is divided into a reset period (not shown), an address period PA1 to PA8, and a sustain period PS1 to PS8. The gray scale weight is allocated from the first subfield to the eighth subfield as 1T, 2T, ... 128T, but this is only an example and the present invention is not limited thereto. That is, the number of subfields of a unit frame may be less or more than eight, and the allocation of gray scale weights for each subfield may be changed according to a design specification, unlike illustrated.

도 7은 도 3의 플라즈마 디스플레이 패널 및 이를 구동하기 위한 구동장치를 도시한 플라즈마 디스플레이 장치의 간략한 블록도이다.FIG. 7 is a simplified block diagram of a plasma display device illustrating the plasma display panel of FIG. 3 and a driving device for driving the same.

도 3의 플라즈마 디스플레이 패널(200)의 구조는 방전셀을 둘러싸는 신전극 구조로, 2전극 구조로 되어있다. 따라서 도 7의 플라즈마 디스플레이 장치(701)는 종래의 3 전극 구조의 플라즈마 디스플레이 장치에 비해 간결하게 구성된다. The structure of the plasma display panel 200 of FIG. 3 is a new electrode structure surrounding the discharge cells, and has a two-electrode structure. Therefore, the plasma display apparatus 701 of FIG. 7 is more concise than the conventional plasma display apparatus having a three-electrode structure.

도 3 내지 도 8을 참조하여 설명하면, 도 7의 플라즈마 디스플레이 장치(701)는 영상처리부(700), 논리제어부(702), Y 구동부(704), A 구동부(706) 및 플라즈마 표시 패널(200)을 구비한다.Referring to FIGS. 3 to 8, the plasma display apparatus 701 of FIG. 7 includes an image processor 700, a logic controller 702, a Y driver 704, an A driver 706, and a plasma display panel 200. ).

영상처리부(700)는 외부로부터 PC 신호, DVD 신호, 비디오 신호, TV 신호등의 외부 영상신호를 입력받아 아날로그 신호를 디지털 신호로 변환하고, 디지털 신호를 영상 처리하여 내부 영상신호로 출력한다. 내부 영상신호는 각각 8비트의 적색(R), 녹색(G), 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들이다.The image processor 700 receives an external image signal such as a PC signal, a DVD signal, a video signal, or a TV signal from the outside, converts an analog signal into a digital signal, and processes the digital signal into an internal image signal. The internal video signals are 8-bit red (R), green (G), and blue (B) image data, clock signals, and vertical and horizontal sync signals, respectively.

논리제어부(702)는 영상처리부(700)로부터의 내부 영상신호를 입력받아 감마보정, APC(Automatic Power Control)단계 등을 거쳐 각각, Y 구동 제어신호(SY)와, A 구동 제어신호(SA)를 출력한다. The logic controller 702 receives an internal image signal from the image processor 700 and undergoes a gamma correction or an automatic power control (APC) step, respectively, to drive the Y drive control signal SY and the A drive control signal SA. Outputs

Y 구동부(704)는 논리제어부(702)로부터의 Y 구동 제어신호(SY)를 입력받아 제1 전극(도 3의 212)에 구동신호를 인가하며, A 구동부(706)은 논리제어부(702)로부터의 A 구동 제어신호(SA)를 입력받아 제2 전극(도 3의 213)에 구동신호를 인가한다. 이하에서는, 제1 전극을 Y 전극, 제2 전극을 A 전극으로도 기술한다.The Y driver 704 receives the Y driving control signal SY from the logic controller 702 and applies a driving signal to the first electrode 212 of FIG. 3, and the A driver 706 is the logic controller 702. A driving control signal SA is input from the driving signal to the second electrode 213 of FIG. 3. Hereinafter, the first electrode will also be described as the Y electrode and the second electrode as the A electrode.

Y 구동부(704)는 리셋 기간에 Y 전극에 상승펄스 및 하강펄스를 인가하되, 리셋 방전시의 리셋광을 최소화하고 방전셀 내의 벽전하를 정밀하게 제어하기 위하여 상승펄스 및 하강펄스의 순간 기울기의 크기가 시간에 따라 감소하도록 한다. 즉, 상승펄스 시에는 순간 기울기가 양의 값에서 점차 감소하여 최종적으로 영(zero)의 값을 갖도록 하고, 하강펄스 시에는 순간 기울기가 음의 값에서 점차 증가하여 최종적으로 영(zero)의 값을 갖도록 한다. 이와 같은 상승펄스 및 하강펄스의 예로는 파라볼릭(parabolic) 형태의 펄스일 수 있으며, 그 외에 로그 파형 등도 가능할 것이다. 이와 같은 상승펄스 및 하강펄스를 인가하기 위하여, Y 구동부(704)는 저항성 소자 및 용량성 소자를 구비할 수 있을 것이다. 한편, 어드레스 기간에 하이레벨(Vsch1)을 유지하다가 순차적으로 로우레벨(Vscl1)을 갖는 주사펄스를 인가하며, 유지 기간에 하이레벨(Vs1) 및 로우레벨(-Vs1)을 갖는 유지펄스를 인가한다. The Y driver 704 applies the rising pulse and the falling pulse to the Y electrode in the reset period, but minimizes the reset light during the reset discharge and precisely controls the wall slope in the discharge cell. Allow size to decrease over time. In other words, during the rising pulse, the instantaneous slope gradually decreases from the positive value to finally have a value of zero, and during the falling pulse, the instantaneous slope gradually increases from the negative value, resulting in a zero value. To have. Examples of such rising and falling pulses may be parabolic pulses, and in addition, log waveforms may be used. In order to apply the rising pulse and the falling pulse, the Y driver 704 may include a resistive element and a capacitive element. Meanwhile, while maintaining the high level Vsch1 in the address period, the scan pulses having the low level Vscl1 are sequentially applied, and the sustain pulses having the high level Vs1 and the low level (-Vs1) are applied in the sustain period. .

A 구동부(706)는 리셋 기간에서 하강펄스가 인가되는 동안에 바이어스 전압(Vb1)을 인가하며, 어드레스 기간에 상기 주사펄스의 로우레벨(Vscl1)에 맞춰 하이레벨(Va1)을 갖는 표시 데이터 신호를 인가하며, 유지 기간에는 유지펄스의 하이레벨(Vs1) 및 로우레벨(-Vs1)의 중간레벨(Vg)을 인가한다. 표시 데이터 신호 및 주사펄스에 의해 어드레스 기간에서 어드레스 방전이 수행된다. The A driver 706 applies the bias voltage Vb1 while the falling pulse is applied in the reset period, and applies the display data signal having the high level Va1 in accordance with the low level Vscl1 of the scan pulse in the address period. In the sustain period, the high level Vs1 of the sustain pulse and the intermediate level Vg of the low level -Vs1 are applied. The address discharge is performed in the address period by the display data signal and the scanning pulse.

도 8은 본원 발명의 일실시예로서, 도 3의 플라즈마 디스플레이 패널을 구동하는 구동신호를 도시한 도면이다. 8 is a diagram illustrating a driving signal for driving the plasma display panel of FIG. 3 according to one embodiment of the present invention.

도 3 내지 도 8을 참조하여 설명하면, 각 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA) 및 유지 기간(PS)으로 나뉜다.Referring to FIGS. 3 to 8, each subfield SF is divided into a reset period PR, an address period PA, and a sustain period PS.

리셋 기간(PR)은 전체 방전셀을 초기화하도록 하는 기간이다. 전체 방전셀을 초기화하기 위하여 리셋 기간에서는 리셋방전에 의해 방전셀 내의 벽전하 상태를 초기화시킨다. 리셋 방전이 수행되기 위해서는 Y 전극에는 다양한 형태의 펄스가 인가될 수 있다. 종래에는 구형파 펄스(rectangular pulse)를 인가하였으나, 이는 고전압의 전위를 급격하게 상승시킴으로 인하여 방전셀 내에서 강방전이 발생하고, 이에 의해 컨트라스트가 악화되었으며, 방전셀 내의 벽전하 상태를 정밀하게 제어하지 못하였다. 따라서 본 발명은 리셋방전이 약방전이 되도록 하면서, 방전셀 내의 벽전하 상태를 정밀하게 제어하기 위하여 상승펄스 및 하강펄스를 인가하되, 상승펄스 및 하강펄스의 순간 기울기의 크기는 시간에 따라 감소하도록 인가한다. 즉, 상승펄스 시에는 순간 기울기가 양의 값에서 점차 감소하여 최종적으로 영(zero)의 값을 갖도록 하고, 하강펄스 시에는 순간 기울기가 음의 값에서 점차 증가하여 최종적으로 영(zero)의 값을 갖도록 한다. 이와 같은 상승펄스 및 하강펄스의 예로는 파라볼릭(parabolic) 형태의 펄스일 수 있으며, 그 외에 로그 파형 등도 가능할 것이다. A 전극에는 로우레벨의 전압, 예를 들어 접지 전압(Vg)이 인가되나, 하강펄스 인가동안에는 바이어스 전압(Vb1)이 인가된다. 상승펄스는 유지방전 전압(Vs1)부터 상승하여 상승 최고 전압(Vs1+Vset1)에 도달하고, 하강펄스는 유지방전 전압(Vs1)부터 하강하여 하강최저 전압(Vnf1)까지 하강한다. 상승펄스의 인가로 인하여, 방전셀 내의 Y 전극 주위에 시간적으로 천천히 부극성의 벽전하가 쌓여 가면서, Y 전극과 A 전극 사이에 리셋 방전이 발생한다. 또한 하강펄스의 인가로 인하여, 방전셀 내의 Y 전극 주위에 쌓였던 부극성의 벽전하가 소거되면서 시간적으로 천천히 Y 전극과 A 전극 사이에 리셋 방전이 수행된다. 리셋 방전은 Y 전극과 A 전극 사이의 전위차가 방전개시전압을 초과하는 경우에 발생하는 것으로, 본 발명과 같이 상승펄스를 파라볼릭 형태의 펄스로 인가한다면, 상승펄스의 인가 초기시(순간 기울기의 크기가 큰 경우)에는 Y 전극 주위에 부극성의 벽전하가 많이 쌓이고, 상승펄스의 인가 종료시(순간 기울기의 크기가 작은 경우)에는 부극성의 벽전하가 적게 쌓이면서 Y 전극과 A 전극 사이의 전위차가 방전개시 전압을 초과함으로써 리셋 방전이 약방전으로 수행된다. 또한, 하강펄스의 인가 초기시(순간 기울기의 크기가 큰 경우)에는 Y 전극 주위에 쌓였던 부극성이 벽전하가 많이 소거되고, 하강펄스의 인가 종료시(순간 기울기의 크기가 작은 경우)에는 부극성의 벽전하가 적게 소거되면서 Y 전극과 A 전극 사이의 전위차가 방전개시 전압을 초과함으로써 리셋 방전이 약방전으로 수행된다. 본 발명의 상승펄스 및 하강펄스의 순간 기울기의 크기가 시간에 따라 작아짐에 따라, 방전셀 내의 전극 주위에 쌓이거나 소거되는 벽전하의 양을 정밀하게 제어할 수 있게 된다. 상기 리셋 방전에 의해, 방전셀 내의 벽전하상태가 초기화되며, 어드레스 기간(PA)의 어드레스 방전에 적합한 벽전하 상태가 조성된다.The reset period PR is a period for initializing all the discharge cells. In order to initialize all the discharge cells, in the reset period, the wall charge state in the discharge cells is initialized by the reset discharge. In order to perform the reset discharge, various types of pulses may be applied to the Y electrode. Conventionally, a rectangular pulse is applied, but this causes a strong discharge in the discharge cell due to a sharp rise in the potential of the high voltage, thereby deteriorating the contrast and not precisely controlling the state of the wall charge in the discharge cell. I couldn't. Therefore, the present invention applies a rising pulse and a falling pulse in order to precisely control the wall charge state in the discharge cell while the reset discharge is a weak discharge, the magnitude of the instantaneous slope of the rising pulse and the falling pulse decreases with time. Is authorized. In other words, during the rising pulse, the instantaneous slope gradually decreases from the positive value to finally have a value of zero, and during the falling pulse, the instantaneous slope gradually increases from the negative value, resulting in a zero value. To have. Examples of such rising and falling pulses may be parabolic pulses, and in addition, log waveforms may be used. A low level voltage, for example, a ground voltage Vg is applied to the A electrode, but a bias voltage Vb1 is applied during the falling pulse. The rising pulse rises from the sustain discharge voltage Vs1 to reach the rising maximum voltage Vs1 + Vset1, and the falling pulse falls from the sustain discharge voltage Vs1 and falls to the falling minimum voltage Vnf1. Due to the application of the rising pulse, negative wall charges slowly accumulate in time around the Y electrode in the discharge cell, and reset discharge occurs between the Y electrode and the A electrode. Also, due to the application of the falling pulse, the reset discharge is performed slowly between the Y electrode and the A electrode in time while the negative wall charges accumulated around the Y electrode in the discharge cell are erased. Reset discharge occurs when the potential difference between the Y electrode and the A electrode exceeds the discharge start voltage. When the rising pulse is applied as a parabolic pulse as in the present invention, the reset pulse is initially applied (the instantaneous slope of In case of large size), a large amount of negative wall charges are accumulated around the Y electrode, and at the end of application of the rising pulse (when the magnitude of the instantaneous slope is small), a small amount of negative wall charges is accumulated and the potential difference between the Y electrode and the A electrode is increased. The reset discharge is performed with a weak discharge by exceeding the discharge start voltage. In addition, when the falling pulse is initially applied (when the magnitude of the instantaneous slope is large), the negative polarity accumulated around the Y electrode is largely erased, and at the end of the application of the falling pulse (when the magnitude of the instantaneous slope is small), the negative polarity is lost. The reset discharge is performed with a weak discharge because the potential difference between the Y electrode and the A electrode exceeds the discharge start voltage while the wall charges of? As the magnitude of the instantaneous slope of the rising pulse and the falling pulse of the present invention decreases with time, it is possible to precisely control the amount of wall charge accumulated or erased around the electrode in the discharge cell. By the reset discharge, the wall charge state in the discharge cell is initialized, and the wall charge state suitable for the address discharge in the address period PA is established.

어드레스 기간(PA)은 켜져야 할 방전셀과 켜지지 않아야 할 방전셀을 구분하 는 기간으로, 도면에서는 기입방전 방식, 즉 켜져야 할 방전셀에서만 어드레스 방전을 수행하는 방식을 도시하고 있으나, 이에 한정되지 않으며, 선택 소거 방식, 즉 전체 방전셀에서 어드레스 방전이 수행되고, 켜지지 않아야 할 방전셀에서만 소거 방전을 수행하는 방식도 가능할 것이다. 도면에서 도시된 바와 같이, 기입방전 방식에 의하면, Y 전극에는 하이 레벨 전위(Vsch1)를 유지하다가 순차적으로 로우 레벨의 전위(Vscl1)를 갖는 주사펄스를 인가하며, 주사펄스의 로우레벨의 전위(Vscl1)에 맞춰 하이레벨의 전위(Va1)를 갖는 표시 데이터 신호를 A 전극에 인가한다. 주사펄스 및 표시 데이터 신호의 인가로 인하여 방전셀 내의 Y 전극과 A 전극 사이에는 어드레스 방전이 수행되며, 어드레스 방전 후에 Y 전극 주위에는 정극성의 벽전하가, A 전극 주위에는 부극성의 벽전하가 쌓이게 된다. The address period PA is a period for distinguishing the discharge cells to be turned on and the discharge cells not to be turned on. In the drawing, the address discharge method, that is, a method of performing address discharge only in the discharge cells to be turned on, is limited thereto. In this case, the selective erasing method, that is, the address discharge is performed in all the discharge cells, and the erasing discharge is performed only in the discharge cells that should not be turned on. As shown in the figure, according to the write discharge method, while maintaining the high level potential Vsch1 to the Y electrode, a scanning pulse having a low level potential Vscl1 is sequentially applied to the Y electrode, and the low level potential of the scanning pulse ( In accordance with Vscl1, a display data signal having a high level potential Va1 is applied to the A electrode. Due to the application of the scanning pulse and the display data signal, address discharge is performed between the Y electrode and the A electrode in the discharge cell.After the address discharge, positive wall charges are accumulated around the Y electrode and negative wall charges are accumulated around the A electrode. do.

유지 기간(PS)은 켜져야 할 셀로 선택된 방전셀에서 할당된 계조 가중치에 따라 유지방전이 수행되는 기간으로, Y 전극에 하이레벨(Vs1) 및 로우레벨(-Vs1)을 교대로 갖는 유지펄스가 인가되고, A 전극에는 유지펄스의 하이레벨(Vs1) 및 로우레벨(-Vs1)의 중간 전위(Vg)가 인가된다. 유지펄스의 하이레벨 전위는 유지방전 전압(Vs1)이라고도 한다. 유지펄스의 개수는 계조 가중치에 비례하여 인가된다. 즉, 유지방전의 횟수에 의해 할당된 계조 가중치만큼 계조가 표현되게 된다. 먼저 Y 전극에 유지펄스의 하이레벨의 전위(Vs1)가 인가되면, 방전셀 내의 Y 전극 주위에 쌓여있던 정극성의 벽전하와, A 전극 주위에 쌓여있던 부극성의 벽전하와, Y 전극에 인가되는 전위(Vs1) 및 A 전극에 인가되는 전위(Vg)에 의해 유지방전이 수행되며, 유지방전 종료 후에 A 전극 주위에는 정극성의 벽전하가, Y 전극 주위에는 부극성 의 벽전하가 쌓이게 된다. 다음에, Y 전극에 유지펄스의 로우레벨의 전위(-Vs1)가 인가되면, 방전셀 내의 Y 전극 주위에 쌓여있던 부극성의 벽전하와, A 전극 주위에 쌓여있던 정극성의 벽전하와, Y 전극에 인가되는 전위(-Vs1)와, A 전극에 인가되는 전위(Vg)에 의해 유지방전이 수행되며, 유지방전 종료 후에 A 전극 주위에는 부극성의 벽전하가, Y 전극 주위에는 정극성의 벽전하가 쌓이게 된다. 상기와 같은 방식에 의해, 계조 가중치에 따른 유지펄스의 개수에 따라 유지방전이 계속 수행되게 된다. The sustain period PS is a period during which the sustain discharge is performed according to the gray scale weight assigned in the discharge cell selected as the cell to be turned on, and the sustain pulse having the high level (Vs1) and the low level (-Vs1) alternately is present at the Y electrode. The high potential Vs1 of the sustain pulse and the intermediate potential Vg of the low level (-Vs1) are applied to the A electrode. The high level potential of the sustain pulse is also referred to as the sustain discharge voltage Vs1. The number of sustain pulses is applied in proportion to the gray scale weight. That is, the gradation is expressed by the gradation weight assigned by the number of sustain discharges. First, when the high-level potential Vs1 of the sustain pulse is applied to the Y electrode, positive wall charges accumulated around the Y electrode in the discharge cell, negative wall charges accumulated around the A electrode, and applied to the Y electrode The sustain discharge is performed by the potential Vs1 and the potential Vg applied to the A electrode. After the completion of the sustain discharge, positive wall charges are accumulated around the A electrode and negative wall charges are accumulated around the Y electrode. Next, when the low-level potential (-Vs1) of the sustain pulse is applied to the Y electrode, the negative wall charges accumulated around the Y electrode in the discharge cell, the positive wall charges accumulated around the A electrode, and Y The sustain discharge is performed by the potential (-Vs1) applied to the electrode and the potential (Vg) applied to the A electrode, and after the end of the sustain discharge, the negative wall charges are around the A electrode, and the positive wall is around the Y electrode. Electric charges will accumulate. In this manner, sustain discharge is continuously performed according to the number of sustain pulses according to the gray scale weight.

도 9는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 의해 구동되는 발광 효율 및 영구 잔상이 개선된 플라즈마 디스플레이 패널의 다른 예이고, 도 10은 Ⅹ-Ⅹ선을 따라 취한 단면도이며, 도 11은 도 9 및 도 12에 도시된 방전셀 및 전극 구조를 도시한 배치도이다.FIG. 9 is another example of the plasma display panel with improved luminous efficiency and permanent afterimage driven by the method of driving the plasma display panel of the present invention. FIG. 10 is a cross-sectional view taken along the line VII-VII, and FIG. 12 is a layout view showing the structure of the discharge cell and the electrode shown in FIG.

도 9 내지 도 11의 플라즈마 디스플레이 패널(300)은 도 3 내지 도 5에 도시된 플라즈마 디스플레이 패널(200)과 유사하나, 그 차이점으로는 도 3 내지 도 5에 도시된 플라즈마 디스플레이 패널은 2 전극 구조인 반면, 도 9 내지 도 11의 플라즈마 디스플레이 패널은 3 전극 구조를 갖는다는 점이다. 이하에서는 그 차이점을 중심으로 기술하기로 한다.The plasma display panel 300 of FIGS. 9 to 11 is similar to the plasma display panel 200 of FIGS. 3 to 5, except that the plasma display panel of FIGS. 3 to 5 has a two-electrode structure. In contrast, the plasma display panel of FIGS. 9 to 11 has a three-electrode structure. Hereinafter, the differences will be described.

도 9내지 도 11을 참조하여 설명하면, 플라즈마 디스플레이 패널(300)은 제1 기판(310), 제2 기판(320), 격벽(314), 제1 전극(312), 제2 전극(313), 제3 전극(322), 형광체층(325), 제1 보호막(316), 방전가스를 구비한다. 9 to 11, the plasma display panel 300 includes a first substrate 310, a second substrate 320, a partition 314, a first electrode 312, and a second electrode 313. And a third electrode 322, phosphor layer 325, first protective film 316, and discharge gas.

제1 기판(310), 제2 기판(320), 격벽(314), 형광체층(325), 제1 보호막(316), 방전가스에 대한 설명은 도 3 내지 도 5에 관한 설명으로 대신한다. The description of the first substrate 310, the second substrate 320, the partition wall 314, the phosphor layer 325, the first passivation layer 316, and the discharge gas is replaced with the description of FIGS. 3 to 5.

제1 전극(312), 제2 전극(313), 제3 전극(322)은 격벽내에서, 원형의 횡단면을 갖는 개구부를 형성하는 방전셀(Ce)을 둘러싸며, 서로 이격되도록 형성되며, 제1 전극(312) 및 제2 전극(313)은 일 방향(x 방향)으로 연장되며, 제3 전극(322)은 제1 전극(312) 및 제2 전극(313)이 연장되는 방향과 교차하는 방향(y 방향)으로 연장된다. 한편, 도면에서는 제1 기판에서 제2 기판 방향(-z 방향)으로 제2 전극(313), 제3 전극(322), 제1 전극(312) 순으로 배열되어 있으나, 이에 한정되지는 않으며, 설계 사양에 따라 다양하게 배치하는 것이 가능하다. The first electrode 312, the second electrode 313, and the third electrode 322 are formed so as to be spaced apart from each other, surrounding the discharge cells Ce forming an opening having a circular cross section in the partition wall. The first electrode 312 and the second electrode 313 extend in one direction (x direction), and the third electrode 322 crosses the directions in which the first electrode 312 and the second electrode 313 extend. Direction (y direction). Meanwhile, in the drawing, the second electrode 313, the third electrode 322, and the first electrode 312 are arranged in the direction of the second substrate from the first substrate (-z direction), but are not limited thereto. It is possible to arrange variously according to design specification.

도 9 내지 도 11에 도시된 플라즈마 디스플레이 패널(300)은 도 3 내지 도 5에 도시된 플라즈마 디스플레이 패널의 장점과 동일한 장점을 갖는다. The plasma display panel 300 illustrated in FIGS. 9 to 11 has the same advantages as those of the plasma display panel illustrated in FIGS. 3 to 5.

도 12는 도 9의 플라즈마 디스플레이 패널 및 이를 구동하기 위한 구동장치를 도시한 플라즈마 디스플레이 장치의 간략한 블록도이다.FIG. 12 is a simplified block diagram of a plasma display device showing the plasma display panel of FIG. 9 and a driving device for driving the same.

도 12의 플라즈마 디스플레이 장치(1201)는 도 7의 플라즈마 디스플레이 장치(701)와 유사하므로, 그 차이점을 중심으로 설명한다. Since the plasma display device 1201 of FIG. 12 is similar to the plasma display device 701 of FIG. 7, a description thereof will be mainly given.

도 9 내지 도 13을 참조하여 설명하면, 도 12의 플라즈마 디스플레이 장치(1201)는 영상처리부(1200), 논리제어부(1202), Y 구동부(1204), A 구동부(1206), X 구동부(1208) 및 플라즈마 표시 패널(300)을 구비한다.9 to 13, the plasma display apparatus 1201 of FIG. 12 includes an image processor 1200, a logic controller 1202, a Y driver 1204, an A driver 1206, and an X driver 1208. And a plasma display panel 300.

영상처리부(1200)는 도 7에서의 영상처리부(700)와 동일한 기능을 수행한다. The image processor 1200 performs the same function as the image processor 700 of FIG. 7.

논리제어부(1202)는 영상처리부(1200)로부터의 내부 영상신호를 입력받아 감마보정, APC(Automatic Power Control)단계 등을 거쳐 각각, Y 구동 제어신호(SY) 와, A 구동 제어신호(SA) 및 X 구동 제어신호(SX)를 출력한다. The logic controller 1202 receives an internal image signal from the image processor 1200 and undergoes a gamma correction and an automatic power control (APC) step, respectively, to drive the Y drive control signal SY and the A drive control signal SA. And an X driving control signal SX.

Y 구동부(1204)는 논리제어부(1202)로부터의 Y 구동 제어신호(SY)를 입력받아 제1 전극(도 9의 312)에 구동신호를 인가하며, X 구동부(1208)는 논리제어부(1202)로부터의 X 구동 제어신호(SX)를 입력받아 제2 전극(도 9의 313)에 구동신호를 인가하며, A 구동부(1206)는 논리제어부(1202)로부터의 A 구동 제어신호(SA)를 입력받아 제3 전극(도 9의 322)에 구동신호를 인가한다. 이하에서는, 제1 전극을 Y 전극, 제2 전극을 X 전극, 제3 전극을 A 전극으로도 기술한다.The Y driver 1204 receives the Y drive control signal SY from the logic controller 1202 and applies a drive signal to the first electrode 312 of FIG. 9, and the X driver 1208 is the logic controller 1202. A driving signal is applied to the second electrode (313 in FIG. 9) by receiving the X driving control signal SX from the A driving unit 1206, and the A driving control signal SA is input from the logic controller 1202. In response, a driving signal is applied to the third electrode (322 in FIG. 9). Hereinafter, the first electrode will also be described as the Y electrode, the second electrode as the X electrode, and the third electrode as the A electrode.

Y 구동부(1204)는 리셋 기간에 Y 전극에 상승펄스 및 하강펄스를 인가하되, 리셋 방전시의 리셋광을 최소화하고 방전셀 내의 벽전하를 정밀하게 제어하기 위하여 상승펄스 및 하강펄스의 순간 기울기의 크기가 시간에 따라 감소하도록 한다. 즉, 상승펄스 시에는 순간 기울기가 양의 값에서 점차 감소하여 최종적으로 영(zero)의 값을 갖도록 하고, 하강펄스 시에는 순간 기울기가 음의 값에서 점차 증가하여 최종적으로 영(zero)의 값을 갖도록 한다. 이와 같은 상승펄스 및 하강펄스의 예로는 파라볼릭(parabolic) 형태의 펄스일 수 있으며, 그 외에 로그 파형 등도 가능할 것이다. 이와 같은 상승펄스 및 하강펄스를 인가하기 위하여, Y 구동부(1204)는 저항성 소자 및 용량성 소자를 구비할 수 있을 것이다. 한편, 어드레스 기간에 하이레벨(Vsch1)을 유지하다가 순차적으로 로우레벨(Vscl2)을 갖는 주사펄스를 인가하며, 유지 기간에 하이레벨(Vs1) 및 로우레벨(Vg)을 교대로 갖는 유지펄스를 인가한다.The Y driver 1204 applies a rising pulse and a falling pulse to the Y electrode in the reset period, but minimizes the reset light during the reset discharge and precisely controls the wall slope in the discharge cell. Allow size to decrease over time. In other words, during the rising pulse, the instantaneous slope gradually decreases from the positive value to finally have a value of zero, and during the falling pulse, the instantaneous slope gradually increases from the negative value, resulting in a zero value. To have. Examples of such rising and falling pulses may be parabolic pulses, and in addition, log waveforms may be used. In order to apply the rising pulse and the falling pulse, the Y driver 1204 may include a resistive element and a capacitive element. Meanwhile, while maintaining the high level Vsch1 in the address period, the scan pulses having the low level Vscl2 are sequentially applied, and the sustain pulses having the high level Vs1 and the low level Vg are alternately applied in the sustain period. do.

X 구동부(1208)는 리셋 기간의 하강펄스의 인가시부터 어드레스 기간까지 바 이어스 전압(Vb2)을 인가하고, 유지기간에 유지펄스를 인가한다. Y 구동부(1204)에서 출력되는 유지펄스와 X 구동부(1208)에서 출력되는 유지펄스는 서로 교호하며, 이에 의해 방전셀 내에서 유지방전이 수행된다.The X driver 1208 applies the bias voltage Vb2 from the time of applying the falling pulse in the reset period to the address period, and applies the sustain pulse in the sustain period. The sustain pulses output from the Y driver 1204 and the sustain pulses output from the X driver 1208 alternate with each other, whereby sustain discharge is performed in the discharge cell.

A 구동부(1206)는 어드레스 기간에 상기 주사펄스에 맞춰 표시 데이터 신호를 인가한다. 표시 데이터 신호 및 주사펄스에 의해 어드레스 기간에서 어드레스 방전이 수행된다. 또한 유지 기간에는 로우레벨의 전위(Vg)를 인가한다.The A driver 1206 applies a display data signal in accordance with the scan pulse in the address period. The address discharge is performed in the address period by the display data signal and the scanning pulse. In the sustain period, the low-level potential Vg is applied.

도 13은 본원 발명의 다른 실시예로서, 도 9의 플라즈마 디스플레이 패널을 구동하는 구동신호를 도시한 도면이다.FIG. 13 is a diagram illustrating a driving signal for driving the plasma display panel of FIG. 9 according to another embodiment of the present invention.

도 9의 구동방법은 시분할 계조 표현 방식에 의하며, 이는 도 6에서 도시된 방법에 의한다. 한편, 도 13의 구동신호는 도 8의 구동신호와 유사하므로 그 차이점을 중심으로 설명한다.The driving method of FIG. 9 is based on the time division gray scale representation method, which is based on the method shown in FIG. 6. Meanwhile, since the driving signal of FIG. 13 is similar to the driving signal of FIG. 8, the description will be mainly focused on the difference.

도 9 내지 도 13을 참조하여 설명하면, 각 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA) 및 유지 기간(PS)으로 나뉜다.9 to 13, each subfield SF is divided into a reset period PR, an address period PA, and a sustain period PS.

리셋 기간(PR)에서는 리셋방전에 의해 방전셀 내의 벽전하 상태를 초기화시킨다. 리셋 방전이 수행되기 위해서, Y 전극에는 다양한 형태의 펄스가 인가될 수 있다. 종래에는 구형파 펄스(rectangular pulse)를 인가하였으나, 이는 고전압의 전위를 급격하게 상승시킴으로 인하여 방전셀 내에서 강방전이 발생하고, 이에 의해 컨트라스트가 악화되었으며, 방전셀 내의 벽전하 상태를 정밀하게 제어하지 못하였다. 따라서 본 발명은 리셋방전이 약방전이 되도록 하면서, 방전셀 내의 벽전하 상태를 정밀하게 제어하기 위하여 상승펄스 및 하강펄스를 인가하되, 상승펄스 및 하강펄스의 순간 기울기의 크기는 시간에 따라 감소하도록 인가한다. 즉, 상승펄스 시에는 순간 기울기가 양의 값에서 점차 감소하여 최종적으로 영(zero)의 값을 갖도록 하고, 하강펄스 시에는 순간 기울기가 음의 값에서 점차 증가하여 최종적으로 영(zero)의 값을 갖도록 한다. 이와 같은 상승펄스 및 하강펄스의 예로는 파라볼릭(parabolic) 형태의 펄스일 수 있으며, 그 외에 로그 파형 등도 가능할 것이다. 한편, A 전극에는 로우레벨의 전압, 예를 들어 접지 전압(Vg)이 인가되고, X 전극에도 접지 전압(Vg)이 인가되나 하강펄스 인가시부터는 바이어스 전압(Vb2)이 인가된다. 상승펄스는 유지방전 전압(Vs2)부터 상승하여 상승 최고 전압(Vs2+Vset2)에 도달하고, 하강펄스는 유지방전 전압(Vs2)부터 하강하여 하강최저 전압(Vnf2)까지 하강한다. 상승펄스의 인가로 인하여, 방전셀 내의 Y 전극 주위에 시간적으로 천천히 부극성의 벽전하가 쌓여 가면서, Y 전극과 A 전극 사이 및 Y 전극과 X 전극 사이에 리셋 방전이 발생한다. 또한 하강펄스의 인가로 인하여, 방전셀 내의 Y 전극 주위에 쌓였던 부극성의 벽전하가 소거되면서 시간적으로 천천히 Y 전극과 A 전극 사이 및 Y 전극과 X 전극 사이에 리셋 방전이 수행된다. 리셋 방전은 방전셀 내의 전위차가 방전개시전압을 초과하는 경우에 발생하는 것으로, 본 발명과 같이 상승펄스를 파라볼릭 형태의 펄스로 인가한다면, 상승펄스의 인가 초기시(순간 기울기의 크기가 큰 경우)에는 Y 전극 주위에 부극성의 벽전하가 많이 쌓이고, 상승펄스의 인가 종료시(순간 기울기의 크기가 작은 경우)에는 부극성의 벽전하가 적게 쌓이면서 방전셀내의 전위차가 방전개시 전압을 초과함으로써 리셋 방전이 약방전으로 수행된다. 또한, 하강펄스의 인가 초기시(순간 기울기의 크기가 큰 경우)에는 Y 전극 주위에 쌓였던 부극성이 벽전하가 많이 소거되고, 하강펄스의 인가 종료시(순간 기울기의 크기가 작은 경우)에는 부극성의 벽전하가 적게 소거되면서 방전셀 내의 전위차가 방전개시 전압을 초과함으로써 리셋 방전이 약방전으로 수행된다. 본 발명의 상승펄스 및 하강펄스의 순간 기울기의 크기가 시간에 따라 작아짐에 따라, 방전셀 내의 전극 주위에 쌓이거나 소거되는 벽전하의 양을 정밀하게 제어할 수 있게 된다. 상기 리셋 방전에 의해, 방전셀 내의 벽전하상태가 초기화되며, 어드레스 기간(PA)의 어드레스 방전에 적합한 벽전하 상태가 조성된다.In the reset period PR, the wall charge state in the discharge cell is initialized by the reset discharge. In order to perform the reset discharge, various types of pulses may be applied to the Y electrode. Conventionally, a rectangular pulse is applied, but this causes a strong discharge in the discharge cell due to a sharp rise in the potential of the high voltage, thereby deteriorating the contrast and not precisely controlling the state of the wall charge in the discharge cell. I couldn't. Therefore, the present invention applies a rising pulse and a falling pulse in order to precisely control the wall charge state in the discharge cell while the reset discharge is a weak discharge, the magnitude of the instantaneous slope of the rising pulse and the falling pulse decreases with time. Is authorized. In other words, during the rising pulse, the instantaneous slope gradually decreases from the positive value to finally have a value of zero, and during the falling pulse, the instantaneous slope gradually increases from the negative value, resulting in a zero value. To have. Examples of such rising and falling pulses may be parabolic pulses, and in addition, log waveforms may be used. On the other hand, a low level voltage, for example, a ground voltage Vg is applied to the A electrode, and a ground voltage Vg is applied to the X electrode, but a bias voltage Vb2 is applied when a falling pulse is applied. The rising pulse rises from the sustain discharge voltage Vs2 to reach the rising maximum voltage Vs2 + Vset2, and the falling pulse falls from the sustain discharge voltage Vs2 to the falling minimum voltage Vnf2. Due to the application of the rising pulse, negative wall charges slowly accumulate in time around the Y electrode in the discharge cell, and reset discharge occurs between the Y electrode and the A electrode and between the Y electrode and the X electrode. Also, due to the application of the falling pulse, the reset discharge is performed slowly between the Y electrode and the A electrode and between the Y electrode and the X electrode in time while the negative wall charges accumulated around the Y electrode in the discharge cell are erased. Reset discharge occurs when the potential difference in the discharge cell exceeds the discharge start voltage. When the rising pulse is applied as a parabolic pulse as in the present invention, when the rising pulse is initially applied (the magnitude of the instantaneous slope is large) ), The negative wall charges are accumulated around the Y electrode, and when the rising pulse is applied (when the magnitude of the instantaneous slope is small), the negative wall charges are accumulated and the potential difference in the discharge cell exceeds the discharge start voltage. The discharge is performed with a weak discharge. In addition, when the falling pulse is initially applied (when the magnitude of the instantaneous slope is large), the negative polarity accumulated around the Y electrode is largely erased, and at the end of the application of the falling pulse (when the magnitude of the instantaneous slope is small), the negative polarity is lost. The reset discharge is performed with a weak discharge because the potential difference in the discharge cells exceeds the discharge start voltage while the wall charges of? As the magnitude of the instantaneous slope of the rising pulse and the falling pulse of the present invention decreases with time, it is possible to precisely control the amount of wall charge accumulated or erased around the electrode in the discharge cell. By the reset discharge, the wall charge state in the discharge cell is initialized, and the wall charge state suitable for the address discharge in the address period PA is established.

어드레스 기간(PA)은 켜져야 할 방전셀과 켜지지 않아야 할 방전셀을 구분하는 기간으로, 도면에서는 기입방전 방식, 즉 켜져야 할 방전셀에서만 어드레스 방전을 수행하는 방식을 도시하고 있으나, 이에 한정되지 않으며, 선택 소거 방식, 즉 전체 방전셀에서 어드레스 방전이 수행되고, 켜지지 않아야 할 방전셀에서만 소거 방전을 수행하는 방식도 가능할 것이다. 도면에서 도시된 바와 같이, 기입방전 방식에 의하면, Y 전극에 하이 레벨 전위(Vsch2)을 유지하다가 순차적으로 로우 레벨의 전위(Vscl2)를 갖는 주사펄스를 인가하며, 주사펄스의 로우레벨의 전위(Vscl2)에 맞춰 하이레벨의 전위(Va2)를 갖는 표시 데이터 신호를 A 전극에 인가하며, X 전극에는 계속해서 바이어스 전압(Vb2)을 인가한다. 주사펄스 및 표시 데이터 신호의 인가로 인하여 방전셀 내의 Y 전극과 A 전극 사이에는 어드레스 방전이 수행되며, 어드레스 방전 후에 Y 전극 주위에는 정극성의 벽전하가, A 전극 주위에는 부극성의 벽전하가, X 전극 주위에는 부극성의 벽전하가 쌓이게 된다. The address period PA is a period for distinguishing the discharge cells to be turned on and the discharge cells not to be turned on. In the drawing, the address discharge method, that is, a method of performing address discharge only in the discharge cells to be turned on, is not limited thereto. In addition, the selective erasing method, that is, the address discharge is performed in all the discharge cells, and the erasing discharge is performed only in the discharge cells that should not be turned on. As shown in the figure, according to the write discharge method, while maintaining the high level potential Vsch2 to the Y electrode, the scan pulses having the low level potential Vscl2 are sequentially applied, and the low level potential of the scan pulse ( In accordance with Vscl2, a display data signal having a high-level potential Va2 is applied to the A electrode, and a bias voltage Vb2 is subsequently applied to the X electrode. Due to the application of the scanning pulse and the display data signal, address discharge is performed between the Y electrode and the A electrode in the discharge cell.After the address discharge, positive wall charges are formed around the Y electrode, and negative wall charges are around the A electrode. Negative wall charges are accumulated around the X electrode.

유지 기간(PS)은 켜져야 할 셀로 선택된 방전셀에서 할당된 계조 가중치에 따라 유지방전이 수행되는 기간으로, Y 전극 및 X 전극에 하이레벨 (Vs2)및 로우레벨(Vg)을 갖는 유지펄스가 교호하게 인가되고, A 전극에는 유지펄스의 하이레벨 및 로우레벨의 중간 전위(Vg)가 인가된다. 유지펄스의 하이레벨 전위는 유지방전 전압(Vs2)이라고도 한다. 유지펄스의 개수는 계조 가중치에 비례하여 인가된다. 즉, 유지방전의 횟수에 의해 할당된 계조 가중치만큼 계조가 표현되게 된다. 먼저 Y 전극에 유지펄스의 하이레벨의 전위(Vs2)가 인가되면, 방전셀 내의 Y 전극 주위에 쌓여있던 정극성의 벽전하와, X 전극 주위에 쌓여있던 부극성의 벽전하와, Y 전극에 인가되는 전위(Vs2) 및 X 전극에 인가되는 전위(Vg)에 의해 유지방전이 수행되며, 유지방전 종료 후에 X 전극 주위에는 정극성의 벽전하가, Y 전극 주위에는 부극성의 벽전하가 쌓이게 된다. 다음에, X 전극에 유지펄스의 하이레벨의 전위(Vs2)가 인가되면, 방전셀 내의 Y 전극 주위에 쌓여있던 부극성의 벽전하와, X 전극 주위에 쌓여있던 정극성의 벽전하와, Y 전극에 인가되는 전위(Vg)와, X 전극에 인가되는 전위(Vs2)에 의해 유지방전이 수행되며, 유지방전 종료 후에 X 전극 주위에는 부극성의 벽전하가, Y 전극 주위에는 정극성의 벽전하가 쌓이게 된다. 상기와 같은 방식에 의해, 계조 가중치에 따른 유지펄스의 개수에 따라 유지방전이 계속 수행되게 된다.The sustain period PS is a period during which the sustain discharge is performed according to the gray scale weight assigned in the discharge cell selected as the cell to be turned on. It is applied alternately, and the intermediate potential Vg of the high level and the low level of the sustain pulse is applied to the A electrode. The high level potential of the sustain pulse is also referred to as the sustain discharge voltage Vs2. The number of sustain pulses is applied in proportion to the gray scale weight. That is, the gradation is expressed by the gradation weight assigned by the number of sustain discharges. First, when the high-level potential Vs2 of the sustain pulse is applied to the Y electrode, positive wall charges accumulated around the Y electrode in the discharge cell, negative wall charges accumulated around the X electrode, and applied to the Y electrode The sustain discharge is performed by the potential Vs2 and the potential Vg applied to the X electrode. After the completion of the sustain discharge, positive wall charges are accumulated around the X electrode, and negative wall charges are accumulated around the Y electrode. Next, when the high-level potential Vs2 of the sustain pulse is applied to the X electrode, the negative wall charges accumulated around the Y electrode in the discharge cell, the positive wall charges accumulated around the X electrode, and the Y electrode The sustain discharge is performed by the potential Vg applied to the X electrode and the potential Vs2 applied to the X electrode, and after the end of the sustain discharge, negative wall charges are formed around the X electrode, and positive wall charges are around the Y electrode. Will accumulate. In this manner, sustain discharge is continuously performed according to the number of sustain pulses according to the gray scale weight.

상기한 바와 같은 본 발명의 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention as described above, the following effects can be obtained.

첫째, 신 구조의 플라즈마 디스플레이 패널은 그 구조로 인하여 발광 효율, 영구 잔상 등이 개선된다. First, the plasma display panel of the new structure has improved light emission efficiency, permanent afterimage, and the like.

둘째, 신 구조의 플라즈마 디스플레이 패널에 대한 본 발명의 구동방법에 의하면, 리셋 기간의 상승펄스 및 하강펄스를 인가하되, 상승펄스 및 하강펄스의 순간 기울기의 크기가 시간에 따라 감소하도록 인가하므로, 리셋 방전은 약방전으로 수행되며, 방전셀 내의 벽전하를 정밀하게 제어할 수 있다. Second, according to the driving method of the present invention for the plasma display panel of the new structure, while applying the rising pulse and the falling pulse of the reset period, since the magnitude of the instantaneous slope of the rising pulse and the falling pulse is reduced with time, the reset The discharge is performed by weak discharge, and the wall charge in the discharge cell can be precisely controlled.

셋째, 종래의 구형파 펄스(rectangular pulse) 파형의 인가로 인하여 리셋 방전이 강방전으로 수행되는 경우에 비하면, 컨트라스트가 향상되는 효과가 있다. Third, compared to the case where the reset discharge is performed by the strong discharge due to the application of the conventional rectangular pulse waveform, there is an effect that the contrast is improved.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (10)

플라즈마 디스플레이 패널의 구동방법에 있어서,In the driving method of the plasma display panel, 상기 플라즈마 디스플레이 패널은, 서로 교차하여 연장되는 제1 전극 및 제2 전극을 구비하고, 그 교차하는 영역에서 방전셀이 정의되며, 상기 제1 전극 및 제2 전극은 상기 방전셀을 둘러싸고,The plasma display panel includes a first electrode and a second electrode extending to cross each other, a discharge cell is defined in the crossing area, the first electrode and the second electrode surround the discharge cell, 상기 구동방법은, 화상을 표시하는 단위 프레임이 복수개의 서브필드로 나뉘고, 각 서브필드는 전체 방전셀을 초기화하는 리셋 기간, 켜져야 할 셀과 켜지지 않아야 할 셀을 구분하는 어드레스 기간, 및 상기 켜져야 할 셀로 선택된 방전셀에서 각 서브필드 별로 할당된 계조 가중치에 따라 유지방전을 수행하는 유지 기간으로 나뉘며,In the driving method, a unit frame for displaying an image is divided into a plurality of subfields, each subfield having a reset period for initializing all discharge cells, an address period for distinguishing cells to be turned on and cells not to be turned on, and In the discharge cell selected as the cell to be divided into sustain periods for performing sustain discharge according to the gray scale weights assigned to each subfield, 상기 리셋 기간에서, 상기 제1 전극에는 상승펄스 및 하강펄스가 인가되되, 상기 상승펄스 및 하강펄스의 순간 기울기의 크기는 시간에 따라 감소하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.In the reset period, a rising pulse and a falling pulse are applied to the first electrode, and the magnitude of the instantaneous slope of the rising pulse and the falling pulse decreases with time. 제1항에 있어서,The method of claim 1, 상기 상승펄스 및 하강펄스는 파라볼릭(parabolic) 형태인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.The rising pulse and the falling pulse are parabolic (parabolic) drive method of the plasma display panel. 제1항에 있어서,The method of claim 1, 상기 리셋 기간에서, 상기 하강펄스가 인가되는 동안에 상기 제2 전극에는 바이어스 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a bias voltage is applied to the second electrode while the falling pulse is applied in the reset period. 제1항에 있어서,The method of claim 1, 상기 어드레스 기간에서, 상기 제1 전극에는 하이레벨을 유지하다가 순차적으로 로우레벨을 갖는 주사펄스가 인가되고, 상기 제2 전극에는 상기 주사펄스의 로우레벨에 맞춰 표시 데이터 신호가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.In the address period, a scan pulse having a low level is sequentially applied to the first electrode while a display data signal is applied to the second electrode according to a low level of the scan pulse. A method of driving a plasma display panel. 제1항에 있어서, The method of claim 1, 상기 유지 기간에서, 상기 제1 전극에는 하이레벨 및 로우레벨을 교대로 갖는 유지펄스가 인가되고, 상기 제2 전극에는 상기 유지펄스의 하이레벨과 로우레벨의 중간 레벨이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.In the sustain period, a sustain pulse having a high level and a low level is alternately applied to the first electrode, and an intermediate level between a high level and a low level of the sustain pulse is applied to the second electrode. How to drive the display panel. 플라즈마 디스플레이 패널의 구동방법에 있어서,In the driving method of the plasma display panel, 상기 플라즈마 디스플레이 패널은, 일 방향으로 연장되는 제1 전극 및 제2 전극을 구비하고, 상기 제1 전극 및 제2 전극에 교차하여 연장되는 제3 전극을 구비하며, 그 교차하는 영역에서 방전셀이 정의되며, 상기 제1 전극, 제2 전극 및 제 3 전극은 상기 방전셀을 둘러싸고,The plasma display panel includes a first electrode and a second electrode extending in one direction, and a third electrode extending to intersect the first electrode and the second electrode. The first electrode, the second electrode, and the third electrode surround the discharge cell; 상기 구동방법은, 화상을 표시하는 단위 프레임이 복수개의 서브필드로 나뉘고, 각 서브필드는 전체 방전셀을 초기화하는 리셋 기간, 켜져야 할 셀과 켜지지 않아야 할 셀을 구분하는 어드레스 기간, 및 상기 켜져야 할 셀로 선택된 방전셀에서 각 서브필드 별로 할당된 계조 가중치에 따라 유지방전을 수행하는 유지 기간으로 나뉘며,In the driving method, a unit frame for displaying an image is divided into a plurality of subfields, each subfield having a reset period for initializing all discharge cells, an address period for distinguishing cells to be turned on and cells not to be turned on, and In the discharge cell selected as the cell to be divided into sustain periods for performing sustain discharge according to the gray scale weights assigned to each subfield, 상기 리셋 기간에서, 상기 제1 전극에는 상승펄스 및 하강펄스가 인가되되, 상기 상승펄스 및 하강펄스의 순간 기울기의 크기는 시간에 따라 감소하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.In the reset period, a rising pulse and a falling pulse are applied to the first electrode, and the magnitude of the instantaneous slope of the rising pulse and the falling pulse decreases with time. 제6항에 있어서,The method of claim 6, 상기 상승펄스 및 하강펄스는 파라볼릭(parabolic) 형태인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.The rising pulse and the falling pulse are parabolic (parabolic) drive method of the plasma display panel. 제6항에 있어서,The method of claim 6, 상기 리셋 기간에서, 상기 하강펄스 인가시부터 상기 제2 전극에 바이어스 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And in the reset period, a bias voltage is applied to the second electrode from the time of applying the falling pulse. 제6항에 있어서,The method of claim 6, 상기 어드레스 기간에서, 상기 제1 전극에는 하이레벨을 유지하다가 순차적 으로 로우레벨을 갖는 주사펄스가 인가되고, 상기 제3 전극에는 상기 주사펄스의 로우레벨에 맞춰 표시 데이터 신호가 인가되고, 상기 제2 전극에는 바이어스 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.In the address period, a scan pulse having a low level is sequentially applied to the first electrode while a display data signal is applied to the third electrode in accordance with a low level of the scan pulse. A method of driving a plasma display panel, characterized in that a bias voltage is applied to an electrode. 제6항에 있어서, The method of claim 6, 상기 유지기간에서, 상기 제1 전극 및 제2 전극에는 하이레벨 및 로우레벨을 교대로 갖는 유지펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a sustaining pulse having a high level and a low level alternately applied to the first electrode and the second electrode in the sustain period.
KR1020050073327A 2005-08-10 2005-08-10 Method for driving plasma display panel KR100683793B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050073327A KR100683793B1 (en) 2005-08-10 2005-08-10 Method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073327A KR100683793B1 (en) 2005-08-10 2005-08-10 Method for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20070018538A KR20070018538A (en) 2007-02-14
KR100683793B1 true KR100683793B1 (en) 2007-02-15

Family

ID=41621239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073327A KR100683793B1 (en) 2005-08-10 2005-08-10 Method for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100683793B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073328A (en) * 2004-01-09 2005-07-13 엘지전자 주식회사 Method to implement osd which has multi-path
KR20050073325A (en) * 2004-01-09 2005-07-13 엘지전자 주식회사 Channel equalizer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073328A (en) * 2004-01-09 2005-07-13 엘지전자 주식회사 Method to implement osd which has multi-path
KR20050073325A (en) * 2004-01-09 2005-07-13 엘지전자 주식회사 Channel equalizer

Also Published As

Publication number Publication date
KR20070018538A (en) 2007-02-14

Similar Documents

Publication Publication Date Title
KR100573167B1 (en) Driving method of plasma display panel
KR100683794B1 (en) Method for driving plasma display panel
KR100683792B1 (en) Method for driving plasma display panel
KR100647657B1 (en) Plasma display panel and driving method for the same
KR100683795B1 (en) Method for driving plasma display panel
KR100683793B1 (en) Method for driving plasma display panel
KR20060116323A (en) Plasma display panel and driving method for the same
KR100637235B1 (en) Plasma display panel
KR100719587B1 (en) Plasma display panel
JP4313355B2 (en) Driving device for plasma display panel
KR100581934B1 (en) Plasma display panel
KR100563074B1 (en) Plasma display panel and driving method for the same
JP2006091843A (en) Driving method of plasma display panel
KR100647667B1 (en) Driving method of plasma display panel
KR100647616B1 (en) Driving method of plasma display panel
KR100615252B1 (en) Plasma display panel
KR100637175B1 (en) Plasma display panel
KR100637176B1 (en) Plasma display panel
KR100592298B1 (en) Plasma display panel
KR100647679B1 (en) Method of driving plasma display panel
KR100573162B1 (en) Driving method of plasma display panel
KR100615251B1 (en) Plasma display panel
KR20050112584A (en) Plasma display panel
KR20050111997A (en) Plasma display device
KR20050120152A (en) Plasma display panel and the plasma display device therewith

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee