KR100669723B1

KR100669723B1 - Plasma display panel

Info

Publication number: KR100669723B1
Application number: KR1020040065374A
Authority: KR
Inventors: 손승현; 김영모; 히데카주 하타나카; 장상훈
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-08-19
Filing date: 2004-08-19
Publication date: 2007-01-16
Also published as: KR20060016907A

Abstract

본 발명은 소정의 간격으로 이격되어 서로 대향되게 배치된 전면기판 및 배면기판과, 상기 전면기판과 상기 배면기판 사이의 공간을 복수의 방전공간들로 구획하는 격벽과, 상기 배면기판에 형성되는 방전전극들과, 상기 배면기판에 형성되는 것으로, 상기 방전전극들에 전압이 인가됨에 따라 전압이 유기되어 개시방전을 일으키는 보조전극들과, 그리고 상기 전면기판에 배치되며, 상기 방전전극들과 교차하도록 형성된 어드레스전극들을 구비하는 플라즈마 디스플레이 패널을 제공한다.The present invention provides a front substrate and a rear substrate spaced apart from each other at a predetermined interval, a partition wall partitioning a space between the front substrate and the rear substrate into a plurality of discharge spaces, and discharge formed on the rear substrate. Electrodes formed on the rear substrate, the auxiliary electrodes having a voltage induced by the discharge electrodes and initiating discharge as the voltage is applied to the discharge substrate, and disposed on the front substrate and intersect with the discharge electrodes. A plasma display panel having formed address electrodes is provided.

Description

Plasma display panel {Plasma display panel}

도 1 은 종래의 일반적인 플라즈마 디스플레이 패널의 부분 절개 분리 사시도이고,1 is a partially cutaway perspective view of a conventional plasma display panel according to the related art;

도 2는 본 발명의 제1실시예에 따른 플라즈마 디스플레이 패널의 부분 절개 분리 사시도이고,2 is a partially cutaway perspective view of the plasma display panel according to the first embodiment of the present invention;

도 3은 도 2에 도시된 플라즈마 디스플레이 패널의 내부 구조를 도시한 수직 단면도이고,3 is a vertical cross-sectional view showing the internal structure of the plasma display panel shown in FIG.

도 4는 본 발명의 제1실시예에 따른 플라즈마 디스플레이 패널의 변형예를 도시한 수직 단면도이고,4 is a vertical sectional view showing a modification of the plasma display panel according to the first embodiment of the present invention;

도 5는 본 발명의 제2실시예에 따른 플라즈마 디스플레이 패널의 내부 구조를 도시한 수직 단면도이고,5 is a vertical sectional view showing the internal structure of the plasma display panel according to the second embodiment of the present invention;

도 6은 본 발명의 제2실시예에 따른 플라즈마 디스플레이 패널의 변형예를 도시한 수직 단면도이고,6 is a vertical sectional view showing a modification of the plasma display panel according to the second embodiment of the present invention;

도 7은 본 발명의 제3실시예에 따른 플라즈마 디스플레이 패널의 내부 구조를 도시한 수직 단면도이고,7 is a vertical sectional view showing the internal structure of a plasma display panel according to a third embodiment of the present invention;

도 8은 본 발명의 제3실시예에 따른 플라즈마 디스플레이 패널의 변형예를 도시한 수직 단면도이고,8 is a vertical sectional view showing a modification of the plasma display panel according to the third embodiment of the present invention;

도 9는 본 발명의 제4실시예에 따른 플라즈마 디스플레이 패널의 내부 구조를 도시한 수직 단면도이고,9 is a vertical cross-sectional view showing the internal structure of a plasma display panel according to a fourth embodiment of the present invention;

도 10은 본 발명의 제4실시예에 따른 플라즈마 디스플레이 패널의 변형예를 도시한 수직 단면도이다.10 is a vertical sectional view showing a modification of the plasma display panel according to the fourth embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100, 200, 300, 400, 500, 600, 700, 800 : 플라즈마 디스플레이 패널Plasma Display Panel: 100, 200, 300, 400, 500, 600, 700, 800

110 : 배면기판110: back substrate

113, 213, 313, 413, 513, 613, 713, 813 : 제1 방전전극113, 213, 313, 413, 513, 613, 713, 813: First discharge electrode

114, 214, 314, 414, 514, 614, 714, 814 : 제2 방전전극114, 214, 314, 414, 514, 614, 714, 814: second discharge electrode

116, 216, 316, 416, 516, 616, 716, 816 : 제1 유전체층116, 216, 316, 416, 516, 616, 716, 816: first dielectric layer

117, 217, 317, 417, 517, 617, 717, 817 : 제2 유전체층117, 217, 317, 417, 517, 617, 717, 817: second dielectric layer

119 : 보호층 119: protective layer

120 : 전면기판 122 : 어드레스전극120: front substrate 122: address electrode

124 : 버스전극 125 : 브릿지 124: bus electrode 125: bridge

126 : 제3 유전체층 128 : 격벽 126: third dielectric layer 128: partition wall

129 : 형광체층 130 : 방전셀129 phosphor layer 130 discharge cell

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 방전 전압이 감소됨과 동시에, 발광 효율이 향상된 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which discharge voltage is reduced and light emission efficiency is improved.

근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.Recently, a plasma display panel, which is drawing attention as a replacement of a conventional cathode ray tube display device, is discharged after a discharge gas is filled between two substrates on which a plurality of electrodes are formed. The phosphor formed in a predetermined pattern by the ultraviolet rays is excited to obtain a desired image.

이러한 플라즈마 디스플레이 패널은 방전 형식에 따라 직류형과 교류형으로 분류될 수 있다. 직류형 플라즈마 디스플레이 패널에서는 전극들이 방전 공간에 노출되어 하전입자의 이동이 대응 전극들 사이에서 직접적으로 이루어지고, 교류형 플라즈마 디스플레이 패널에서는 적어도 한 전극이 유전체층으로 덮여져서, 상호 대응하는 전극들의 직접적인 전하의 이동 대신 벽전하(Wall Charge)의 전계에 의하여 방전이 수행된다.The plasma display panel may be classified into a direct current type and an alternating current type according to a discharge type. In the DC plasma display panel, the electrodes are exposed to the discharge space so that the movement of charged particles is directly performed between the corresponding electrodes. In the AC plasma display panel, at least one electrode is covered with a dielectric layer, so that the direct charges of the corresponding electrodes are mutually reduced. The discharge is performed by the electric field of the wall charge instead of the movement of.

도 1은 종래의 일반적인 교류형 3전극 면방전 플라즈마 디스플레이 패널(5)을 부분적으로 절개하여 도시한 분리 사시도이다. 본원에서 "전면"이란 화상이 표시되는 방향을 의미한다. FIG. 1 is an exploded perspective view partially showing a conventional alternating current three-electrode surface discharge plasma display panel 5. As used herein, "front" means the direction in which the image is displayed.

도 1을 참조하면, 플라즈마 디스플레이 패널(5)은 상호 대향하는 배면기판(10)과 전면기판(20)을 구비한다. 배면기판(10)의 상면에는 다수의 어드레스전극(11)들이 배열되어 있으며, 이 어드레스전극(11)들은 제1 유전층(12)에 의해 매립되어 있다. 그리고, 제1 유전층(12)의 상면에는 격벽(13)이 방전셀(14)들을 구획 하고 있다. 이 격벽(13)에 의해 구획된 방전셀(14)의 내면에는 형광체층(15)이 소정 두께로 도포된다. Referring to FIG. 1, the plasma display panel 5 includes a rear substrate 10 and a front substrate 20 that face each other. A plurality of address electrodes 11 are arranged on the top surface of the back substrate 10, and the address electrodes 11 are embedded by the first dielectric layer 12. The barrier rib 13 partitions the discharge cells 14 on the upper surface of the first dielectric layer 12. The phosphor layer 15 is applied to the inner surface of the discharge cell 14 partitioned by the partition 13 with a predetermined thickness.

전면기판(20)은 가시광이 투과될 수 있는 투명기판으로서 주로 유리로 만들어지며, 격벽(13)이 마련된 배면기판(10)에 결합된다. 전면기판(20)의 저면에는 어드레스전극(11)들과 교차하는 방전전극쌍(30)들이 형성되어 있다. 이 방전전극쌍(30) 중 일 방전전극은 X전극(21)이고, 다른 방전전극은 Y전극(22)이다.The front substrate 20 is a transparent substrate through which visible light can be transmitted. The front substrate 20 is mainly made of glass and is coupled to the rear substrate 10 provided with the partition wall 13. Discharge electrode pairs 30 intersecting the address electrodes 11 are formed on the bottom surface of the front substrate 20. One of the discharge electrode pairs 30 is the X electrode 21 and the other discharge electrode is the Y electrode 22.

방전전극(21, 22)들 각각은 투명전극(21a, 22a) 및 버스전극(21b, 22b)을 구비하고 있다. 이러한 방전전극쌍(30)들은 투명한 제2 유전층(23)에 의해 매립되어 있으며, 제2 유전층(23)의 저면에는 보호층(24)이 형성되어 있다. 보호층(24)은 방전셀 내에서 2차 전자를 방출하여 효율을 높여줌으로써, 전극들 사이에 인가되는 방전 전압을 낮추어 주며, 전극들을 보호하는 역할을 수행한다. Each of the discharge electrodes 21 and 22 includes transparent electrodes 21a and 22a and bus electrodes 21b and 22b. The discharge electrode pairs 30 are buried by the transparent second dielectric layer 23, and a protective layer 24 is formed on the bottom of the second dielectric layer 23. The protective layer 24 lowers the discharge voltage applied between the electrodes by emitting secondary electrons in the discharge cell to increase efficiency, and serves to protect the electrodes.

그러나, 상기의 플라즈마 디스플레이 패널의 경우 다음과 같은 문제점이 존재하였다. However, the following problems exist with the plasma display panel.

첫째, 방전 공간을 확대시키기 위해서는 X전극과 Y전극의 거리가 롱갭(long gap)으로 되어야 하지만, 이 경우 전극들 사이의 거리가 멀기 때문에 방전 전압이 증가되는 문제점이 있다.First, in order to enlarge the discharge space, the distance between the X electrode and the Y electrode should be a long gap, but in this case, there is a problem in that the discharge voltage is increased because the distance between the electrodes is long.

둘째, 방전전극쌍이 가시광이 투사되는 전면기판의 저면에 배치되므로 발광효율을 향상시키기 위한 구조변경에 있어서 한계가 있었다. 또한, 제2 유전층의 저면에 보호층까지 형성되어 있기 때문에, 방전셀들에서 생성된 가시광선의 투과율이 저하되는 문제점이 있었다.Second, since the pair of discharge electrodes is disposed on the bottom surface of the front substrate on which visible light is projected, there is a limit in the structure change to improve the luminous efficiency. In addition, since the protective layer is formed on the bottom of the second dielectric layer, there is a problem in that transmittance of visible light generated in the discharge cells is lowered.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 방전 전압이 감소됨과 동시에, 발광 효율이 향상된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a plasma display panel in which discharge voltage is reduced and light emission efficiency is improved.

또한, 본 발명은 전면기판으로의 투과율을 향상시킴으로써, 전체적인 발광 효율이 향상된 플라즈마 디스플레이 패널을 제공하는데 다른 목적이 있다.In addition, another object of the present invention is to provide a plasma display panel having improved overall light emission efficiency by improving transmittance to a front substrate.

상기와 같은 목적 및 그 밖의 목적을 달성하기 위하여, 본 발명은 소정의 간격으로 이격되어 서로 대향되게 배치된 전면기판 및 배면기판과, 상기 전면기판과 상기 배면기판 사이의 공간을 복수의 방전공간들로 구획하는 격벽과, 상기 배면기판에 형성되는 방전전극들과, 상기 배면기판에 형성되는 것으로, 상기 방전전극들에 전압이 인가됨에 따라 전압이 유기되어 개시방전을 일으키는 보조전극들과, 그리고 상기 전면기판에 배치되며, 상기 방전전극들과 교차하도록 형성된 어드레스전극들을 구비하는 플라즈마 디스플레이 패널을 제공한다.In order to achieve the above object and other objects, the present invention provides a plurality of discharge spaces between the front substrate and the rear substrate spaced apart from each other at predetermined intervals and the space between the front substrate and the rear substrate; Barrier ribs partitioned into the barrier ribs, discharge electrodes formed on the rear substrate, auxiliary electrodes formed on the rear substrate, and induced by an induced voltage when the voltage is applied to the discharge electrodes; The present invention provides a plasma display panel disposed on a front substrate and having address electrodes formed to intersect the discharge electrodes.

본 발명에 있어서, 상기 방전전극들, 상기 보조전극들 및 상기 어드레스전극들을 덮는 유전체층을 더 구비하는 것이 바람직하다.In the present invention, it is preferable to further include a dielectric layer covering the discharge electrodes, the auxiliary electrodes and the address electrodes.

또한 본 발명에 있어서, 상기 보조전극들은 상기 방전전극들 보다 상기 배면기판으로부터 상기 전면기판 방향으로 이격되어 형성되거나, 상기 방전전극들은 상기 보조전극들 보다 상기 배면기판으로부터 상기 전면기판 방향으로 이격되어 형성되는 것이 바람직하다.In addition, in the present invention, the auxiliary electrodes are formed to be spaced apart from the rear substrate in the direction of the front substrate than the discharge electrodes, or the discharge electrodes are formed to be spaced apart from the rear substrate in the direction of the front substrate. It is desirable to be.

또한 본 발명에 있어서, 상기 방전공간들 내에 배치되는 형광체층을 더 구비하는 것이 바람직하다.In addition, in the present invention, it is preferable to further include a phosphor layer disposed in the discharge spaces.

또한 본 발명의 다른 측면에 의하면, 본 발명은 서로 대향되게 배치되는 하판과 상판을 구비한 플라즈마 디스플레이 패널에 있어서, 상기 하판은 배면기판과, 상기 배면기판에 형성되는 방전전극들과, 상기 배면기판에 형성되는 것으로, 상기 방전전극들에 전압이 인가됨에 따라 전압이 유기되어 개시방전을 일으키는 보조전극들을 구비하고, 상기 상판은 전면기판과, 상기 전면기판에 배치되며, 상기 방전전극들과 교차하도록 형성된 어드레스전극들과, 상기 전면기판과 상기 배면기판 사이의 공간을 복수의 방전공간들로 구획하는 격벽을 구비하는 플라즈마 디스플레이 패널을 제공한다.According to another aspect of the present invention, the present invention provides a plasma display panel having a lower plate and an upper plate disposed to face each other, wherein the lower plate includes a rear substrate, discharge electrodes formed on the rear substrate, and the rear substrate. And auxiliary electrodes for initiating discharge by inducing voltage as the voltage is applied to the discharge electrodes, wherein the upper plate is disposed on the front substrate and the front substrate and intersects the discharge electrodes. The present invention provides a plasma display panel including formed address electrodes and partition walls that partition a space between the front substrate and the rear substrate into a plurality of discharge spaces.

또한 본 발명의 다른 측면에 의하면, 본 발명은 배면기판과, 상기 배면기판에 이격되어 배치된 전면기판과, 상기 전면기판과 배면기판 사이에 배치되고, 복수의 방전공간들을 구획하는 격벽과, 상기 배면기판에 배치되는 방전전극들과, 상기 배면기판에 배치되는 것으로, 상기 방전전극들에 전압이 인가됨에 따라 전압이 유기되어 개시방전을 일으키는 보조전극들과, 상기 전면기판에 배치되며, 상기 방전전극들과 교차하도록 형성된 어드레스전극들과, 상기 방전전극들을 덮는 제1 유전층과, 상기 보조전극들을 덮는 제2 유전층과, 상기 어드레스전극들을 덮는 제3 유전층과, 그리고 상기 방전공간들 내에 배치된 형광체층을 구비하는 플라즈마 디스플레이 패널을 제공한다. 이 때 상기 배면기판 상에는 상기 방전전극들이 배치되고, 상기 방전전극들 덮는 상기 제1 유전층 상에는 상기 제2 유전층에 덮인 상기 보조전극들이 배치되고, 상기 전면기판 상에는 상기 어드레스전극들이 배치되고, 상기 어드레스전극들을 덮는 상기 제3 유전층 상에는 격벽이 형성된 것이 바람직하다.According to another aspect of the present invention, the present invention provides a rear substrate, a front substrate spaced apart from the rear substrate, a partition wall disposed between the front substrate and the rear substrate and partitions a plurality of discharge spaces, and Discharge electrodes disposed on the rear substrate, disposed on the rear substrate, auxiliary electrodes causing an initial discharge by inducing a voltage as the voltage is applied to the discharge electrodes, and disposed on the front substrate, Address electrodes formed to intersect the electrodes, a first dielectric layer covering the discharge electrodes, a second dielectric layer covering the auxiliary electrodes, a third dielectric layer covering the address electrodes, and a phosphor disposed in the discharge spaces. A plasma display panel having a layer is provided. In this case, the discharge electrodes are disposed on the rear substrate, the auxiliary electrodes covered by the second dielectric layer are disposed on the first dielectric layer covering the discharge electrodes, the address electrodes are disposed on the front substrate, and the address electrode is disposed. It is preferable that a partition is formed on the third dielectric layer covering the gaps.

본 발명에 있어서, 상기 방전전극들은 쌍을 이루어 서로 나란하게 형성되며, 상기 보조전극들은 상기 방전전극들 각각에 대응하여 쌍을 이루어 서로 나란하게 형성되는 것이 바람직하다. 이 때 상기 보조전극들은 상기 방전전극들과 나란한 방향으로 형성되고, 한 쌍의 상기 보조전극들 사이의 간격은 한 쌍의 상기 방전전극들 사이의 간격보다 작은 것이 바람직하다.In the present invention, it is preferable that the discharge electrodes are formed in pairs to be parallel to each other, and the auxiliary electrodes are formed in parallel to each other in pairs corresponding to each of the discharge electrodes. In this case, the auxiliary electrodes may be formed in parallel with the discharge electrodes, and the distance between the pair of auxiliary electrodes may be smaller than the distance between the pair of discharge electrodes.

이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 바람직한 제1실시예에 따른 플라즈마 디스플레이 패널(100)을 부분 절개 도시한 분리 사시도이며, 도 3은 도 2에 도시된 플라즈마 디스플레이 패널(100)의 내부 구조를 도시한 수직 단면도이다. 도 3에서 플라즈마 디스플레이 패널(100)의 내부 구조를 알기 쉽게 보여주기 위해 하판(160)만 90도 회전한 상태로 도시되어 있다.FIG. 2 is an exploded perspective view partially showing the plasma display panel 100 according to the first exemplary embodiment of the present invention. FIG. 3 is a vertical cross-sectional view showing the internal structure of the plasma display panel 100 shown in FIG. to be. In FIG. 3, only the lower plate 160 is rotated 90 degrees to clearly show the internal structure of the plasma display panel 100.

도 2 및 도 3을 참고하면, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널(100)은 크게 상판(150)과 하판(160)을 구비한다. 상판(150)은 전면기판(120)을 구비하고, 하판(160)은 전면기판(120)에 대향되게 배치되는 배면기판(110)을 구비한다. 배면기판(110)과 전면기판(120)은 소정 간격으로 이격되어 그들 사이에 격벽(128)에 의하여 구획되는 방전공간들인 방전셀(130)들을 한정한다. 2 and 3, the plasma display panel 100 according to an embodiment of the present invention includes an upper plate 150 and a lower plate 160. The upper plate 150 includes a front substrate 120, and the lower plate 160 includes a rear substrate 110 disposed to face the front substrate 120. The back substrate 110 and the front substrate 120 are spaced at predetermined intervals to define discharge cells 130, which are discharge spaces partitioned by the partition wall 128 therebetween.

배면기판(110)으로는 일반적으로 글라스 기판이 이용되지만, 이에 한정되지 않는다. 배면기판(110) 상에는 쌍을 이루는 방전전극들(113, 114)이 소정의 간격으로 서로 나란하게 형성되어 있다. 이 쌍을 이루는 방전전극들(113, 114) 중 일 방전전극은 제1 방전전극(113)이고, 다른 방전전극은 제2 방전전극(114)이다. 제1 방전전극(113)들 및 제2 방전전극(114)들은 스트라이프 형태로 형성된다. 이러한 제1 방전전극(113) 및 제2 방전전극(114)은 전원으로부터 다양한 형태의 전압이 인가되는 방전전극들로서 RuO₂, Ag, Cu, Cr 등과 같은 도전성 재료로 형성된다. 본 실시예에서 제 1방전전극(113)은 주사 및 유지전극(scan and sustain electrode)의 기능을 하며, 제2 방전전극(114)은 공통 및 유지전극(common and sustain electrode)의 기능을 수행한다. A glass substrate is generally used as the back substrate 110, but is not limited thereto. The pair of discharge electrodes 113 and 114 are formed on the rear substrate 110 to be parallel to each other at predetermined intervals. Among the pair of discharge electrodes 113 and 114, one discharge electrode is the first discharge electrode 113 and the other discharge electrode is the second discharge electrode 114. The first discharge electrodes 113 and the second discharge electrodes 114 are formed in a stripe shape. The first discharge electrode 113 and the second discharge electrode 114 are discharge electrodes to which various types of voltages are applied from a power source, and are formed of a conductive material such as RuO ₂ , Ag, Cu, Cr, or the like. In this embodiment, the first discharge electrode 113 functions as a scan and sustain electrode, and the second discharge electrode 114 functions as a common and sustain electrode. .

제1 및 제2 방전전극들(113, 114)은 배면기판(110)의 상면에 형성되는 제1 유전층(116)에 의해 매립된다. 제1 유전층(116)은 배면기판(110)의 상면에 유전물질을 소정의 두께로 도포함으로써 형성될 수 있다. 제1 유전층(116)은 인접한 제1 방전전극(113)과 제2 방전전극(114) 간에 직접 통전되는 것과 양이온 또는 전자가 방전전극들(113, 114)에 직접 충돌하여 제1 및 제2 방전전극(113, 114)을 손상시키는 것을 방지하면서도, 전하를 유도하여 벽전하를 축적할 수 있는 유전체로 형성된다.The first and second discharge electrodes 113 and 114 are buried by the first dielectric layer 116 formed on the top surface of the back substrate 110. The first dielectric layer 116 may be formed by applying a dielectric material to a top surface of the back substrate 110 to a predetermined thickness. The first dielectric layer 116 is directly energized between the adjacent first discharge electrode 113 and the second discharge electrode 114 and the first and second discharges due to the direct collision of cations or electrons with the discharge electrodes 113 and 114. While preventing the electrodes 113 and 114 from being damaged, they are formed of a dielectric that can induce charge and accumulate wall charge.

제1 유전층 상에는 적어도 한 쌍의 제1 및 제2 보조전극(131, 132)이 서로 나란하게 형성된다. 그리고, 제1 및 제2 보조전극(131, 132)을 매립하도록 제1 유전층 상에 제2 유전층이 형성된다. 제1 및 제2 보조전극(131, 132)은 각각 제1 및 제2 방전전극(113,114)에 대응하는 것으로, 제1 및 제2 방전전극(113, 114)과 나란한 방향으로 형성된다. 또한, 제1 및 제2 보조전극(131, 132)은 그 사이의 간격이 제1 및 제2 방전전극(113, 114) 사이의 간격보다 작도록 형성된다. 이러한 제1 및 제2 보조전극(131,132)은 제1 및 제2 방전전극(113, 114)에 소정 전압이 인가됨에 따라 제1 유전층(116)을 통하여 전압이 유기되는 플로팅 전극(floating electrode)들이다. 제1 보조전극 및 제2 보조전극(131,132)은 RuO₂, Ag, Cu, Cr 등과 같은 도전성 물질로 이루어질 수 있다.At least one pair of the first and second auxiliary electrodes 131 and 132 are formed parallel to each other on the first dielectric layer. A second dielectric layer is formed on the first dielectric layer to fill the first and second auxiliary electrodes 131 and 132. The first and second auxiliary electrodes 131 and 132 correspond to the first and second discharge electrodes 113 and 114, respectively, and are formed in a direction parallel to the first and second discharge electrodes 113 and 114. In addition, the first and second auxiliary electrodes 131 and 132 are formed such that the gap therebetween is smaller than the gap between the first and second discharge electrodes 113 and 114. The first and second auxiliary electrodes 131 and 132 are floating electrodes in which a voltage is induced through the first dielectric layer 116 as a predetermined voltage is applied to the first and second discharge electrodes 113 and 114. . The first auxiliary electrode and the second auxiliary electrode 131 and 132 may be made of a conductive material such as RuO ₂ , Ag, Cu, Cr, or the like.

한편, 제1 유전층(116)에 의한 전압강하를 줄이기 위하여 제1 유전층(116)은 유전율이 큰 물질로 이루어지는 것이 바람직하다. 한편, 제1 유전층(116)은 히스테리시스(hysterisis) 특성을 갖는 강유전체(ferroelectrics)로 이루어질 수도 있다. 제2 유전층(117)도 유전물질로 형성되며, 제1 유전층(116)과 동일 물질을 이용하여 형성되는 것이 바람직하다. 제1 유전층(116)과 제2 유전층(117)이 동일 물질로 형성될 경우, 제1 유전층(116)과 제2 유전층(117)은 구조적으로 일체가 된다.Meanwhile, in order to reduce the voltage drop caused by the first dielectric layer 116, the first dielectric layer 116 may be formed of a material having a high dielectric constant. Meanwhile, the first dielectric layer 116 may be made of ferroelectrics having hysteresis characteristics. The second dielectric layer 117 is also formed of a dielectric material, and preferably formed of the same material as the first dielectric layer 116. When the first dielectric layer 116 and the second dielectric layer 117 are formed of the same material, the first dielectric layer 116 and the second dielectric layer 117 are structurally integrated.

제2 유전층(117)의 상에는 보호층(119)이 형성된다. 보호층(119)은 플라즈마 입자의 스퍼터링에 의해 제1 유전층, 제2 유전층(117)과 제1 및 2 방전전극(113, 114), 제1 및 제2 보조전극(131, 132)이 손상되는 것을 방지하고, 2차 전자를 방출하여 방전전압을 낮추어 주는 역할을 한다. 이러한 기능을 수행하는 보호층(119)은, 제2 유전층(117)의 상면에 예컨대 산화마그네슘(MgO)을 소정의 두께로 도포함으로써 형성될 수 있다.The protective layer 119 is formed on the second dielectric layer 117. The protective layer 119 may damage the first dielectric layer, the second dielectric layer 117, the first and second discharge electrodes 113 and 114, and the first and second auxiliary electrodes 131 and 132 by sputtering plasma particles. It serves to prevent the discharge of secondary electrons and to lower the discharge voltage. The protective layer 119 that performs this function may be formed by applying, for example, magnesium oxide (MgO) to the upper surface of the second dielectric layer 117 to a predetermined thickness.

전면기판(120)은 가시광이 투과될 수 있는 투명기판으로서, 주로 유리로 만들어지며, 그 저면에는 각 방전셀(130)에서 제1 및 제2 방전전극(112)들과 교차하는 다수의 어드레스전극(122)들이 형성된다. 어드레스전극(122)들은 스트라이프 형상을 가지면, 방전셀(130)들을 가로질러 연장된다. 이러한 어드레스전극(122)들은 제1 방전전극(113)과 제2 방전전극(114) 간의 유지 방전을 보다 용이하게 하기 위한 어드레스방전을 일으키기 위한 것으로서, 보다 구체적으로는 유지 방전이 일어나기 위한 전압을 낮추는 역할을 한다.The front substrate 120 is a transparent substrate through which visible light can pass, and is mainly made of glass, and a plurality of address electrodes intersecting the first and second discharge electrodes 112 in each discharge cell 130 on the bottom thereof. 122 are formed. When the address electrodes 122 have a stripe shape, they extend across the discharge cells 130. The address electrodes 122 are used to generate an address discharge for facilitating sustain discharge between the first discharge electrode 113 and the second discharge electrode 114. More specifically, the address electrodes 122 lower the voltage for generating the sustain discharge. Play a role.

어드레스전극(122)들은 전면기판(120)의 저면에 형성되는 제3 유전층(126)에 의해 매립된다. 제3 유전층(126)은 전면기판(120)의 저면에 투명한 유전물질을 소정 두께로 도포함으로써 형성될 수 있다. 제3 유전층(126)은 방전시 양이온 또는 전자가 어드레스전극(122)에 충돌하여 어드레스전극(122)을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 유전체로서 형성된다.The address electrodes 122 are buried by the third dielectric layer 126 formed on the bottom surface of the front substrate 120. The third dielectric layer 126 may be formed by applying a transparent dielectric material to a bottom of the front substrate 120 to a predetermined thickness. The third dielectric layer 126 is formed as a dielectric that can induce charge while preventing cations or electrons from colliding with the address electrode 122 and damaging the address electrode 122 during discharge.

제3 유전층(126)의 저면에 다수개의 방전셀(130)들을 구획하는 격벽(128)이 형성되는 것이 바람직하지만, 이에 한정되는 않고, 보호막(119) 상에 격벽이 형성될 수도 있다. 또한, 도 3에는 격벽(128)이 스트라이프 형태로 구획하는 것으로 도시되었으나, 이에 한정되는 것은 아니고, 복수의 방전공간을 형성할 수 있는 한, 다양한 패턴의 격벽들, 예컨대 스트라이프 등과 같은 개방형 격벽은 물론, 와플, 매트릭스, 델타 등과 같은 폐쇄형 격벽으로 될 수 있다. 또한, 폐쇄형 격벽은, 방전셀의 횡단면이, 사각형이외에도, 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등으로 되도록 형성될 수 있다.The partition wall 128 may be formed on the bottom surface of the third dielectric layer 126 to partition the plurality of discharge cells 130. However, the present invention is not limited thereto, and the partition wall may be formed on the passivation layer 119. In addition, although the partition wall 128 is illustrated in FIG. 3 as being divided into stripes, the present invention is not limited thereto, and as long as a plurality of discharge spaces can be formed, various types of partition walls, for example, an open partition such as a stripe, of course, may be used. It can be a closed bulkhead such as, waffle, matrix, delta, and the like. In addition, the closed partition wall may be formed such that the cross section of the discharge cell is a polygon, such as a triangle, a pentagon, or a circle, an ellipse, or the like, in addition to the quadrangle.

방전셀(130)들 내에는 Ne, Xe 또는 이들이 혼합된 방전가스가 주입되며, 격벽(128)의 측면과 격벽(128) 사이의 제3 유전층(126) 저면에는 각각 적색, 녹색, 청색의 형광체층(129)이 소정 두께로 도포된다. 이러한 형광체층(129)은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색 방전셀에 형성된 적색 형광체층은 Y(V,P)O₄:Eu 등과 같은 형광체를 포함하고, 녹색 방전셀에 형성된 녹색 형광체층은 Zn₂SiO₄:Mn 등과 같은 형광체를 포함하며, 청색 방전셀에 형성된 청색 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다.In the discharge cells 130, Ne, Xe, or a discharge gas mixed therein is injected, and red, green, and blue phosphors are respectively formed on the side of the partition wall 128 and the bottom of the third dielectric layer 126 between the partition wall 128. Layer 129 is applied to a predetermined thickness. The phosphor layer 129 has a component that generates ultraviolet light by receiving ultraviolet rays. The red phosphor layer formed in the red discharge cell includes phosphors such as Y (V, P) O ₄ : Eu, and the like. The formed green phosphor layer includes a phosphor such as Zn ₂ SiO ₄ : Mn, and the blue phosphor layer formed in the blue discharge cell includes a phosphor such as BAM: Eu or the like.

상기한 바와 같은 구조를 가지는 본 발명에 따른 플라즈마 디스플레이 패널(100)에서는 형광체층(129)으로부터 발산되는 가시광이 전면기판(120)을 투과하여 외부로 출사된다. 따라서, 전면기판(120)의 저면에 배치된 다수의 어드레스전극(122)들은 가시광이 투과될 수 있도록 투명한 전도성 재료인 ITO(Indium Tin Oxide)로 이루어지는데 반해, 배면기판(110)의 상면에 배치된 제1 및 제2 방전전극들(113, 114) 및 제1 및 제2 보조전극(131, 132)은 투명성을 요하지 않으므로 RuO₂, Ag, Cu, Cr와 같은 일반적인 도전성 금속 재료로 형성될 수 있다. 이와 같이, 제1 및 제2 방전전극(113, 114)을 도전성이 우수하고 저항이 낮은 금속 재료로 형성할 수 있게 되므로, 방전에 따른 응답속도가 빠르고, 신호가 왜곡되지 않으며 유지 방전에 필요한 소비전력을 줄일 수 있게 되는 장점이 있다.In the plasma display panel 100 according to the present invention having the structure as described above, visible light emitted from the phosphor layer 129 passes through the front substrate 120 and is emitted to the outside. Therefore, the plurality of address electrodes 122 disposed on the bottom surface of the front substrate 120 are made of indium tin oxide (ITO), which is a transparent conductive material to allow visible light to pass therethrough, whereas the plurality of address electrodes 122 are disposed on the top surface of the back substrate 110. The first and second discharge electrodes 113 and 114 and the first and second auxiliary electrodes 131 and 132 are not required to be transparent, and thus may be formed of a general conductive metal material such as RuO ₂ , Ag, Cu, or Cr. have. As such, since the first and second discharge electrodes 113 and 114 can be formed of a metal material having excellent conductivity and low resistance, the response speed due to discharge is high, the signal is not distorted, and the consumption required for sustain discharge. This has the advantage of reducing power.

한편, 어드레스전극(122)은 상기한 바와 같이 비교적 저항이 높은 투명한 도전성 물질인 ITO로 이루어지므로, 라인 저항을 줄이기 위해 어드레스전극들(122) 각각에는 전도성이 우수한 금속재로 이루어진 버스전극(124)이 접속되는 것이 바람직하다. 이 때 버스전극(124)들도 어드레스전극(122)과 함께 제3 유전층(126)에 의해 매립되는 것이 바람직하다.On the other hand, since the address electrode 122 is made of ITO, which is a transparent conductive material having a relatively high resistance as described above, each of the address electrodes 122 has a bus electrode 124 made of a highly conductive metal material to reduce the line resistance. It is preferable to be connected. In this case, the bus electrodes 124 may also be buried together with the address electrode 122 by the third dielectric layer 126.

도 4에 도시된 바와 같이, 버스전극(124)은 어드레스전극(122) 각각의 일 측에 소정 간격을 두고 나란하게 형성된다. 그리고, 버스전극(124)과와 어드레스전극(122) 사이에는 이들을 전기적으로 접속시키는 브리지(125)가 마련되며, 브리지(125)는 버스전극(124)의 길이방향을 따라 소정 간격을 두고 다수개가 마련될 수 있다. 또한, 버스전극(124)은 가시광의 투과를 방해하지 않도록 격벽(128)에 대응하는 위치에 배치되는 것이 바람직하다.As shown in FIG. 4, the bus electrodes 124 are formed side by side at predetermined intervals on each side of the address electrodes 122. In addition, a bridge 125 is formed between the bus electrode 124 and the address electrode 122 to electrically connect them, and a plurality of bridges 125 are formed at predetermined intervals along the longitudinal direction of the bus electrode 124. Can be prepared. In addition, the bus electrode 124 is preferably disposed at a position corresponding to the partition wall 128 so as not to obstruct the transmission of visible light.

상술한 바와 같이 구성된 본 발명의 제1실시예에 따른 플라즈마 패널(100)의 작동을 설명하면 다음과 같다.The operation of the plasma panel 100 according to the first embodiment of the present invention configured as described above is as follows.

어드레스전극(122)과 제1 방전전극(113) 간에 어드레스전압이 인가됨으로써 어드레스방전이 일어나고, 이 어드레스방전의 결과로 유지 방전이 일어날 방전셀(130)이 선택된다.When an address voltage is applied between the address electrode 122 and the first discharge electrode 113, an address discharge occurs, and as a result of this address discharge, the discharge cell 130 in which sustain discharge occurs is selected.

그 후 선택된 방전셀(130)의 제1 방전전극(113)과 제2 방전전극(114) 사이에 방전유지전압이 인가되면, 어드레스방전에 의하여 선택된 방전셀(130)들에서 유지방전이 발생된다. 이 때 제1 방전전극(113) 및 제2 방전전극(114)에 인가되는 전압은 서로 교호하는 펄스 형태의 전압이다. 이러한 펄스형태의 전압이 제1 및 제2 방전전극(113, 114)에 인가되는 과정에서, 먼저 제1 및 제2 방전전극(113, 114)의 전압이 변화하여 소정값에 도달하는 단계를 거치게 된다. 이렇게 제1 및 제2 방전 전극(113, 114)의 전압이 변화하게 되면, 제1 및 제2 보조전극(131, 132)에는 제1 유전층(116)을 통하여 제1 및 제2 방전전극(113, 114)의 전압에 대응하는 전압이 각각 유기된다. 여기서, 제1 유전층(116)을 유전율이 큰 물질로 형성하게 되면 제1 유전층(116)으로 인한 전압강하를 크게 줄일 수 있으므로, 제1 및 제2 보조전극(131, 132)에는 제1 및 제2 방전전극(113, 114)의 전압과 실질적으로 동일한 전압이 유기될 수 있다. 이렇게 유기된 전압에 의하여 제1 및 제2 보조전극(131, 132) 사이에서는 숏갭 방전(short-gap discharge,180a)이 먼저 일어나게 된다. 이는 제1 및 제2 보조전극(131, 132) 사이의 간격이 제1 및 제2 방전전극(113, 114) 사이의 간격보다 작기 때문이다. 이러한 제1 및 제2 보조전극(131, 132)으로 인하여, 본 실시예에 따른 플라즈마 디스플레이 패널에서는 종래 플라즈마 디스플레이 패널에서보다 더 낮은 전압에서 숏갭 방전(180a)이 일어나게 된다.Thereafter, when a discharge sustain voltage is applied between the first discharge electrode 113 and the second discharge electrode 114 of the selected discharge cell 130, a sustain discharge is generated in the discharge cells 130 selected by the address discharge. . In this case, the voltages applied to the first discharge electrode 113 and the second discharge electrode 114 are voltages in the form of pulses that are alternated with each other. In the process of applying the pulse-shaped voltage to the first and second discharge electrodes 113 and 114, first, the voltages of the first and second discharge electrodes 113 and 114 are changed to reach a predetermined value. do. When the voltages of the first and second discharge electrodes 113 and 114 are changed in this way, the first and second discharge electrodes 113 and 132 are connected to the first and second auxiliary electrodes 131 and 132 through the first dielectric layer 116. , 114 corresponds to the voltage of 114, respectively. In this case, when the first dielectric layer 116 is formed of a material having a high dielectric constant, the voltage drop due to the first dielectric layer 116 may be greatly reduced, and thus, the first and second auxiliary electrodes 131 and 132 may have a first and a second voltage. A voltage substantially equal to the voltages of the two discharge electrodes 113 and 114 may be induced. The short-gap discharge 180a occurs first between the first and second auxiliary electrodes 131 and 132 due to the induced voltage. This is because the distance between the first and second auxiliary electrodes 131 and 132 is smaller than the distance between the first and second discharge electrodes 113 and 114. Due to the first and second auxiliary electrodes 131 and 132, the short gap discharge 180a is generated in the plasma display panel according to the present embodiment at a lower voltage than in the conventional plasma display panel.

다음으로, 제1 및 제2 방전전극(113, 114)의 전압은 소정값에 도달한 다음, 일정하게 유지되는 단계를 거치게 된다. 이 과정에서는 제1 및 제2 방전전극(113, 114)의 전압이 변화되지 않으므로, 제1 및 제2 보조전극(131, 132)에는 전압이 유기되지 않는다. 따라서, 제1 및 제2 보조전극(131, 132) 사이에서는 방전이 일어나지 않고, 제1 및 제2 방전전극(113, 114) 사이에서만 롱갭 방전(long-gap discharge,180b)이 일어나게 된다. 이때, 제1 및 제2 방전전극(113, 114)의 간격을 넓게 하여 방전공간을 크게 함으로써 방전효율을 향상시킬 수 있게 된다.Next, the voltages of the first and second discharge electrodes 113 and 114 reach a predetermined value and then go through a step of being kept constant. In this process, since the voltages of the first and second discharge electrodes 113 and 114 are not changed, the voltage is not induced to the first and second auxiliary electrodes 131 and 132. Therefore, no discharge occurs between the first and second auxiliary electrodes 131 and 132, and a long-gap discharge 180b occurs only between the first and second discharge electrodes 113 and 114. In this case, the discharge efficiency may be improved by increasing the space between the first and second discharge electrodes 113 and 114 to increase the discharge space.

상기에 설명한 숏갭 방전(180a)과 롱갭 방전(180b)이 방전공간(130) 내부에서 순차적으로 반복되어 일어나게 된다. 이 유지 방전 시에 여기된 방전가스의 에 너지 준위가 낮아지면서 자외선이 방출된다. 그리고 이 자외선이 방전셀(130) 내에 도포된 형광체(129)를 여기시키는데, 이 여기된 형광체(129)의 에너지준위가 낮아지면서 가시광이 방출되며, 이 가시광이 제3 유전층(126)과 전면기판(120)을 투과하여 출사되면서 사용자가 인식할 수 있는 화상을 형성하게 된다.The short gap discharge 180a and the long gap discharge 180b described above are sequentially generated in the discharge space 130. During this sustain discharge, ultraviolet rays are emitted while the energy level of the discharged gas is lowered. The ultraviolet rays excite the phosphor 129 coated in the discharge cell 130. As the energy level of the excited phosphor 129 is lowered, visible light is emitted, and the visible light is emitted from the third dielectric layer 126 and the front substrate. It is emitted through the 120 to form an image that can be recognized by the user.

도 4는 본 발명의 제1실시예에 따른 플라즈마 디스플레이 패널의 변형예로서, 도 3에 대응하는 수직 단면도이다. 도 4에서 플라즈마 디스플레이 패널(200)의 내부 구조를 알기 쉽게 보여주기 위해 하판(260)만 90도 회전한 상태로 도시되어 있다. 여기서는 제1실시예와 상이한 사항을 중심으로 설명하도록 한다. 제1실시예와 동일한 참조부호는 동일한 부재를 가리킨다.4 is a vertical cross-sectional view corresponding to FIG. 3 as a modification of the plasma display panel according to the first embodiment of the present invention. In FIG. 4, only the bottom plate 260 is rotated 90 degrees to clearly show the internal structure of the plasma display panel 200. Here, descriptions will be made mainly on matters different from those of the first embodiment. The same reference numerals as in the first embodiment indicate the same members.

본 변형예가 제1실시예와 다른 점은, 배면기판(110) 상에 제1 유전층(216)에 의하여 덮이는 적어도 한 쌍의 제1 및 제2 보조전극(231,232)이 서로 나란하게 형성되고, 제1 유전층(216) 상에 제1 및 제2 방전전극(213, 214)이 소정의 간격으로 서로 나란하게 형성된다는 것이다. 제1 및 제2 방전전극(213, 214)은 제2 유전층(217)에 의하여 덮인다.The present embodiment differs from the first embodiment in that at least one pair of the first and second auxiliary electrodes 231 and 232 covered by the first dielectric layer 216 are formed on the rear substrate 110 in parallel with each other. The first and second discharge electrodes 213 and 214 are formed parallel to each other at predetermined intervals on the first dielectric layer 216. The first and second discharge electrodes 213 and 214 are covered by the second dielectric layer 217.

제1실시예와 동일하게, 제1 및 제2 보조전극(231,232)은 각각 제1 및 제2 방전전극(213, 214)에 대응하는 것으로, 제1 및 제2 방전전극(213, 214)과 나란한 방향으로 형성된다. 또한, 제1 및 제2 보조전극(231,232)은 그 사이의 간격이 제1 및 제2 방전전극(213, 214) 사이의 간격보다 작도록 형성된다. 전술한 바와 같이, 이러한 제1 및 제2 보조전극(231,232)은 제1 및 제2 방전전극(213, 214)에 소정 전압이 인가됨에 따라 제1 유전층(216)을 통하여 전압이 유기되는 플로팅 전극들이 다. 제1 및 제2 방전전극(213, 214), 제1 및 제2 보조전극(231,232), 제1 및 제2 유전층(216, 217)의 물질적 특성은 제1실시예의 대응하는 구성요소와 동일하므로 여기서는 생략한다.As in the first embodiment, the first and second auxiliary electrodes 231 and 232 correspond to the first and second discharge electrodes 213 and 214, respectively. It is formed in a parallel direction. In addition, the first and second auxiliary electrodes 231 and 232 are formed such that the gap therebetween is smaller than the gap between the first and second discharge electrodes 213 and 214. As described above, the first and second auxiliary electrodes 231 and 232 are floating electrodes in which voltage is induced through the first dielectric layer 216 as a predetermined voltage is applied to the first and second discharge electrodes 213 and 214. Come on. The material properties of the first and second discharge electrodes 213 and 214, the first and second auxiliary electrodes 231 and 232, and the first and second dielectric layers 216 and 217 are the same as the corresponding components of the first embodiment. It is omitted here.

(제2(Second 실시예Example ))

도 5는 본 발명의 제2실시예에 따른 플라즈마 디스플레이 패널(300)의 내부 구조를 도시한 수직 단면도이다. 도 5에서 플라즈마 디스플레이 패널(300)의 내부 구조를 알기 쉽게 보여주기 위해 하판(360)만 90도 회전한 상태로 도시되어 있다. 여기서는 전술한 실시예들과 상이한 사항을 중심으로 설명하도록 한다. 동일한 참조부호는 동일한 부재를 가리킨다.5 is a vertical cross-sectional view showing an internal structure of the plasma display panel 300 according to the second embodiment of the present invention. In FIG. 5, only the lower plate 360 is rotated 90 degrees to clearly show the internal structure of the plasma display panel 300. Here, the description will be focused on the differences from the above-described embodiments. Like reference numerals refer to like elements.

도 5를 참고하면, 배면기판(110) 상에는 제1 및 제2 방전전극(313, 314)이 스트라이프 형태로 형성되어 있으며, RuO₂, Ag, Cu, Cr 등과 같은 도전성 재료로 형성된다. 제1 및 제2 방전전극(313, 314)은 배면기판(110)의 상면에 형성되는 제1 유전층(316)에 의해 매립된다.Referring to FIG. 5, the first and second discharge electrodes 313 and 314 are formed in a stripe shape on the back substrate 110, and are formed of a conductive material such as RuO ₂ , Ag, Cu, Cr, or the like. The first and second discharge electrodes 313 and 314 are buried by the first dielectric layer 316 formed on the top surface of the back substrate 110.

제1 유전층(316) 상에는 적어도 한 쌍의 제1 및 제2 보조전극(331, 332)이 서로 나란하게 형성된다. 그리고, 제1 및 제2 보조전극(331, 332)을 매립하도록 제1 유전층(316) 상에 제2 유전층(317)이 형성된다. 제1 및 제2 보조전극(331, 332)은 각각 제1 및 제2 방전전극(313, 314)에 대응하는 것으로, 제1 및 제2 방전전극(313, 314)과 나란한 방향으로 형성된다. 또한, 제1 및 제2 보조전극(331, 332)은 그 사이의 간격이 제1 및 제2 방전전극(313, 314) 사이의 간격보다 작도록 형성된 다. 이러한 제1 및 제2 보조전극(331, 332)은 제1 및 제2 방전전극(313, 314)에 소정 전압이 인가됨에 따라 제1 유전층(316)을 통하여 전압이 유기되는 플로팅 전극(floating electrode)들이다. 제1 및 제2 보조전극(331, 332)은 RuO₂, Ag, Cu, Cr 등과 같은 도전성 물질로 이루어질 수도 있다. 한편, 제1 유전층(316)은 전술한 실시예들보다 얇고 유전율이 큰 물질을 이용하여 형성된다. 이 경우 정전 용량(capacitance)이 증가하여 전술한 실시예의 경우보다 전압 강하가 더 줄어들게 된다.At least a pair of the first and second auxiliary electrodes 331 and 332 are formed on the first dielectric layer 316 to be parallel to each other. A second dielectric layer 317 is formed on the first dielectric layer 316 to fill the first and second auxiliary electrodes 331 and 332. The first and second auxiliary electrodes 331 and 332 correspond to the first and second discharge electrodes 313 and 314, respectively, and are formed in a direction parallel to the first and second discharge electrodes 313 and 314. In addition, the first and second auxiliary electrodes 331 and 332 are formed such that the gap therebetween is smaller than the gap between the first and second discharge electrodes 313 and 314. The first and second auxiliary electrodes 331 and 332 are floating electrodes in which a voltage is induced through the first dielectric layer 316 as a predetermined voltage is applied to the first and second discharge electrodes 313 and 314. )admit. The first and second auxiliary electrodes 331 and 332 may be made of a conductive material such as RuO ₂ , Ag, Cu, Cr, or the like. Meanwhile, the first dielectric layer 316 is formed using a material that is thinner and has a higher dielectric constant than the above-described embodiments. In this case, the capacitance increases, so that the voltage drop is further reduced than in the above-described embodiment.

상기와 같은 구조를 가지는 제2실시예에 따른 플라즈마 디스플레이 패널(300)의 작동 과정은 제1실시예와 동일하므로 이에 대한 상세한 설명은 생략한다.Operation of the plasma display panel 300 according to the second embodiment having the above structure is the same as the first embodiment, and thus a detailed description thereof will be omitted.

도 6은 본 발명의 제2실시예에 따른 플라즈마 디스플레이 패널의 변형예로서, 도 5에 대응하는 수직 단면도이다. 도 6에서 플라즈마 디스플레이 패널(400)의 내부 구조를 알기 쉽게 보여주기 위해 하판(460)만 90도 회전한 상태로 도시되어 있다. 여기서는 제2실시예와 상이한 사항을 중심으로 설명하도록 한다. 동일한 참조부호는 동일한 부재를 가리킨다.FIG. 6 is a vertical cross-sectional view corresponding to FIG. 5 as a modification of the plasma display panel according to the second embodiment of the present invention. In FIG. 6, only the lower plate 460 is rotated 90 degrees to clearly show the internal structure of the plasma display panel 400. Here, descriptions will be given focusing on differences from the second embodiment. Like reference numerals refer to like elements.

본 변형예가 제2실시예와 다른 점은, 배면기판(110) 상에 제1 유전층(416)에 의하여 덮이는 적어도 한 쌍의 제1 및 제2 보조전극(431,432)이 서로 나란하게 형성되고, 제1 유전층(416) 상에 제1 및 제2 방전전극(413, 414)이 소정의 간격으로 서로 나란하게 형성된다는 것이다. 제1 및 제2 방전전극(413, 414)은 제2 유전층(417)에 의하여 덮인다.The present modification is different from the second embodiment in that at least a pair of the first and second auxiliary electrodes 431 and 432 covered by the first dielectric layer 416 are formed on the rear substrate 110 in parallel with each other. The first and second discharge electrodes 413 and 414 are formed to be parallel to each other at predetermined intervals on the first dielectric layer 416. The first and second discharge electrodes 413 and 414 are covered by the second dielectric layer 417.

제1실시예와 동일하게, 제1 및 제2 보조전극(431,432)은 각각 제1 및 제2 방전전극(413, 414)에 대응하는 것으로, 제1 및 제2 방전전극(413, 414)과 나란한 방향으로 형성된다. 또한, 제1 및 제2 보조전극(431,432)은 그 사이의 간격이 제1 및 제2 방전전극(413, 414) 사이의 간격보다 작도록 형성된다. 전술한 바와 같이, 이러한 제1 및 제2 보조전극(431,432)은 제1 및 제2 방전전극(413, 414)에 소정 전압이 인가됨에 따라 제1 유전층(416)을 통하여 전압이 유기되는 플로팅 전극들이다. 여기에서 제1 유전층(416)은 얇고 유전율이 큰 물질을 이용하여 형성된다. 이 경우 정전 용량이 증가하여 전술한 실시예의 경우보다 전압 강하가 더 줄어들게 된다.As in the first embodiment, the first and second auxiliary electrodes 431 and 432 correspond to the first and second discharge electrodes 413 and 414, respectively. It is formed in a parallel direction. In addition, the first and second auxiliary electrodes 431 and 432 are formed such that the gap therebetween is smaller than the gap between the first and second discharge electrodes 413 and 414. As described above, the first and second auxiliary electrodes 431 and 432 are floating electrodes in which voltage is induced through the first dielectric layer 416 as a predetermined voltage is applied to the first and second discharge electrodes 413 and 414. admit. Here, the first dielectric layer 416 is formed using a thin material having a high dielectric constant. In this case, the capacitance increases, so that the voltage drop is further reduced than in the above-described embodiment.

제1 및 제2 방전전극(413, 414), 제1 및 제2 보조전극(431,432), 제1 및 제2 유전층(416, 417)의 물질적 특성은 제2실시예의 대응하는 구성요소와 동일하므로 여기서는 생략한다.The material properties of the first and second discharge electrodes 413 and 414, the first and second auxiliary electrodes 431 and 432, and the first and second dielectric layers 416 and 417 are the same as the corresponding components of the second embodiment. It is omitted here.

(제3(Third 실시예Example ))

도 7은 본 발명의 제3실시예에 따른 플라즈마 디스플레이 패널의 내부 구조를 도시한 수직 단면도이다. 도 7에서 플라즈마 디스플레이 패널(500)의 내부 구조를 알기 쉽게 보여주기 위해 하판(560)만 90도 회전한 상태로 도시되어 있다. 여기서는 전술한 실시예들과 상이한 사항을 중심으로 설명하도록 한다. 여기에서 동일한 참조부호는 동일한 부재를 가리킨다.7 is a vertical sectional view showing the internal structure of the plasma display panel according to the third embodiment of the present invention. In FIG. 7, only the bottom plate 560 is rotated 90 degrees to clearly show the internal structure of the plasma display panel 500. Here, the description will be focused on the differences from the above-described embodiments. The same reference numerals herein indicate the same members.

도 7을 참고하면, 배면기판(110) 상에는 제1 및 제2 방전전극(513, 514)이 스트라이프 형태로 형성되어 있으며, RuO₂, Ag, Cu, Cr 등과 같은 도전성 재료로 형성된다. 제1 및 제2 방전전극(513, 514)은 배면기판(110)의 상면에 형성되는 제1 유전층(516)에 의해 매립된다. 한편, 제1 유전층(516)에 의한 전압강하를 줄이기 위하여 제1 유전층(516)은 유전율이 큰 물질로 이루어지는 것이 바람직하다. 한편, 제1 유전층(516)은 히스테리시스 특성을 갖는 강유전체로 이루어질 수도 있다.Referring to FIG. 7, the first and second discharge electrodes 513 and 514 are formed in a stripe shape on the back substrate 110, and are formed of a conductive material such as RuO ₂ , Ag, Cu, Cr, or the like. The first and second discharge electrodes 513 and 514 are buried by the first dielectric layer 516 formed on the top surface of the back substrate 110. Meanwhile, in order to reduce the voltage drop caused by the first dielectric layer 516, the first dielectric layer 516 may be formed of a material having a high dielectric constant. Meanwhile, the first dielectric layer 516 may be made of ferroelectric material having hysteresis characteristics.

제1 유전층(516) 상에는 적어도 한 쌍의 제1 및 제2 보조전극(531, 532)이 서로 나란하게 형성된다. 그리고, 제1 및 제2 보조전극(531, 532)을 매립하도록 제1 유전층(516) 상에 제2 유전층(517)이 형성된다. 제1 및 제2 보조전극(531, 532)은 각각 제1 및 제2 방전전극(513, 514)에 대응하는 것으로, 제1 및 제2 방전전극(513, 514)과 나란한 방향으로 형성된다. 또한, 제1 및 제2 보조전극(531, 532)은 그 사이의 간격이 제1 및 제2 방전전극(513, 514) 사이의 간격보다 작도록 형성된다. 이러한 제1 및 제2 보조전극(531, 532)은 제1 및 제2 방전전극(513, 514)에 소정 전압이 인가됨에 따라 제1 유전층(516)을 통하여 전압이 유기되는 플로팅 전극들이다. 제1 및 제2 보조전극(531, 532)은 RuO₂, Ag, Cu, Cr 등과 같은 도전성 물질로 이루어질 수도 있다. 제1 및 제2 보조전극(531, 532)은 유전물질로된 제2 유전층(517)에 의하여 덮인다.At least a pair of first and second auxiliary electrodes 531 and 532 are formed on the first dielectric layer 516 to be parallel to each other. The second dielectric layer 517 is formed on the first dielectric layer 516 to fill the first and second auxiliary electrodes 531 and 532. The first and second auxiliary electrodes 531 and 532 correspond to the first and second discharge electrodes 513 and 514, respectively, and are formed in parallel with the first and second discharge electrodes 513 and 514. In addition, the first and second auxiliary electrodes 531 and 532 are formed such that a gap therebetween is smaller than a gap between the first and second discharge electrodes 513 and 514. The first and second auxiliary electrodes 531 and 532 are floating electrodes in which voltage is induced through the first dielectric layer 516 as a predetermined voltage is applied to the first and second discharge electrodes 513 and 514. The first and second auxiliary electrodes 531 and 532 may be made of a conductive material such as RuO ₂ , Ag, Cu, Cr, or the like. The first and second auxiliary electrodes 531 and 532 are covered by a second dielectric layer 517 made of a dielectric material.

본 실시예에서는, 제1 및 제2 방전전극(513, 514)이 제1 및 제2 보조전극(531, 532)과 겹치는 부분이 크도록 형성되어 있다. 따라서, 정전 용량이 증가하여 전압 강하가 더욱 감소된다.In this embodiment, the first and second discharge electrodes 513 and 514 are formed so that the portion overlapping with the first and second auxiliary electrodes 531 and 532 is large. Thus, the capacitance increases, so that the voltage drop is further reduced.

상기와 같은 구조를 가지는 제3실시예에 따른 플라즈마 디스플레이 패널(500)의 작동 과정은 제1실시예와 동일하므로 이에 대한 상세한 설명은 생략한다.The operation of the plasma display panel 500 according to the third embodiment having the above structure is the same as the first embodiment, and thus a detailed description thereof will be omitted.

도 8은 본 발명의 제3실시예에 따른 플라즈마 디스플레이 패널의 변형예로서, 도 7에 대응하는 수직 단면도이다. 도 8에서 플라즈마 디스플레이 패널(600)의 내부 구조를 알기 쉽게 보여주기 위해 하판(660)만 90도 회전한 상태로 도시되어 있다. 여기서는 제3실시예와 상이한 사항을 중심으로 설명하도록 한다. 동일한 참조부호는 동일한 부재를 가리킨다.FIG. 8 is a vertical cross-sectional view corresponding to FIG. 7 as a modification of the plasma display panel according to the third embodiment of the present invention. In FIG. 8, only the lower plate 660 is rotated 90 degrees to clearly show the internal structure of the plasma display panel 600. Here, descriptions will be made mainly on matters different from those of the third embodiment. Like reference numerals refer to like elements.

본 변형예가 제3실시예와 다른 점은, 배면기판(110) 상에 제1 유전층(616)에 의하여 덮이는 적어도 한 쌍의 제1 및 제2 보조전극(631,632)이 서로 나란하게 형성되고, 제1 유전층(616) 상에 제1 및 제2 방전전극(613, 614)이 소정의 간격으로 서로 나란하게 형성된다는 것이다. 제1 및 제2 방전전극(613, 614)은 제2 유전층(617)에 의하여 덮인다.This modification is different from the third embodiment in that at least a pair of the first and second auxiliary electrodes 631 and 632 covered by the first dielectric layer 616 are formed on the rear substrate 110 in parallel with each other. The first and second discharge electrodes 613 and 614 are formed to be parallel to each other at predetermined intervals on the first dielectric layer 616. The first and second discharge electrodes 613 and 614 are covered by the second dielectric layer 617.

제3실시예와 동일하게, 제1 및 제2 보조전극(631,632)은 각각 제1 및 제2 방전전극(613, 614)에 대응하는 것으로, 제1 및 제2 방전전극(613, 614)과 나란한 방향으로 형성된다. 또한, 제1 및 제2 보조전극(631,632)은 그 사이의 간격이 제1 및 제2 방전전극(613, 614) 사이의 간격보다 작도록 형성된다. 전술한 바와 같이, 이러한 제1 및 제2 보조전극(631,632)은 제1 및 제2 방전전극(613, 614)에 소정 전압이 인가됨에 따라 제1 유전층(616)을 통하여 전압이 유기되는 플로팅 전극들이다. 여기에서 제1 및 제2 방전전극(613, 614)이 제1 및 제2 보조전극(631,632)과 겹치는 부분이 크도록 형성되어 있다. 따라서, 정전 용량이 증가하여 전압 강하가 더욱 감소된다.As in the third embodiment, the first and second auxiliary electrodes 631 and 632 correspond to the first and second discharge electrodes 613 and 614, respectively. It is formed in a parallel direction. In addition, the first and second auxiliary electrodes 631 and 632 are formed such that the gap therebetween is smaller than the gap between the first and second discharge electrodes 613 and 614. As described above, the first and second auxiliary electrodes 631 and 632 are floating electrodes in which voltage is induced through the first dielectric layer 616 as a predetermined voltage is applied to the first and second discharge electrodes 613 and 614. admit. Here, the first and second discharge electrodes 613 and 614 are formed to have a large overlapping portion with the first and second auxiliary electrodes 631 and 632. Thus, the capacitance increases, so that the voltage drop is further reduced.

제1 및 제2 방전전극(613, 614), 제1 및 제2 보조전극(631,632), 제1 및 제2 유전층(616, 617)의 물질적 특성은 제3실시예의 대응하는 구성요소와 동일하므로 여기서는 생략한다.Since the physical properties of the first and second discharge electrodes 613 and 614, the first and second auxiliary electrodes 631 and 632 and the first and second dielectric layers 616 and 617 are the same as the corresponding components of the third embodiment, It is omitted here.

(제4(Fourth 실시예Example ))

도 9는 본 발명의 제4실시예에 따른 플라즈마 디스플레이 패널(700)의 내부 구조를 도시한 수직 단면도이다. 도 9에서 플라즈마 디스플레이 패널(700)의 내부 구조를 알기 쉽게 보여주기 위해 하판(760)만 90도 회전한 상태로 도시되어 있다. 여기서는 전술한 실시예들과 상이한 사항을 중심으로 설명하도록 한다. 동일한 참조부호는 동일한 부재를 가리킨다.9 is a vertical cross-sectional view showing the internal structure of the plasma display panel 700 according to the fourth embodiment of the present invention. In FIG. 9, only the bottom plate 760 is rotated 90 degrees to clearly show the internal structure of the plasma display panel 700. Here, the description will be focused on the differences from the above-described embodiments. Like reference numerals refer to like elements.

도 9를 참고하면, 배면기판(110) 상에는 제1 및 제2 방전전극(713, 714)이 스트라이프 형태로 형성되어 있으며, RuO₂, Ag, Cu, Cr 등과 같은 도전성 재료로 형성된다. 제1 및 제2 방전전극(713, 714)은 배면기판(110)의 상면에 형성되는 제1 유전층(716)에 의해 매립된다. 한편, 제1 유전층(716)에 의한 전압강하를 줄이기 위하여 제1 유전층(716)은 유전율이 큰 물질로 이루어지는 것이 바람직하다. 한편, 제1 유전층(716)은 히스테리시스 특성을 갖는 강유전체로 이루어질 수도 있다.Referring to FIG. 9, the first and second discharge electrodes 713 and 714 are formed in a stripe shape on the back substrate 110, and are formed of a conductive material such as RuO ₂ , Ag, Cu, Cr, or the like. The first and second discharge electrodes 713 and 714 are buried by the first dielectric layer 716 formed on the top surface of the back substrate 110. Meanwhile, in order to reduce the voltage drop caused by the first dielectric layer 716, the first dielectric layer 716 may be formed of a material having a high dielectric constant. Meanwhile, the first dielectric layer 716 may be formed of a ferroelectric having hysteresis characteristics.

제1 유전층(716) 상에는 적어도 한 쌍의 제1 및 제2 보조전극(731, 732)이 서로 나란하게 형성된다. 그리고, 제1 및 제2 보조전극(731, 732)을 매립하도록 제1 유전층(716) 상에 제2 유전층(717)이 형성된다. 제1 및 제2 보조전극(731, 732) 은 각각 제1 및 제2 방전전극(713, 714)에 대응하는 것으로, 제1 및 제2 방전전극(713, 714)과 나란한 방향으로 형성된다. 또한, 제1 및 제2 보조전극(731, 732)은 그 사이의 간격이 제1 및 제2 방전전극(713, 714) 사이의 간격보다 작도록 형성된다. 이러한 제1 및 제2 보조전극(731, 732)은 제1 및 제2 방전전극(713, 714)에 소정 전압이 인가됨에 따라 제1 유전층(716)을 통하여 전압이 유기되는 플로팅 전극들이다. 제1 및 제2 보조전극(731, 732)은 RuO₂, Ag, Cu, Cr 등과 같은 도전성 물질로 이루어질 수도 있다. 제1 및 제2 보조전극(731, 732)은 유전물질로된 제2 유전층(717)에 의하여 덮인다.At least a pair of the first and second auxiliary electrodes 731 and 732 are formed to be parallel to each other on the first dielectric layer 716. A second dielectric layer 717 is formed on the first dielectric layer 716 to fill the first and second auxiliary electrodes 731 and 732. The first and second auxiliary electrodes 731 and 732 correspond to the first and second discharge electrodes 713 and 714, respectively, and are formed in a direction parallel to the first and second discharge electrodes 713 and 714. Further, the first and second auxiliary electrodes 731 and 732 are formed such that the gap therebetween is smaller than the gap between the first and second discharge electrodes 713 and 714. The first and second auxiliary electrodes 731 and 732 are floating electrodes in which voltage is induced through the first dielectric layer 716 as a predetermined voltage is applied to the first and second discharge electrodes 713 and 714. The first and second auxiliary electrodes 731 and 732 may be made of a conductive material such as RuO ₂ , Ag, Cu, Cr, or the like. The first and second auxiliary electrodes 731 and 732 are covered by a second dielectric layer 717 made of a dielectric material.

또한, 본 실시예에서는 제1 보조전극(731)과 제2 보조전극(732) 사이의 제2 유전층(717)에 그루브(groove)(735)가 형성되어 있다. 본 실시예에서 그루브(735)가 제1 유전층(716)을 노출하는 깊이까지 형성되어 있으나, 이에 한정되지 않고, 소정의 깊이까지 그루브(735)가 형성될 수 있다. 이러한 그루브(735)에 의하여 제1 보조전극(731)과 제2 보조전극(732) 사이에서의 방전이 일어날 때, 면방전 뿐만 아니라 대향 방전도 발생될 수 있으므로, 방전 전압이 감소되고, 발광효율이 향상된다. 만일, 그루브(735)가 제1 유전층(716)의 내부까지 형성될 경우, 제1 방전전극(713)과 제2 방전전극(714) 사이에서도 면방전 뿐만 아니라 대향 방전도 발생될 수 있으므로, 방전 전압이 감소되고 발광효율이 향상된다.In the present embodiment, a groove 735 is formed in the second dielectric layer 717 between the first auxiliary electrode 731 and the second auxiliary electrode 732. In the present exemplary embodiment, the groove 735 is formed to a depth that exposes the first dielectric layer 716. However, the groove 735 is not limited thereto, and the groove 735 may be formed to a predetermined depth. When the discharge is generated between the first auxiliary electrode 731 and the second auxiliary electrode 732 by the groove 735, not only the surface discharge but also the opposite discharge can be generated, so that the discharge voltage is reduced and the luminous efficiency is reduced. This is improved. If the groove 735 is formed up to the inside of the first dielectric layer 716, since not only surface discharge but also counter discharge may occur between the first discharge electrode 713 and the second discharge electrode 714, the discharge is performed. The voltage is reduced and the luminous efficiency is improved.

상기와 같은 구조를 가지는 제4실시예에 따른 플라즈마 디스플레이 패널(700)의 작동 과정은 제1실시예와 동일하므로 이에 대한 상세한 설명은 생략한다.The operation process of the plasma display panel 700 according to the fourth embodiment having the above structure is the same as that of the first embodiment, and thus a detailed description thereof will be omitted.

도 10은 본 발명의 제4실시예에 따른 플라즈마 디스플레이 패널의 변형예로서, 도 9에 대응하는 수직 단면도이다. 도 10에서 플라즈마 디스플레이 패널(800)의 내부 구조를 알기 쉽게 보여주기 위해 하판(860)만 90도 회전한 상태로 도시되어 있다. 여기서는 제3실시예와 상이한 사항을 중심으로 설명하도록 한다. 동일한 참조부호는 동일한 부재를 가리킨다.FIG. 10 is a vertical cross-sectional view corresponding to FIG. 9 as a modification of the plasma display panel according to the fourth embodiment of the present invention. In FIG. 10, only the bottom plate 860 is rotated 90 degrees to clearly show the internal structure of the plasma display panel 800. Here, descriptions will be made mainly on matters different from those of the third embodiment. Like reference numerals refer to like elements.

본 변형예가 제4실시예와 다른 점은, 배면기판(110) 상에 제1 유전층(816)에 의하여 덮이는 적어도 한 쌍의 제1 및 제2 보조전극(831,832)이 서로 나란하게 형성되고, 제1 유전층(816) 상에 제1 및 제2 방전전극(813, 814)이 소정의 간격으로 서로 나란하게 형성된다는 것이다. 제1 및 제2 방전전극(813, 814)은 제2 유전층(817)에 의하여 덮인다.The present modification differs from the fourth embodiment in that at least one pair of the first and second auxiliary electrodes 831 and 832 covered by the first dielectric layer 816 are formed on the rear substrate 110 in parallel with each other. The first and second discharge electrodes 813 and 814 are formed to be parallel to each other at predetermined intervals on the first dielectric layer 816. The first and second discharge electrodes 813 and 814 are covered by the second dielectric layer 817.

제4실시예와 동일하게, 제1 및 제2 보조전극(831,832)은 각각 제1 및 제2 방전전극(813, 814)에 대응하는 것으로, 제1 및 제2 방전전극(813, 814)과 나란한 방향으로 형성된다. 또한, 제1 및 제2 보조전극(831,832)은 그 사이의 간격이 제1 및 제2 방전전극(813, 814) 사이의 간격보다 작도록 형성된다. 전술한 바와 같이, 이러한 제1 및 제2 보조전극(831,832)은 제1 및 제2 방전전극(813, 814)에 소정 전압이 인가됨에 따라 제1 유전층(616)을 통하여 전압이 유기되는 플로팅 전극들이다.As in the fourth embodiment, the first and second auxiliary electrodes 831 and 832 correspond to the first and second discharge electrodes 813 and 814, respectively. It is formed in a parallel direction. In addition, the first and second auxiliary electrodes 831 and 832 are formed such that the gap therebetween is smaller than the gap between the first and second discharge electrodes 813 and 814. As described above, the first and second auxiliary electrodes 831 and 832 are floating electrodes in which voltage is induced through the first dielectric layer 616 as a predetermined voltage is applied to the first and second discharge electrodes 813 and 814. admit.

여기에서, 제1 방전전극(813)과 제2 방전전극(814) 사이의 제2 유전층(817)에 그루브(835)가 형성되어 있다. 본 실시예에서 그루브(835)가 제1 유전층(816)을 노출하는 깊이까지 형성되어 있으나, 이에 한정되지 않고, 소정의 깊이까지 그 루브(835)가 형성될 수 있다. 이러한 그루브(835)에 의하여 제1 방전전극(813)과 제2 방전전극(814) 사이에서의 방전이 일어날 때, 면방전 뿐만 아니라 대향 방전도 발생될 수 있으므로, 방전 전압이 감소되고, 발광효율이 향상된다. 만일, 그루브(835)가 제1 유전층(816)의 내부까지 형성될 경우, 제1 보조전극(831)과 제2 보조전극(832) 사이에서도 면방전 뿐만 아니라 대향 방전도 발생될 수 있으므로, 방전 전압이 감소되고 발광효율이 향상된다.Here, a groove 835 is formed in the second dielectric layer 817 between the first discharge electrode 813 and the second discharge electrode 814. In the present exemplary embodiment, the groove 835 is formed to a depth that exposes the first dielectric layer 816. However, the groove 835 is not limited thereto and the groove 835 may be formed to a predetermined depth. When the discharge between the first discharge electrode 813 and the second discharge electrode 814 occurs by the groove 835, not only the surface discharge but also the opposite discharge can be generated, so that the discharge voltage is reduced and the luminous efficiency is reduced. This is improved. If the groove 835 is formed up to the inside of the first dielectric layer 816, since not only surface discharge but also counter discharge may occur between the first auxiliary electrode 831 and the second auxiliary electrode 832, the discharge The voltage is reduced and the luminous efficiency is improved.

제1 및 제2 방전전극(813, 814), 제1 및 제2 보조전극(831,832), 제1 및 제2 유전층(816, 817)의 물질적 특성은 제4실시예의 대응하는 구성요소와 동일하므로 여기서는 생략한다.The material properties of the first and second discharge electrodes 813 and 814, the first and second auxiliary electrodes 831 and 832, and the first and second dielectric layers 816 and 817 are the same as the corresponding components of the fourth embodiment. It is omitted here.

본 발명에 따른 플라즈마 디스플레이 패널은 다음과 같은 효과를 가진다.The plasma display panel according to the present invention has the following effects.

첫째, 방전전극들에 전압이 인가됨에 따라 전압이 유기되는 보조전극들을 형성함으로써, 방전개시가 보조전극들 사이에서 발생되어 방전전압이 감소된다. 그 후에, 롱 갭인 방전전극들 사이로 방전이 확산되기 때문에, 방전공간이 확대되어 발광효율이 향상된다.First, by forming the auxiliary electrodes in which the voltage is induced as the voltage is applied to the discharge electrodes, the discharge start is generated between the auxiliary electrodes, thereby reducing the discharge voltage. After that, since the discharge is spread between the long gap discharge electrodes, the discharge space is expanded to improve the luminous efficiency.

둘째, 방전전극들과 보호층이 배면기판에 형성되어 있기 때문에, 전면기판으로의 투과율이 향상되어, 전체적으로 휘도가 향상된다. 또한, 방전전극들을 전기전도성이 우수한 금속을 이용하여 형성할 수 있으므로, 플라즈마 디스플레이 패널의 제조 용이성이 향상된다.Second, since the discharge electrodes and the protective layer are formed on the rear substrate, the transmittance to the front substrate is improved, and the overall brightness is improved. In addition, since the discharge electrodes can be formed using a metal having excellent electrical conductivity, the ease of manufacturing the plasma display panel is improved.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims

A front substrate and a rear substrate spaced apart from each other at a predetermined interval to face each other;

A partition wall partitioning a space between the front substrate and the rear substrate into a plurality of discharge spaces;

Discharge electrodes formed on the rear substrate;

Auxiliary electrodes formed on the rear substrate and having a voltage induced by the voltage applied to the discharge electrodes to generate an initial discharge;

A dielectric layer interposed between the discharge electrodes and the auxiliary electrodes and formed of a ferroelectric material; And

And address electrodes disposed on the front substrate and formed to intersect the discharge electrodes.

The method of claim 1,

And the dielectric layer covers the discharge electrodes.

The method of claim 1,

And the dielectric layer covers the auxiliary electrodes.

The method of claim 1,

And the auxiliary electrodes are spaced apart from the rear substrate in the direction of the front substrate than the discharge electrodes.

The method of claim 1,

And the discharge electrodes are formed to be spaced apart from the rear substrate in the direction of the front substrate than the auxiliary electrodes.

The method of claim 1,

And a dielectric layer covering the address electrodes.

The method of claim 1,

And a phosphor layer disposed in the discharge spaces.

The method of claim 1,

And the discharge electrodes are formed in pairs to be parallel to each other, and the auxiliary electrodes are formed in pairs corresponding to each of the discharge electrodes.

The method of claim 8,

And the auxiliary electrodes are formed in parallel with the discharge electrodes.

The method of claim 9,

And a distance between the pair of auxiliary electrodes is smaller than a distance between the pair of discharge electrodes.

In the plasma display panel having a lower plate and an upper plate disposed to face each other,

The lower plate may include a rear substrate, discharge electrodes formed on the rear substrate, an auxiliary electrode formed on the rear substrate, auxiliary electrodes generating an initial discharge by inducing a voltage as voltage is applied to the discharge electrodes, and A ferroelectric dielectric layer interposed between the discharge electrodes and the auxiliary electrodes;

The top plate includes a front substrate, address electrodes formed on the front substrate to intersect the discharge electrodes, and a partition wall partitioning a space between the front substrate and the back substrate into a plurality of discharge spaces. Plasma display panel.

The method of claim 11,

And the dielectric layer covers the discharge electrodes.

The method of claim 11,

And the dielectric layer covers the auxiliary electrodes.

The method of claim 11,

And a dielectric layer covering the address electrodes.

The method of claim 11,

And a phosphor layer disposed in the discharge spaces.

The method of claim 11,

The method of claim 18,

The method of claim 19,

Back substrate;

A front substrate spaced apart from the rear substrate;

A partition wall disposed between the front substrate and the rear substrate and partitioning a plurality of discharge spaces;

Discharge electrodes disposed on the rear substrate;

Auxiliary electrodes disposed on the rear substrate, the voltages being induced as the voltages are applied to the discharge electrodes to cause an initial discharge;

Address electrodes disposed on the front substrate and formed to intersect the discharge electrodes;

A first dielectric layer covering the discharge electrodes;

A second dielectric layer covering the auxiliary electrodes;

A third dielectric layer covering the address electrodes; And

Phosphor layers disposed in the discharge spaces;

And at least a dielectric layer between the discharge electrode and the auxiliary electrode of the first dielectric layer and the second dielectric layer is formed of a ferroelectric material.

The method of claim 21,

The method of claim 22,

The method of claim 23, wherein

The method of claim 21,

The discharge electrodes are disposed on the rear substrate, the auxiliary electrodes covered by the second dielectric layer are disposed on the first dielectric layer covering the discharge electrodes, the address electrodes are disposed on the front substrate, and cover the address electrodes. And a partition wall formed on the third dielectric layer.