KR20050118903A - 이미지 센서 및 그 형성 방법 - Google Patents
이미지 센서 및 그 형성 방법 Download PDFInfo
- Publication number
- KR20050118903A KR20050118903A KR1020040044049A KR20040044049A KR20050118903A KR 20050118903 A KR20050118903 A KR 20050118903A KR 1020040044049 A KR1020040044049 A KR 1020040044049A KR 20040044049 A KR20040044049 A KR 20040044049A KR 20050118903 A KR20050118903 A KR 20050118903A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- blocking
- forming
- photodiode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000000903 blocking effect Effects 0.000 claims abstract description 125
- 230000005540 biological transmission Effects 0.000 claims abstract description 90
- 230000002787 reinforcement Effects 0.000 claims abstract description 87
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 239000011810 insulating material Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000012528 membrane Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 160
- 125000006850 spacer group Chemical group 0.000 description 34
- 239000012535 impurity Substances 0.000 description 26
- 239000000463 material Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 206010034972 Photosensitivity reaction Diseases 0.000 description 9
- 230000036211 photosensitivity Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
이미지 센서 및 그 형성 방법을 제공한다. 이 이미지 센서는 기판내에 형성된 포토다이오드, 버퍼 산화막, 블로킹막, 상부 산화막 및 투과 보강막을 구비한다. 버퍼 산화막은 포토다이오드를 덮고, 블로킹막은 버퍼 산화막 상에 배치되어 포토다이오드를 덮는다. 상부 산화막은 블로킹막을 덮는다. 투과 보강막은 상부 산화막과 버퍼 산화막 사이에 개재되어 포토다이오드를 덮는다. 투과 보강막은 블로킹막의 굴절률과, 버퍼 및 상부 산화막들 중에 선택된 적어도 하나의 굴절률 사이의 굴절률 값을 갖는다.
Description
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 특히, 이미지 센서 및 그 형성 방법에 관한 것이다.
반도체 소자의 이미지 센서는 외부로부터 입사되는 빛을 전기적 신호로 변형시킨다. 이미지 센서들 중 씨모스형 이미지 센서의 화소는 수광부와 씨모스 로직부를 포함한다. 수광부는 외부의 빛을 감지하며, 씨모스 로직부는 감지된 빛에 의해 수광부에서 생성된 신호전하들을 전기적으로 신호로 처리하여 데이타화한다.
통상적으로, 씨모스 이미지 센서의 수광부는 포토다이오드를 이용한다. 외부의 빛이 포토다이오드에 입사되면, 포토다이오드내에서는 전자-홀 쌍들(electron-hole pairs)이 생성되어 신호 전하들이 발생한다. 발생된 신호 전하들은 포토다이오드내에 축적되고, 씨모스 로지부의 조작에 의하여 축적된 신호전하들이 데이타화된다.
한편, 씨모스형 이미지 센서는 다이나믹레인지(dynamic range)를 높히기 위한 연구들이 활발히 수행되고 있다. 씨모스형 이미지 센서의 다이나믹레인지는 여러가지 요인들에 의하여 저하될 수 있다. 예컨대, 포토다이오드가 형성된 기판 표면의 뎅글링 본드등에 의하여 암전류(dark current)가 발생되어 다이나믹레인지가 저하될 수 있다. 또한, 포토다이오드의 상부에 형성되는 금속막의 금속원소들이 산화막을 통하여 포토다이오드내에 침투되어 암전류를 발생시킬 수 있다. 이로써, 이미지 센서의 다이나믹레인지가 저하될 수 있다.
이러한 암전류를 최소화하기 위하여 여러가지 방안들이 제안된바 있다. 이러한 방안들을 도 1을 참조하여 설명한다.
도 1은 종래의 이미지 센서의 수광부를 보여주는 개략도이다.
도 1을 참조하면, 반도체 기판(1)의 소정영역에 소자분리막(2)이 배치되어 다이오드 영역을 한정한다. 상기 다이오드 영역에는 P형 웰(P-type well)이 형성되어 있다. 상기 다이오드 영역에 N형 포토다이오드(3)가 형성된다. 상기 N형 포토다이오드(3)는 N형의 불순물들이 도핑된 영역이다. 이에 따라, 상기 N형 포토다이오드(3)는 상기 P형 웰과 PN접합을 이룬다. 상기 N형 포토다이오드(3) 상의 상기 다이오드 영역 표면에 P형 포토다이오드(4)가 형성된다. 상기 P형 포토다이오드(4)의 일측은 연장되어 상기 P형 웰과 전기적으로 접속한다. 실리콘 질화막(6)이 상기 다이오드 영역을 덮고, 상기 실리콘 질화막(6)과 상기 다이오드 영역의 표면 사이에 실리콘 산화막으로 형성된 버퍼 산화막(5)이 개재된다. 상기 실리콘 질화막(6) 상에 상부 산화막(7)이 배치된다. 상기 상부 산화막(7)은 층간 산화막을 포함할 수 있다. 상기 상부 산화막(7)은 실리콘 산화막으로 형성된다.
상술한 종래의 이미지 센서에 있어서, 상기 P형 포토다이오드(4)에 의하여, 상기 다이오드 영역과 상기 버퍼 산화막(5)의 계면에 분포된 뎅글링 본드등으로 야기된 암전류를 억제할 수 있다. 즉, 뎅글링 본드등으로 야기되는 전자-홀 쌍들 중에 전자는 상기 P형 포토다이오드(4)내의 정공들과 결합하여 소멸되고, 홀들은 상기 P형 웰로 방출된다. 이로써, 뎅글링 본드에 의한 암전류가 최소화된다. 또한, 상기 실리콘 질화막(6)은 그것의 상부에 형성되는 금속막(예컨대, 배선 형성을 위한 금속막 또는 실리사이드 형성을 위한 금속막)의 금속원소들이 상기 포토다이오드들(3,4)로 침투하는 것을 방지한다. 이로써, 금속원소들이 상기 포토다이오드들(3,4)내로 침투하여 발생하는 암전류를 방지할 수 있다.
하지만, 상술한 종래의 이미지 센서는 상기 포토다이오드들(3,4) 상에는 버퍼 산화막(5), 실리콘 질화막(6) 및 상부 산화막(7)이 차례로 적층되어 있다. 이에 따라, 외부로부터 입사되는 빛은 상기 상부 산화막(7), 실리콘 질화막(6), 버퍼 산화막(5)을 통하여 상기 포토다이오드들(3,4)에 입사된다. 이때, 상기 입사되는 빛의 일부가 상기 막들(5,6,7)의 계면들에서 반사될 수 있다. 즉, 상기 입사되는 빛은 상기 막들(5,6,7)을 거치는 동안에, 반사를 통하여 손실될 수 있다. 결과적으로, 상기 포토다이오드(3,4)에 최종적으로 도달하는 빛은 입사되는 빛에 비하여 손실되어 이미지 센서의 감광도가 저하될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 외부로 부터 입사되는 빛의 투과율을 향상시킬 수 있는 이미지 센서 및 그 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 감광도를 향상시킬 수 있는 이미지 센서 및 그 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 이미지 센서를 제공한다. 이 이미지 센서는 기판내에 형성된 포토다이오드, 버퍼 산화막, 블로킹막, 상부 산화막 및 투과 보강막을 포함한다. 상기 버퍼 산화막은 상기 포토다이오드를 덮고, 상기 블로킹막은 상기 버퍼 산화막 상에 배치되어 상기 포토다이오드를 덮는다. 상기 상부 산화막은 상기 블로킹막을 덮는다. 상기 투과 보강막은 상기 상부 산화막과 상기 버퍼 산화막 사이에 개재되어 상기 포토다이오드를 덮는다. 상기 투과 보강막은 상기 블로킹막의 굴절률과, 상기 버퍼 및 상부 산화막들 중에 선택된 적어도 하나의 굴절률 사이의 굴절률 값을 갖는다.
구체적으로, 상기 버퍼 및 상부 산화막들은 실리콘 산화막으로 이루어지고, 상기 불로킹막은 실리콘 질화막으로 이루어지는 것이 바람직하다. 이때, 상기 투과 보강막은 실리콘 산화막의 굴절률보다 크고, 실리콘 질화막의 굴절률보다 작은 굴절률을 갖는 절연 물질로 이루어지는 것이 바람직하다. 상기 투과 보강막은 실리콘산화질화막으로 이루어지는 것이 바람직하다. 상기 포토다이오드는 상기 기판내에 형성된 N형 포토다이오드, 및 상기 N형 포토다이오드 상의 상기 기판 표면에 형성된 P형 포토다이오드를 포함할 수 있다. 상기 투과 보강막은 상기 블로킹막과 상기 상부 산화막 사이에 개재될 수 있다. 이와는 달리, 상기 투과 보강막은 상기 버퍼 산화막과 상기 블로킹막 사이에 개재될 수 있다. 이와는 또 다르게, 상기 투과 보강막은 상기 버퍼 산화막과 상기 블로킹막 사이에 개재된 제1 투과 보강막, 및 상기 블로킹막과 상기 상부 산화막 사이에 개재된 제2 투과 보강막을 포함할 수 있다.
상술한 기술적 과제들을 해결하기 위한 이미지 센서의 형성 방법을 제공한다. 이 방법은 다음의 단계들을 포함할 수 있다. 기판내에 포토다이오드를 형성하고, 상기 포토다이오드를 덮는 버퍼 산화막을 형성한다. 상기 버퍼 산화막 상에 상기 포토다이오드를 덮는 블로킹막을 형성하고, 상기 블로킹막을 덮는 상부 산화막을 형성한다. 상기 상부 산화막과 상기 버퍼 산화막 사이에 개재되어 상기 포토다이오드를 덮는 투과 보강막을 형성한다. 상기 투과 보강막은 상기 블로킹막의 굴절률과, 상기 버퍼 및 상부 산화막들 중에 선택된 적어도 하나의 굴절률 사이의 굴절률 값을 갖는다.
구체적으로, 상기 버퍼 및 상부 산화막들은 실리콘 산화막으로 형성하고, 상기 블로킹막은 실리콘 질화막으로 형성하는 것이 바람직하다. 이때, 상기 투과 보강막은 실리콘 산화막의 굴절률보다 크고, 실리콘 질화막의 굴절률보다 작은 굴절률을 갖는 절연 물질로 형성하는 것이 바람직하다. 상기 투과 보강막은 실리콘산화질화막을 형성할 수 있다. 상기 포토다이오드를 형성하는 단계는 상기 기판의 소정영역내에 N형 포토다이오드를 형성하는 단계, 및 상기 N형 포토다이오드 상의 상기 기판 표면에 P형 포토다이오드를 형성하는 단계를 포함할 수 있다. 상기 투과 보강막 및 블로킹막을 형성하는 단계는 상기 버퍼 산화막 상에 상기 블로킹막을 형성하는 단계, 및 상기 블로킹막 상에 상기 투과 보강막을 형성하는 단계를 포함할 수 있다. 이와는 달리, 상기 투과 보강막 및 블로킹막을 형성하는 단계는 상기 버퍼 산화막 상에 상기 투과 보강막을 형성하는 단계, 및 상기 투과 보강막 상에 상기 블로킹막을 형성하는 단계를 포함할 수 있다. 이와는 또 다르게, 상기 투과 보강막 및 블로킹막을 형성하는 단계는 상기 버퍼 산화막 상에 상기 포토다이오드를 덮는 제1 투과 보강막을 형성하는 단계, 상기 제1 투과 보강막 상에 상기 블로킹막을 형성하는 단계, 및 상기 블로킹막 상에 상기 포토다이오드를 덮는 제2 투과 보강막을 형성하는 단계를 포함를 포함할 수 있다. 이때, 상기 투과 보강막은 상기 제1 및 제2 투과 보강막들을 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
(제1 실시예)
도 2는 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 단면도이다.
도 2를 참조하면, 반도체 기판(100, 이하 기판이라고 함)의 소정영역에 다이오드 영역(a) 및 트랜지스터 활성영역(b)을 한정하는 소자분리막(102)이 배치된다. 상기 트랜지스터 활성영역(b)은 상기 다이오드 영역(a)의 일측에 접속된다. 상기 트랜지스터 활성영역(b)에는 씨모스형 이미지 센서의 씨모스 로직부에 포함된 전계 효과 트랜지스터들이 형성될 수 있다.
상기 다이오드 영역(a) 및 트랜지스터 활성영역(b)에는 P형 웰이 형성되어 있다. 상기 다이오드 영역(a)내에 N형 포토다이오드(104)가 배치된다. 상기 N형 포토다이오드(104)는 상기 P형 웰과 PN접합을 이룬다. 상기 N형 포토다이오드(104) 상의 상기 다이오드 영역(a)의 표면에 P형 포토다이오드(106)가 배치된다. 상기 P형 포토다이오드(106)의 일측은 옆으로 연장되어 상기 P형 웰과 전기적으로 접속한다.
상기 다이오드 영역(a)과 인접한 상기 트랜지스터 활성영역(b) 상에 게이트 전극(112)이 배치되고, 상기 게이트 전극(112)과 상기 트랜지스터 활성영역(b)의 표면 사이에 게이트 절연막(110)이 개재된다. 도시하지 않았지만, 상기 트랜지스터 활성영역(b)에는 다른 게이트 전극들이 순차적으로 배치될 수 있다. 상기 게이트 전극(112)은 도전막인, 도핑된 폴리실리콘, 폴리사이드 또는 도전성 금속 함유 물질을 포함할 수 있다. 상기 게이트 절연막(110)은 실리콘 산화막, 특히, 열산화막으로 이루어질 수 있다. 상기 포토다이오드들(104,106)에 대향된 상기 게이트 전극(112) 일측의 상기 트랜지스터 활성영역(b)에 불순물 도핑층(127)이 배치된다. 상기 불순물 도핑층(127)은 P형 불순물들로 도핑될 수 있다. 상기 불순물 도핑층(127)은 저농도 도핑층(114) 및 고농도 도핑층(126)을 포함할 수 있다. 상기 불순물 도핑층(127)은 도시된 바와 같이, 상기 저농도 도핑층(114)이 상기 고농도 도핑층(126)을 둘러싸는 디디디(Double Doped Drain) 구조일 수 있다. 이와는 달리, 상기 불순물 도핑층(127)은 일반적인 엘디디(Lighty Doped Drain) 구조일 수도 있다. 상기 불순물 도핑층(127)은 씨모스형 이미지 센서의 플로팅 확산층(floating Duffsion)에 해당할 수 있으며, 상기 게이트 전극(112)은 씨모스형 이미지 센서의 트랜스퍼 트랜지스터(transfer transistor)의 게이트 전극에 해당할 수 있다.
상기 게이트 전극(112) 아래의 상기 트랜지스터 활성영역(b) 표면에 채널 도핑층(108)이 배치될 수 있다. 상기 채널 도핑층(108)은 상기 P형 포토다이오드(106)와 동일한 타입의 불순물들, 즉, P형 불순물들로 도핑될 수 있다. 상기 채널 도핑층(108)은 생략될 수도 있다.
계속해서, 도 2를 참조하면, 블로킹 패턴(118a)이 상기 다이오드 영역(a)을 덮는다. 즉, 상기 블로킹 패턴(118a)이 상기 포토다이오드들(104,106)을 덮는다. 상기 블로킹 패턴(118a)은 옆으로 연장되어 상기 게이트 전극(112)의 일측벽 및 상부면의 일부를 덮을 수 있다. 상기 블로킹 패턴(118a)과 상기 다이오드 영역(a)의 표면 사이에 버퍼 산화막(116)이 개재된다. 상기 버퍼 산화막(116)은 옆으로 연장되어 상기 게이트 전극(112)의 측벽 및 상부면과, 상기 트랜지스터 활성영역(b)의 표면을 덮을 수 있다.
상기 블로킹 패턴(118a)은 금속원소의 침투를 방지할 수 있는 절연막으로 형성된다. 예컨대, 상기 블로킹 패턴(118a)은 실리콘 질화막으로 이루어진 것이 바람직하다. 상기 버퍼 산화막(116)은 상기 블로킹 패턴(118a) 및 다이오드 영역(a)의 표면간의 장력 스트레스를 완화시킬 수 있는 절연 물질로 이루어진다. 예컨대, 상기 버퍼 산화막(116)은 실리콘 산화막으로 이루어지는 것이 바람직하다. 상기 버퍼 산화막(116)으로 인하여, 상기 블로킹 패턴(118a)과 다이오드 영역(a)의 표면간의 스트레스가 완화되어 상기 다이오드 영역(a)의 표면의 손상을 방지할 수 있다.
상기 블로킹 패턴(118a)을 덮는 상부 산화막(135)이 배치된다. 상기 상부 산화막(135)은 상기 기판(100)의 전면을 덮을 수 있다. 상기 상부 산화막(135)은 실리콘 산화막으로 이루어진 것이 바람직하다. 상기 상부 산화막(135)은 적어도 하나의 층간 산화막들을 포함할 수 있다. 또한, 상기 상부 산화막(135)은 다른 기능을 수행하는 산화막, 예컨대, 실리사이드를 방지하는 산화막을 포함할 수도 있다.
상기 블로킹 패턴(118a)과 상기 상부 산화막(135) 사이에 투과 보강 패턴(120a)이 개재된다. 상기 투과 보강 패턴(120a)은 상기 블로킹 패턴(118a)의 측벽에 정렬된 측벽을 갖는 것이 바람직하다. 상기 투과 보강 패턴(120a)은 상기 포토다이오드들(104,106)을 덮는다. 상기 투과 보강 패턴(120a)의 하부면은 상기 블로킹 패턴(118a)과 직접 접촉하는 것이 바람직하며, 상기 투과 보강 패턴(120a)의 상부면은 상기 상부 산화막(135)의 하부면과 직접 접속하는 것이 바람직하다.
상기 투과 보강 패턴(120a)은 상기 블로킹 패턴(118a)의 굴절률과 상기 상부 산화막(135)의 굴절률 사이의 굴절률 값을 갖는 절연 물질로 이루어진다. 특히, 상기 블로킹 패턴(118a)이 실리콘 질화막으로 이루어지고, 상기 상부 산화막(135)이 실리콘 산화막으로 이루어질 경우, 상기 투과 보강 패턴(120a)은 실리콘 산화막의 굴절률 보다 크고, 실리콘 질화막의 굴절률 보다 작은 굴절률 값을 갖는 절연 물질로 이루어지는 것이 바람직하다. 예컨대, 상기 투과 보강 패턴(120a)은 실리콘산화질화막으로 이루어지는 것이 바람직하다.
상기 불순물 도핑층(127)과 인접한 상기 게이트 전극(112)의 일측벽에는 게이트 스페이서(124)가 배치된다. 상기 스페이서(124)는 차례로 적층된 제1 및 제2 스페이서들(118b,120b)로 구성되는 것이 바람직하다. 이때, 상기 제1 스페이서(118b)는 상기 블로킹 패턴(118a)과 동일한 물질로 이루어지고, 상기 제2 스페이서(120b)는 상기 투과 보강 패턴(120a)과 동일한 물질로 이루어지는 것이 바람직하다.
상술한 구조의 이미지 센서에 있어서, 상기 투과 보강 패턴(120a)의 굴절률은 상기 상부 산화막(135)의 굴절률과 상기 블로킹 패턴(118a)의 굴절률 사이의 값이다. 즉, 상기 상부 산화막(135)과 상기 블로킹 패턴(118a) 간의 굴절률 차이를 상기 투과 보강 패턴(120a)이 완화시킨다. 이에 따라, 외부의 빛이 상기 포토다이오드들(104,106) 상에 적층된 막들(116,118a,120a,135)을 투과하는 투과율을 향상시킬 수 있다. 즉, 상기 막들(116,118a,120a,135)에 의해 외부 빛의 손실량을 최소화시킬 수 있다. 그 결과, 상기 이미지 센서의 감광도를 향상시킬 수 있다.
다음으로, 도 2에 도시된 이미지 센서의 형성 방법을 설명한다.
도 3 및 도 4는 도 2에 도시된 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 기판(100)의 소정영역에 소자분리막(102)을 형성하여 다이오드 영역(a) 및 트랜지스터 활성영역(b)을 한정한다. 상기 트랜지스터 활성영역(b)은 상기 다이오드 영역(a)의 일측에 접속된다. 상기 다이오드 영역(a) 및 트랜지스터 활성영역(b)에는 P형 웰이 형성된다. 상기 P형 웰은 불순물 이온 주입 방식으로 형성할 수 있다. 상기 P형 웰은 상기 소자분리막(102)을 형성한 후에, 또는 상기 소자분리막(102)을 형성하기 전에 형성할 수 있다.
불순물 이온들을 선택적으로 주입하여 상기 다이오드 영역(a)에 N형 포토다이오드(104)를 형성한다. 상기 N형 포토다이오드(104) 상의 상기 다이오드 영역(a)의 표면에 불순물 이온들을 선택적으로 주입하여 P형 포토다이오드(106)를 형성한다. 상기 P형 포토다이오드(106)의 일측은 상기 P형 웰과 전기적으로 접속하도록 형성하는 것이 바람직하다.
상기 다이오드 영역(a)에 인접한 상기 트랜지스터 활성영역(b)의 표면에 채널 도핑층(108)을 형성할 수 있다. 상기 채널 도핑층(108)은 P형 불순물들 이온 주입하여 형성할 수 있다. 경우에 따라, 상기 P형 포토다이오드(106) 및 상기 채널 도핑층(108)은 동시에 형성될 수도 있다.
상기 기판(100) 전면에 게이트 절연막(110) 및 게이트 도전막을 차례로 형성하고, 상기 게이트 도전막을 패터닝하여 상기 채널 도핑층(108)을 덮는 게이트 전극(112)을 형성한다. 이때, 상기 게이트 전극(112)과 상기 트랜지스터 활성영역(b) 사이에는 상기 게이트 절연막(110)이 개재된다. 상기 게이트 절연막(110)은 실리콘 산화막, 특히, 열산화막으로 형성할 수 있다. 상기 게이트 전극(112)은 도전막인, 도핑된 폴리실리콘, 폴리사이드 및 도전성 금속 함유 물질등으로 형성할 수 있다.
불순물 이온들을 선택적으로 주입하여 상기 포토다이오드들(104,106)에 대향된 상기 게이트 전극(112) 일측의 상기 트랜지스터 활성영역에 저농도 도핑층(114)을 형성한다. 상기 저농도 도핑층(114)은 P형 불순물들로 도핑될 수 있다.
상기 게이트 전극 양측의 상기 다이오드 영역(a) 및 트랜지스터 활성영역(b)의 표면에 형성된 게이트 절연막(110)은 상기 저농도 도핑층(114)을 형성한 후에, 습식식각 공정등으로 제거될 수 있다.
상기 저농도 도핑층(114)을 갖는 기판(100) 전면 상에 버퍼 산화막(116)을 형성한다. 상기 버퍼 산화막(116)은 실리콘 산화막으로 형성하는 것이 바람직하다. 상기 버퍼 산화막(116)은 열산화막 또는 CVD법에 의한 실리콘산화막으로 형성할 수 있다. 상기 버퍼 산화막(116) 상에 블로킹막(118) 및 투과 보강막(120)을 차례로 형성한다. 상기 블로킹막(118) 및 투과 보강막(120)은 콘포말하게 형성한다. 상기 블로킹막(118)은 금속원소의 침투를 방지할 수 있는 절연막, 예컨대, 실리콘 질화막으로 형성하는 것이 바람직하다.
상기 투과 보강막(120) 상에 상에 상기 다이오드 영역(a)을 덮는 감광막 패턴(122)을 형성한다. 이에 따라, 상기 트랜지스터 활성영역(b) 상에 형성된 투과 보강막(120)은 노출된다. 상기 감광막 패턴(122)은 옆으로 연장되어 다이오드 영역(a)에 인접한 상기 게이트 전극(112)의 일측벽 및 상부면을 덮을 수 있다.
도 4를 참조하면, 상기 감광막 패턴(122)을 식각마스크로 사용하여 상기 투과 보강막(120) 및 블로킹막(118)을 연속적으로 이방성 식각하여 상기 다이오드 영역(a) 상에 차례로 적층된 블로킹 패턴(118a) 및 투과 보강 패턴(120A)과, 상기 게이트 전극(112)의 일측벽에 게이트 스페이서(124)를 형성한다. 이때, 상기 버퍼 산화막(116)은 식각정지층으로 사용될 수 있다. 상기 게이트 스페이서(124)는 차례로 적층된 제1 스페이서(118b) 및 제2 스페이서(120b)로 구성된다. 상기 투과 보강 패턴(120a) 및 상기 제2 스페이서(120b)는 서로 동일한 물질로 형성되며, 상기 블로킹 패턴(118a) 및 상기 제1 스페이서(120b)가 서로 동일한 물질로 형성된다.
상기 게이트 스페이서(124)를 형성한 후에, 상기 감광막 패턴(122)을 제거한다.
상기 게이트 스페이서(124)를 마스크로 사용하여 불순물 이온들을 선택적으로 주입하여 고농도 도핑층(126)을 형성한다. 상기 저농도 및 고농도 도핑층들(114,126)은 불순물 도핑층(127)을 구성한다. 상기 불순물 도핑층(127)은 상기 포토다이오드들(104,106)에 대향된 상기 게이트 전극(112) 일측의 상기 트랜지스터 활성영역(b)에 형성된다. 상기 불순물 도핑층(127)은 씨모스형 이미지 센서의 플로팅 확산층에 해당할 수 있다. 상기 불순물 도핑층(127)은 엘디디 구조 또는 디디디 구조로 형성할 수 있다.
상기 투과 보강 패턴(120a)을 덮는 상부 산화막(135)을 형성한다. 상기 상부 산화막(135)은 실리콘 산화막으로 형성하는 것이 바람직하다. 상기 투과 보강 패턴(120a)은 상기 상부 산화막(135)의 굴절률과 상기 블로킹 패턴(118a)의 굴절률 사이의 굴절률 값을 갖는 절연 물질로 형성된다. 특히, 상기 상부 산화막(135)이 실리콘 산화막으로 형성되고, 상기 블로킹 패턴(118a)이 실리콘 질화막으로 형성될 경우, 상기 투과 보강 패턴(120a)은 실리콘 산화막의 굴절률 보다 크고, 실리콘 질화막의 굴절률보다 작은 굴절률 값을 갖는 절연 물질로 형성한다. 예컨대, 상기 투과 보강 패턴(120a)은 실리콘산화질화막으로 형성하는 것이 바람직하다.
상기 상부 산화막(135)은 실리콘 산화막으로 형성된 실리사이드 방지막(129)을 포함할 수 있다. 상기 실리사이드 방지막(129)은 상기 투과 보강 패턴(120a)을 덮는다. 이에 더하여, 상기 실리사이드 방지막(129)은 상기 게이트 전극(112) 및 상기 불순물 도핑층(127)을 덮을 수 있다. 상기 실리사이드 방지막(129)으로 인하여, 상기 불순물 도핑층(127)의 표면에 금속실리사이드가 형성되는 것이 방지될 수 있다. 이에 더하여, 상기 상부 산화막(135)은 상기 실리사이드 방지막(129) 상에 형성되는 적어도 하나의 층간 산화막들(131,132)을 포함할 수 있다. 도 4에는 제1 및 제2 층간 산화막들(131,132)을 도시하였다. 상기 층간 산화막들(131,132)은 실리콘 산화막으로 형성된다.
도시하지 않았지만, 상기 상부 산화막(135) 상에는 패시베이션막이 형성될 수 있다.
상술한 이미지 센서의 형성 방법에 있어서, 상기 블로킹 패턴(118a) 및 투과 보강 패턴(120a)을 형성하는 동안에, 상기 포토다이오드들(104,106)은 식각 공정에 사용되는 플라즈마에 전혀 노출되지 않는다. 이에 따라, 상기 포토다이오드들(104,106)이 플라즈마 손상되는 것을 방지할 수 있다. 그 결과, 포토다이오드들(104,106)의 특성 열화를 방지할 수 있다.
또한, 상기 블로킹 패턴(118a)과 상기 상부 산화막(135) 사이에 상기 투과 보강 패턴(120a)이 형성된다. 이에 따라, 상기 상부 산화막(135) 및 블로킹 패턴(118a)간의 굴절률 차이를 완화시켜 외부로부터 입사되는 빛의 투과 계수를 향상시킬 수 있다. 그 결과, 상기 이미지 센서의 감광도를 향상시킬 수 있다.
(제2 실시예)
본 발명의 다른 실시예에서는, 다른 형태의 투광 보강막을 개시한다. 본 실시예에 따른 이미지 센서는 상술한 제1 실시예와 유사하다. 따라서, 본 실시예에서는, 상술한 제1 실시예와 동일한 구성요소들은 동일한 참조부호를 사용하였다.
도 5는 본 발명의 다른 실시예에 따른 이미지 센서를 나타내는 단면도이다.
도 5를 참조하면, 기판(100)에 다이오드 영역(a) 및 트랜지스터 활성영역(b)을 한정하는 소자분리막(102)이 배치된다. 상기 트랜지스터 활성영역(b)은 상기 다이오드 영역(a)에 접속되어 있다. 상기 다이오드 영역(a) 및 트랜지스터 활성영역(b)에는 P형 웰이 배치될 수 있다. 제1 실시예에서 상술한 바와 같이, 상기 다이오드 영역(a)내에는 N형 및 P형 포토다이오드들(104,106)이 배치되고, 상기 트랜지스터 활성영역(b) 상에는 게이트 절연막(110)을 개재하여 게이트 전극(112)이 배치된다. 상기 게이트 전극(112) 아래의 상기 트랜지스터 활성영역(b)의 표면에 채널 도핑층(108)이 배치될 수 있다.
상기 다이오드 영역(a)을 덮는 블로킹 패턴(218a)이 배치된다. 상기 블로킹 패턴(218a)은 상기 포토다이오드들(104,106)을 덮는다. 상기 블로킹 패턴(218a)은 금속원소의 침투를 방지할 수 있는 절연막으로 이루어진다. 예컨대, 상기 블로킹 패턴(218a)은 실리콘 질화막으로 이루어지는 것이 바람직하다. 상기 블로킹 패턴(218a)은 옆으로 연장되어 인접한 상기 게이트 전극(112)의 일측벽 및 상부면의 일부를 덮을 수 있다. 상기 블로킹 패턴(218a)과 상기 다이오드 영역(a)의 표면 사이에 버퍼 산화막(116)이 개재된다. 상기 버퍼 산화막(116)은 실리콘 산화막으로 이루어지는 것이 바람직하다. 상기 버퍼 산화막(116)은 옆으로 연장되어 상기 게이트 전극(112)의 표면 및 상기 트랜지스터 활성영역(b)의 표면을 덮을 수 있다. 상부 산화막(135)이 상기 블로킹 패턴(218a)을 덮는다. 상기 상부 산화막(135)은 실리콘 산화막으로 이루어지는 것이 바람직하다. 상기 상부 산화막(135)은 제1 실시예에서 상술한 바와 같이, 적어도 하나의 층간 산화막들 또는 다른 기능의 산화막을 포함할 수 있다.
상기 블로킹 패턴(218a)과 상기 버퍼 산화막(116) 사이에 제1 투과 보강 패턴(216a)이 개재되고, 상기 블로킹 패턴(218a)과 상기 상부 산화막(135) 사이에 제2 투과 보강 패턴(220a)이 개재된다. 상기 제1 투과 보강 패턴(216a)은 상기 버퍼 산화막(116)의 굴절률과 상기 블로킹 패턴(218a)의 굴절률 사이의 굴절률 값을 갖는 절연 물질로 이루어진다. 상기 제2 투과 보강 패턴(220a)은 상기 상부 산화막(135)의 굴절률과 상기 블로킹 패턴(218a)의 굴절률 사이의 굴절률 값을 갖는 절연 물질로 이루어진다. 상기 제1 투과 보강 패턴(216a)의 하부면 및 상부면은 각각 상기 버퍼 산화막(116)의 상부면, 및 상기 블로킹 패턴(218a)의 하부면과 직접 접촉하는 것이 바람직하다. 상기 제2 투과 보강 패턴(220a)의 하부면 및 상부면은 각각 상기 블로킹 패턴(218a)의 상부면, 및 상기 상부 산화막(135)의 하부면과 직접 접촉하는 것이 바람직하다. 상기 제1 투과 보강 패턴(216a), 블로킹 패턴(218a) 및 제2 투과 보강 패턴(220a)은 서로 정렬된 측벽들을 갖는다.
상기 버퍼 산화막(116) 및 상기 상부 산화막(135)은 실리콘 산화막으로 이루어지고, 상기 블로킹 패턴(218a)이 실리콘 질화막으로 이루어질 경우, 상기 제1 및 제2 투과 보강 패턴들(216a,220a)은 실리콘 산화막의 굴절률보다 크고, 실리콘 질화막의 굴절률보다 작은 굴절률 값을 갖는 절연 물질로 이루어지는 것이 바람직하다. 예컨대, 상기 제1 및 제2 투과 보강 패턴들(216a,220a)은 실리콘산화질화막으로 이루어지는 것이 바람직하다.
상기 다이오드 영역(a)에 대향된 상기 게이트 전극(112)의 일측벽에 게이트 스페이서(225)가 배치된다. 상기 게이트 스페이서(225)는 차례로 적층된 제1, 제2 및 제3 스페이서들(216b,218b,220b)로 구성된다. 이때, 상기 제1 스페이서(216b) 및 상기 제1 투과 보강 패턴(216a)은 서로 동일한 물질로 이루어지고, 상기 제2 스페이서(218b) 및 상기 블로킹 패턴(218a)가 서로 동일한 물질로 이루어지며, 상기 제3 스페이서(220b) 및 상기 제2 투과 보강 패턴(220a)가 서로 동일한 물질로 이루어진다.
제1 실시예에서 상술한 바와 같이, 상기 다이오드 영역(a)에 대향된 상기 게이트 전극(112) 일측의 상기 트랜지스터 활성영역(b)에 불순물 도핑층(127)이 배치된다. 상기 불순물 도핑층(127)은 저농도 및 고농도 도핑층들(114,126)로 구성되어 엘디디 구조 또는 디디디 구조일 수 있다.
상술한 구조의 이미지 센서에 있어서, 상기 버퍼 산화막(116)과 상기 블로킹 패턴(218a) 사이에 상기 제1 투과 보강 패턴(216a)이 개재되어 상기 상기 버퍼 산화막(116)과 상기 블로킹 패턴(218a)간의 굴절률 차이를 완화시킨다. 또한, 상기 블로킹 패턴(218a)과 상기 상부 산화막(135) 사이에 상기 제2 투과 보강 패턴(220a)이 개재되어 상기 블로킹 패턴(218a)과 상기 상부 산화막(135)간의 굴절률 차이를 완화시킨다. 이에 따라, 외부의 빛이 상기 포토다이오드들(104,106) 상의 막들(116,216a,218a,220a,135)을 투과하는 투과 계수가 향상된다. 그 결과, 상기 포토다이오드들(104,106)로 입사되는 빛의 손실이 최소화되어 이미지 센서의 감광도가 향상된다.
도 6 및 도 7은 도 5에 도시된 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 소자분리막(102), 포토다이오드들(104,106), 채널 도핑층(108), 게이트 전극(112), 저농도 도핑층(114) 및 버퍼 산화막(116)을 형성하는 과정은 상술한 제1 실시예와 동일하게 수행할 수 있다.
상기 버퍼 산화막(116)을 갖는 기판(100) 상에 제1 투과 보강막(216), 블로킹막(218) 및 제2 투과 보강막(220)을 차례로 형성한다. 상기 막들(216,218,220)은 콘포말하게 형성하는 것이 바람직하다.
상기 제2 투과 보강막(220) 상에 다이오드 영역(a)을 덮는 감광막 패턴(222)을 형성한다. 이때, 상기 트랜지스터 활성영역(b) 상부의 상기 제2 투과 보강막(220)은 노출된다. 상기 감광막 패턴(222)은 옆으로 연장되어 상기 다이오드 영역(a)에 인접한 상기 게이트 전극(112)의 일측벽 및 상부면 일부를 덮을 수 있다.
도 7을 참조하면, 상기 감광막 패턴(222)을 식각마스크로 사용하여 상기 제2 투과 보강막(220), 블로킹막(218) 및 제1 투과 보강막(216)을 연속적으로 이방성 식각한다. 이때, 상기 버퍼 산화막(116)을 식각정지층으로 사용할 수 있다. 그 결과, 상기 다이오드 영역(a) 상에 차례로 적층된 제1 투과 보강 패턴(216a), 블로킹 패턴(218a) 및 제2 투과 보강 패턴(220a)이 형성되고, 상기 게이트 전극(112) 일측벽에 게이트 스페이서(225)가 형성된다. 상기 게이트 스페이서(225)는 차례로 적층된 제1, 제2 및 제3 스페이서들(216b,218b,220b)로 구성된다. 상기 제1, 제2 및 제3 스페이서들(216b,218b,220b)은 각각 상기 제1 투과 보강 패턴(216a), 블로킹 패턴(218a) 및 제2 투과 보강 패턴(220a)과 동일한 물질들로 형성된다.
상기 패턴들(216a,218a,220a) 및 스페이서(225)를 형성한 후에, 상기 감광막 패턴(222)을 제거한다.
이어서, 도 5에 도시된 상부 산화막(135)을 형성한다. 상기 상부 산화막(135)은 실리콘 산화막으로 형성하는 것이 바람직하다. 상기 상부 산화막(135)은 제1 실시예에서 상술한 바와 같이, 실리콘 산화막으로 형성된 실리사이드 방지막 또는/및 적어도 하나의 층간 산화막을 포함할 수 있다.
상술한 이미지 센서의 형성 방법에 있어서, 상기 포토다이오드들(104,106) 상에 형성된 패턴들(216a,218a,220a)을 형성하는 동안에, 상기 포토다이오드들(104,106)은 식각 공정의 플라즈마에 노출되지 않는다. 이로써, 상기 포토다이오드들(104,106)이 플라즈마 손상되는 것을 방지하여 특성 열화를 방지할 수 있다.
또한, 상기 제1 투과 보강 패턴(216a)이 상기 블로킹 패턴(218a)과 상기 버퍼 산화막(116)간의 굴절률 차이를 완화시키고, 상기 제2 투과 보강 패턴(220a)이 상기 블로킹 패턴(218a)과 상기 상부 산화막(135)간의 굴절률 차이를 완화시킴으로써, 빛의 흡수 계수를 향상시킨다. 그 결과, 외부로 부터 입사되는 빛의 손실을 최소화하여 이미지 센서의 감광도를 향상시킬 수 있다.
(제3 실시예)
본 발명의 또 다른 실시예에서는, 투과 보강막의 또 다른 형태를 개시한다. 본 실시예에서도, 상술한 제1 및 제2 실시예들과 서로 동일한 구성요소들은 동일한 참조부호를 사용하였다.
도 8는 본 발명의 또 다른 실시예에 따른 이미지 센서를 나타내는 단면도이다.
도 8을 참조하면, 버퍼 산화막(116) 상에 다이오드 영역(a)을 덮는 블로킹 패턴(318a)이 배치된다. 상기 블로킹 패턴(318a) 상에 상기 다이오드 영역(a)을 덮는 상부 산화막(135)이 배치된다. 상기 블로킹 패턴(318a)은 금속원소들의 침투를 방지할 수 절연막으로 이루어진다. 예컨대, 상기 블로킹 패턴(318a)은 실리콘 질화막으로 이루어지는 것이 바람직하다. 상기 버퍼 산화막(116) 및 상부 산화막(135)은 제1 및 제2 실시예들에서 상술한 바와 같이, 실리콘 산화막으로 이루어지는 것이 바람직하다.
상기 블로킹 패턴(318a)과 상기 버퍼 산화막(116) 사이에 투과 보강 패턴(316a)이 개재된다. 상기 투과 보강 패턴(316a)의 하부면 및 상부면은 각각 상기 버퍼 산화막(116)의 상부면, 및 상기 블로킹 패턴(318a)의 하부면과 직접 접촉하는 것이 바람직하다.
상기 투과 보강 패턴(316a)은 상기 버퍼 산화막(116)의 굴절률과 상기 블로킹 패턴(316a)의 굴절률 사이의 굴절률 값을 갖는 절연 물질로 이루어진다. 특히, 상기 블로킹 패턴(318a)이 실리콘 질화막으로 이루어지고, 상기 버퍼 산화막(116)이 실리콘 산화막으로 이루어질 경우, 상기 투과 보강 패턴(316a)은 실리콘 산화막의 굴절률 보다 크고, 실리콘 질화막의 굴절률 보다 작은 굴절률의 절연 물질로 이루어진다. 예컨대, 상기 투과 보강 패턴(316a)은 상기 실리콘산화질화막으로 이루어지는 것이 바람직하다.
상기 다이오드 영역(a)에 대향된 게이트 전극(112)의 일측벽에 게이트 스페이서(325)가 배치된다. 상기 게이트 스페이서(325)는 차례로 적층된 제1 및 제2 스페이서들(316b,318b)로 구성된다. 상기 제1 스페이서(316b) 및 상기 투과 보강 패턴(316a)은 서로 동일한 물질로 이루어지고, 상기 제2 스페이서(318b) 및 상기 블로킹 패턴(318a)이 서로 동일한 물질로 이루어진다.
상술한 구조의 이미지 센서에 있어서, 상기 투과 보강 패턴(316a)은 상기 버퍼 산화막(116)과 상기 블로킹 패턴(318a) 사이에 개재되어 상기 버퍼 산화막(116)과 상기 블로킹 패턴(318a) 간의 굴절률 차이를 완화시킨다. 이에 따라, 외부의 빛의 흡수 계수를 향상시켜 이미지 센서의 감광도를 향상시킬 수 있다.
도 9 및 도 10은 도 8에 도시된 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 9를 참조하면, 버퍼 산화막(116)을 형성하는 단계까지는 상술한 제1 및 제2 실시예들과 동일하게 수행할 수 있다.
상기 버퍼 산화막(116) 상에 투과 보강막(316) 및 블로킹막(318)을 차례로 콘포말하게 형성한다. 상기 투과 보강막(316)은 상기 버퍼 산화막(116)의 굴절률과 상기 블로킹막(318)의 굴절률 사이의 굴절률 값을 갖는 절연 물질로 형성한다. 특히, 상기 버퍼 산화막(116) 및 블로킹막(318)이 각각 실리콘 산화막 및 실리콘 질화막으로 형성될 경우, 상기 투과 보강막(316)은 실리콘 산화막의 굴절률 보다 크고, 실리콘 질화막의 굴절률보다 작은 굴절률의 절연 물질로 형성한다. 예컨대, 상기 투과 보강막(316)은 실리콘산화질화막으로 형성하는 것이 바람직하다.
상기 블로킹막(318) 상에 다이오드 영역(a)에 형성된 포토다이오드들(104,106)을 덮는 감광막 패턴(322)을 형성한다. 이때, 트랜지스터 활성영역(b) 상부의 블로킹막(318)은 노출된다. 상기 감광막 패턴(322)은 옆으로 연장되어 상기 포토다이오드(104,106)에 인접한 게이트 전극(112)의 일측벽 및 상부면의 일부를 덮을 수 있다.
도 10을 참조하면, 상기 감광막 패턴(322)을 식각마스크로 사용하여 상기 블로킹막(318) 및 투과 보강막(316)을 연속적으로 이방성 식각한다. 이때, 상기 버퍼 산화막(116)은 식각정지층으로 사용될 수 있다. 그 결과, 상기 포토다이오드들(104,106) 상에 차례로 적층된 투과 보강 패턴(316a) 및 블로킹 패턴(318a)이 형성되고, 상기 게이트 전극(112)의 일측벽에 게이트 스페이서(325)가 형성된다. 상기 게이트 스페이서(325)는 차례로 적층된 제1 및 제2 스페이서들(316b,318b)로 구성된다. 상기 제1 스페이서(316b) 및 상기 투과 보강 패턴(316a)은 서로 동일한 물질로 형성되고, 상기 제2 스페이서(318b) 및 상기 블로킹 패턴(318a)은 서로 동일한 물질로 형성된다.
기판(100)으로부터 상기 감광막 패턴(322)을 제거한다.
이어서, 도 8에 도시된 상부 산화막(135)을 형성한다. 상기 상부 산화막(135)은 상술한 제1 및 제2 실시예들과 같이, 실리콘 산화막으로 형성된 실리사이드 방지막 또는/및 적어도 하나의 층간 산화막들을 포함할 수 있다.
상술한 이미지 센서의 형성 방법에 있어서, 상기 포토다이오드들(104,106)은 상기 투과 보강 패턴(316a) 및 블로킹 패턴(318a)을 형성하는 식각 공정시, 플라즈마에 노출되지 않는다. 이에 따라, 상기 포토다이오드들(104,106)의 특성 열화를 방지할 수 있다. 또한, 상기 버퍼 산화막(116)과 상기 블로킹 패턴(318a) 사이에 상기 투과 보강 패턴(316a)을 형성함으로써, 이들(116,318a)간의 굴절률 차이를 완화시켜 빛의 흡수 계수를 향상시킬 수 있다. 그 결과, 이미지 센서의 감광도를 향상시킬 수 있다.
본 발명에 따른 이미지 센서는 상술한 씨모스형 이미지 센서에 국한되지 않는다. 즉, 본 발명의 사상은 상기 포토다이오드들(104,106) 중에 적어도 하나를 이용하는 모든 형태의 이미지 센서에 적용될 수 있다.
본 발명에 따르면, 포토다이오드를 덮는 블로킹 패턴과 상부 산화막 사이, 또는/및 상기 블로킹 패턴과 버퍼 산화막 사이에 투과 보강 패턴이 개재된다. 상기 투과 보강 패턴은 상기 블로킹 패턴과 상부 산화막간의 굴절률 차이, 또는/및 상기 블로킹 패턴과 버퍼 산화막간의 굴절률 차이를 완화시켜 빛의 흡수 계수를 향상시킨다. 이에 따라, 외부로부터 포토다이오드에 입사되는 빛의 손실을 최소화하여 이미지 센서의 감광도를 향상시킬 수 있다.
도 1은 종래의 이미지 센서의 수광부를 나타내는 개략도이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 단면도이다.
도 3 및 도 4는 도 2에 도시된 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 5은 본 발명의 다른 실시예에 따른 이미지 센서를 나타내는 단면도이다.
도 6 및 도 7은 도 5에 도시된 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 8는 본 발명의 또 다른 실시예에 따른 이미지 센서를 나타내는 단면도이다.
도 9 및 도 10은 도 8에 도시된 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
Claims (14)
- 기판내에 형성된 포토다이오드;상기 포토다이오드를 덮는 버퍼 산화막;상기 버퍼 산화막 상에 배치되어 상기 포토다이오드를 덮는 블로킹막;상기 블로킹막을 덮는 상부 산화막; 및상기 상부 산화막과 상기 버퍼 산화막 사이에 개재되어 상기 포토다이오드를 덮는 투과 보강막(transmission supplementary layer)을 포함하되, 상기 투과 보강막은 상기 블로킹막의 굴절률과, 상기 버퍼 및 상부 산화막들 중에 선택된 적어도 하나의 굴절률 사이의 굴절률 값을 갖는 것을 특징으로 하는 이미지 센서.
- 제 1 항에 있어서,상기 버퍼 및 상부 산화막들은 실리콘 산화막으로 이루어지고, 상기 블로킹막은 실리콘 질화막으로 이루어지되, 상기 투과 보강막은 실리콘 산화막의 굴절률보다 크고, 실리콘 질화막의 굴절률보다 작은 굴절률을 갖는 절연 물질로 이루어진 것을 특징으로 하는 이미지 센서
- 제 2 항에 있어서,상기 투과 보강막은 실리콘산화질화막으로 이루어진 것을 특징으로 하는 이미지 센서.
- 제 1 항에 있어서,상기 포토 다이오드는,상기 기판내에 형성된 N형 포토다이오드; 및상기 N형 포토다이오드 상의 상기 기판 표면에 형성된 P형 포토다이오드를 포함하는 것을 특징으로 하는 이미지 센서.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 투과 보강막은 상기 블로킹막과 상기 상부 산화막 사이에 개재된 것을 특징으로 하는 이미지 센서.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 투과 보강막은 버퍼 산화막과 상기 블로킹막 사이에 개재된 것을 특징으로 하는 이미지 센서.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 투과 보강막은,상기 버퍼 산화막과 상기 블로킹막 사이에 개재된 제1 투과 보강막; 및상기 블로킹막과 상기 상부 산화막 사이에 개재된 제2 투과 보강막을 포함하는 것을 특징으로 하는 이미지 센서.
- 기판내에 포토다이오드를 형성하는 단계;상기 포토다이오드를 덮는 버퍼 산화막을 형성하는 단계;상기 버퍼 산화막 상에 상기 포토다이오드를 덮는 블로킹막을 형성하는 단계;상기 블로킹막을 덮는 상부 산화막을 형성하는 단계; 및상기 상부 산화막과 상기 버퍼 산화막 사이에 개재되어 상기 포토다이오드를 덮는 투과 보강막을 형성하는 단계를 포함하되, 상기 투과 보강막은 상기 블로킹막의 굴절률과, 상기 버퍼 및 상부 산화막들 중에 선택된 적어도 하나의 굴절률 사이의 굴절률 값을 갖는 것을 특징으로 하는 이미지 센서의 형성 방법.
- 제 8 항에 있어서,상기 버퍼 및 상부 산화막들은 실리콘 산화막으로 형성하고, 상기 블로킹막은 실리콘 질화막으로 형성하되, 상기 투과 보강막은 실리콘 산화막의 굴절률보다 크고, 실리콘 질화막의 굴절률보다 작은 굴절률값을 갖는 절연 물질로 형성하는 것을 특징으로 하는 이미지 센서의 형성 방법.
- 제 9 항에 있어서,상기 투과 보강막은 실리콘산화질화막으로 형성하는 것을 특징으로 하는 이미지 센서의 형성 방법.
- 제 8 항에 있어서,상기 포토 다이오드를 형성하는 단계는,상기 기판의 소정영역내에 N형 포토다이오드를 형성하는 단계; 및상기 N형 포토다이오드 상의 상기 기판 표면에 P형 포토다이오드를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 형성 방법.
- 제 8 항 내지 제 11 항 중 어느 한 항에 있어서,상기 투과 보강막 및 블로킹막을 형성하는 단계는,상기 버퍼 산화막 상에 상기 블로킹막을 형성하는 단계; 및상기 블로킹막 상에 상기 투과 보강막을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 형성 방법.
- 제 8 항 내지 제 11 항 중 어느 한 항에 있어서,상기 투과 보강막 및 상기 블로킹막을 형성하는 단계는,상기 버퍼 산화막 상에 상기 투과 보강막을 형성하는 단계; 및상기 투과 보강막 상에 상기 블로킹막을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 형성 방법.
- 제 8 항 내지 제 11 항 중 어느 한 항에 있어서,상기 투과 보강막 및 블로킹막을 형성하는 단계는,상기 버퍼 산화막 상에 상기 포토다이오드를 덮는 제1 투과 보강막을 형성하는 단계;상기 제1 투과 보강막 상에 상기 블로킹막을 형성하는 단계; 및상기 블로킹막 상에 상기 포토다이오드를 덮는 제2 투과 보강막을 형성하는 단계를 포함하되, 상기 투과 보강막은 상기 제1 및 제2 투과 보강막들을 포함하는 것을 특징으로 하는 이미지 센서.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040044049A KR100719338B1 (ko) | 2004-06-15 | 2004-06-15 | 이미지 센서 및 그 형성 방법 |
| US11/152,452 US20050274995A1 (en) | 2004-06-15 | 2005-06-14 | Image sensor and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040044049A KR100719338B1 (ko) | 2004-06-15 | 2004-06-15 | 이미지 센서 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050118903A true KR20050118903A (ko) | 2005-12-20 |
| KR100719338B1 KR100719338B1 (ko) | 2007-05-17 |
Family
ID=35459607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040044049A KR100719338B1 (ko) | 2004-06-15 | 2004-06-15 | 이미지 센서 및 그 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050274995A1 (ko) |
| KR (1) | KR100719338B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100757413B1 (ko) * | 2006-05-17 | 2007-09-11 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| KR100806786B1 (ko) * | 2006-07-24 | 2008-02-27 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| KR100815937B1 (ko) * | 2006-10-20 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4711645B2 (ja) * | 2004-06-25 | 2011-06-29 | 富士フイルム株式会社 | 固体撮像素子およびその製造方法 |
| KR100720474B1 (ko) * | 2005-06-17 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US8018015B2 (en) * | 2005-06-29 | 2011-09-13 | Micron Technology, Inc. | Buried conductor for imagers |
| US7371599B2 (en) * | 2006-04-17 | 2008-05-13 | United Microeletronics Corp. | Image sensor and method of forming the same |
| EP2003694B1 (en) * | 2007-06-14 | 2011-11-23 | Denso Corporation | Semiconductor device |
| KR20090073486A (ko) * | 2007-12-31 | 2009-07-03 | 주식회사 동부하이텍 | 이미지 센서 및 그의 제조 방법 |
| KR20090077300A (ko) * | 2008-01-10 | 2009-07-15 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 접합영역 및 그의 형성 방법 |
| JP5722008B2 (ja) * | 2010-11-24 | 2015-05-20 | 株式会社日立国際電気 | 半導体デバイスの製造方法、半導体デバイス及び基板処理装置 |
| EP3196953B1 (en) * | 2016-01-19 | 2022-10-12 | Samsung Electronics Co., Ltd. | Optoelectronic device, and image sensor and electronic device including the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3103064B2 (ja) * | 1998-04-23 | 2000-10-23 | 松下電子工業株式会社 | 固体撮像装置およびその製造方法 |
| WO2000063924A1 (fr) * | 1999-04-20 | 2000-10-26 | Matsushita Electric Industrial Co., Ltd. | Substrat transparent presentant un revetement multicouche antireflet conducteur, ecran tactile utilisant ce substrat transparent, et dispositif electronique utilisant ledit ecran tactile |
| JP2002083949A (ja) * | 2000-09-07 | 2002-03-22 | Nec Corp | Ｃｍｏｓイメージセンサ及びその製造方法 |
| JP2002151729A (ja) * | 2000-11-13 | 2002-05-24 | Sony Corp | 半導体装置及びその製造方法 |
| US6251719B1 (en) * | 2000-11-16 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Poly gate process that provides a novel solution to fix poly-2 residue under poly-1 oxide for charge coupled devices |
| JP2003229562A (ja) * | 2002-02-05 | 2003-08-15 | Sony Corp | 半導体装置、その製造方法及び半導体製造装置 |
| JP2004335588A (ja) * | 2003-05-01 | 2004-11-25 | Renesas Technology Corp | 固体撮像装置及びその製造方法 |
-
2004
- 2004-06-15 KR KR1020040044049A patent/KR100719338B1/ko not_active IP Right Cessation
-
2005
- 2005-06-14 US US11/152,452 patent/US20050274995A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100757413B1 (ko) * | 2006-05-17 | 2007-09-11 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| KR100806786B1 (ko) * | 2006-07-24 | 2008-02-27 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| KR100815937B1 (ko) * | 2006-10-20 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| US7700396B2 (en) | 2006-10-20 | 2010-04-20 | Dongbu Hitek Co., Ltd. | Image sensor and fabricating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100719338B1 (ko) | 2007-05-17 |
| US20050274995A1 (en) | 2005-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6974715B2 (en) | Method for manufacturing CMOS image sensor using spacer etching barrier film | |
| US7679113B2 (en) | CMOS image sensor and method of fabricating the same | |
| US6635912B2 (en) | CMOS image sensor and manufacturing method thereof | |
| CN100369260C (zh) | 高量子效率的影像传感器及其制造方法 | |
| US20050274995A1 (en) | Image sensor and method of forming the same | |
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| US8723239B2 (en) | Solid-state imaging element | |
| US20070012963A1 (en) | CMOS image sensor and manufacturing method thereof | |
| US20090101949A1 (en) | Image sensor and method for manufacturing the same | |
| US20060199295A1 (en) | Image sensor and methods of forming the same | |
| US8828775B2 (en) | Image sensor and method for fabricating same | |
| JP4398917B2 (ja) | 固体撮像装置及びその製造方法 | |
| US6492668B2 (en) | Solid imaging device and production method thereof | |
| US20090166687A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR100708866B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100365744B1 (ko) | 이미지 센서의 포토다이오드 및 그 제조 방법 | |
| KR100869744B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US20240145514A1 (en) | Image sensor | |
| KR20070071018A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20060059553A (ko) | 부유 확산층을 갖는 이미지 센서 및 그 형성 방법 | |
| KR100847845B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100784872B1 (ko) | 이미지 센서 및 그 형성 방법 | |
| KR20070071017A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20080011550A (ko) | 이미지 센서의 제조 방법 | |
| KR20060098041A (ko) | 광검출기를 갖는 이미지 센서 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |