KR20050115055A - 반도체 칩 패키지의 제조 방법 - Google Patents
반도체 칩 패키지의 제조 방법 Download PDFInfo
- Publication number
- KR20050115055A KR20050115055A KR1020040040309A KR20040040309A KR20050115055A KR 20050115055 A KR20050115055 A KR 20050115055A KR 1020040040309 A KR1020040040309 A KR 1020040040309A KR 20040040309 A KR20040040309 A KR 20040040309A KR 20050115055 A KR20050115055 A KR 20050115055A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- semiconductor chips
- manufacturing
- chip package
- circuit board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
Abstract
반도체 칩 패키지의 제조 방법이 개시된다. 인쇄 회로 기판에 실장된 반도체 칩들을 개별적인 반도체 칩으로 분리하기 위한 싱귤레이션 단계를 포함하는 반도체 칩 패키지의 제조 방법에 있어서, 상기 싱귤레이션 단계에서는 상기 인쇄 회로 기판에 실장된 반도체 칩들을 레이저를 포함하는 부재를 사용하여 절단함으로서 개별적인 반도체 칩으로 분리하는 것을 특징으로 한다. 따라서, 불량이 거의 발생하지 않는 싱귤레이션 공정을 용이하게 실시할 수 있다.
Description
본 발명은 반도체 칩 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는 인쇄 회로 기판에 실장된 반도체 칩들을 개별적인 반도체 칩으로 분리하기 위한 싱귤레이션(singulation) 단계를 포함하는 반도체 칩 패키지의 제조 방법에 관한 것이다.
최근, 전자 기기는 소형화, 경량화, 고속화, 다기능화 추세에 있고, 이를 실현하기 위한 일환으로 개발된 반도체 칩 패키지의 기술로서 볼 그리드 어레이(ball grid array)가 있다. 상기 볼 그리드 어레이 패키지는 리드 프레임 대신에 인쇄 회로 기판을 사용하는데, 상기 인쇄 회로 기판을 사용함으로서 반도체 칩이 부착되는 면의 반대쪽 면에 솔더 볼(solder ball)들을 배치할 수 있어 실장 밀도 측면에서 매우 유리하다. 그리고, 현재 제안되고 있는 패키지 형태가 칩 스케일 패키지이다. 상기 칩 스케일 패키지는 다양한 구조로 형성하는데, 테이프를 이용하여 인쇄 회로 기판과 반도체 칩을 부착시키는 에프비지에이(FBGA : fine pitch ball grid array) 타입의 반도체 칩 패키지가 대표적이다.
상기 반도체 칩 패키지의 제조는 웨이퍼를 백그라인딩시킨 후, 소잉(sawing)을 통하여 각각의 반도체 칩 즉, 다이로 형성하고, 상기 다이를 어태치시킨 다음 와이어 본딩, 몰딩, 볼 어태치 및 싱귤레이션 등과 같은 공정을 순차적으로 실시하는 구성을 갖는다.
여기서, 상기 싱귤레이션 공정에서는 금형 절단 방식 또는 소잉 블레이드 방식 등을 사용한다. 그러나, 상기 금형 절단 방식의 경우 금형 치수가 고정되어 있기 때문에 인덱스(index)시 발생할 수 있는 위치 오차의 보정이 용이하지 않다. 아울러, 인쇄 회로 기판 및 몰딩 컴파운드의 재질에 따라 연성이 부족할 경우 반도체 칩이 깨지는 현상이 발생할 수도 있다. 또한, 상기 소잉 블레이드 방식은 반도체 칩의 절단시 분진이 발생하기 때문에 상기 분진을 제거하기 위한 별도 장치를 더 필요로 한다. 그리고, 미세 절단에서는 상기 금형 절단 방식 또는 소잉 블레이드 방식이 한계가 있다.
따라서, 종래의 금형 절단 방식 또는 소잉 블레이드 방식 등을 이용한 싱귤레이션 공정에서는 전술한 문제점이 빈번하게 발생한다.
본 발명의 목적은 불량이 거의 발생하지 않는 싱귤레이션 공정을 실시하기 위한 반도체 칩 패키지의 제조 방법을 제조하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 칩 패키지의 제조 방법은,
인쇄 회로 기판에 실장된 반도체 칩들을 개별적인 반도체 칩으로 분리하기 위한 싱귤레이션(singulation) 단계를 포함하는 반도체 칩 패키지의 제조 방법에 있어서,
상기 싱귤레이션 단계에서는 상기 인쇄 회로 기판에 실장된 반도체 칩들을 레이저를 포함하는 부재를 사용하여 절단함으로서 개별적인 반도체 칩으로 분리하는 것을 특징으로 한다.
상기 레이저를 포함하는 부재는 상기 반도체 칩들을 분리하기 위한 절단 부위의 위치를 파악하기 위한 비전(vision)부를 더 포함하는 것이 바람직하다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 개략적인 모식도이다.
도 1을 참조하면, 인쇄 회로 기판(10)에 실장된 반도체 칩(12)들을 나타낸다. 여기서, 상기 반도체 칩(12)들은 개별적인 반도체 칩(12)으로 분리함으로서 원하는 반도체 칩 패키지로 얻을 수 있다.
따라서, 본 실시예에서는 상기 인쇄 회로 기판(10)에 실장된 반도체 칩(12)들을 개별적인 반도체 칩(12)으로 분리하기 위한 싱귤레이션(singulation) 공정을 실시한다. 특히, 상기 싱귤레이션 공정에서는 상기 인쇄 회로 기판(10)에 실장된 반도체 칩(12)들을 레이저(14a)를 포함하는 부재(14)를 사용하여 절단함으로서 개별적인 반도체 칩(10)으로 분리한다.
여기서, 상기 레이저(14a)를 포함하는 부재(14)는 상기 레이저(14a) 뿐만 아니라 상기 반도체 칩(12)들을 분리하기 위한 절단 부위의 위치를 파악하기 위한 비전(vision)부(14b)를 포함한다. 그리고, 상기 레이저(14a)를 포함하는 부재(14)는 종래의 반도체 칩들을 개별적인 반도체 칩으로 분리하기 위한 장치에 절단 작업 부재만을 교체하여 사용할 수 있다.
따라서, 본 실시예서는 상기 레이저(14a)를 사용하여 개별적인 반도체 칩(12)들로 분리하고, 상기 비전부(14b)를 사용하여 위치 보정을 진행함으로서 안정된 작업을 진행할 수 있다. 또한, 상기 레이저(14a)의 출력값을 적절하게 조정함으로서 미세한 절단 작업도 용이하게 실시할 수 있다. 특히, 초미세 절단 간격을 나노 수준까지 가능하고, 기존의 반도체 칩들의 분리를 위한 절단시 발생하는 분진 또는 파편 등이 발생하지 않는다. 아울러, 반도체 제조의 후공정 분야인 웨이퍼의 절단 및 트림 공정에도 상기 레이저(14a)를 포함하는 부재(14)를 적절하게 사용할 수 있기 때문에 보다 효율적이다.
이와 같이, 본 발명에 의하면 미세한 절단 작업이 가능할 뿐만 아니라 안정적인 작업의 진행 및 비용 절감까지도 가져오는 효과를 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 개략적인 모식도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 인쇄 회로 기판 12 : 반도체 칩
14a : 레이저 14b : 비젼부
Claims (2)
- 인쇄 회로 기판에 실장된 반도체 칩들을 개별적인 반도체 칩으로 분리하기 위한 싱귤레이션(singulation) 단계를 포함하는 반도체 칩 패키지의 제조 방법에 있어서,상기 싱귤레이션 단계에서는 상기 인쇄 회로 기판에 실장된 반도체 칩들을 레이저를 포함하는 부재를 사용하여 절단함으로서 개별적인 반도체 칩으로 분리하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
- 제1항에 있어서, 상기 레이저를 포함하는 부재는 상기 반도체 칩들을 분리하기 위한 절단 부위의 위치를 파악하기 위한 비전(vision)부를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040040309A KR20050115055A (ko) | 2004-06-03 | 2004-06-03 | 반도체 칩 패키지의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040040309A KR20050115055A (ko) | 2004-06-03 | 2004-06-03 | 반도체 칩 패키지의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050115055A true KR20050115055A (ko) | 2005-12-07 |
Family
ID=37289139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040040309A KR20050115055A (ko) | 2004-06-03 | 2004-06-03 | 반도체 칩 패키지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050115055A (ko) |
-
2004
- 2004-06-03 KR KR1020040040309A patent/KR20050115055A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4751634B2 (ja) | 半導体装置の製造方法 | |
| US8058098B2 (en) | Method and apparatus for fabricating a plurality of semiconductor devices | |
| US20080014677A1 (en) | Chip scale package (CSP) assembly apparatus and method | |
| US20060001130A1 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| US20070275543A1 (en) | Manufacturing method of a semiconductor device | |
| TW201803060A (zh) | 具有改良接觸引線之扁平無引線封裝 | |
| US11251110B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| KR100856150B1 (ko) | 반도체 장치 패키지 구조체 | |
| US20070224781A1 (en) | Separation method for cutting semiconductor package assemblage for separation into semiconductor packages | |
| US20070128835A1 (en) | Semiconductor package structure and method for separating package of wafer level package | |
| KR20100127220A (ko) | 복수 개의 복사 방출 소자들 제조 방법 및 복사 방출 소자 | |
| JP2010010514A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP5588601B2 (ja) | 半導体装置の製造方法 | |
| JP5141070B2 (ja) | ウェーハのダイシング方法 | |
| JP2007035760A (ja) | ウェーハダイシング方法及びウェーハダイシング装置 | |
| KR20050115055A (ko) | 반도체 칩 패키지의 제조 방법 | |
| JP2009200175A (ja) | 半導体装置及びその製造方法 | |
| JP2002231659A (ja) | 半導体装置の製造方法 | |
| JP4820602B2 (ja) | 半導体装置 | |
| KR100289403B1 (ko) | 반도체패키지제조방법 | |
| JP2665062B2 (ja) | 半導体装置の製造方法 | |
| KR100930960B1 (ko) | 자기센서 패키지와 그의 제조방법 및 센서 모듈 | |
| US20060289966A1 (en) | Silicon wafer with non-soluble protective coating | |
| JP5610673B2 (ja) | リードフレームの設計方法 | |
| JP4643464B2 (ja) | パッケージ基板の分割方法および分割装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |